KR20090082481A - 도전성 회로 기판의 제조 방법 - Google Patents
도전성 회로 기판의 제조 방법 Download PDFInfo
- Publication number
- KR20090082481A KR20090082481A KR1020097012188A KR20097012188A KR20090082481A KR 20090082481 A KR20090082481 A KR 20090082481A KR 1020097012188 A KR1020097012188 A KR 1020097012188A KR 20097012188 A KR20097012188 A KR 20097012188A KR 20090082481 A KR20090082481 A KR 20090082481A
- Authority
- KR
- South Korea
- Prior art keywords
- printed wiring
- solder
- wiring board
- solder powder
- conductive circuit
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
- H05K3/3485—Applying solder paste, slurry or powder
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/04—Soldering or other types of metallurgic bonding
- H05K2203/0425—Solder powder or solder coated metal powder
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/04—Soldering or other types of metallurgic bonding
- H05K2203/043—Reflowing of solder coated conductors, not during connection of components, e.g. reflowing solder paste
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/12—Using specific substances
- H05K2203/122—Organic non-polymeric compounds, e.g. oil, wax, thiol
- H05K2203/124—Heterocyclic organic compounds, e.g. azole, furan
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/28—Applying non-metallic protective coatings
- H05K3/282—Applying non-metallic protective coatings for inhibiting the corrosion of the circuit, e.g. for preserving the solderability
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
본 발명은 프린트 배선판 상의 도전성 회로의 표면에 점착성 부여 화합물을 사용하여 점착성을 부여하고, 상기 점착부에 땜납 분말을 부착시킨 후, 상기 프린트 배선판을 가열하여 상기 땜납을 용융시켜 땜납 회로를 형성하는 것을 포함하는 도전성 회로 기판의 제조 방법이다. 이 방법의 특징은 상기 점착성이 부여된 프린트 배선판은 상기 땜납 분말이 부착되기 전에 10℃ 이하의 액체 등에서 보존되는 것이다.
도전성 회로 기판
Description
본 발명은 땜납 회로 기판을 제조하는 방법에 관한 것이다. 더욱 구체적으로는, 본 발명은 땜납층이 프린트 회로 기판의 미세 도전성 회로 표면 상에 형성되는 도전성 회로 기판을 제조하는 방법에 관한 것이다.
최근, 플라스틱 기판, 세라믹 기판 또는 플라스틱 등으로 코팅된 금속 기판 등의 절연성 기판 상에 형성된 회로 패턴을 지닌 프린트 배선판이 개발되어 있고, 상기 회로 패턴 상에 IC 소자, 반도체 칩, 레지스터 및 콘덴서 등의 전자 부품을 납땜함으로써 전자 회로를 제조하는 기술이 널리 사용되고 있다.
이러한 전자 부품의 리드 단자가 상기 회로 패턴 상의 소정 위치에 접합되기 위해서, 일반적으로, 기판 상의 도전성 회로의 표면 상에 미리 땜납의 박층이 형성되고, 땜납 페이스트 또는 플럭스가 그 상에 프린팅되고, 소정 전자 부품이 결정된 위치에 실장되며, 상기 땜납 박층 또는 상기 박층 땜납과 땜납 페이스트가 리플로잉되어 접속을 확립한다.
최근, 전자 제품을 소형화하기 위하여 미세한 피치의 땜납 회로 기판에 대한 요구가 있어왔다. 0.3mm 피치 QFP(Quad Flat Package) LSI 및 CSP(Chip Size Package), 및 0.15mm 피치 FC(Flip Chip) 등의 많은 미세 피치 부품이 실장되어 있다. 따라서, 이러한 미세 피치를 수용할 수 있는 매우 미세하고 정밀한 땜납 회로 패턴이 땜납 회로 기판에 요구되고 있다.
플레이팅, HAL(Hot Air Leveling) 및 땜납 분말의 페이스트를 프린팅한 후 그것을 리플로잉하는 등의 방법이 사용되어 프린트 배선판 상에 땜납 필름으로 이루어지는 땜납 회로를 형성한다. 그러나, 상기 플레이팅법에 의해서 땜납 회로가 제조될 때, 두꺼운 땜납층을 형성하는 것은 곤란한 반면, 상기 HAL법 또는 상기 땜납 페이스트 프린팅법으로 미세 피치 패턴을 달성하는 것이 곤란하다.
점착성 부여 화합물과의 반응으로 프린트 배선 기판 상의 도전성 회로의 표면에 점착성을 부여하고, 이들 점착부에 땜납 분말을 부착시킨 후, 상기 프린트 배선판을 가열하여, 상기 땜납을 용융시켜 상기 땜납 회로를 형성하는 것을 포함하는 상기 회로 패턴을 정렬하는 등의 번거로운 조작을 요구하지 않는 땜납 회로 형성 방법이 개시되어 있다(예컨대, JP-A HEI 07-7244 참고).
JP-A HEI 07-7244에 개시된 프린트 배선판에 땜납 분말을 부착시키는 방법은 건조 공정이다. 상기 방법은 요구되지 않은 부분에 정전기에 의한 땜납 분말의 부착, 분발의 비산 등을 야기하는 경우가 있다. 따라서, 땜납 분말을 함유하는 슬러리에 상기 프린트 배선판을 침지시켜 상기 회로의 점착성 부여 영역에 상기 땜납 분말을 부착시키는 습식 공정이 개시되어 있다(에컨대, JP-A 2006-278650 참조).
JP-A HEI 07-7244에 기재된 상기 방법에 있어서, 상기 프린트 배선판의 회로부의 금속은 나프토트리아졸 유도체 등의 물질과 반응되어 상기 금속부 상에 금속 착체를 형성하고, 상기 금속 착체의 점착성의 도움으로 상기 땜납 분말이 부착된다. 경시에 따라 상기 금속 착체의 점착력은 감소되어, 상기 프린트 배선판의 상기 회로부에 점착성을 부여한 후 신속하게 상기 점착면에 상기 땜납 분말을 부착시킬 필요가 있게 한다. 따라서, 상기 프린트 배선판의 회로부에 점착성을 부여하는 공정과 상기 점착면에 상기 땜납 분말을 부착시키는 공정 사이에 쓰루풋(thoughput)이 매칭되어야 한다. 또한, 상기 땜납 분말을 부착시키는 공정의 쓰루풋이 장비에 의한 문제 등의 이유로 감소되는 경우, 점착성 부여판이 축적되고 그들의 점착성은 감소된다. 이것이 발생되는 경우, 이러한 프린트 배선판의 회로부의 점착성을 회복시킬 필요가 있다.
본 발명의 목적은 상기 프린트 배선판의 회로부에 부여된 점착성의 유지를 지속시키는 즉, 상기 프린트 배선판의 회로부에 점착성을 부여하는 공정과 상기 점착면에 땜납 분말을 부착시키는 공정 사이의 허용가능한 대기 시간을 증가시킴으로써, 도전성 회로 기판의 제조를 원활하게 할 수 있는 방법을 제공하여, 상기 문제를 해결하는 것에 있다.
본 발명자들은 상기 문제를 해결하기 위하여 예의 검토한 결과, 본 발명에 도달하였다. 즉, 본 발명은 이하에 관한 것이다.
(1)프린트 배선판 상의 도전성 회로의 표면에 점착성 부여 화합물을 사용하여 점착성을 부여하고, 상기 점착부에 땜납 분말을 부착시킨 후, 상기 프린트 배선판을 가열하여 상기 땜납을 용융시켜 땜납 회로를 형성하는 것을 포함하는 도전성 회로 기판의 제조 방법에 있어서, 상기 프린트 배선판은 점착성이 부여된 후와 땜납 분말이 부착되기 전에 10℃ 이하로 보존되는 것을 특징으로 하는 도전성 회로 기판의 제조 방법.
(2)프린트 배선판 상의 도전성 회로의 표면에 점착성 부여 화합물을 사용하여 점착성을 부여하고, 상기 점착부에 땜납 분말을 부착시킨 후, 상기 프린트 배선판을 가열하여 상기 땜납을 용융시켜 땜납 회로를 형성하는 것을 포함하는 도전성 회로 기판의 제조 방법에 있어서, 상기 프린트 배선판은 점착성이 부여된 후와 상기 땜납 분말이 부착되기 전에 10℃ 이하의 액체에서 보존되는 것을 특징으로 하는 도전성 회로 기판의 제조 방법.
(3)상기 (1) 또는 (2)에 있어서, 상기 점착성 부여 화합물은 나프토트리아졸 유도체, 벤조트리아졸 유도체, 이미다졸 유도체, 벤즈이미다졸 유도체, 메르캅토벤조티아졸 유도체 및 벤조티아졸 티오지방산으로 이루어지는 군으로부터 선택되는 1개 이상의 물질을 함유하는 것을 특징으로 하는 도전성 회로 기판의 제조 방법.
(4)상기 (2) 또는 (3)에 있어서, 상기 프린트 배선판이 보존되는 상기 액체의 온도는 10℃ 이하이고, 상기 액체의 동결 온도 이상인 것을 특징으로 하는 도전성 회로 기판의 제조 방법.
(5)상기 (2) 내지 (4) 중 어느 하나에 있어서, 상기 프린트 배선판이 보존되는 액체는 물인 것을 특징으로 하는 도전성 회로 기판의 제조 방법.
(6)상기 (1) 내지 (5) 중 어느 하나에 있어서, 상기 프린트 배선판에 상기 땜납 분말을 부착시키는 공정이 상기 땜납 분말을 함유하는 액체에서 행해지는 것을 특징으로 하는 도전성 회로 기판의 제조 방법.
(7)상기 (6)에 있어서, 상기 액체가 물인 것을 특징으로 하는 도전성 회로 기판의 제조 방법.
(8)상기 (6) 또는 (7)에 있어서, 상기 액체 중의 상기 땜납 분말의 농도가 0.5~10체적%인 것을 특징으로 하는 도전성 회로 기판의 제조 방법.
(9)상기 (6) 내지 (8) 중 어느 하나에 있어서, 상기 프린트 배선판에 상기 땜납 분말을 부착시킬 때의 상기 땜납 분말을 함유하는 상기 액체의 온도가 30~45℃의 범위내인 것을 특징으로 하는 도전성 회로 기판의 제조 방법.
본 발명은 미세 회로 패턴 및 미소한 범프를 갖는 프린트 배선판의 제조 공정에 있어서, 공정 사이의 허용가능한 시간을 더욱 길게하고, 따라서, 장비에 의한 문제 등으로부터 야기되는 재처리 등의 요구를 감소시킴으로써 이러한 프린트 배선판의 제조에 있어서의 생산성을 증가시킬 수 있다.
본 발명은 상기 제조 공정의 순서에 따라 이하에 기재된다.
본 발명에 관한 프린트 배선판은 플라스틱, 플라스틱 필름, 유리 섬유, 에폭시 수지 함침지, 금속 시트 상에 세라믹 또는 다른 기판의 적층체 또는 플라스틱 또는 세라믹 등으로 코팅된 금속 기재 등으로 이루어지는 절연 기판 상에 금속 등의 도전성 물질류로 이루어지는 회로 패턴을 형성함으로써 제조되는 편면 프린트 배선판, 양면 프린트 배선판, 다층 프린트 배선판, 플렉시블 프린트 배선판 등이다. 그 외, 본 발명은 IC 기판, 콘덴서, 레지스터, 코일, 배리스터, 베어 칩(bare chip), 웨이퍼 등의 부착에 적용될 수 있다.
이들 중, 본 발명은 BGA(BALL Grid Array) 및 CSP(Chip Size Package)가 부착용 범프를 형성하는데 사용되는 것이 바람직하다.
본 발명에 있어서, 점착성 부여 화합물과의 반응에 의해 상기 프린트 배선판 상의 상기 도전성 회로의 표면에 점착성이 부여되고, 땜납 분말이 상기 점착부에 부착되고, 상기 프린트 배선판이 가열되어 상기 땜납이 융용되어 상기 회로 기판 상에 땜납층을 우선 형성시킨다.
회로를 형성하는 도전성 물질로서 대부분의 경우에 구리가 사용된다. 그러나, 본 발명에 있어서, 상기 도전성 물질은 구리로 제한되지 않는다. 이하에 기재된 상기 점착성 부여 물질에 의해서 표면에 점착성이 얻어질 수 있는 어떠한 도전성 물질이라도 사용될 수 있다. 이러한 물질의 예로는 Ni, Sn, Ni-Au, 땜납 합금 등을 함유하는 물질이다.
본 발명에 사용된 점착성 부여 화합물은 나프토트리아졸 유도체, 벤조트리아졸 유도체, 이미다졸 유도체, 벤즈이미다졸 유도체, 메르캅토벤조티아졸 유도체 및 벤조티아졸 티오지방산으로 이루어진 군으로부터 선택되는 1개 이상의 물질을 함유하는 물질이 바람직하다. 이들 점착성 부여 화합물은 특히 구리에 대해서 강한 효과를 갖지만, 그들은 다른 도전성 물질에도 점착성을 부여할 수 있다.
본 발명에 있어서, 상기 벤조트리아졸 유도체는 일반식 (1)에 의해서 나타내어진다:
(여기서, R1~R4는 각각 독립적으로 수소 원자, 탄소 원자 1~16개, 바람직하게는 5~16개를 갖는 알킬기 또는 알콕시기, F, Br, Cl, I, 시아노기, 아미노기 또는 OH기를 나타낸다.)
상기 나프토트리아졸 유도체는 일반식 (2)에 의해서 나타내어진다:
(여기서, R5~R10은 각각 독립적으로 수소 원자, 탄소 원자 1~16개, 바람직하게는 5~16개를 갖는 알킬기 또는 알콕시기, F, Br, Cl, I, 시아노기, 아미노기 또는 OH기를 나타낸다.)
상기 이미다졸 유도체는 일반식 (3)에 의해서 나타내어진다:
(여기서, R11 및 R12는 각각 독립적으로 수소 원자, 탄소 원자 1~16개, 바람직하게 는 5~16개를 갖는 알킬기 또는 알콕시기, F, Br, Cl, I, 시아노기, 아미노기 또는 OH기를 나타낸다.)
상기 벤즈이미다졸 유도체는 일반식 (4)에 의해서 나타내어진다:
(여기서, R13~R17은 각각 독립적으로 수소 원자, 탄소 원자 1~16개, 바람직하게는 5~16개를 갖는 알킬기 또는 알콕시기, F, Br, Cl, I, 시아노기, 아미노기 또는 OH기를 나타낸다.)
상기 메르캅토벤조티아졸 유도체는 일반식 (5)에 의해서 나타내어진다:
(여기서, R18~R21은 각각 독립적으로 수소 원자, 탄소 원자 1~16개, 바람직하게는 5~16개를 갖는 알킬기 또는 알콕시기, F, Br, Cl, I, 시아노기, 아미노기 또는 OH기를 나타낸다.)
상기 벤조티아졸 티오지방산 유도체는 일반식 (6)에 의해서 나타내어진다:
(여기서, R22~R26은 각각 독립적으로 수소 원자, 탄소 원자 1~16개, 바람직하게는 1~2개를 갖는 알킬기 또는 알콕시기, F, Br, Cl, I, 시아노기, 아미노기 또는 OH기를 나타낸다.)
이들 화합물 중에, R1~R4의 탄소 원자의 수가 많을수록 일반식 (1)에 의해서 나타내어진 벤조트리아졸 유도체가 일반적으로 높은 점착성을 갖는다.
상기 이미다졸 유도체 및 상기 벤즈이미다졸 유도체 중에서, 일반식 (3) 및 일반식 (4)에 의해서 각각 나타내어지고, 또한 R11~R17의 탄소 원자를 더욱 많이 갖는 것이 일반적으로 높은 점착성을 갖는다.
일반식 (6)에 의해서 나타내어진 상기 벤조티아졸 티오지방산 유도체 중에서는, R22~R26의 1 또는 2개의 탄소 원자를 갖는 것이 바람직하다.
본 발명에 있어서, 바람직하게는 약 3~4의 약산성 pH로 조절된 물 또는 산성수에 용해된 이들 점착성 부여 화합물 중 적어도 하나가 사용된다. 상기 도전성 물질이 금속일 때, 염산, 황산, 질산 또는 인산 등의 무기산이 pH를 조절하기 위해서 사용되어도 좋다. 유기산으로서, 포름산, 아세트산, 프로피온산, 말산, 옥살산, 말론산, 숙신산 및 타르타르산이 사용되어도 좋다. 상기 점착성 부여 화합물의 농도 는 엄격하게 한정되지 않지만, 상기 농도는 상기 화합물의 용해성 및 그것의 사용 상황을 고려하여 조절되는 것이 필요하고, 사용 용이성을 고려하여, 전체로서 바람직한 범위는 0.05질량%~20질량%이다. 이보다 낮은 농도는 적절하게 점착성 필름을 형성할 수 없고, 따라서, 성능의 관점으로부터 바람직하지 않다.
상온보다 약간 높은 처리 온도는 점착성 필름의 형성에 우수한 속도 및 양을 제공한다. 상기 점착성 부여 화합물의 농도, 금속의 형태 등에 따라 달라지는 처리 온도에 대한 제한은 없지만, 30~60℃가 일반적으로 바람직한 범위이다. 침지 시간에 대한 제한은 없지만, 작동 효율을 고려하여, 약 5초~5분이 되도록 다른 조건을 조절하는 것이 바람직하다.
상기 공정에 있어서, 상기 용액 중에, 구리 이온의 형태로 10~5000ppm의 구리의 공존은 점착 필름 형성의 효율, 즉, 필름 형성의 속도 및 양을 개선시킴으로 바람직하다.
상기 점착성 부여 화합물의 용액으로 상기 프린트 배선판을 처리하기 위해서, 레지스트 등으로 도전성 회로부를 피복하고, 땝납층의 형성을 요구하지 않는 땜납층이 형성되어야 하는 회로 패턴부만 노출되도록 하는 것이 바람직하다.
또한, 본 발명의 도전성 회로 기판을 제조하는 방법은 상기 프린트 배선판 상에 형성된 예컨대, 미소한 원형 전극에 단일 땜납 볼만이 부착되는, 소위, 단일 입자 부착에 적용되는 것이 바람직하다. 상기 단일 입자 부착 방법에 의해서 프린트 배선판을 제조할 때, 1개의 땜납 볼만이 각각의 전극부에 부착된다. 따라서, 상기 땜납 볼이 그곳에 부착되지 않으면, 상기 프린트 배선판은 불량품이 된다. 따라 서, 상기 도전성 회로 표면 상의 부착력은 높은 레벨로 유지될 필요가 있고, 그러므로 본 발명의 제조 방법을 사용하는 경우에 적합하다.
여기서, 상기 도전성 회로의 표면은 상기 점착성 부여 화합물 용액에 상기 프린트 배선판을 침지시키거나, 또는 상기 프린트 배선판 상에 상기 용액을 도포함으로써 점착성을 얻는다.
상기 방법에 의해서 상기 도전성 회로의 표면에 점착성이 부여될 때, 예컨대, 상기 부착력은 상기 땜납 분말을 충분히 부착시키기 위해서 40℃에서 약 10분 정도만 유지될 수 있다. 즉, 본 발명의 도전성 회로 기판의 제조 방법을 사용하지 않는 경우, 상기 점착성이 유지되는 시간 이내에 다음 공정, 즉, 상기 도전성 회로 표면 상의 상기 점착부에 상기 땜납 분말의 부착을 행할 필요가 있다.
본 발명에 있어서, 도전성 회로의 표면에 부여된 상기 점착성을 오랜 시간 동안 지속시키기 위해서, 상기 점착성이 부여된 프린트 배선판은 상기 땜납 분말을 부착시키기 전에 10℃ 이하에서 보존된다. 상기 기판은 공기 또는 질소 분위기 등의 기체 중에서 보존되어도 좋지만, 액체 중에서 보존되는 것이 바람직하다. 상기 방법으로 보존되면, 상기 점착성이 부여된 프린트 배선판은 약 2시간 동안 상기 점착력이 지속된다. 즉, 종래의 제조 방법에 있어서, 점착성이 상기 프린트 배선판에 부여된 후 약 10분 이내로 상기 도전성 회로면의 점착면에 땜납 분말을 부착시키는 다음 공정이 행해져야 하는 반면에, 본 발명의 제조 방법에 의해서 상기 다음 공정 전의 대기 시간을 약 2시간까지 연장시킬 수 있다. 이것은 상기 점착성 부여 공정 및 상기 땜납 분말 부착 공정을 위한 제조 조건의 설정에 보다 큰 자유로움을 허용 한다. 또한, 본 발명은 점착성을 증가시키기 위해서 감소된 점착성을 지닌 프린트 배선판의 재처리 등의 불필요한 단계를 제거할 수 있다.
10℃ 이하에서 점착성이 감소되지 않는 상세한 이유는 불분명하다. 그러나, 경시에 다른 점착성의 저하에 대한 이유가 표면 개질, 점착성 화합물의 분해 등을 포함하여 고려되면, 이러한 낮은 온도는 점착물의 화학 반응성을 감소시키고 용해도(액체에 보존되는 경우)를 저하시킨다고 가정할 수 있다.
본 발명에 있어서, 그것의 도전성 회로의 표면에 부여된 점착성을 지닌 상기 프린트 배선판은 10℃ 이하에서 보존되어 상기 땜납 분말을 부착시키기 전에 장시간 동안 상기 점착성을 지속시킨다. 상기 보존 온도의 하한은 기체에서 보존되는 경우, 상기 점착물의 동결 온도이고, 액체에서 보존되는 경우에는 0℃ 또는 상기 액체 및 상기 점착물의 동결 온도이다. 요구보다 낮은 상기 액체 온도는 점착성의 지속에 대한 효과가 크지 않고, 또한, 액체에서 보존되는 경우, 이러한 온도에서 상기 액체는 동결되기 쉬우므로 상기 액체 온도의 조절이 곤란하게 된다. 본 발명에 있어서, 물은 액체에서 상기 프린트 배선판을 보존시키기 위한 바람직한 액체이다. 물이 바람직한 이유는 물은 상기 점착물에 대하여 큰 악영향을 주지 않고, 상기 점착물의 점착성 발생 매커니즘에서 역할을 갖는다.
또한, 본 발명에 따라서, 나프토트리아졸 유도체, 밴조트리아졸 유도체, 이미다졸 유도체, 벤즈이미다졸 유도체, 메르캅토벤조 티아졸 유도체, 벤조티아졸 티오지방산 등은 점착성 부여 화합물로서 바람직하게 사용되고, 물은 이들 화합물에 의해서 형성된 금속 착체의 점착력을 지속시키기 위해서 가장 바람직하다.
본 발명에 있어서, 상기 땜납 분말을 함유하는 액체 중에서 상기 프린트 배선판의 점착면에 상기 땜납 분말을 부착시키는 공정을 행하고, 상기 공정 중에 상기 땜납 분말을 함유하는 액체의 온도를 30~45℃에서 유지시키는 것이 바람직하다. 상기 습식 공정에 의해서 상기 프린트 배선판의 점착면에 상기 땜납 분말을 부착시키는 것은 정전기에 의해서 상기 땜납 분말이 필요없는 부분에 부착되는 것과 상기 분말이 비산되는 것을 방지할 수 있다. 30~45℃의 범위로 상기 땜납 분말을 함유하는 액체의 온도를 유지하는 것은 상기 점착부와 상기 땜납 분말 사이의 부착력을 최대화시킬 수 있다.
더욱 구체적으로는, 액체 중에서 상기 땜납 분말을 부착시키기 위해서, 상기 기판이 땜납 분말 슬러리를 갖는 용기에 수평으로 침지된다. 또한, 상기 땜납 분말 슬러리는 펌프의 도움으로 순환되고, 상기 토출 노즐은 상기 기판의 전극부 상에 직접 보존된다. 상기 기판에 초음파 진동을 주어도 좋다.
본 발명에 사용된 땜납 분말 액체는 상기 액체 중에서 바람직하게는 0.5체적%~10체적%의 범위, 더욱 바람직하게 3체적%~8체적%의 범위로 땜납 분말 농도를 갖는다.
본 발명의 땜납 분말 액체에 있어서, 상기 용매로서 물이 사용된다. 상기 물에 의한 상기 땜납 분말의 산화를 방지하기 위해서, 탈산소수 및 물에 방청제를 첨가한 것을 사용하는 것이 바람직하다.
본 발명에 따른 땜납 회로 기판의 제조 방법에 사용된 상기 땜납 분말의 금속 조성은 예컨대, Sn-Pb계, Sn-Pb-Ag계, Sn-Pb-Bi계, Sn-Pb-Bi-Ag계 및 Sn-Pb-Cd 계일 수 있다. 또한, 산업 폐기물로부터 Pb를 제거하는 최근 경향의 관점으로부터, Sn-In계, Sn-Bi계, In-Ag계, In-Bi계, Sn-Zn계, Sn-Ag계, Sn-Cu계, Sn-Sb계, Sn-Au계, Sn-Bi-Ag-Cu계, Sn-Ge계, Sn-Bi-Cu계, Sn-Cu-Sb-Ag계, Sn-Ag-Zn계, Sn-Cu-Ag계, Sn-Bi-Sb계, Sn-Bi-Sb-Zn계, Sn-Bi-Cu-Zn계, Sn-Ag-Sb계, Sn-Ag-Sb-Zn계, Sn-Ag-Cu-Zn계 및 Sn-Zn-Bi계 등의 Pb를 함유하지 않는 조성이 바람직하다.
상기 조성의 구체적인 예로는 63질량%의 Sn 및 37질량%의 Pb(이하에, "63Sn-37Pb"라고 함)를 갖는 대표적인 공정 땜납(eutectic solder) 이외에, 62Sn-36Pb-2Ag, 62.6Sn-37Pb-0.4Ag, 60Sn-40Pb, 50Sn-50Pb, 30Sn-70Pb, 25Sn-75Pb, 10Sn-88Pb-2Ag, 46Sn-8Bi-46Pb, 57Sn-3Bi-40Pb, 42Sn-42Pb-14Bi-2Ag, 45Sn-40Pb-15Bi, 50Sn-32Pb-18Cd, 48Sn-52In, 43Sn-57Bi, 97In-3Ag, 58Sn-42In, 95In-5Bi, 60Sn-40Bi, 91Sn-9Zn, 96.5Sn-3.5Ag, 99.3Sn-0.7Cu, 95Sn-5Sb, 20Sn-80Au, 90Sn-10Ag, 90Sn-7.5Bi-2Ag-0.5Cu, 97Sn-3Cu, 99Sn-1Ge, 92Sn-7.5Bi-0.5Cu, 97Sn-2Cu-0.8Sb-0.2Ag, 95.5Sn-3.5Ag-1Zn, 95.5Sn-4Cu-0.5Ag, 52Sn-45Bi-3Sb, 51Sn-45Bi-3Sb-1Zn, 85Sn-10Bi-5Sb, 84Sn-10Bi-5Sb-1Zn, 88.2Sn-10Bi-0.8Cu-1Zn, 89Sn-4Ag-7Sb, 88Sn-4Ag-7Sb-1Zn, 98Sn-1Ag-1Sb, 97Sn-1Ag-1Sb-1Zn, 91.2Sn-2Ag-0.8Cu-6Zn, 89Sn-8Zn-3Bi, 86Sn-8Zn-6Bi, 89.1Sn-2Ag-0.9Cu-8Zn를 포함한다. 또한, 본 발명의 땜납 분말로서 각각 다른 조성을 지닌 2개 이상의 땜납 분말의 혼합물이 사용될 수도 있다.
상기 땜납 분말의 입자 사이즈를 변경시킴으로써, 형성되는 땜납층의 두께를 조절할 수 있으므로 상기 땜납 분말의 입자 사이즈는 형성되는 상기 땜납 코트의 두께에 따라서 선택된다. 예컨대, 일본공업규격(JIS)에 기재된 바와 같이, 시 빙(sieving)에 의해서 구별된 63~22㎛, 45~22㎛ 및 38~22㎛ 등의 사이즈 범위의 분말 및 63㎛ 이상 사이즈의 땜납 볼로부터 선택될 수 있다.
본 발명에 있어서의 상기 땜납 분말의 평균 입자 사이즈를 측정하기 위해서 표준 시브(sieve) 및 천칭을 사용한 JIS법이 통상적으로 사용될 수 있다. 또한, 현미경 화상 분석 또는 전기 저항법을 사용한 쿨터 카운터(coulter counter)를 사용하여도 좋다. 상기 쿨터 카운터의 원리는 Power Engineering Society에 의해서 편찬된 "Funtai Kogaku Binran(Power Engineering handbook)", 19~20쪽, 제2판에 기재되어 있다. 상기 방법에 있어서, 상기 분말이 분산된 용액이 격벽 상의 세공을 통해서 흘러내리고 상기 세공의 양측 사이의 전기 저항 변화가 측정되어 상기 분말의 입자 사이즈 분포를 결정하고, 여러 입자 사이즈의 비율이 높은 재현성으로 측정될 수 있다. 본 발명에서 사용되는 땜납 분말의 평균 입자 사이즈는 마이크로트랙법 중 하나에 의해서 측정될 수 있다.
본 발명에 있어서, 부착된 땜납 분말의 리플로우 공정에 있어서, 예열은 130~180℃, 바람직하게는 130~150℃의 온도에서 행해지고, 상기 예열 지속 시간은 60~120초, 바람직하게는 60~90초이다. 리플로잉은 합금의 융점보다 20~50℃ 이상, 바람직하게는 20~30℃ 이상 높은 온도에서 행해지고, 상기 리플로우 시간은 30~60초, 바람직하게는 30~40초이다.
상기 리플로우 공정은 질소 분위기 또는 공기 중에서 행해질 수 있다. 상기 리플로우 공정이 질소 분위기에서 행해지는 경우, 상기 산소 농도가 5체적% 이하, 바람직하게는 0.5체적% 이하를 유지하는 것은 공기 중에서 리플로잉을 행하는 것에 비하여, 상기 땜납에 의한 상기 회로부의 젖음성이 개선되고, 땜납 볼 형성이 감소되어 더욱 안정된 처리를 할 수 있다.
본 발명에 따라서 제조된 땜납 회로 기판은 전자 부품의 실장 및 리플로우 납땜에 의해서 기판에 그들을 접합시키는 것을 포함하는 전자 부품의 실장에 바람직하게 사용될 수 있다. 본 발명에 따라서 제조된 땜납 회로 기판은 예컨대, 상기 땜납 페이스트가 상기 전자 부품이 부착되는 부분에 프린팅 등에 의해서 도포되고, 상기 전자 부품이 소망 위치에 위치되고 가열되어 상기 페이스트의 상기 땜납 분말을 용융시키고, 상기 땜납을 고화시켜 상기 회로 기판에 상기 전자 부품을 접합한다.
표면 실장 기술(SMT)은 예컨대, 전자 부품과 상기 땜납 회로 기판을 접합(실장)시키기 위해서 사용될 수 있다. 상기 SMT에 있어서, 땜납 회로 기판은 우선 본 발명에 따르거나 또는 땜납 페이스트를 프린팅함으로써 제조된다. 상기 땜납 페이스트는 예컨대, 상기 회로 패턴 상의 소정 위치에 도포된다. 이어서, 본 발명에 따라서 상기 땜납이 부착 또는 리플로잉된 칩 및 QFP 등의 상기 전자 부품은 상기 회로 패턴 상의 땜납 페이스트 상에 실장되고 리플로우 가열에 의해서 일괄적으로 땜납과 접합된다. 상기 리플로우 열원으로서 열풍로, 적외선로, 증기 응축 땜납 장치, 광학 빔 땜납 장치 등이 사용될 수 있다.
본 발명은 이하에 실시예를 기재하지만, 본 발명의 범위는 이것에 한정되지 않는다.
실시예 1/비교예:
50㎛의 최소 전극 간격 및 80㎛의 전극 직경을 갖는 구리박(copper foil) 전극부를 지닌 프린트 배선판을 제작하였다.
R12가 C11H23의 알킬기이고 R11이 수소 원자인 일반식 (3)에 의해서 나타내어진 이미다졸 화합물의 2질량% 수용액을 아세트산으로 pH를 약 4로 조절하여 상기 점착성 부여 화합물 용액으로서 사용하였다. 상기 수용액은 40℃에서 가열되었고, 염산 수용액으로 전처리된 상기 프린트 배선판이 3분 동안 그 가열된 용액에서 침지되어 상기 구리 회로의 표면 상에 점착물을 형성하였다.
그런 후, 상기 기판은 표에 나타낸 각각의 조건하에서 순수 중에 보존되었다. 이어서, 상기 기판은 땜납 분말의 부착에 사용되었다.
땜납 분말 슬러리는 약 100g의 탈산소수에 70㎛의 평균 입자 사이즈(마이크로트랙법에 의해서 측정됨)의 약 20g의 96.5Sn-3.5Ag 땜납 분말을 혼합시킴으로써 제조되었다.
상기 땜납 분말 슬러리는 상기 탱크에 위치되었고 상기 탱크의 토출구는 점착성이 부여된 기판 상에 세팅되었다. 이어서, 개폐 밸브가 개방되었고 디스펜서가 기판 표면을 스캔하여 상기 땜납 분말 슬러리를 토출하고 상기 회로를 피복하였다.
상기 기판 상의 여분의 땜납 분말은 순수로 세정되었고, 상기 기판은 건조되었다.
세정된 땜납 분말은 회수되었고 땜납 분말 부착을 위해 재사용되었다. 상기 프린트 배선판이 보존되는 조건 및 땜납 분말 부착 상태가 표에 나타내어졌다.
실시예 2:
점착성이 부여된 프린트 배선판은 실시예 1에 기재된 방법에 따라서 90분 동안 순수에서 보존되었고, 땜납 분말은 슬러리에 상기 기판을 침지시킴으로써 상기 프린트 배선판에 부착되었다. 더욱 구체적으로는, 실시예 1에 기재된 슬러리는 용기에 위치되었고 상기 슬러리 온도는 40℃에서 유지되었다. 그 후에, 순수한 냉각수에 보존된 점착성이 부여된 프린트 배선판이 상기 용기에 수평으로 침지되었다. 이어서, 상기 슬러리는 범프로 순환되었고 상기 슬러리 토출구가 상기 프린트 배선판의 표면을 스캔하여 상기 회로의 점착면이 상기 슬러리로 피복되었다.
상기 프린트 배선판의 상기 회로부는 제조 후에, 실시예 1에서 사용된 동일한 방법에 의해서 조사되었다. 땜납 분말이 부착되지 않은 부분은 없었다.
실시예 3:
70㎛의 전극 직경 및 60㎛ 간격의 에리어 어레이(area array)의 프린트 배선판을 제조하였다. 각각의 프린트 배선판은 총 400개의 원형 전극 패드를 가졌다. 상기 도전성 회로는 구리로 제조되었다.
실시예 1에 사용된 바와 같이 동일한 형태의 이미다졸 화합물 용액은 상기 점착성이 부여된 화합물 용액으로서 사용되었고, 점착성은 상기 전극 패드에 부여되었다. 이어서, 상기 프린트 배선판은 실시예 2와 동일한 조건하에서 냉수에 보존되었다.
약 60㎛의 평균 입자 사이즈의 땜납 분말 96.5Sn/3.5Ag를 탈산소수에 50체적%의 농도로 분산시킴으로써 제조된 슬러리가 상기 프린트 배선판 상에 공급되고 상기 기판은 50Hz로 진동되었다. 그 후, 탈산소수에 상기 프린트 배선판을 약하게 진동시킨 후에 건조시켰다.
플럭스가 상기 프린트 배선판 상에 스프레이되었고, 상기 기판은 240℃로 유지된 오븐에 위치되어 상기 기판 상의 상기 땜납 분말을 용융시켰다.
약 40㎛ 두께의 96.5Sn/3.5Ag 땜납 범프가 상기 프린트 배선판 상의 400개 모두의 전극부에 형성되었다. 상기 땜납 범프는 브리지 또는 그 밖의 결함을 갖지 않았다.
본 발명은 상기 회로 패턴이 매우 미세할 때에도 균일하게 두꺼운 땜납층 및 일정한 높이의 땜납 범프를 갖는, 신뢰성이 현저하게 개선된 전자 회로 기판을 제 조할 수 있다. 이 결과, 매우 신뢰할 수 있는 전자 부품을 실장한 미세 회로 패턴을 갖는 회로 기판의 소형화 및 고신뢰성이 실현가능해 졌다. 따라서, 본 발명은 전자 회로 기판, 높은 실장 밀도의 전자 부품을 지닌 고신뢰성의 회로 기판 및 우수한 특성의 전자 장치를 제공할 수 있다.
Claims (9)
- 프린트 배선판 상의 도전성 회로의 표면에 점착성 부여 화합물을 사용하여 점착성을 부여하고, 상기 점착부에 땜납 분말을 부착시킨 후, 상기 프린트 배선판을 가열하여 상기 땜납을 용융시켜 땜납 회로를 형성하는 것을 포함하는 도전성 회로 기판의 제조 방법에 있어서: 상기 프린트 배선판은 점착성이 부여된 후와 땜납 분말이 부착되기 전에 10℃ 이하로 보존되는 것을 특징으로 하는 도전성 회로 기판의 제조 방법.
- 프린트 배선판 상의 도전성 회로의 표면에 점착성 부여 화합물을 사용하여 점착성을 부여하고, 상기 점착부에 땜납 분말을 부착시킨 후, 상기 프린트 배선판을 가열하여 상기 땜납을 용융시켜 땜납 회로를 형성하는 것을 포함하는 도전성 회로 기판의 제조 방법에 있어서: 상기 프린트 배선판은 점착성이 부여된 후와 상기 땜납 분말이 부착되기 전에 10℃ 이하의 액체에서 보존되는 것을 특징으로 하는 도전성 회로 기판의 제조 방법.
- 제 1 항 또는 제 2 항에 있어서,상기 점착성 부여 화합물은 나프토트리아졸 유도체, 벤조트리아졸 유도체, 이미다졸 유도체, 벤즈이미다졸 유도체, 메르캅토벤조티아졸 유도체 및 벤조티아졸 티오지방산으로 이루어지는 군으로부터 선택되는 1개 이상의 물질을 함유하는 물질 인 것을 특징으로 하는 도전성 회로 기판의 제조 방법.
- 제 2 항 또는 제 3 항에 있어서,상기 프린트 배선판이 보존되는 액체의 온도는 10℃ 이하이고, 상기 액체의 동결 온도 이상인 것을 특징으로 하는 도전성 회로 기판의 제조 방법.
- 제 2 항 내지 제 4 항 중 어느 한 항에 있어서,상기 프린트 배선판이 보존되는 액체는 물인 것을 특징으로 하는 도전성 회로 기판의 제조 방법.
- 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,상기 프린트 배선판에 상기 땜납 분말을 부착시키는 공정이 상기 땜납 분말을 함유하는 액체에서 행해지는 것을 특징으로 하는 도전성 회로 기판의 제조 방법.
- 제 6 항에 있어서,상기 액체는 물인 것을 특징으로 하는 도전성 회로 기판의 제조 방법.
- 제 6 항 또는 제 7 항에 있어서,상기 액체 중의 땜납 분말의 농도가 0.5~10체적%인 것을 특징으로 하는 도전 성 회로 기판의 제조 방법.
- 제 6 항 내지 제 8 항 중 어느 한 항에 있어서,상기 프린트 배선판에 상기 땜납 분말을 부착시킬 때의 상기 땜납 분말을 함유하는 액체의 온도가 30~45℃의 범위내인 것을 특징으로 하는 도전성 회로 기판의 제조 방법.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JPJP-P-2006-351003 | 2006-12-27 | ||
JP2006351003A JP4920401B2 (ja) | 2006-12-27 | 2006-12-27 | 導電性回路基板の製造方法 |
PCT/JP2007/074611 WO2008078664A1 (en) | 2006-12-27 | 2007-12-17 | Method of producing conductive circuit board |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20090082481A true KR20090082481A (ko) | 2009-07-30 |
KR101047869B1 KR101047869B1 (ko) | 2011-07-08 |
Family
ID=39562454
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020097012188A KR101047869B1 (ko) | 2006-12-27 | 2007-12-17 | 도전성 회로 기판의 제조 방법 |
Country Status (7)
Country | Link |
---|---|
US (1) | US7775417B2 (ko) |
EP (1) | EP2100486B1 (ko) |
JP (1) | JP4920401B2 (ko) |
KR (1) | KR101047869B1 (ko) |
CN (1) | CN101569248B (ko) |
TW (1) | TWI351904B (ko) |
WO (1) | WO2008078664A1 (ko) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2007007865A1 (en) | 2005-07-11 | 2007-01-18 | Showa Denko K.K. | Method for attachment of solder powder to electronic circuit board and solder-attached electronic circuit board |
JP5447175B2 (ja) * | 2010-05-17 | 2014-03-19 | 富士通セミコンダクター株式会社 | 半導体装置 |
TWI406613B (zh) * | 2010-11-29 | 2013-08-21 | Chien Han Ho | Line formation method |
CN102689068A (zh) * | 2011-03-24 | 2012-09-26 | 代芳 | 一种增加喷焊料微颗粒的喷锡技术 |
JP6210619B2 (ja) * | 2013-04-09 | 2017-10-11 | 昭和電工株式会社 | はんだ回路基板の製造方法、はんだ回路基板及び電子部品の実装方法 |
JP6402134B2 (ja) * | 2016-05-12 | 2018-10-10 | 株式会社タムラ製作所 | 水溶性プリフラックス、それを用いた表面処理方法 |
Family Cites Families (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2592757B2 (ja) * | 1992-10-30 | 1997-03-19 | 昭和電工株式会社 | はんだ回路基板及びその形成方法 |
US6476487B2 (en) * | 1992-10-30 | 2002-11-05 | Showa Denko K.K. | Solder circuit |
US5620795A (en) * | 1993-11-10 | 1997-04-15 | Minnesota Mining And Manufacturing Company | Adhesives containing electrically conductive agents |
US20010028953A1 (en) * | 1998-11-16 | 2001-10-11 | 3M Innovative Properties Company | Adhesive compositions and methods of use |
JP3678048B2 (ja) * | 1999-04-05 | 2005-08-03 | 松下電器産業株式会社 | 半田プリコート方法および半田プリコート基板 |
US6540127B2 (en) * | 2000-06-22 | 2003-04-01 | The Regents Of The University Of California | Electrostatic methods and apparatus for mounting and demounting particles from a surface having an array of tacky and non-tacky areas |
JP2002134886A (ja) * | 2000-10-23 | 2002-05-10 | Showa Denko Kk | ハンダ付けフラックス |
US7166491B2 (en) * | 2003-06-11 | 2007-01-23 | Fry's Metals, Inc. | Thermoplastic fluxing underfill composition and method |
US7160740B2 (en) | 2003-07-07 | 2007-01-09 | Advanced Micro Devices, Inc. | Methods of controlling properties and characteristics of a gate insulation layer based upon electrical test data, and system for performing same |
JP4157468B2 (ja) * | 2003-12-12 | 2008-10-01 | 日立電線株式会社 | 配線基板 |
JP4576286B2 (ja) * | 2004-05-10 | 2010-11-04 | 昭和電工株式会社 | 電子回路基板の製造方法および電子部品の実装方法 |
EP1786592A2 (en) * | 2004-08-25 | 2007-05-23 | Matsushita Electric Industrial Co., Ltd. | Solder composition, connecting process with soldering, and connection structure with soldering |
CN100594089C (zh) * | 2004-08-25 | 2010-03-17 | 松下电器产业株式会社 | 焊料组合物、利用焊接的连接方法和衬底的生产方法 |
JP4576270B2 (ja) * | 2005-03-29 | 2010-11-04 | 昭和電工株式会社 | ハンダ回路基板の製造方法 |
WO2007007865A1 (en) * | 2005-07-11 | 2007-01-18 | Showa Denko K.K. | Method for attachment of solder powder to electronic circuit board and solder-attached electronic circuit board |
US20090041990A1 (en) * | 2005-09-09 | 2009-02-12 | Showa Denko K.K. | Method for attachment of solder powder to electronic circuit board and soldered electronic circuit board |
JP4137112B2 (ja) * | 2005-10-20 | 2008-08-20 | 日本テキサス・インスツルメンツ株式会社 | 電子部品の製造方法 |
KR20090039740A (ko) * | 2006-08-03 | 2009-04-22 | 쇼와 덴코 가부시키가이샤 | 땜납 회로 기판의 제조 방법 |
US20100009070A1 (en) * | 2006-10-17 | 2010-01-14 | Showa Denko K.K. | Method for forming solder layer on printed-wiring board and slurry discharge device |
JP2008141034A (ja) * | 2006-12-04 | 2008-06-19 | Showa Denko Kk | 導電性回路基板の製造方法 |
-
2006
- 2006-12-27 JP JP2006351003A patent/JP4920401B2/ja not_active Expired - Fee Related
-
2007
- 2007-12-17 WO PCT/JP2007/074611 patent/WO2008078664A1/en active Application Filing
- 2007-12-17 KR KR1020097012188A patent/KR101047869B1/ko active IP Right Grant
- 2007-12-17 EP EP07851018.7A patent/EP2100486B1/en not_active Not-in-force
- 2007-12-17 CN CN2007800483058A patent/CN101569248B/zh not_active Expired - Fee Related
- 2007-12-17 US US12/517,320 patent/US7775417B2/en not_active Expired - Fee Related
- 2007-12-26 TW TW096150283A patent/TWI351904B/zh not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
EP2100486B1 (en) | 2015-12-02 |
EP2100486A4 (en) | 2012-12-05 |
WO2008078664A1 (en) | 2008-07-03 |
CN101569248A (zh) | 2009-10-28 |
KR101047869B1 (ko) | 2011-07-08 |
JP2008166328A (ja) | 2008-07-17 |
US20100065615A1 (en) | 2010-03-18 |
CN101569248B (zh) | 2012-03-28 |
EP2100486A1 (en) | 2009-09-16 |
JP4920401B2 (ja) | 2012-04-18 |
US7775417B2 (en) | 2010-08-17 |
TWI351904B (en) | 2011-11-01 |
TW200843597A (en) | 2008-11-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101047868B1 (ko) | 도전성 회로 기판의 제조방법 | |
JP4576270B2 (ja) | ハンダ回路基板の製造方法 | |
KR100891320B1 (ko) | 전자회로기판의 제조방법 | |
KR101108960B1 (ko) | 프린트 배선 기판 상에 솔더층을 형성하는 방법 및 슬러리의 토출 장치 | |
KR101047869B1 (ko) | 도전성 회로 기판의 제조 방법 | |
KR20090039740A (ko) | 땜납 회로 기판의 제조 방법 | |
KR101062706B1 (ko) | 땜납 분말의 부착 방법 및 납땜 전자 회로 기판의 제조 방법 | |
WO2007029866A1 (en) | Method for attachment of solder powder to electronic circuit board and soldered electronic circuit board | |
JP3362079B2 (ja) | はんだ粉末定着方法 | |
TWI328415B (en) | Method for attachment of solder powder to electronic circuit board and solder-attached electronic circuit board |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20140626 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20150618 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20160617 Year of fee payment: 6 |