KR100891320B1 - 전자회로기판의 제조방법 - Google Patents

전자회로기판의 제조방법 Download PDF

Info

Publication number
KR100891320B1
KR100891320B1 KR1020067025658A KR20067025658A KR100891320B1 KR 100891320 B1 KR100891320 B1 KR 100891320B1 KR 1020067025658 A KR1020067025658 A KR 1020067025658A KR 20067025658 A KR20067025658 A KR 20067025658A KR 100891320 B1 KR100891320 B1 KR 100891320B1
Authority
KR
South Korea
Prior art keywords
solder powder
solder
circuit board
electronic circuit
liquid
Prior art date
Application number
KR1020067025658A
Other languages
English (en)
Other versions
KR20070011578A (ko
Inventor
타케카즈 사카이
타카시 쇼지
Original Assignee
쇼와 덴코 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 쇼와 덴코 가부시키가이샤 filed Critical 쇼와 덴코 가부시키가이샤
Publication of KR20070011578A publication Critical patent/KR20070011578A/ko
Application granted granted Critical
Publication of KR100891320B1 publication Critical patent/KR100891320B1/ko

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457Solder materials or compositions; Methods of application thereof
    • H05K3/3485Applying solder paste, slurry or powder
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0292Using vibration, e.g. during soldering or screen printing
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04Soldering or other types of metallurgic bonding
    • H05K2203/0425Solder powder or solder coated metal powder
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04Soldering or other types of metallurgic bonding
    • H05K2203/0485Tacky flux, e.g. for adhering components during mounting
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

전자회로기판에 솔더분말을 침착시키는 방법은 기판의 노출된 금속표면에 점착성을 부여하고 그 얻어진 점착부에 액체 내에서 솔더분말을 침착시키는 단계를 포함한다. 상기 방법은 기판을 가열하여 솔더분말을 용융하고, 솔더회로를 형성하는 단계를 더 포함할 수 있다.

Description

전자회로기판의 제조방법{METHOD FOR PRODUCTION OF ELECTRONIC CIRCUIT BOARD}
(관련출원의 상호참조)
본 출원은 35 U.S.C. §111(b)의 조항하에 2004년 5월 10일에 출원된 일본특허출원 2004-139394호 및 2004년 5월 21일에 출원된 미국 가출원 제60/572,946호의 출원일의 이익을 35 U.S.C. §119(e)(1)에 따라 주장하는 35 U.S.C. §111(a)의 규정하에 출원된 출원이다.
본 발명은 전자회로기판의 제조방법에 관한 것이다. 보다 구체적으로, 본 발명은 전자회로기판, 특히 인쇄배선기판상의 미세 전도성 회로전극의 표면에 솔더층을 형성하는 방법에 관한 것이다.
최근, 플라스틱 기판, 세라믹 기판 또는 플라스틱으로 코팅된 금속 기판과 같은 절연기판상에 회로패턴이 형성된 인쇄배선기판이 개발되었다. 회로패턴상에 IC소자, 반도체칩, 레지스터 및 콘덴서와 같은 전자부품을 솔더링하여 전자회로를 구성하는 수단이 널리 채용되고 있다.
이러한 경우에, 회로패턴의 소정 부분에 전자부품의 리드 말단을 결합시킬 목적으로, 기판상의 전도성 회로전극의 표면상에 솔더 박층을 미리 형성하고, 그 위에 솔더페이스트 또는 플럭스를 인쇄하고, 그 위에 전자부품을 배치하고 로딩한 다음, 단독의 솔더 박층 또는 솔더페이스트와 접합된 솔더 박층을 리플로우(reflow)하여, 솔더링으로 층을 결합하는 단계를 포함하는 공정을 일반적으로 따른다.
최근, 전자제품을 소형화하는 관점에서 전자회로기판이 미세 피치의 경향을 충족시킬 것이 요구된다. 미세 피치의 부품, 예컨대 각각 피치가 0.3mm인 QFP(quad flat package)형의 LSI 및 CSP(chip size package), 및 피치가 0.15mm인 FC(flip chip)이 전자회로기판상에 다수 설치되어 있다. 그러므로, 전자회로기판은 미세 피치에 대응하는 미세 솔더 회로패턴을 가질 것이 요구된다.
인쇄배선기판상에 솔더막으로 솔더회로를 형성하는 것은 도금법, 핫 에어 레벨러(HAL)법, 또는 솔더분말의 페이스트를 인쇄하는 단계 및 그 인쇄된 페이스트를 리플로우하는 단계를 포함하는 방법에 의해 이루어진다. 그러나, 도금법으로 솔더회로를 제조하는 방법은 솔더층을 두껍게 하기 곤란하고, HAL법 및 솔더페이스트의 인쇄에 의한 방법은 미세 피치패턴에 맞기 어렵다.
회로패턴의 정렬 등의 번거로운 조작을 요하지 않고 솔더회로를 형성하는 방법으로서, 인쇄배선기판의 전도성 회로전극의 표면에 점착성을 부여하는 화합물을 반응시켜 표면에 점착성을 부여하고, 그 결과 형성된 점착부에 솔더분말을 침착시킨 다음, 상기 인쇄배선기판을 가열하여 솔더를 용융하여 솔더회로를 형성하는 것이 개시되어 있다(예컨대, 일본특허공개 평7-7244호 공보 참조).
상기 일본특허공개 평7-7244호 공보에 개시된 방법에 의해, 간단한 조작으로 미세 솔더 회로패턴을 형성하고 신뢰성이 높은 회로기판을 제공하는 것이 가능해 졌다. 이 방법은 회로기판상에 솔더분말을 건식으로 침착시키는 것이기 때문에, 정전기에 의해 분말이 외부에 부착되고, 분말의 비산이 생기고, 회로기판의 미세 공간을 손상시키고, 또한 분말을 효율적으로 이용할 수 없는 등의 문제가 있다. 이러한 문제점은 특히 미분의 솔더분말을 사용하는 경우에 현저하다.
본 발명은 이들 문제점을 해결하고, 일본특허공개 평7-7244호 공보에 개시되어 있는, 인쇄배선기판의 전도성 회로전극의 표면에 점착성 부여 화합물을 반응시켜 표면에 점착성을 부여하고, 그 결과 형성된 점착부에 솔더분말을 침착한 다음, 상기 인쇄배선기판을 가열하여 솔더를 용융시켜 솔더회로를 형성하는 방법에 있어서, 보다 미세한 회로기판을 실현할 수 있는 전자회로기판을 제조하는 방법, 매우 미세한 회로패턴이 제공된 신뢰성이 높은 전자회로기판, 및 높은 신뢰성 및 높은 설치밀도를 실현할 수 있는 전자부품을 설치한 회로기판을 제공하는 것이 목적이다.
본 발명자는 상술한 문제들을 해결하기 위해 예의 연구하였고 그 결과 본 발명을 완성하였다.
본 발명의 제1관점은 기판의 노출된 금속표면에 점착성을 부여하고 그 얻어진 점착부에 액체 내에서 솔더분말을 침착시키는 단계를 포함하는 것을 특징으로 하는 전자회로기판에 솔더분말을 침착시키는 방법을 제공하는 것이다.
본 발명의 제2관점은 기판의 노출된 금속표면에 점착성을 부여하고, 그 얻어진 점착부에 액체 내에서 솔더분말을 침착시키고, 기판을 가열하여 솔더분말을 용융하여 솔더회로를 형성하는 단계를 포함하는 것을 특징으로 하는 전자회로기판의 제조방법을 제공하는 것이다.
본 발명의 제3관점은 제1 또는 제2관점에 있어서, 솔더분말을 액체 내에서 침착시키는 단계를 솔더분말이 분산되어 있는 액체 중에 인쇄배선기판을 침지하여 행하는 것을 특징으로 하는 방법을 제공하는 것이다.
본 발명의 제4관점은 제1 내지 제3관점 중 어느 하나에 있어서, 상기 솔더분말의 침착에 사용되는 액체는 물인 것을 특징으로 하는 방법을 제공하는 것이다.
본 발명의 제5관점은 제1 내지 제4관점 중 어느 하나에 있어서, 상기 솔더분말의 침착에 사용되는 액체는 방청제가 배합된 것임을 특징으로 하는 방법을 제공하는 것이다.
본 발명의 제6관점은 제1 내지 제5관점 중 어느 하나에 있어서, 상기 솔더분말은 산화방지를 위해 코팅된 표면을 갖는 것을 특징으로 하는 방법을 제공하는 것이다.
본 발명의 제7관점은 제1 내지 제6관점 중 어느 하나에 있어서, 액체 내에서 솔더분말을 침착할 때 기판에 진동을 가하는 것을 특징으로 하는 방법을 제공하는 것이다.
본 발명의 제8관점은 제7관점에 있어서, 상기 진동이 저주파수 진동인 것을 특징으로 하는 방법을 제공하는 것이다.
본 발명의 제9관점은 제1 내지 제8관점 중 어느 하나에 있어서, 액체 내에서 솔더분말을 침착할 때 액체중의 솔더분말의 농도가 0.5~50겉보기용적%의 범위내인 것을 특징으로 하는 방법을 제공하는 것이다.
본 발명의 제10관점은 제6 내지 제9관점 중 어느 하나에 있어서, 상기 솔더분말의 코팅를 벤조티아졸 유도체, 그 측쇄로서 탄소원자가 4~10개인 알킬기를 갖는 아민, 티오우레아, 실란 커플링제, 납, 주석, 금, 무기산염 또는 유기산염으로 행하는 것을 특징으로 하는 방법을 제공하는 것이다.
본 발명의 제11관점은 제10관점에 있어서, 상기 유기산염은 라우르산, 미리스트산, 팔미트산 및 스테아르산으로 이루어지는 군에서 선택된 1종 이상인 것을 특징으로 하는 방법을 제공하는 것이다.
본 발명의 제12관점은 제1 내지 제11관점에 기재된 전자회로기판의 제조방법을 통해 제조된 전자회로기판을 제공하는 것이다.
본 발명의 제13관점은 제12관점에 기재된 전자회로기판상에 전자부품을 로딩하는 단계 및 솔더분말을 리플로우하여 전자부품을 결합하는 단계를 포함하는 것을 특징으로 하는 전자부품의 설치방법을 제공하는 것이다.
본 발명의 제14관점은 제13관점에 기재된 전자부품의 설치방법으로 제조한 전자부품이 설치된 전자회로기판을 제공하는 것이다.
본 발명의 전자회로기판의 제조방법에 의해, 간단한 조작으로 미세 솔더 회로패턴을 형성하는 것이 가능해 졌다. 특히, 미세 회로패턴에서도 인접하는 회로패턴 사이에 솔더금속에 의한 단락이 감소하는 효과를 얻을 수 있고, 전자회로기판의 신뢰성이 현저하게 향상했다. 또한 본 발명의 전자회로기판의 제조 방법에 의해, 전자부품이 설치된 회로기판의 소형화와 높은 신뢰성을 실현하고, 뛰어난 특성의 전자기기를 제공하는 것이 가능해 졌다.
본 발명의 대상이 되는 인쇄배선기판으로는, 예컨대 플라스틱 기판, 플라스틱막 기판, 유리섬유 기판, 종이계 에폭시 수지 기판, 세라믹 기판상에 적층된 금속시트를 갖는 기판, 플라스틱 또는 세라믹으로 금속 매트릭스를 코팅하여 얻은 절연기판상에 금속 등의 전도성 물질로 형성된 회로패턴을 갖는 단면 인쇄배선기판, 양면 인쇄배선기판, 다층 인쇄배선기판 및 유연성 인쇄배선기판이 열거된다.
본 발명은, 예컨대 인쇄배선기판의 전도성 회로전극의 표면에 점착성 부여 화합물을 반응시켜 표면에 점착성을 부여하고, 그 결과 형성된 점착부에 솔더분말을 침착한 다음 인쇄배선기판을 가열하여 솔더를 용융하여, 솔더회로를 형성하는 것을 포함하는 방법을 사용한다.
회로를 형성하는 전도성 물질로서 대부분의 경우에 구리가 사용된다. 본 발명은 도전성 물질을 구리로 제한할 필요는 없고 후술하는 그 표면상에 점착성을 부여하는 점착성 부여물질에 의해 표면에 점착성을 얻을 수 있는 전도성의 물질을 채용해도 좋다. 그 물질의 구체예로는, Ni, Sn, Ni-Al, 솔더 합금 등을 함유하는 물질이 있다.
본 발명에서 바람직하게 사용할 수 있는 점착성 부여 화합물로서, 나프토트리아졸 유도체, 벤조트리아졸 유도체, 이미다졸 유도체, 벤조이미다졸 유도체, 메르캅토 벤조티아졸 유도체 및 벤조티아졸 티오 지방산이 열거될 수 있다. 이들 점착성 부여 화합물은 특히 구리에 대하여 효과가 강하지만, 다른 전도성 물질에도 점착성을 부여할 수 있다.
벤조트리아졸 유도체는 일반식(1)으로 표시된다.
Figure 112006090365610-pct00001
본 발명에 있어서, 일반식(1) 중 R1~R4는 수소원자, 탄소원자수가 1~16개, 바람직하게는 5~16개인 알킬기, 알콕시기, F, Br, Cl, I, 시아노기, 아미노기, 또는 OH기를 독립적으로 나타낸다.
이들 화합물은, 일반식(1)으로 표시되는 벤조트리아졸 유도체로서, R1∼R4가 탄소원자수가 많은 쪽이 일반적으로 점착성이 강하다.
나프토트리아졸 유도체는 일반식(2)으로 표시된다.
Figure 112006090365610-pct00002
본 발명에 있어서, 일반식(2) 중 R5~R10는 수소원자, 탄소원자수가 1~16개, 바람직하게는 5~16개인 알킬기, 알콕시기, F, Br, Cl, I, 시아노기, 아미노기, 또는 OH기를 독립적으로 나타낸다.
이미다졸 유도체는 일반식(3)으로 표시된다.
Figure 112006090365610-pct00003
본 발명에 있어서, 일반식(3) 중 R11 및 R12는 수소원자, 탄소원자수가 1~16개, 바람직하게는 5~16개인 알킬기, 알콕시기, F, Br, Cl, I, 시아노기, 아미노기, 또는 OH기를 독립적으로 나타낸다.
벤조이미다졸 유도체는 일반식(4)으로 표시된다.
Figure 112006090365610-pct00004
본 발명에 있어서, 일반식(4) 중 R13~R17는 수소원자, 탄소원자수가 1~16개, 바람직하게는 5~16개인 알킬기, 알콕시기, F, Br, Cl, I, 시아노기, 아미노기, 또는 OH기를 독립적으로 나타낸다.
일반식(3,4)으로 표시되는 이미다졸 유도체 및 벤조이미다졸 유도체도 R11~R17가 탄소원자수가 많은 쪽이 일반적으로 점착성이 강하다.
메르캅토 벤조티아졸 유도체는 일반식(5)으로 표시된다.
Figure 112006090365610-pct00005
본 발명에 있어서, 일반식(5) 중 R18~R21는 수소원자, 탄소원자수가 1~16개, 바람직하게는 5~16개인 알킬기, 알콕시기, F, Br, Cl, I, 시아노기, 아미노기, 또는 OH기를 독립적으로 나타낸다.
벤조티아졸 티오 지방산 유도체는 일반식(6)으로 표시된다.
Figure 112006090365610-pct00006
본 발명에 있어서, 일반식(6) 중 R22~R26는 수소원자, 탄소원자수가 1~16개, 바람직하게는 5~16개인 알킬기, 알콕시기, F, Br, Cl, I, 시아노기, 아미노기, 또는 OH기를 독립적으로 나타낸다.
일반식(6)으로 표시되는 벤조티아졸 티오 지방산 유도체에서, R22~R26은 탄소원자수가 1개 또는 2개인 것이 바람직하다.
본 발명에 있어서, 인쇄배선기판의 전도성 회로전극의 표면에 점착성을 부여하기 위해서, 사용 전에 상술한 점착성 부여 화합물 중 1종 이상을 물 또는 산성수에 용해하고 바람직하게는 pH3~4의 범위내로 산성 상태를 미세하게 조정한다. pH의 조정에 사용되는 물질의 구체예로는, 전도성 물질이 금속인 경우에는 염산, 황산, 질산 및 인산 등의 무기산이 열거될 수 있다. 유기산의 구체예로는 포름산, 아세트산, 프로피온산, 말산, 옥살산, 말론산, 숙신산 및 타르타르산이 열거될 수 있다. 점착성 부여 화합물의 농도는 엄격히 제한되지 않고 사용조건에 따라서 조정하지만, 전체 용액의 0.05질량%~20질량%의 범위내의 농도가 사용하기 바람직하다. 농도가 상기 범위 미만이면 점착성막의 생성이 불충분하여 바람직하지 않다.
실온보다 약간 높은 처리온도는 점착성막의 형성량 및 형성속도의 관점에서 더 좋다. 점착성 부여 화합물의 농도 및 금속의 종류 등에 따라 변하고 제한되지 않지만, 일반적으로는 30℃~60℃의 범위내가 바람직하다. 침지시간은 제한되지 않지만 조작효율의 관점에서 다른 조건을 조정하여 약 5초~5분의 범위로 하는 것이 바람직하다.
한편, 이러한 경우에, 용액 중에 이온으로서 100~1000ppm의 양으로 구리(1가 또는 2가)가 존재하는 것이 형성량 및 형성속도의 관점에서 점착성막의 형성효율이 높아지므로 바람직하다.
인쇄배선기판은 솔더링의 필요가 없는 전도성 회로 부분을 레지스트로 코팅하고, 회로패턴의 전도성 회로의 전극부(기판상의 금속의 노출표면)만 노출한 상태로 먼저 제조하고, 점착성 부여 화합물 용액으로 처리하는 것이 바람직하다.
여기서, 상술한 바와 같이 사용되는 점착성 부여 화합물 용액에 인쇄배선기판을 침지하거나 또는 용액으로 기판을 코팅하여, 전도성 회로의 표면에 점착성을 부여할 수 있다.
본 발명은 점착성이 부여된 전자배선기판상에 액체 내에서 솔더분말을 침착시키는 것을 특징으로 한다. 액체 내에서 솔더분말의 침착을 행함으로써, 점착성이 결여된 부분에 솔더분말이 정전기적으로 침착되는 것을 방지하고, 솔더분말이 정전기적으로 응집하는 것을 방지하고, 미세 피치 회로기판의 형성 및 미분 솔더분말의 사용이 가능해 진다.
본 발명에서는 액체 내에서의 솔더분말의 침착을 솔더분말이 분산되어 있는 용액 내에 인쇄회로기판을 침지하는 것에 의해 행하는 것이 바람직하다. 솔더분말의 침착시, 솔더분말이 분산되어 있는 용액에 바람직하게는 0.1Hz~수 kHz의 범위에서, 특히 바람직하게는 저주파수 진동을 가하는 것이 바람직하다. 액체 내에서 솔더분말의 침착시 용액 중의 솔더분말의 농도는 바람직하게는 0.5~10겉보기용적%의 범위내이고, 보다 바람직하게는 3~8겉보기용적%의 범위내이다.
본 발명에서는 솔더분말의 침착에 사용되는 액체로서 물을 사용하는 것이 바람직하다. 또한 액체 중에 용해되어 있는 산소에 의해 솔더분말이 산화되는 것을 방지할 목적으로 액체에 방청제를 첨가하는 것이 바람직하다.
본 발명에서는 솔더분말이 산화되는 것을 방지할 목적으로 솔더분말의 표면을 코팅하는 것이 바람직하다. 솔더분말의 코팅제로는 벤조티아졸 유도체, 측쇄로서 탄소원자수가 4~10개인 알킬기, 티오우레아, 실란 커플링제, 납, 주석, 금, 무기산염 및 유기산염이 열거된다. 바람직하게는, 코팅은 상기 열거한 코팅제의 군에서 선택된 1종 이상을 사용하여 행한다. 유기산염으로서, 라우르산, 미리스트산, 팔미트산 및 스테아르산으로 이루어지는 군에서 선택된 1종 이상을 사용하는 것이 바람직하다.
본 발명에 의한 처리방법은 상술한 솔더-예비코팅 회로기판뿐만 아니라, 예컨대 BGA본딩용 범프의 형성에서도 효과적으로 사용될 수 있다. 이것은 본 발명의 전자회로기판에 당연히 포함된다.
본 발명에 따른 전자회로기판의 제조방법에 사용되는 솔더분말의 금속 조성물의 구체예로서, Sn-Pb계, Sn-Pb-Ag계, Sn-Pb-Bi계, Sn-Pb-Ag계 및 Sn-Pb-Cd계 합금이 열거될 수 있다. 최근 산업 폐기물로부터 Pb를 제거하는 관점에서, Pb를 함유하지 않은 Sn-In계, Sn-Bi계, In-Ag계, In-Bi계, Sn-Zn계, Sn-Ag계, Sn-Cu계, Sn-Sb계, Sn-Au계, Sn-Bi-Ag-Cu계, Sn-Ge계, Sn-Bi-Cu계, Sn-Cu-Ag계, Sn-Ag-Zn계, Sn-Cu-Ag계, Sn-Bi-Sb계, Sn-Bi-Sb-Zn계, Sn-Bi-Cu-Zn계, Sn-Ag-Sb계, Sn-Ag-Sb-Zn계, Sn-Ag-Cu-Zn계 및 Sn-Zn-Bi계 합금이 바람직하다.
상술한 금속 조성물의 구체예로서, 중심으로서 63질량%의 Sn 및 37질량%의 Pb로 구성된 공융의 결정 솔더(이하 "63Sn-37Pb"로 표시함), 62Sn-36Pb-2Ag, 62.6Sn-37Pb-0.4Ag, 60Sn-40Pb, 50Sn-50Pb, 30Sn-70Pb, 25Sn-75Pb, 10Sn-88Pb-2Ag, 46Sn-8Bi-46Pb, 57Sn-3Bi-40Pb, 42Sn-42Pb-14Bi-2Ag, 45Sn-40Pb-15Bi, 50Sn-32Pb-18Cd, 48Sn-52In, 43Sn-57Bi, 97In-3Ag, 58Sn-42In, 95In-5Bi, 60Sn-40Bi, 91Sn-9Zn, 96.5Sn-3.5Ag, 99.3Sn-0.7Cu, 95Sn-5Sb, 20Sn-80Au, 90Sn-10Ag, 90Sn-7.5Bi-2Ag-0.5Cu, 97Sn-3Cu, 99Sn-1Ge, 92Sn-7.5Bi-0.5Cu, 97Sn-2Cu-0.8Sb-0.2Ag, 95.5Sn-3.5Ag-1Zn, 95.5Sn-4Cu-0.5Ag, 52Sn-45Bi-3Sb, 51Sn-45Bi-3Sb-1Zn, 85Sn-10Bi-5Sb, 84Sn-10Bi-5Sb-1Zn, 88.2Sn-10Bi-0.8Cu-1Zn, 89Sn-4Ag-7Sb, 88Sn-4Ag-7Sb-1Zn, 98Sn-1Ag-1Sb, 97Sn-1Ag-1Sb-1Zn, 91.2Sn-2Ag-0.8Cu-6Zn, 89Sn-8Zn-3Bi, 86Sn-8Zn-6Bi 및 89.1Sn-2Ag-0.9Cu-8Zn 등이 열거된다. 본 발명에서 사용되는 솔더분말은 조성물이 다른 2종 이상의 솔더분말의 혼합물이어도 좋다.
상술한 다른 솔더분말 중에서, 본 발명의 전자회로기판을 Pb가 없는 솔더, 특히 바람직하게는 Sn 및 Zn, 또는 Sn, Zn 및 Bi를 함유하는 솔더로부터 선택된 합금 조성물을 사용하여 제조한 경우에, Sn-Pb계 솔더와 동등 수준까지 리플로우 온도를 내릴 수 있기 때문에, 그 위에 설치된 부품의 수명이 길어지고 부품을 다양화할 수 있다.
솔더분말의 입자직경에 대하여, 일본공업규격(JIS)은 스크린 분급에 의해 얻은 분말의 직경이 53~22㎛, 45~22㎛ 및 38~22㎛ 등의 범위내이어야 한다는 것을 명기하고 있다. 본 발명의 솔더분말의 평균입경 측정을 위해, JIS에 명기되어 있듯이 표준체와 천칭을 사용하여 분류하는 방법이 일반적으로 채용된다. 또한 현미경에 의한 화상해석이나 또는 콜타르 카운터에 의한 일렉트로존법에 의해 측정을 행할 수 있다. 콜타르 카운터의 조작원리는 "Manual of Powder Technology"(Particle Technology Society 편, 제2판, pp.19-20)에 기재되어 있다. 이 카운터는 분말이 분산되어 있는 용액을 격벽으로 형성된 미세 구멍에 통과시켜 그 미세 구멍의 양측에서 전기저항 변화를 측정하는 것에 의해 분말의 입경분포를 측정한다. 이것은 충분한 재현성으로 개별 입자의 비를 측정할 수 있다.
본 발명으로 제조된 전자회로기판은 전자부품을 로딩하는 단계 및 솔더를 리플로우하여 전자부품을 결합하는 단계를 포함하는 전자부품 설치방법에 바람직할 수 있다. 본 발명으로 제조된 전자회로기판에, 예컨대, 전자부품이 결합될 기판의 부분에 인쇄기술로 솔더페이스트를 적용하고, 그 부분에 전자부품을 로딩하고, 이어서 그 전자부품을 가열하여 솔더페이스트 중의 솔더분말을 용융하고, 용융된 솔더분말을 응고시킴으로써 전자부품을 결합시킬 수 있다.
본 발명에 의해 얻어지는 전자회로기판에 전자부품을 결합하는 방법(설치방법)으로서, 예컨대 표면설치기술(SMT)이 사용될 수 있다. 이 설치방법은 우선 인쇄기술로 솔더페이스트를 전자회로기판, 예컨대 회로패턴의 필요한 부분 등에 적용한다. 그 다음, 솔더페이스트의 스프레드층에 칩부품 또는 QFP 등의 전자부품을 로딩하고 리플로우 열원에 의해 적절한 부분에 일괄적으로 결합시킨다. 리플로우 열원로서, 열풍 오븐, 적외선 오븐, 증기응축 솔더링장치 및 광빔 솔더링장치 등을 사용할 수 있다.
본 발명의 리플로우 공정은 솔더 합금 조성물의 종류에 따라 변한다. 91Sn-9Zn, 89Sn-8Zn-3Bi 및 86Sn-8Zn-6Bi 등의 Sn-Zn계 조성물의 경우에, 리플로우 조작은 예열 및 리플로우의 2단계 공정으로 행하는 것이 바람직하다. 이러한 공정의 조건에 관하여, 예열온도는 130~180℃의 범위내이고, 바람직하게는 130~150℃의 범위내이고, 예열시간은 60~120초의 범위내이고 바람직하게는 60~90초의 범위내이고, 리플로우온도는 210~230℃의 범위내이고 바람직하게는 210~220℃의 범위내이고, 리플로우시간은 30~60초의 범위내이고 바람직하게는 30~40초의 범위내이다. 다른 합금계에 있어서, 리플로우온도는 사용하는 합금의 융점의 +20~50℃의 범위내이고 바람직하게는 +20~30℃의 범위내이고, 다른 예열온도, 예열시간, 리플로우시간은 상기와 동일한 범위이어도 좋다.
상술한 리플로우 공정은 질소분위기 또는 대기중에서 행해도 좋다. 질소중에서 리플로우의 조작을 행하는 경우에, 산소농도를 5겉보기용적% 이하, 바람직하게는 0.5겉보기용적% 이하로 설정하여 솔더회로에 솔더의 젖음성이 향상되고 솔더홀의 발생을 억제하여 안정한 처리를 할 수 있다.
그 후, 전자회로기판을 냉각하여 표면설치조작을 종료한다. 전자부품이 결합된 제품의 제조방법에서, 전자부품을 결합하는 동작은 인쇄배선기판의 양면에 행해도 좋다. 본 발명에 따른 전자부품의 설치방법에 사용될 수 있는 전자부품으로는 LSI, 레지스터, 콘덴서, 변압기, 인덕턴스, 필터, 라디에이터, 진동자 등이 열거되지만, 여기에 한정되는 것은 아니다.
이하에 본 발명을 실시예를 참조하여 설명할 것이다. 그러나, 본 발명이 이들 실시예에 한정되는 것은 아니다.
실시예1
최소 전극간격이 50㎛인 인쇄배선판을 제조했다. 점착성 부여 화합물 용액으로서, 일반식(3)의 R11은 수소원자이고 R12는 C11H23의 알킬기인 이미다졸계 화합물 2질량% 수용액을 아세트산으로 그 pH값을 약 4로 조정하여 사용했다. 이 수용액을 40℃로 가열하고 가열한 수용액에 염산수용액으로 전처리한 상기 인쇄배선기판을 침지하여 구리회로 표면에 점착성 물질을 생성시켰다.
이어서, 인쇄배선기판을 평균입경이 약 20㎛인 96.5Sn-3.5Ag 솔더분말을 10겉보기용적%의 농도로 물에 분산시켜 얻은 용액에 30초간 침지했다. 그 후, 인쇄배선기판을 용액으로부터 꺼내고, 순수로 가볍게 세정하고 건조시켰다.
인쇄배선판을 240℃의 오븐에 넣고 솔더분말을 용융하여 구리회로의 노출부에 두께가 약 20㎛인 96.5Sn-3.5Ag 솔더의 박층을 형성했다. 솔더분말의 평균입경을 마이크로트럭을 사용하여 측정했다. 솔더회로에 브리지 등의 비정상적인 현상은 일체 발생되지 않았다.
전자배선기판에 전자부품을 설치하는 방법으로서, 점착성 플럭스를 사용한 표면설치의 조작을 행했다. 점착성 플럭스는 중합성 로진(rosin) 및 불균일화 로진을 사용하고 여기에 틱소트로픽제(thixotropic agent)로서 수소화 캐스터 오일 및 용제로서 프로필렌 글리콜 모노페닐 에테르를 첨가하여 제조했다. 이 플럭스를 100㎛의 두께로 인쇄하여 적용하고 플럭스의 층에 베어칩(Au 스탠드 범프, 높이 약 100㎛)을 설치하고 이들을 함께 리플로우 열원으로 가열하여 솔더링을 행했다. 리플로우 공정에서, 예열온도 150℃, 예열시간 60초, 리플로우 최대온도 230℃로 설정했다.
리플로우 공정으로부터 얻은 전자부품-설치 회로기판을 육안으로 시험했을 때 불량 결합 등이 없는 양호한 설치기판을 얻었다.
실시예2 및 비교예1:
솔더 범프의 형성을 표1에 나타낸 조건하에서 행하는 것을 제외하고는 실시 예1의 공정에 따라 실험을 행했다. 이들 실험의 결과를 표1에 나타낸다.
Figure 112006090365610-pct00007
대기중으로 솔더분말의 침착을 행하는 종래의 방법(비교예)에 있어서, 분말의 침착에서 절연부에 잔여 분말이 많았고 리플로우 조작에서 "브리지"가 발생했다.
침착공정에 저주파수 진동을 가함으로써, 전극부에 분말을 치밀하게 침착할 수 있었다.
실시예3 및 비교예2:
솔더 범프의 형성 샘플로서 고형 레지스트로 원형으로 형성된 전극을 갖는 인쇄기판을 제조하고 하기 표에 나타낸 다른 조건을 사용하여 실시예1의 공정에 따라 처리했다. 그 결과를 표2에 나타낸다.
Figure 112006090365610-pct00008
실시예4~6:
표3에 나타낸 다른 조건을 사용하여 실시예1의 공정에 따라 솔더 범프를 형성하는 실험을 행했다.
Figure 112006090365610-pct00009
기판의 금속노출부에 점착성을 부여하고, 얻어진 점착부에 솔더분말을 침착시킨 다음 인쇄배선기판을 가열하여 솔더를 용융하고, 솔더회로를 형성하는 전자회로기판의 제조방법에 있어서, 미세 회로패턴에서도 인접하는 회로패턴 사이에 솔더 금속에 의한 단락이 감소하는 효과를 얻을 수 있고 신뢰성이 현저하게 향상된 전자회로기판을 제조할 수 있다. 그 결과, 본 발명은 미세 회로패턴을 보유하는 신뢰성이 높은 전자부품을 설치한 회로기판의 소형화와 높은 신뢰성을 실현할 수 있고, 전자회로기판, 높은 신뢰성 및 높은 설치밀도를 실현할 수 있는 전자부품이 설치된 회로기판, 및 우수한 특성의 전자기기를 제공할 수 있다.

Claims (22)

  1. 인쇄배선기판의 노출된 금속표면에 점착성을 부여하여 점착부를 형성하는 단계; 및
    솔더 분말이 분산되어 있는 액체 내에 상기 인쇄배선기판을 침지하여 상기 점착부에 솔더분말을 침착시키는 단계를 포함하는 것을 특징으로 하는 전자회로기판에 솔더분말을 침착시키는 방법.
  2. 인쇄배선기판의 노출된 금속표면에 점착성을 부여하여 점착부를 형성하는 단계;
    솔더 분말이 분산되어 있는 액체 내에 상기 인쇄배선기판을 침지하여 상기 점착부에 솔더분말을 침착시키는 단계; 및
    상기 인쇄배선기판을 가열하여 솔더분말을 용융하여 솔더회로를 형성하는 단계를 포함하는 것을 특징으로 하는 전자회로기판의 제조방법.
  3. 삭제
  4. 제1항에 있어서, 상기 솔더분말의 침착에 사용되는 액체는 물인 것을 특징으로 하는 전자회로기판에 솔더분말을 침착시키는 방법.
  5. 제1항에 있어서, 상기 솔더분말의 침착에 사용되는 액체는 방청제가 배합된 것임을 특징으로 하는 전자회로기판에 솔더분말을 침착시키는 방법.
  6. 제1항에 있어서, 상기 솔더분말은 산화방지를 위해 코팅된 표면을 갖는 것을 특징으로 하는 전자회로기판에 솔더분말을 침착시키는 방법.
  7. 제1항에 있어서, 액체 내에서 솔더분말의 침착시 기판에 진동을 가하는 것을 특징으로 하는 전자회로기판에 솔더분말을 침착시키는 방법.
  8. 제7항에 있어서, 상기 진동은 저주파수 진동인 것을 특징으로 하는 전자회로기판에 솔더분말을 침착시키는 방법.
  9. 제1항에 있어서, 액체 내에서 솔더분말의 침착시 액체 내의 솔더분말의 농도가 0.5~50겉보기용적%의 범위내인 것을 특징으로 하는 전자회로기판에 솔더분말을 침착시키는 방법.
  10. 제6항에 있어서, 상기 솔더분말의 코팅은 벤조티아졸 유도체, 그 측쇄로서 탄소원자가 4~10개인 알킬기를 갖는 아민, 티오우레아, 실란 커플링제, 납, 주석, 금, 무기산염 또는 유기산염으로 행하는 것을 특징으로 하는 전자회로기판에 솔더분말을 침착시키는 방법.
  11. 제10항에 있어서, 상기 유기산염은 라우르산, 미리스트산, 팔미트산 및 스테아르산으로 이루어지는 군에서 선택된 1종 이상인 것을 특징으로 하는 전자회로기판에 솔더분말을 침착시키는 방법.
  12. 제2항에 기재된 전자회로기판의 제조방법으로 제조된 전자회로기판.
  13. 제12항에 기재된 전자회로기판에 전자부품을 설치하는 단계 및 솔더를 리플로우하여 전자부품을 결합하는 단계를 포함하는 것을 특징으로 하는 전자부품의 설치방법.
  14. 제13항에 기재된 전자부품의 설치방법으로 제조한 전자부품이 설치된 전자회로기판.
  15. 제2항에 있어서, 상기 솔더분말의 침착에 사용되는 액체는 물인 것을 특징으로 하는 전자회로기판의 제조방법.
  16. 제2항에 있어서, 상기 솔더분말의 침착에 사용되는 액체는 방청제가 배합된 것임을 특징으로 하는 전자회로기판의 제조방법.
  17. 제2항에 있어서, 상기 솔더분말은 산화방지를 위해 코팅된 표면을 갖는 것을 특징으로 하는 전자회로기판의 제조방법.
  18. 제2항에 있어서, 액체 내에서 솔더분말의 침착시 기판에 진동을 가하는 것을 특징으로 하는 전자회로기판의 제조방법.
  19. 제18항에 있어서, 상기 진동은 저주파수 진동인 것을 특징으로 하는 전자회로기판의 제조방법.
  20. 제2항에 있어서, 액체 내에서 솔더분말의 침착시 액체 내의 솔더분말의 농도가 0.5~50겉보기용적%의 범위 내인 것을 특징으로 하는 전자회로기판의 제조방법.
  21. 제17항에 있어서, 상기 솔더분말의 코팅은 벤조티아졸 유도체, 그 측쇄로서 탄소원자가 4~10개인 알킬기를 갖는 아민, 티오우레아, 실란 커플링제, 납, 주석, 금, 무기산염 또는 유기산염으로 행하는 것을 특징으로 하는 전자회로기판의 제조방법.
  22. 제21항에 있어서, 상기 유기산염은 라우르산, 미리스트산, 팔미트산 및 스테아르산으로 이루어지는 군에서 선택된 1종 이상인 것을 특징으로 하는 전자회로기판의 제조방법.
KR1020067025658A 2004-05-10 2005-05-10 전자회로기판의 제조방법 KR100891320B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004139394 2004-05-10
JPJP-P-2004-00139394 2004-05-10

Publications (2)

Publication Number Publication Date
KR20070011578A KR20070011578A (ko) 2007-01-24
KR100891320B1 true KR100891320B1 (ko) 2009-03-31

Family

ID=38012231

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020067025658A KR100891320B1 (ko) 2004-05-10 2005-05-10 전자회로기판의 제조방법

Country Status (7)

Country Link
US (1) US8038051B2 (ko)
EP (1) EP1745684B1 (ko)
JP (1) JP4576286B2 (ko)
KR (1) KR100891320B1 (ko)
CN (1) CN1973589B (ko)
TW (1) TWI280087B (ko)
WO (1) WO2005109977A1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6506784B1 (en) 1999-07-01 2003-01-14 3-Dimensional Pharmaceuticals, Inc. Use of 1,3-substituted pyrazol-5-yl sulfonates as pesticides
JP4576270B2 (ja) 2005-03-29 2010-11-04 昭和電工株式会社 ハンダ回路基板の製造方法
WO2007007865A1 (en) 2005-07-11 2007-01-18 Showa Denko K.K. Method for attachment of solder powder to electronic circuit board and solder-attached electronic circuit board
US20090041990A1 (en) * 2005-09-09 2009-02-12 Showa Denko K.K. Method for attachment of solder powder to electronic circuit board and soldered electronic circuit board
JP2008041867A (ja) * 2006-08-04 2008-02-21 Showa Denko Kk ハンダ回路基板の製造方法
KR20090039740A (ko) * 2006-08-03 2009-04-22 쇼와 덴코 가부시키가이샤 땜납 회로 기판의 제조 방법
JP4819611B2 (ja) * 2006-08-03 2011-11-24 昭和電工株式会社 ハンダ回路基板の製造方法
JP2008141034A (ja) * 2006-12-04 2008-06-19 Showa Denko Kk 導電性回路基板の製造方法
JP4920401B2 (ja) * 2006-12-27 2012-04-18 昭和電工株式会社 導電性回路基板の製造方法
JP5518500B2 (ja) 2010-01-20 2014-06-11 昭和電工株式会社 はんだ粉末付着装置および電子回路基板に対するはんだ粉末の付着方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH077244A (ja) * 1992-10-30 1995-01-10 Showa Denko Kk はんだ回路基板及びその形成方法
JPH118272A (ja) * 1997-06-18 1999-01-12 Nec Corp 微小金属ボールの配列方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2531769C3 (de) * 1975-07-16 1978-07-06 Deutsche Gold- Und Silber-Scheideanstalt Vormals Roessler, 6000 Frankfurt Verwendung von hochstabilen Metalloxid-Dispersionen zur Erzeugung haftfester Metalloxid-Überzüge auf einem festen chemisch ineiten porösen Katalysatorträger
JPH07114205B2 (ja) * 1988-06-30 1995-12-06 日本電装株式会社 はんだバンプの形成方法
US6476487B2 (en) * 1992-10-30 2002-11-05 Showa Denko K.K. Solder circuit
JPH0794853A (ja) * 1993-09-25 1995-04-07 Tanaka Kikinzoku Kogyo Kk プリント配線板の金属端子上への半田コーティング方法
DE4340396A1 (de) * 1993-11-26 1995-06-01 Litton Precision Prod Int Verfahren zum Vorbeloten von mit Lötstoppmasken versehenen Substraten
DE4432774C2 (de) * 1994-09-15 2000-04-06 Fraunhofer Ges Forschung Verfahren zur Herstellung meniskusförmiger Lotbumps
JPH091382A (ja) * 1995-06-20 1997-01-07 Harima Chem Inc ソルダペースト組成物
JP3214414B2 (ja) * 1997-10-15 2001-10-02 日本電気株式会社 微細パッドはんだ供給方法
JPH11240612A (ja) * 1998-02-26 1999-09-07 Nichiden Mach Ltd 微細ボールの整列方法及びその装置
JP3246486B2 (ja) * 1999-07-21 2002-01-15 松下電器産業株式会社 半田ボールの搭載装置および搭載方法
EP1100123A1 (en) * 1999-11-09 2001-05-16 Corning Incorporated Dip formation of flip-chip solder bumps
JP2002362003A (ja) * 2001-06-01 2002-12-18 Nec Corp はんだペースト印刷方法およびはんだペースト印刷装置
JP3682245B2 (ja) * 2001-07-04 2005-08-10 朝貴 游 金属熔接球の表面処理剤および表面処理方法
US6805940B2 (en) * 2001-09-10 2004-10-19 3M Innovative Properties Company Method for making conductive circuits using powdered metals
JP4042418B2 (ja) * 2002-01-30 2008-02-06 昭和電工株式会社 ハンダ付けフラックス
JP3910878B2 (ja) * 2002-05-13 2007-04-25 新光電気工業株式会社 導電性粉末付着装置及び導電性粉末付着方法
WO2004054339A1 (ja) * 2002-12-06 2004-06-24 Tamura Corporation はんだ供給方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH077244A (ja) * 1992-10-30 1995-01-10 Showa Denko Kk はんだ回路基板及びその形成方法
JPH118272A (ja) * 1997-06-18 1999-01-12 Nec Corp 微小金属ボールの配列方法

Also Published As

Publication number Publication date
US8038051B2 (en) 2011-10-18
EP1745684B1 (en) 2014-04-16
US20070284136A1 (en) 2007-12-13
TW200608845A (en) 2006-03-01
EP1745684A4 (en) 2010-05-12
JP2005354043A (ja) 2005-12-22
CN1973589B (zh) 2011-03-30
EP1745684A1 (en) 2007-01-24
TWI280087B (en) 2007-04-21
KR20070011578A (ko) 2007-01-24
WO2005109977A1 (en) 2005-11-17
CN1973589A (zh) 2007-05-30
JP4576286B2 (ja) 2010-11-04

Similar Documents

Publication Publication Date Title
KR100891320B1 (ko) 전자회로기판의 제조방법
US5713997A (en) Solution for selectively imparting tackiness to a metallic surface
JP4576270B2 (ja) ハンダ回路基板の製造方法
KR101047868B1 (ko) 도전성 회로 기판의 제조방법
KR101108960B1 (ko) 프린트 배선 기판 상에 솔더층을 형성하는 방법 및 슬러리의 토출 장치
KR101047869B1 (ko) 도전성 회로 기판의 제조 방법
KR20090039740A (ko) 땜납 회로 기판의 제조 방법
KR101062706B1 (ko) 땜납 분말의 부착 방법 및 납땜 전자 회로 기판의 제조 방법
WO2007029866A1 (en) Method for attachment of solder powder to electronic circuit board and soldered electronic circuit board
KR100849060B1 (ko) 땜납기판처리용 지그 및 전자회로기판에 대한 땜납분말의부착방법
JP3362079B2 (ja) はんだ粉末定着方法
KR100985057B1 (ko) 전자 회로 기판으로의 땜납 분말의 부착방법 및 땜납 부착전자 회로 기판

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130304

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140228

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20150224

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160219

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20170221

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20180316

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee