KR20090081857A - 반도체 소자의 트렌치 형성 방법 - Google Patents

반도체 소자의 트렌치 형성 방법 Download PDF

Info

Publication number
KR20090081857A
KR20090081857A KR1020080007976A KR20080007976A KR20090081857A KR 20090081857 A KR20090081857 A KR 20090081857A KR 1020080007976 A KR1020080007976 A KR 1020080007976A KR 20080007976 A KR20080007976 A KR 20080007976A KR 20090081857 A KR20090081857 A KR 20090081857A
Authority
KR
South Korea
Prior art keywords
hard mask
mask pattern
pattern
forming
trench
Prior art date
Application number
KR1020080007976A
Other languages
English (en)
Inventor
서영희
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020080007976A priority Critical patent/KR20090081857A/ko
Publication of KR20090081857A publication Critical patent/KR20090081857A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G03F7/2022—Multi-step exposure, e.g. hybrid; backside exposure; blanket exposure, e.g. for image reversal; edge exposure, e.g. for edge bead removal; corrective exposure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Element Separation (AREA)

Abstract

본 발명은 반도체 소자의 트렌치 형성 방법에 관한 것으로, 반도체 기판상에 산화 방지막을 형성하는 단계와, 상기 산화 방지막 상에 제1 하드 마스크 패턴을 형성하는 단계와, 상기 제1 하드 마스크 패턴을 산화시켜 제2 하드 마스크 패턴을 형성하는 단계 및 상기 제2 하드 마스크 패턴을 이용한 식각 공정으로 상기 반도체 기판에 트렌치를 형성하는 단계를 포함하기 때문에, 포토 레지스트 패턴을 사용하지 않으면서 산화막으로 형성되는 하드 마스크 패턴을 이용하여 높은 종횡비를 갖는 미세한 트렌치를 형성할 수 있다.
하드 마스크, 트렌치, 산화막

Description

반도체 소자의 트렌치 형성 방법{Method of forming a trench of semiconductor device}
본 발명은 반도체 소자의 트렌치 형성 방법에 관한 것으로, 특히 폴리 실리콘을 산화시킨 산화막을 하드 마스크로 이용하는 반도체 소자의 트렌치 형성 방법에 관한 것이다.
통상적인 반도체 소자의 트렌치 형성 공정에서는, 트렌치를 형성하기 위한 소정의 피식각층, 예를 들면 실리콘으로 형성된 반도체 기판 위에 하드 마스크를 형성하고 하드 마스크 상에 포토 레지스트(Photo Resist; PR)층을 형성한다. 그리고, 포토 레지스트층에 대해 포토 리소그래피(Photolithography) 공정을 실시하여 포토 레지스트 패턴을 형성한다. 이어서, 포토 레지스트 패턴을 식각 마스크로 하여 하드 마스크를 패터닝하여 하드 마스크 패턴을 형성하고, 하드 마스크 패턴을 이용하여 피식각층을 식각하여 원하는 트렌치를 형성한다.
그런데, 반도체 소자의 고집적화에 따라 더욱 작은 CD(Critical Dimension)의 디자인 룰(design rule)이 적용되고 있어 작은 개구 사이즈(opening size)를 가지는 콘택홀이나 작은 폭을 가지는 미세 패턴을 형성하는 기술이 요구되고 있다. 이에 따라, 하드 마스크 패턴을 형성하는 포토 레지스트 패턴을 더욱 미세하게 형성하기 위한 포토리소그래피 공정 기술이 중요한 이슈가 되고 있으며, ArF 계열의 노광 장치를 사용하거나 다양한 이미지 향상 기술(image enhancement technology)을 이용하여 더욱 미세한 포토 레지스트 패턴을 형성하는 노력이 계속되고 있다.
하지만, 이러한 노력에도 불구하고 트렌치를 형성하기 위한 포토 레지스트 패턴을 형성하는 공정은 종횡비(aspect ratio)가 높은 패턴을 형성하는 것이 어려울 뿐만 아니라 포토 레지스트 패턴 현상시 잔류하는 찌꺼기(scum)가 발생하게 되어 장비가 오염되거나 웨이퍼 상에 결함이 발생할 수 있다.
본 발명은 피식각층 상에 형성된 실리콘 패턴을 산화시켜 산화막 패턴을 형성한 뒤 산화막 패턴으로 반도체 소자의 패턴을 형성하기 때문에, 포토 레지스트 패턴을 사용하지 않으면서 높은 종횡비를 갖는 미세한 패턴을 형성할 수 있다.
본 발명에 따른 반도체 소자의 트렌치 형성 방법은, 반도체 기판상에 산화 방지막을 형성하는 단계와, 상기 산화 방지막 상에 제1 하드 마스크 패턴을 형성하는 단계와, 상기 제1 하드 마스크 패턴을 산화시켜 제2 하드 마스크 패턴을 형성하는 단계 및 상기 제2 하드 마스크 패턴을 이용한 식각 공정으로 상기 반도체 기판에 트렌치를 형성하는 단계를 포함하는 것을 특징으로 한다.
상기 제2 하드 마스크 패턴은 상기 제1 하드 마스크 패턴보다 미세한 개구부 폭을 가질 수 있다. 상기 제1 하드 마스크 패턴은 폴리 실리콘으로 형성할 수 있다. 상기 제1 하드 마스크 패턴은 800∼1000℃의 온도에서 산화시킬 수 있다. 서로 접하여 형성된 상기 제2 하드 마스크 패턴들에 대해 습식 식각 공정을 실시하여 상기 제2 하드 마스크 패턴을 분리하는 단계를 더욱 포함할 수 있다. 상기 산화 방지막은 질화막으로 형성할 수 있다.
본 발명에 따른 반도체 소자의 트렌치 형성 방법은 포토 레지스트 패턴을 사용하지 않으면서 산화막으로 형성되는 하드 마스크 패턴을 이용하여 높은 종횡비를 갖는 미세한 트렌치를 형성할 수 있다. 또한, 본 발명에 따른 산화막 패턴은 습식 식각으로 용이하게 제거될 수 있기 때문에, 포토 레지스트 패턴 형성시 미처 제거되지 못한 포토 레지스트 찌꺼기(scum)로 인한 결함이 발생되는 것과 같은 문제점을 방지할 수 있다. 또한, 산화막 패턴을 형성하는 산화 공정 시간을 조절함으로써 산화막 패턴의 크기를 용이하게 콘트롤 할 수 있으며, 포토 레지스트 패턴을 형성할 때에 비해 공정 비용이 저렴하다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한다.
그러나, 본 발명은 이하에서 설명하는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 본 발명의 범위가 다음에 상술하는 실시예에 한정되는 것은 아니다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다. 단지 본 실시예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명의 범위는 본원의 특허 청구 범위에 의해서 이해되어야 한다. 또한, 임의의 막이 다른 막 또는 반도체 기판 '상'에 형성된다고 기재된 경우 상기 임의의 막은 상기 다른 막 또는 상기 반도체 기판에 직접 접하여 형성될 수도 있고, 그 사이에 제3의 막이 개재되어 형성될 수도 있다. 또한, 도면에 도시된 각 층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장될 수 있다.
도 1a 내지 도 1d는 본 발명에 따른 반도체 소자의 트렌치 형성 방법을 설명하기 위하여 도시한 소자의 단면도이다.
도 1a를 참조하면, 반도체 기판(102) 상에 산화 방지막(104)을 형성한다. 산화 방지막(104)은 후속하는 산화 공정에서 반도체 기판(102)이 산화되는 것을 방지하기 위하여 형성하는 것으로, 질화막으로 형성하는 것이 바람직하다. 산화 방지막(104) 상에는 제1 하드 마스크(106)를 형성한다. 제1 하드 마스크(106)는 산화 공정을 통해 산화막으로 용이하게 변형될 수 있는 물질로 형성하며, 바람직하게는 폴리 실리콘으로 형성한다.
도 1b를 참조하면, 제1 하드 마스크(106)에 대해 패터닝 공정을 실시하여 반도체 기판(102)에 형성되는 패턴 상부가 오픈되는 제1 하드 마스크 패턴(108)을 형성한다.
도 1c를 참조하면, 제1 하드 마스크 패턴(108)에 대한 산화 공정을 실시한다. 산화 공정은 800∼1000℃의 온도로 형성하는 것이 바람직하다. 산화 공정을 통해 제1 하드 마스크 패턴(108)의 표면은 산화되어 제2 하드 마스크 패턴(110)으로 변형되며, 제2 하드 마스크 패턴(110)으로 변형되어 소모되는 만큼 제1 하드 마스크 패턴(108)의 크기는 축소된다. 이때, 제1 하드 마스크 패턴(108)을 폴리 실리콘으로 형성할 경우, 제1 하드 마스크 패턴(108)이 소모되는 두께에 비해 두 배 정도 두껍게 제2 하드 마스크 패턴(110)으로 변형된다. 이에 따라, 제2 하드 마스크 패턴(110)은 제1 하드 마스크 패턴(108)에 비해 수직 방향과 수평 방향으로 팽창하여 더욱 크게 형성될 수 있다. 즉, 제2 하드 마스크 패턴(110)은 제1 하드 마스크 패 턴(108)에 비해 미세한 개구부 폭을 갖는 더욱 미세한 패턴을 형성하기에 적합하다.
도 2는 폴리 실리콘의 두께와 폴리 실리콘이 산화될 때 수평으로 확장되는 크기의 관계를 나타낸 그래프이다.
도 2를 참조하면, 폴리 실리콘의 두께와 무관하게 폴리 실리콘이 산화되어 수평으로 확장되는 크기는 일정하다. 이에 따라, 제1 하드 마스크 패턴(108)을 폴리 실리콘으로 형성할 경우, 제1 하드 마스크 패턴(108)의 두께와는 상관없이, 단지 산화 공정을 진행하는 시간을 조절하여 제2 하드 마스크 패턴(110)이 팽창하는 정도를 콘트롤 함으로써, 미세 패턴을 형성하기 위한 하드 마스크 패턴의 목표 크기를 임의로 형성할 수 있다. 또한, 원하는 패턴의 크기에 적합하도록 제1 하드 마스크 패턴(108)의 크기를 형성함으로써, 산화공정을 통해 형성되는 제2 하드 마스크 패턴(110)의 크기를 더욱 용이하게 콘트롤할 수 있다.
도 3은 산화 공정 후 인접한 제2 하드 마스크 패턴(110)들이 서로 접하여 형성된 반도체 소자의 단면을 나타낸 SEM(Scanning Electron Microscope) 사진이다. 또한, 도 4는 도 3의 제2 하드 마스크 패턴(110)에 대해 습식 식각 공정을 실시하여 제2 하드 마스크 패턴(110)들이 서로 분리된 반도체 소자의 단면을 나타낸 SEM 사진이고, 도 5는 습식 식각 공정을 실시한 후 제2 하드 마스크 패턴(110)의 측벽을 나타낸 SEM 사진이다.
도 3을 참조하면, 제2 하드 마스크 패턴(110)을 형성하기 위한 산화 공정 시간을 과도하게 길게 설정하면, 제2 하드 마스크 패턴(110)이 수평으로 확장하는 크 기가 과도하게 된다. 이에 따라, 인접한 제2 하드 마스크 패턴(110)이 도면부호 A 지점에서 서로 접하게 되어 오픈되어야 하는 패턴이 막히게 된다.
이러한 경우, 제2 하드 마스크 패턴(110)에 대해 BOE 용액과 같은 식각액을 이용한 식각 공정을 실시함으로써, 도 4와 같이 도면부호 A지점에서 막힌 패턴을 오픈시킬 수 있다. 이때, 식각 공정을 실시하는 시간을 조절하여 인접한 제2 하드 마스크 패턴(110) 사이에서 오픈되는 패턴의 폭을 콘트롤할 수 있어 원하는 크기의 패턴을 형성할 수 있다.
또한 본 발명은 도 5와 같이 식각 공정 후 제2 하드 마스크 패턴(110)이 형성될 때 측벽에 형성된 줄무늬 현상을 감소시켜 제2 하드 마스크 패턴(110) 측벽의 거칠기를 감소시킬 수 있다.
도 1d를 참조하면, 제2 하드 마스크 패턴(110)을 이용한 식각 공정으로 산화 방지막(104) 및 반도체 기판(102)을 식각하여 트렌치(도면부호 T)를 형성한다. 도 6은 본 발명에 따라 트렌치(도면부호 T)가 형성된 반도체 소자를 나타낸 SEM 사진으로서, 깊이가 깊고 폭이 좁은 미세한 트렌치를 형성할 수 있다.
이후에, 도면에는 도시하지 않았지만, HF 용액 또는 BOE 용액을 이용한 습식 식각 공정으로 제2 하드 마스크 패턴(110), 제1 하드 마스크 패턴(108), 산화 방지막(104)을 제거할 수 있다.
이와 같이, 본 발명은 포토 레지스트 패턴을 사용하지 않으면서 산화막으로 형성되는 제2 하드 마스크 패턴(110)을 이용하여 높은 종횡비를 갖는 미세한 트렌치를 형성할 수 있다. 또한, 본 발명에 따른 제2 하드 마스크 패턴(110)은 습식 식 각으로 용이하게 제거될 수 있기 때문에, 포토 레지스트 패턴 형성시 미처 제거되지 못한 포토 레지스트 찌꺼기(scum)로 인한 결함이 발생되는 것과 같은 문제점을 방지할 수 있다. 또한, 제2 하드 마스크 패턴(110)을 형성하는 산화 공정 시간을 조절함으로써 제2 하드 마스크 패턴(110)의 크기를 용이하게 콘트롤 할 수 있으며, 포토 레지스트 패턴을 형성할 때에 비해 공정 비용이 저렴하다.
도 1a 내지 도 1d는 본 발명에 따른 반도체 소자의 트렌치 형성 방법을 설명하기 위하여 도시한 소자의 단면도이다.
도 2는 폴리 실리콘의 두께와 폴리 실리콘이 산화될 때 수평으로 확장되는 크기의 관계를 나타낸 그래프이다.
도 3은 산화 공정 후 인접한 제2 하드 마스크 패턴들이 서로 접하여 형성된 반도체 소자의 단면을 나타낸 SEM(Scanning Electron Microscope) 사진이다.
도 4는 도 3의 제2 하드 마스크 패턴에 대해 습식 식각 공정을 실시하여 제2 하드 마스크 패턴들이 서로 분리된 반도체 소자의 단면을 나타낸 SEM 사진이다.
도 5는 습식 식각 공정을 실시한 후 제2 하드 마스크 패턴의 측벽을 나타낸 SEM 사진이다.
도 6은 본 발명에 따라 트렌치가 형성된 반도체 소자를 나타낸 SEM 사진이다.
<도면의 주요 부분에 대한 부호 설명>
102 : 반도체 기판 104 : 산화 방지막
106 : 제1 하드 마스크 108 : 제1 하드 마스크 패턴
110 : 제2 하드 마스크 패턴

Claims (6)

  1. 반도체 기판상에 산화 방지막을 형성하는 단계;
    상기 산화 방지막 상에 제1 하드 마스크 패턴을 형성하는 단계;
    상기 제1 하드 마스크 패턴을 산화시켜 제2 하드 마스크 패턴을 형성하는 단계; 및
    상기 제2 하드 마스크 패턴을 이용한 식각 공정으로 상기 반도체 기판에 트렌치를 형성하는 단계를 포함하는 반도체 소자의 트렌치 형성 방법.
  2. 제1항에 있어서,
    상기 제2 하드 마스크 패턴은 상기 제1 하드 마스크 패턴보다 미세한 개구부 폭을 갖는 반도체 소자의 트렌치 형성 방법.
  3. 제1항에 있어서,
    상기 제1 하드 마스크 패턴은 폴리 실리콘으로 형성하는 반도체 소자의 트렌치 형성 방법.
  4. 제1항에 있어서,
    상기 제1 하드 마스크 패턴은 800∼1000℃의 온도에서 산화시키는 반도체 소자의 트렌치 형성 방법.
  5. 제1항에 있어서,
    서로 접하여 형성된 상기 제2 하드 마스크 패턴들에 대해 습식 식각 공정을 실시하여 상기 제2 하드 마스크 패턴을 분리하는 단계를 더욱 포함하는 반도체 소자의 트렌치 형성 방법.
  6. 제1항에 있어서,
    상기 산화 방지막은 질화막으로 형성하는 반도체 소자의 트렌치 형성 방법.
KR1020080007976A 2008-01-25 2008-01-25 반도체 소자의 트렌치 형성 방법 KR20090081857A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080007976A KR20090081857A (ko) 2008-01-25 2008-01-25 반도체 소자의 트렌치 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080007976A KR20090081857A (ko) 2008-01-25 2008-01-25 반도체 소자의 트렌치 형성 방법

Publications (1)

Publication Number Publication Date
KR20090081857A true KR20090081857A (ko) 2009-07-29

Family

ID=41293077

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080007976A KR20090081857A (ko) 2008-01-25 2008-01-25 반도체 소자의 트렌치 형성 방법

Country Status (1)

Country Link
KR (1) KR20090081857A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110116849A (ko) * 2010-04-20 2011-10-26 삼성테크윈 주식회사 반도체 패키지용 회로 기판의 제조 방법
KR20110116850A (ko) * 2010-04-20 2011-10-26 삼성테크윈 주식회사 리드프레임을 이용한 회로 기판의 제조 방법
KR20150023181A (ko) * 2013-08-23 2015-03-05 삼성전자주식회사 휨 제어 막을 이용한 반도체 소자 형성 방법 및 관련된 소자

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110116849A (ko) * 2010-04-20 2011-10-26 삼성테크윈 주식회사 반도체 패키지용 회로 기판의 제조 방법
KR20110116850A (ko) * 2010-04-20 2011-10-26 삼성테크윈 주식회사 리드프레임을 이용한 회로 기판의 제조 방법
KR20150023181A (ko) * 2013-08-23 2015-03-05 삼성전자주식회사 휨 제어 막을 이용한 반도체 소자 형성 방법 및 관련된 소자

Similar Documents

Publication Publication Date Title
KR100763538B1 (ko) 마스크 패턴의 형성 방법 및 이를 이용한 미세 패턴의 형성방법
US6716570B2 (en) Low temperature resist trimming process
KR100849190B1 (ko) 반도체 소자의 미세 패턴 형성 방법
KR100810895B1 (ko) 반도체 소자 및 그 제조방법
JP4956370B2 (ja) 半導体素子のパターン形成方法
US7105099B2 (en) Method of reducing pattern pitch in integrated circuits
KR20090081857A (ko) 반도체 소자의 트렌치 형성 방법
JP2009239030A (ja) 半導体装置の製造方法
KR20090093869A (ko) 반도체 장치를 제조하는 방법
KR20100078499A (ko) 반도체 소자의 미세 패턴 형성방법
JP2007273588A (ja) 半導体装置の製造方法
KR100917820B1 (ko) 반도체 소자의 콘택홀 형성 방법
KR100850146B1 (ko) 반도체 소자의 미세 패턴 형성 방법
US7045463B2 (en) Method of etching cavities having different aspect ratios
JP2009177069A (ja) 半導体装置の製造方法
KR100995142B1 (ko) 반도체소자의 컨택홀 형성방법
KR100807074B1 (ko) 반도체 소자의 제조 방법
US20090170276A1 (en) Method of Forming Trench of Semiconductor Device
KR20090067369A (ko) 반도체 소자의 미세패턴 형성방법
KR100356478B1 (ko) 반도체 소자의 게이트 전극 형성 방법
KR100746617B1 (ko) 다마신 공정을 이용한 미세 패턴 형성 방법
KR101163133B1 (ko) 반도체 소자의 미세 패턴 형성방법
US9396966B1 (en) Patterning method and semiconductor structure
KR20070023170A (ko) 반도체 소자의 트렌치 형성방법
KR20080038962A (ko) 미세 패턴 형성 방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination