KR20090075956A

KR20090075956A - 터치스크린패널용 상부기판, 그 제조방법 및 이를 갖는표시장치

Info

Publication number: KR20090075956A
Application number: KR1020080001618A
Authority: KR
Inventors: 이병준
Original assignee: 삼성전자주식회사
Priority date: 2008-01-07
Filing date: 2008-01-07
Publication date: 2009-07-13
Also published as: KR101519844B1; US20090174832A1; US8031275B2

Abstract

터치스크린패널용 상부기판은 상부 베이스기판, 복수개의 도전성 스페이서들, 공통전극 및 복수개의 지지스페이서들을 포함한다. 상기 도전성 스페이서들은 상기 상부 베이스 기판 상에 돌출되고, 상기 상부 베이스 기판의 중앙부에서 보다 주변부에서 큰 높이를 갖는다. 상기 공통전극은 상기 상부 베이스 기판 상에 배치된다. 상기 지지스페이서들은 상기 공통전극 상에 상기 도전성 스페이서들의 사이에 배치되고, 상기 도전성 스페이서들보다 큰 높이를 갖는다. 따라서, 터치스크린패널의 터치감도가 균일해지고, 외부압력을 감지하는 센서들의 오류가 감소한다.

Description

터치스크린패널용 상부기판, 그 제조방법 및 이를 갖는 표시장치 {Upper Substrate For Touch Screen Panel, Method Of Manufacturing The Same And Display Device Having The Same}

본 발명은 터치스크린패널용 상부기판, 그 제조방법 및 이를 갖는 표시장치에 관한 것으로, 더욱 상세하게는 터치스크린패널용 상부기판, 그 제조방법 및 터치스크린이 내장된 표시장치에 관한 것이다.

평판표시장치는 얇은 두께, 가벼운 무게, 낮은 구동전압, 적은 소비전력 등의 특징을 가지고 있어서, 다양한 분야에서 널리 사용되고 있다.

최근에, 상기 평판표시장치가 터치스크린을 포함하여, 영상을 표시하는 기능뿐만 아니라 정보를 입력하는 기능까지 수행하고 있다.

상기 정보를 입력하기 위하여, 상기 터치스크린 상에 손가락, 펜 등으로 압력을 인가하고, 상기 터치스크린은 상기 압력이 인가된 위치를 감지한다.

상기 터치스크린은 두 개의 기판들 및 상기 기판들 사이에 배치된 감지센서들을 포함한다.

그러나, 상기 평판표시장치의 두께가 얇아질수록, 상기 평판표시장치는 상기 터치스크린 상에 인가되는 압력에 의해 쉽게 휘어진다. 또한, 상기 평판표시장치의 크기가 커지는 경우, 자중에 의해 상기 평판표시장치의 중앙부분이 아래쪽으로 휘어진다.

상기 평판표시장치가 휘어지는 양이 증가할수록, 상기 감지센서들의 오류가 증가한다.

따라서, 본 발명은 이와 같은 문제점을 감안한 것으로써, 본 발명은 터치스크린패널용 상부기판을 제공한다.

또한, 본 발명은 상기 표시장치의 제조방법을 제공한다.

또한, 본 발명은 상기 상부기판을 가져서 터치감도가 균일한 터치스크린패널을 갖는 표시장치를 제공한다.

본 발명의 일 특징에 따른 터치스크린패널용 상부기판은 상부 베이스기판, 복수개의 도전성 스페이서들, 공통전극 및 복수개의 지지스페이서들을 포함한다. 상기 도전성 스페이서들은 상기 상부 베이스 기판 상에 돌출되고, 상기 상부 베이스 기판의 중앙부에서 보다 주변부에서 큰 높이를 갖는다. 상기 공통전극은 상기 상부 베이스 기판 상에 배치된다. 상기 지지스페이서들은 상기 공통전극 상에 상기 도전성 스페이서들의 사이에 배치되고, 상기 도전성 스페이서들보다 큰 높이를 갖는다.

본 발명의 다른 특징에 따른 터치스크린패널용 상부기판은 상부 베이스기판, 복수개의 도전성 스페이서들, 공통전극 및 복수개의 지지스페이서들을 포함한다. 상기 도전성 스페이서들은 상기 상부 베이스 기판 상에 돌출된다. 상기 공통전극은 상기 상부 베이스 기판 상에 배치된다. 상기 지지스페이서들은 상기 공통전극 상에 상기 도전성 스페이서들의 사이에 배치되고, 상기 도전성 스페이서들보다 큰 높이를 갖는 복수의 지지스페이서를 포함하고, 상기 지지스페이서들 간의 간격은 상부 베이스 기판의 중앙부에서 보다 주변부에서 넓은 폭을 갖는다.

본 발명의 또 다른 특징에 따른 터치스크린패널용 상부기판의 제조방법에 있어서, 먼저 상부 베이스기판 상에 상기 상부 베이스기판의 중앙부에서 보다 주변부에서 큰 높이를 갖는 복수개의 돌출부들을 형성한다. 이어서, 상기 돌출부들이 형성된 상기 상부 베이스기판 상에 투명한 도전성 물질을 증착하여 상기 베이스기판을 커버하는 공통전극 및 상기 돌출부들을 커버하는 도전막을 형성한다. 이후에, 상기 공통전극 상의 상기 도전성 스페이서들의 사이에 상기 도전성 스베이서들보다 큰 높이를 갖는 복수개의 지지스페이서들을 형성한다.

본 발명의 또 다른 특징에 따른 표시장치는 상부기판, 하부기판 및 액정층을 포함한다. 상기 상부기판은 상부 베이스기판과, 상기 상부 베이스기판 상에 돌출되고 상기 상부 베이스 기판의 중앙부에서 보다 주변부에서 큰 높이를 갖는 복수개의 도전성 스페이서들과, 상기 상부 베이스 기판 상에 배치된 공통전극과, 상기 공통전극 상에 상기 도전성 스페이서들의 사이에 배치되고 상기 도전성 스페이서들보다 큰 높이를 갖는 복수개의 지지스페이서들을 포함한다. 상기 하부기판은 하부 베이스기판과, 상기 하부 베이스기판 상에 배치되고 상기 공통전극을 마주보는 복수의 화소전극들과, 상기 하부 베이스기판 상에 배치되고 상기 화소전극들에 전기적으로 연결되어 영상신호를 인가하는 복수의 박막트랜지스터들을 포함하고, 상기 상부기판에 대응된다. 상기 액정층은 상기 상부기판과 상기 하부기판의 사이에 배치된다.

이러한 터치스크린패널용 상부기판, 그 제조방법 및 이를 갖는 표시장치에 따르면, 상부기판과 하부기판의 휘어지는 양의 차이를 보상하여, 터치스크린패널의 터치감도가 균일해지고, 외부압력을 감지하는 센서들의 오류가 감소한다.

이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예들을 보다 상세하게 설명하고자 한다. 그러나, 본 발명은 하기의 실시예들에 한정되지 않고 다른 형태로 구현될 수도 있다. 여기서 소개되는 실시예들은 개시된 내용이 보다 완전해질 수 있도록 그리고 당업자에게 본 발명의 기술적 사상과 특징이 충분히 전달될 수 있도록 하기 위해 제공된다. 도면들에 있어서, 각 장치 또는 막(층) 및 영역들의 두께는 본 발명의 명확성을 기하기 위하여 과장되게 도시되었으며, 또한 각 장치는 본 명세서에서 설명되지 아니한 다양한 부가 장치들을 구비할 수 있으며, 막(층)이 다른 막(층) 또는 기판 상에 위치하는 것으로 언급되는 경우, 다른 막(층) 또는 기판 상에 직접 형성되거나 그들 사이에 추가적인 막(층)이 개재될 수 있다.

도 1은 본 발명의 제1 실시예에 따른 표시장치가 자중에 의해 휘어지기 전의 상태를 나타내는 단면도이다.

도 1을 참조하면, 상기 표시장치는 터치스크린패널(Touch Screen Panel; TSP)(1000), 수납용기(170) 및 백라이트 어셈블리(180)를 포함한다.

상기 백라이트 어셈블리(180)는 상기 터치스크린패널(1000)에 광을 공급한다.

상기 수납용기(170)는 상기 터치스크린패널(1000)과 상기 백라이트 어셈블리(180)를 결합한다. 예를 들어, 상기 수납용기(170)는 몰드 프레임(Mold Frame), 샤시(Chassis) 부재 등을 포함한다.

상기 터치스크린패널(1000)은 상기 백라이트 어셈블리(180)에서 발생된 광을 이용하여 영상을 표시하고, 외부의 터치에 대응하여 위치신호를 생성한다. 본 실시예에서, 상기 터치스크린패널(1000)은 표시패널과 일체로 형성된 터치패널을 포함한다. 이때, 상기 터치스크린패널(1000)이 표시패널 상에 적층된 터치패널을 포함할 수도 있다.

상기 터치스크린패널(1000)은 하부기판(100), 상부기판(120), 액정층(108), 씰런트(Sealant, 130), 복수개의 지지스페이서들(140) 및 복수개의 도전성 스페이서들(150)을 포함한다.

상기 하부기판(100)과 상기 상부기판(120)은 상기 씰런트(130)에 의해 서로 대향하여 결합된다. 본 실시예에서, 상기 상부기판(120)의 두께는 상기 하부기판(100)의 두께보다 얇거나 같다.

상기 액정층(108)은 상기 하부기판(100)과 상기 상부기판(120)의 사이에 배 치된다. 본 실시예에서, 상기 액정층(108)은 수평배향모드, 트위스티드배향(Twisted Neumatic; TN)모드, 슈퍼트위스티드배향(Super Twisted Neumatic; STN)모드 등을 포함한다. 이때, 상기 액정층(108)이 수직배향(Vertical Alignment; VA)모드를 포함할 수도 있다.

상기 씰런트(130)는 상기 하부기판(100)과 상기 상부기판(120)의 가장자리를 따라서 배치되어 상기 액정층(108)을 밀봉한다.

상기 지지스페이서들(140)은 상기 하부기판(100)과 상기 상부기판(120)의 사이에 배치되어 상기 하부기판(100)과 상기 상부기판(120) 사이의 거리를 유지한다.

상기 지지스페이서들(140)의 수직방향으로 압력이 인가되지 않은 경우, 상기 지지스페이서들(140)은 동일한 높이를 갖는다. 본 실시예에서, 상기 지지스페이서들(140)은 균일한 간격으로 이격된다. 본 실시예에서, 상기 지지스페이서들(140)은 원형, 사각형, 육각형 등 다양한 단면 형상을 갖는다.

본 실시예에서, 상기 지지스페이서들(140)은 합성수지를 포함한다. 예를 들어, 상기 지지스페이서들(140)은 포토레지스트를 포함하고, 노광공정 및 현상공정을 포함하는 포토공정(Photo Process)을 통하여 형성될 수 있다. 이때, 상기 지지스페이서들(140)이 사진식각공정을 통하여 형성될 수도 있다. 본 실시예에서, 상기 지지스페이서(140)의 높이는 4.6μm 내지 4.9μm이다.

상기 도전성 스페이서들(150)은 상기 상부기판(120)으로부터 상기 하부기판(100) 쪽으로 돌출된다.

상기 상부기판(120)의 중앙부에 배치된 도전성 스페이서(153)의 크기는 주변 부에 배치된 도전성 스페이서(151)의 크기보다 작다. 본 실시예에서, 상기 상부기판(120)의 상기 중앙부에 배치된 도전성 스페이서(153)의 폭(w2) 및 길이(l2)는 상기 주변부에 배치된 도전성 스페이서(151)의 폭(w1) 및 길이(l1) 보다 작다. 상기 도전성 스페이서(150)는 원형, 사각형, 육각형 등의 다양한 단면형상을 가질 수 있다.

본 실시예에서, 상기 표시장치의 크기가 12.1inch인 경우, 상기 상부기판(120)의 상기 주변부에 배치된 상기 도전성 스페이서(151)의 폭(w1)은 15μm이고, 높이(l1)는 4.5μm이다. 또한, 상기 상부기판(120)의 상기 중앙부에 배치된 상기 도전성 스페이서(153)의 폭(w2)은 12μm이고, 높이(l2)는 4.4μm이다.

상기 터치스크린패널(1000)에 압력 또는 자중이 인가되지 않아서 상기 하부기판(100) 및 상기 상부기판(120)이 휘어지지 않은 경우, 상기 상부기판(120)의 상기 중앙부에 배치된 도전성 스페이서(153)와 상기 하부기판(100) 사이의 거리(d2)는 상기 주변부에 배치된 도전성 스페이서(151)와 상기 하부기판(100) 사이의 거리(d1)보다 크다.

도 2는 상기 도 1에 도시된 표시장치가 자중에 의해 휘어진 상태를 나타내는 단면도이다.

도 2를 참조하면, 상기 표시장치를 중력방향에 수직한 방향으로 배치하는 경우, 상기 터치스크린패널(1000)은 자중에 의해 아래쪽으로 휘어진다.

상기 상부기판(120)의 두께(T1)는 상기 하부기판(100)의 두께(T2)와 서로 달라서, 수직방향에 대한 탄성계수가 서로 다르고, 상기 상부기판(120)이 아래쪽으로 처져서 휘어지는 양(S1)은 상기 하부기판(100)이 아래쪽으로 처져서 휘어지는 양(S2)과 서로 다르다. 또한, 터치에 의해 외부압력이 상기 터치스크린패널(1000)에 인가되는 경우, 상기 상부기판(120)과 상기 하부기판(100)은 서로 다른 양으로 휘어진다.

본 실시예에서, 상기 상부기판(120)의 두께(T1)는 상기 하부기판(100)의 두께(T2)보다 얇아서, 상기 상부기판(120)의 탄성계수는 상기 하부기판(100)의 탄성계수보다 작다. 따라서, 상기 상부기판(120)의 휘어지는 양(S1)이 상기 하부기판(100)의 휘어지는 양(S2)보다 크다.

예를 들어, 상기 상부기판(120)이 아래쪽으로 휘어지는 양(S1)과 상기 하부기판(100)이 아래쪽으로 휘어지는 양(S2)의 차이는 0.1μm일 수 있다.

상기 터치스크린패널(1000)이 자중에 의해 아래쪽으로 휘어진 경우, 상기 도전성 스페이서들(150)과 상기 휘어진 하부기판(100) 사이의 거리(d3)는 동일하다. 예를 들어, 상기 상부기판(120)의 중앙부에 배치된 도전성 스페이서(153)와 상기 하부기판(100) 사이의 거리(d3)는 상기 주변부에 배치된 도전성 스페이서(151)와 상기 하부기판(100) 사이의 거리(d3)와 동일하다.

본 실시예에서, 상기 도전성 스페이서(151)와 상기 하부기판(100) 사이의 거리(d3)인 센싱갭(Sensing Gap)은 0.1μm 내지 0.7μm이다. 상기 센싱갭이 0.1μm이하인 경우 상기 도전성 스페이서(151)와 상기 제1 및 제2 감지전극들(ES1, ES2) 사이에 접촉불량이 발생할 수 있으며, 상기 샌싱갭이 0.7μm이상이 경우 상기 도전성 스페이서(151)를 상기 제1 및 제2 감지전극들(ES1, ES2)에 접촉시키기 위하여 과도한 압력이 요구된다. 바람직하게는, 상기 도전성 스페이서(151)와 상기 하부기판(100) 사이의 거리(d3)인 센싱갭은 0.3μm 내지 0.5μm이다.

상기 터치스크린패널(1000)의 터치감도는 상기 도전성 스페이서(150)와 상기 하부기판(100) 사이의 거리에 따라 변경되므로, 상기 터치스크린패널(1000)의 상기 중앙부에서의 터치감도는 상기 주변부에서의 터치감도와 동일하다.

도 3은 손가락에 의해 가압된 상기 도 2에 도시된 표시장치를 나타내는 단면도이다.

도 3을 참조하면, 상기 터치스크린패널(1000)의 소정위치에 손가락, 펜 등에 의해 압력이 인가되는 경우, 상기 압력이 인가된 부분에 배치된 도전성 스페이서(150)의 하부가 상기 하부기판(100)에 접촉한다.

본 실시예에서, 상기 지지스페이서(140)는 소정의 탄성계수를 가지며, 상기 하부기판(100)과 상기 상부기판(120)의 사이에 인가되는 압력에 의해 길이가 줄어들어서 상기 도전성 스페이서(150)의 하부가 상기 하부기판(100)에 접촉될 수 있도록 한다.

도 4는 상기 도 3의 A부분을 확대한 단면도이고, 도 5는 상기 도 4에 도시된 표시장치를 나타내는 평면도이다.

도 4 및 도 5를 참조하면, 상기 하부기판(100)은 하부 베이스기판(101), 박막트랜지스터(Thin Film Transistor; TFT), 게이트 절연막(116), 패시베이션막(126), 유기막(104), 화소전극(112), 게이트 라인(111), 데이터 라인(109), 제1 감지전극(ES1), 제2 감지전극(ES2), 제1 감지라인(161) 및 제2 감지라인(162)을 포함한 다. 상기 박막트랜지스터(TFT)는 상기 하부 베이스기판(101) 상에 배치되고, 게이트 전극(118b), 소오스 전극(118a), 드레인 전극(118c) 및 반도체 패턴(117a)을 포함한다.

상기 게이트 전극(118b)은 상기 하부 베이스 기판(101) 상에 배치되고 상기 게이트 라인(111)에 전기적으로 연결된다.

상기 게이트 라인(111)은 상기 게이트 전극(118b)과 동일한 층으로부터 형성되고, 상기 하부 베이스 기판(101) 상에서 소정의 방향으로 연장된다.

상기 제2 감지라인(162)은 상기 하부 베이스기판(101) 상에 상기 게이트 라인(111)과 평행하게 배치되고, 상기 제2 연결전극(SL2)에 전기적으로 연결된다. 본 실시예에서, 상기 제2 감지라인(162)은 상기 게이트 라인(111)과 동일한 층으로부터 형성된다. 이때, 상기 제2 감지라인(162)이 상기 데이터 라인(109)과 동일한 층으로부터 형성될 수도 있다.

상기 게이트 절연막(116)은 상기 하부 베이스기판(101) 상에 배치되고, 상기 게이트 전극(118b), 상기 게이트 라인(111), 상기 제2 감지라인(162) 및 상기 제2 연결전극(SL2)을 커버한다. 예를 들어, 상기 게이트 절연막(116)은 산화실리콘, 질화실리콘 등을 포함한다.

상기 반도체 패턴(117a)은 상기 게이트 전극(118b)에 대응되는 상기 게이트 절연막(116) 상에 배치된다. 예를 들어, 상기 반도체 패턴(117a)은 비정질 아몰퍼스 실리콘을 포함한다. 이때, 상기 반도체 패턴(117a)이 다결정 실리콘을 포함할 수도 있다.

이때, 상기 박막트랜지스터(TFT)가 상기 반도체패턴(117a) 상에 배치되고 상기 소오스 전극(118a)과 상기 드레인 전극(118c)의 사이가 오픈된 저항성 접촉층(117b)을 더 포함할 수 있다.

상기 소오스 전극(118a)은 상기 저항성 접촉층(117b) 상에 배치된다.

상기 데이터 라인(109)은 상기 소오스 전극(118a)과 동일한 층으로부터 형성되고, 상기 게이트 라인(111)에 교차하는 방향으로 연장된다.

상기 제1 감지라인(161)은 상기 데이터 라인(109)에 평행하게 배치되고, 상기 제1 연결전극(SL1)에 전기적으로 연결된다. 본 실시예에서, 상기 제1 감지라인(161)은 상기 데이터 라인(109)과 동일한 층으로부터 형성된다. 이때, 상기 제1 감지라인(161)이 상기 게이트 라인(111)과 동일한 층으로부터 형성될 수도 있다.

상기 드레인 전극(118c)은 상기 저항성 접촉층(117b) 상에 상기 게이트 전극(118a)과 이격되어 배치된다.

상기 패시베이션막(126)은 상기 게이트 절연막(116) 상에 배치되고, 상기 소오스 전극(118a), 상기 드레인 전극(118c), 상기 데이터 라인(109), 상기 제1 연결전극(SL1) 및 상기 제1 감지라인(161)을 커버한다.

예를 들어, 상기 패시베이션막(126)은 산화실리콘, 질화실리콘 등을 포함한다.

상기 유기막(104)은 상기 패시베이션막(126) 상에 배치되어 상기 하부기판(100)의 표면을 평탄화한다.

상기 화소전극(112)은 상기 유기막(104) 상에 배치되고, 제3 콘택홀(CT3)을 통하여 상기 드레인 전극(118c)에 전기적으로 연결된다. 예를 들어, 상기 제3 콘택홀(CT3)은 상기 유기막(104) 및 상기 패시베이션막(126)을 관통하여 상기 드레인 전극(118c)의 일부를 노출시킨다.

상기 게이트 전극(118b) 및 상기 소오스 전극(118a)에 각각 게이트 신호 및 데이터 신호가 인가되는 경우, 상기 반도체 패턴(117a) 내에 채널이 형성되어 상기 드레인 전극(118c)을 통하여 상기 화소전극(112)에 상기 데이터 신호가 인가된다.

본 실시예에서, 상기 화소전극(112)은 산화인듐주석(Indium Tin Oxide; ITO), 산화인듐아연(Indium Zinc Oxide; IZO) 등의 투명한 도전성 물질을 포함한다. 이때, 상기 화소전극(112)이 반사율이 높은 물질을 포함하거나, 투명한 도전성 물질을 갖는 투과부 및 상기 투과부에 연결되고 반사율이 높은 물질을 포함하는 반사부를 포함할 수도 있다.

상기 제1 감지전극(ES1)은 상기 유기막(104) 상에 배치되고, 제1 콘택홀(CT1) 및 제1 연결전극(SL1)을 통하여 상기 제1 감지라인(161)에 전기적으로 연결된다. 본 실시예에서, 상기 제1 콘택홀(CT1)은 상기 유기막(104) 및 상기 패시베이션막(126)을 관통하여 상기 제1 연결전극(SL1)의 일부를 노출시킨다.

상기 제2 감지전극(ES2)은 상기 유기막(104) 상에 배치되고, 제2 콘택홀(CT2) 및 제2 연결전극(SL2)을 통하여 상기 제2 감지라인(162)에 전기적으로 연결된다. 본 실시예에서, 상기 제2 콘택홀(CT2)은 상기 유기막(104), 상기 패시베이션막(126) 및 상기 게이트 절연막(116)을 관통하여 상기 제2 연결전극(SL2)의 일부를 노출시킨다.

상기 상부기판(120)은 상기 하부기판(100)을 마주보고, 상부 베이스기판(121) 및 공통전극(106)을 포함한다.

상기 공통전극(106)은 상기 상부 베이스기판(121) 상에 배치되고, 상기 화소전극(112)을 마주본다. 본 실시예에서, 상기 공통전극(106)은 투명한 도전성 물질을 포함한다.

상기 화소 전극(112)과 상기 공통전극(106) 사이에 전계가 인가되는 경우, 상기 액정층(108) 내의 액정의 배열방향이 변경되어 상기 액정층(108)의 광투과도가 변경된다.

상기 지지스페이서(140)는 상기 상부기판(120)과 상기 하부기판(100)의 사이에 배치되어 상기 상부기판(120)과 상기 하부기판(100) 사이의 거리를 유지한다. 본 실시예에서, 상기 지지스페이서(140)는 소정의 탄성율을 가지며, 수직방향으로 가해지는 외부의 압력에 의해 길이가 줄어들 수 있다.

본 실시예에서, 상기 지지스페이서(140)는 컬럼 스페이서를 포함한다. 이때, 상기 지지스페이서(140)가 비드(Bead) 스페이서를 포함할 수도 있고, 합성수지에 의해 상기 상부기판(120)에 부착된 비드 스페이서 그룹을 포함할 수도 있다.

상기 도전성 스페이서(150)는 상기 상부 베이스기판(121)으로부터 돌출된 돌출부(152) 및 상기 돌출부(152)를 커버하고 상기 공통전극(106)에 전기적으로 연결되는 도전막(106b)을 포함한다.

본 실시예에서, 상기 도전막(106b)은 상기 공통전극(106)과 동일한 층으로부터 형성된다.

상기 도전성 스페이서(150)의 길이는 상기 지지스페이서(140)보다 작아서, 외부압력이 없는 경우 상기 도전성 스페이서(150)의 하면은 상기 하부기판(100)으로부터 소정간격 이격된다.

상기 상부기판(120)의 상부로부터 손가락, 펜 등에 의해 압력이 인가되는 경우, 상기 도전성 스페이서(150)의 하면은 상기 하부기판(100)의 상기 제1 감지전극(ES1) 및 상기 제2 감지전극(ES2)과 접촉하여, 상기 제1 감지전극(ES1)이 상기 제2 감지전극(ES2)과 전기적으로 연결된다. 상기 제1 감지전극(ES1)이 상기 제2 감지전극(ES2)과 전기적으로 연결되는 경우, 상기 제1 연결전극(EL1)을 통하여 상기 제1 감지전극(ES1)에 전기적으로 연결된 상기 제1 감지라인(161)과 상기 제2 연결전극(ES2)을 통하여 상기 제2 감지전극(ES2)에 전기적으로 연결된 상기 제2 감지라인(162)이 전기적으로 연결되어 상기 압력이 가해진 위치를 감지한다.

본 실시예에서, 상기 터치스크린패널(1000)은 상기 도전성 스페이서(150)가 감지전극과 직접 접촉하여 위치를 감지한다. 이때, 상기 터치스크린패널(1000)의 상기 도전성 스페이서(150)가 감지전극과 직접 접촉하지 않고, 상기 도전성 스페이서(150)의 하면과 상기 감지전극 사이의 거리에 따른 변동하는 캐패시턴스에 의해 위치를 감지하는 캐패시턴스 방식의 터치스크린 패널이 적용될 수도 있다.

이때, 상기 상부기판(120)이 액정의 배열을 조절할 수 없는 영역에 입사된 광을 차단하는 블랙 매트릭스(도시되지 않음)를 더 포함할 수도 있다.

도 6 내지 도 9는 상기 도 1에 도시된 표시장치의 제조방법을 나타내는 단면도들이다. 도 6은 제1 유기물질막을 노광하는 단계를 나타내는 단면도이다.

도 5 및 도 6을 참조하면, 상기 표시장치를 제조하기 위하여, 먼저 상기 상부 베이스 기판(121) 상에 제1 유기물질막(128)을 도포한다. 본 실시예에서, 상기 제1 유기물질막(128)은 포토레지스트를 포함한다.

이어서, 상기 도전성 스페이서(150)에 대응되는 레티클(129a, 129b)이 형성된 마스크(129)를 이용하여, 상기 제1 유기물질막(128)을 노광한다.

도 7은 상기 도 6에 도시된 제1 유기물질막을 현상하는 단계를 나타내는 단면도이다.

도 7을 참조하면, 이후에 상기 노광된 제1 유기물질막(128)을 현상하여 상기 돌출부(152)를 형성한다.

도 6을 다시 참조하면, 본 실시예에서, 상기 레티클(129a, 129b)의 크기(w11, w22)를 조절하여 상기 돌출부(152)의 크기 및 높이를 조절한다. 예를 들어, 상기 상부기판(120)의 상기 주변부에 배치된 상기 도전성 스페이서(151)에 대응되는 레티클의 폭(w11)이 15μm인 경우, 상기 노광 및 현상공정을 통하여 형성된 돌출부(152)의 높이(l11)는 4.5μm이다. 또한, 상기 표시장치의 크기가 12.1inch인 경우, 상기 상부기판(120)의 상기 중앙부에 배치된 상기 도전성 스페이서(153)에 대응되는 레티클의 폭(w22)은 12μm이고, 상기 노광 및 현상공정을 통하여 형성된 돌출부(152)의 높이(l22)는 4.4μm이다.

이때, 상기 표시장치의 크기가 12.1inch보다 큰 경우, 상기 상부기판(120)의 상기 중앙부에 배치된 상기 도전성 스페이서(153)에 대응되는 레티클의 폭(w22)은 10μm 또는 7μm이고, 상기 노광 및 현상공정을 통하여 형성된 돌출부(152)의 높 이(l22)는 4.2μm 또는 3.4μm이다.

이론에 의해 본 발명의 범위를 한정하려는 것은 아니지만, 상기 레티클의 크기에 따라 상기 돌출부(152)의 크기가 변경되는 것은 하기와 같이 설명될 수 있다.

첫 번째로, 상기 노광공정에서 사용되는 자외선이 상기 레티클의 외곽에서 회절현상을 일으키고, 상기 레티클의 크기가 작아질수록 상기 자외선의 회절된 양이 커져서 상기 제1 유기물질막의 노광량이 증가한다.

두 번째로, 상기 현상공정시에 상기 돌출부(152)의 크기가 작을수록 현상액에 의해 쉽게 침식되어 돌출부(152)의 높이가 작아진다.

그밖에, 현상된 돌출부(152)를 경화시키는 과정에서 리플로우(Reflew) 현상이 발생하여 상기 돌출부(152)의 높이에 차이가 발생할 수도 있다.

본 실시예에서, 상기 돌출부(152)는 사진공정을 통하여 형성된다. 이때, 상기 돌출부(152)가 인쇄(Printing) 방법, 그라인딩(Grinding) 방법 등 다양한 방법을 통하여 형성될 수도 있다.

도 8은 상기 도 7에 도시된 상부 베이스기판 상에 공통전극(106) 및 도전막(106b)을 형성하는 단계를 나타내는 단면도이다.

도 5 및 도 8을 참조하면, 계속해서 상기 돌출부(152)가 형성된 상기 상부 베이스 기판(121) 상에 투명한 도전성 물질을 증착하여, 상기 공통전극(106) 및 상기 도전막(106b)을 형성한다. 상기 도전막(106b)은 상기 돌출부(152)를 커버하여 상기 도전성 스페이서(150)를 형성한다.

도 9는 상기 도 8에 도시된 상부 베이스기판 상에 지지스페이서(140)를 형성 하는 단계를 나타내는 단면도이다.

도 5 및 도 9를 참조하면, 이어서 상기 도전성 스페이서(150) 및 상기 공통전극(106)이 형성된 상기 상부 베이스 기판(121) 상에 제2 유기물질막(도시되지 않음)을 도포한다. 본 실시예에서, 상기 제2 유기물질막은 포토레지스트를 포함한다.

이후에, 상기 지지스페이서(140)에 대응되는 레티클(도시되지 않음)이 형성된 마스크(도시되지 않음)를 이용하여, 상기 제2 유기물질막을 노광한다. 계속해서, 상기 노광된 제2 유기물질막을 현상하여 상기 지지스페이서(140)를 형성한다. 이때, 상기 제2 유기물질막이 포토레지스트를 포함하지 않고, 상기 지지스페이서(140)가 사진식각공정을 통하여 형성될 수도 있다.

따라서, 상기 상부 베이스기판(121), 상기 도전성 스페이서(150), 상기 지지스페이서(140) 및 상기 공통전극(106)을 포함하는 상기 상부기판(120)이 형성된다.

도 10은 상기 도 9에 도시된 상부기판을 하부기판과 결합하는 단계를 나타내는 단면도이다.

도 10을 참조하면, 이어서 상기 하부 베이스기판(101) 상에 상기 박막트랜지스터(TFT)의 상기 게이트 전극(118b), 상기 게이트 라인(111), 상기 제2 연결전극(SL2) 및 상기 제2 연결라인(162)을 형성한다.

이후에, 상기 게이트 전극(118b), 상기 게이트 라인(111), 상기 제2 연결전극(SL2) 및 상기 제2 연결라인(162)이 형성된 상기 하부 베이스기판(101) 상에 상기 게이트 절연막(116)을 형성한다.

계속해서, 상기 게이트 절연막(116) 상에 상기 반도체패턴(117a) 및 상기 저항성 접촉층(117b)을 형성한다.

이어서, 상기 반도체패턴(117a) 및 상기 저항성 접촉층(117b)이 형성된 상기 게이트 절연막(116) 상에 상기 저항성 접촉층(117b)과 접촉하는 상기 소오스 전극(118a), 상기 저항성 접촉층(117b)과 접촉하고 상기 소오스 전극(118a)에 이격되는 상기 드레인 전극(118c), 상기 데이터 라인(109), 상기 제1 연결전극(SL1) 및 상기 제1 연결라인(161)을 형성한다.

이후에, 상기 박막트랜지스터(TFT), 상기 데이터 라인(109), 상기 제1 연결전극(SL1) 및 상기 제1 연결라인(161)이 형성된 상기 게이트 절연막(116) 상에 상기 패시베이션막(126)을 형성한다.

계속해서, 상기 패시베이션막(126) 상에 유기막(104)을 형성한다.

이어서, 상기 유기막(104) 및 상기 패시베이션막(126)을 관통하여 상기 제1 연결전극(SL1)을 부분적으로 노출하는 상기 제1 콘택홀(CT1), 상기 유기막(104), 상기 패시베이션막(126) 및 상기 게이트 절연막(116)을 관통하여 상기 제2 연결전극(SL2)을 부분적으로 노출하는 상기 제2 콘택홀(CT2), 및 상기 유기막(104) 및 상기 패시베이션막(126)을 관통하여 상기 드레인 전극(118c)을 부분적으로 노출하는 상기 제3 콘택홀(CT3)을 형성한다.

이후에, 상기 유기막(104)의 상부 표면, 상기 제1 콘택홀(CT1)의 내면, 상기 제2 콘택홀(CT2)의 내면 및 상기 제3 콘택홀(CT3)의 내면 상에 투명한 도전성 물질을 증착하여 투명한 도전층(도시되지 않음)을 형성한다.

계속해서, 사진식각공정을 통하여 상기 투명한 도전층을 부분적으로 제거하여, 상기 화소전극(112), 상기 제1 감지전극(ES1) 및 상기 제2 감지전극(ES2)을 형성한다.

따라서, 상기 하부 베이스기판(101), 상기 박막트랜지스터(Thin Film Transistor; TFT), 상기 게이트 절연막(116), 상기 패시베이션막(126), 상기 유기막(104), 상기 화소전극(112), 상기 게이트 라인(111), 상기 데이터 라인(109), 상기 제1 감지전극(ES1), 상기 제2 감지전극(ES2), 상기 제1 감지라인(161) 및 상기 제2 감지라인(162)을 포함하는 상기 하부기판(100)이 형성된다.

이어서, 상기 상부기판(120)과 상기 하부기판(100)의 사이에 상기 액정층(108)을 형성하고, 상기 씰런트(도 3의 130)로 상기 액정층(108)을 밀봉한다.

도 3을 다시참조하면, 이후에 상기 백라이트 어셈블리(180)를 준비하여, 상기 수납용기(170)를 이용하여 상기 터치스크린패널(1000)과 상기 백라이트 어셈블리(180)를 결합한다.

상기와 같은 본 실시예에 따르면, 상기 도전성 스페이서(150)의 높이를 조절하여, 상기 상부기판(120)과 상기 하부기판(100)의 휘어지는 양의 차이를 보상한다. 따라서, 상기 터치스크린패널(1000)의 터치감도가 균일해지고, 외부압력을 감지하는 센서들의 오류가 감소한다.

도 11은 본 발명의 제2 실시예에 따른 표시장치를 나타내는 단면도이다. 본 실시예에서, 지지스페이서(240) 및 도전성 스페이서(250)를 제외한 나머지 구성요소는 제1 실시예와 동일하므로 중복되는 설명은 생략한다.

도 11을 참조하면, 상기 지지스페이서들(240)은 터치스크린 패널의 중앙부로 갈수록 밀도가 증가한다. 즉, 상기 지지스페이서들(240)은 상기 터치스크린 패널의 상기 중앙부에서의 밀도가 주변부에서의 밀도보다 높아서, 상기 터치스크린패널의 상기 중앙부에서 지지하는 강도가 상기 주변부에서 지지하는 강도보다 크다.

본 실시예에서, 상기 지지스페이서(240)는 상기 하부기판(100)의 화소전극(도 5의 112)에 각각 하나씩 대응된다. 예를 들어, 각각의 화소마다 하나씩의 지지스페이서(240)가 배치될 수 있다. 또, 세 화소마다 하나의 지지 스페이서가 배치 될 수도 있다.

따라서, 상기 상부기판(120)의 휘어지는 양(S3)은 상기 하부기판(100)의 휘어지는 양(S4)과 동일하여, 상기 상부기판(120)과 상기 하부기판(100) 사이의 거리는 일정하다.

상기 도전성 스페이서(250)의 길이는 상기 터치스크린패널의 상기 중앙부와 상기 주변부에서 서로 동일할 수 있다. 본 실시예에서, 상기 도전성 스페이서(250)의 높이는 4.5μm이다. 이때, 상기 도전성 스페이서(250)의 길이가 상기 터치스크린패널의 상기 중앙부에서 보다 상기 주변부에서 더 클 수도 있다.

상기와 같은 본 실시예에 따르면, 상기 지지스페이서들(240)의 밀도를 조절하여 상기 하부기판(100)과 상기 상부기판(120)이 서로 동일한 양만큼 휘어지도록 한다. 따라서, 상기 터치스크린패널의 터치감도가 균일해진다.

도 12는 본 발명의 제3 실시예에 따른 표시장치를 나타내는 단면도이고, 도 13은 상기 도 12에 도시된 표시장치의 일부를 확대한 평면도이다. 본 실시예에서, 상기 지지스페이서(340)를 제외한 나머지 구성요소는 제2 실시예와 동일하므로 중복되는 설명은 생략한다.

도 12 및 도 13을 참조하면, 상기 지지스페이서들(340)은 터치스크린 패널의 중앙부로 갈수록 밀도가 증가한다.

특히, 터치스크린패널의 중앙부에서는, 하나의 화소전극(112)에 2개씩의 지지스페이서들(341, 342)이 대응된다. 본 실시예에서, 상기 중앙부에 배치되는 2개의 지지스페이서들(341, 342)은 박막트랜지스터가 배치되는 영역 및 인접하는 화소전극들(112) 사이의 영역에 각각 대응된다. 예를 들어, 상기 2개의 지지스페이서들(341, 342) 중의 하나는 게이트 라인(111)과 제1 감지라인(161)이 교차하는 영역에 대응된다. 또한, 각 화소마다 3개 이상의 지지스페이서들이 배치될 수도 있다.

상기 터치스크린패널의 주변부에서는, 하나의 화소전극(112)에 하나씩의 지지스페이서(340)가 각각 대응된다.

상기와 같은 본 실시예에 따르면, 상기 지지스페이서들(340)의 밀도를 조절하여 상기 하부기판(100)과 상기 상부기판(120)이 서로 동일한 양만큼 휘어지도록 한다. 또한, 상기 터치스크린패널의 상기 중앙부에 상기 제2 실시예에서 보다 높은 밀도로 지지스페이서들(341, 342)을 배치하여, 외부에서 인가되는 압력이 증가하더라도, 균일한 터치감도를 유지할 수 있다.

도 14은 본 발명의 제4 실시예에 따른 표시장치를 나타내는 단면도이다. 본 실시예에서, 지지스페이서를 제외한 나머지 구성요소는 실시예 2와 동일하므로 중복되는 설명은 생략한다.

도 14를 참조하면, 상기 지지스페이서들(440)의 크기는 터치스크린 패널의 중앙부로 갈수록 증가한다. 즉, 상기 터치스크린패널의 상기 중앙부에 배치된 지지스페이서(441)의 폭(w3)은 상기 터치스크린 패널의 주변부에 배치된 지지스페이서(442)의 폭(w4)보다 커서, 상기 터치스크린패널의 상기 중앙부에서 지지하는 강도가 상기 주변부에서 지지하는 강도보다 크다. 예를 들어, 상기 지지스페이서(440)는 사진공정 또는 사진식각공정을 통하여 형성될 수도 있다.

따라서, 상기 상부기판(120)의 휘어지는 양은 상기 하부기판(100)의 휘어지는 양과 동일하여, 상기 상부기판(120)과 상기 하부기판(100) 사이의 거리는 일정하다.

상기와 같은 본 실시예에 따르면, 상기 지지스페이서들(440)의 크기를 조절하여 상기 하부기판(100)과 상기 상부기판(120)이 서로 동일한 양만큼 휘어지도록 한다. 따라서, 상기 터치스크린패널의 터치감도가 균일해진다.

이와 같은 터치스크린 표시패널용 상부기판, 그 제조방법 및 이를 갖는 표시장치에 따르면, 도전성 스페이서의 높이를 조절하여, 상부기판과 하부기판의 휘어지는 양의 차이를 보상한다. 따라서, 터치스크린패널의 터치감도가 균일해지고, 외부압력을 감지하는 센서들의 오류가 감소한다.

또한, 상기 지지스페이서들의 밀도를 조절하여 상기 하부기판과 상기 상부기판이 서로 동일한 양만큼 휘어지도록 할 수도 있다. 더욱이, 상기 터치스크린패널의 중앙부에 각 화소마다 2개씩 지지스페이서들을 배치하여, 외부에서 인가되는 압 력이 증가하더라도 균일한 터치감도를 유지할 수 있다.

또한, 상기 지지스페이서들의 크기를 조절하여 상기 하부기판과 상기 상부기판이 서로 동일한 양만큼 휘어지도록 한다.

따라서, 상기 터치스크린패널의 터치감도가 균일해지고, 감지오류가 감소한다.

앞서 설명한 본 발명의 상세한 설명에서는 본 발명의 바람직한 실시예들을 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자 또는 해당 기술분야에 통상의 지식을 갖는 자라면 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

도 4는 상기 도 3의 A부분을 확대한 단면도이다.

도 5는 상기 도 4에 도시된 표시장치를 나타내는 평면도이다.

도 6 내지 도 10은 상기 도 1에 도시된 표시장치의 제조방법을 나타내는 단면도들이다.

도 11은 본 발명의 제2 실시예에 따른 표시장치를 나타내는 단면도이다.

도 12는 본 발명의 제3 실시예에 따른 표시장치를 나타내는 단면도이다.

도 13은 상기 도 12에 도시된 표시장치의 일부를 확대한 평면도이다.

도 14는 본 발명의 제4 실시예에 따른 표시장치를 나타내는 단면도이다.

<도면의 주요 부분에 대한 부호의 설명>

100 : 하부기판 108 : 액정층

120 : 상부기판 130 : 씰런트

140 : 지지스페이서 150 : 도전성 스페이서

161 : 제1 감지라인 162 : 제2 감지라인

170 : 수납용기 180 : 백라이트 어셈블리

ES1 : 제1 감지전극 ES2 : 제2 감지전극

SL1 : 제1 연결전극 SL2 : 제2 연결전극

Claims

상부 베이스기판;

상기 상부 베이스 기판 상에 돌출되고, 상기 상부 베이스 기판의 중앙부에서 보다 주변부에서 큰 높이를 갖는 복수개의 도전성 스페이서들;

상기 상부 베이스 기판 상에 배치된 공통전극; 및

상기 공통전극 상에 상기 도전성 스페이서들의 사이에 배치되고, 상기 도전성 스페이서들보다 큰 높이를 갖는 복수개의 지지스페이서들을 포함하는 터치스크린패널용 상부기판.
제1항에 있어서, 상기 상부 베이스기판의 상기 주변부에 배치된 도전성 스페이서는 상기 상부 베이스기판의 상기 중앙부에 배치된 도전성 스페이서보다 폭이 넓은 것을 특징으로 하는 터치스크린패널용 상부기판.
제2항에 있어서, 상기 주변부에 배치된 상기 도전성 스페이서의 폭과 높이는 15μm 및 4.5μm이고, 상기 중앙부에 배치된 상기 도전성 스페이서의 폭과 높이는 각각 12μm 및 4.4μm인 것을 특징으로 하는 터치스크린 패널용 상부기판.
제3항에 있어서, 상기 지지스페이서의 높이는 4.6μm인 것을 특징으로 하는 터치스크린 패널용 상부기판.
제1항에 있어서, 상기 지지스페이서들의 상기 중앙부에서의 밀도는 상기 주변부에서의 밀도보다 높은 것을 특징으로 하는 터치스크린패널용 상부기판.
제1항에 있어서, 상기 각 도전성 스페이서는,

상기 상부 베이스기판 상에 돌출된 돌출부; 및

상기 돌출부를 커버하고, 상기 공통전극에 전기적으로 연결되는 도전막을 포함하는 것을 특징으로 하는 터치스크린패널용 상부기판.
상부 베이스기판;

상기 상부 베이스 기판 상에 돌출되는 복수개의 도전성 스페이서들;

상기 상부 베이스 기판 상에 배치된 공통전극; 및

상기 공통전극 상에 상기 도전성 스페이서들의 사이에 배치되고, 상기 도전성 스페이서들보다 큰 높이를 갖는 복수의 지지스페이서를 포함하되, 상기 지지스페이서들 간의 간격은 상부 베이스 기판의 중앙부에서 보다 주변부에서 넓은 것이 특징인 터치스크린패널용 상부기판.
제7항에 있어서, 상기 복수의 도전성 스페이서는 그 높이 및 폭이 동일한 것이 특징으로 하는 상부 기판.
제7항에 있어서, 상기 복수의 도전성 스페이서는 주변부로 갈수록 그 높이 및 폭이 커지는 것이 특징으로 하는 상부 기판.
상부 베이스기판 상에 상기 상부 베이스기판의 중앙부에서 보다 주변부에서 큰 높이를 갖는 복수개의 돌출부들을 형성하는 단계;

상기 돌출부들이 형성된 상기 상부 베이스기판 상에 투명한 도전성 물질을 증착하여 상기 베이스기판을 커버하는 공통전극 및 상기 돌출부들을 커버하는 도전막을 형성하는 단계; 및

상기 공통전극 상의 상기 도전성 스페이서들의 사이에 상기 도전성 스베이서들보다 큰 높이를 갖는 복수개의 지지스페이서들을 형성하는 단계를 포함하는 터치스크린패널용 상부기판의 제조방법.
제10항에 있어서, 상기 돌출부들을 형성하는 단계는,

상기 상부 베이스기판 상에 유기물질막을 형성하는 단계;

중앙부에서보다 주변부에서 큰 크기를 갖는 레티클들을 포함하는 마스크를 이용하여 상기 유기물질막을 노광하는 단계; 및

상기 노광된 유기물질막을 현상하는 단계를 포함하는 것을 특징으로 하는 터치스크린패널용 상부기판의 제조방법.
상부 베이스기판과, 상기 상부 베이스기판 상에 돌출되고 상기 상부 베이스 기판의 중앙부에서 보다 주변부에서 큰 높이를 갖는 복수개의 도전성 스페이서들과, 상기 상부 베이스 기판 상에 배치된 공통전극과, 상기 공통전극 상에 상기 도전성 스페이서들의 사이에 배치되고 상기 도전성 스페이서들 보다 큰 높이를 갖는 복수개의 지지스페이서들을 포함하는 상부기판;

하부 베이스기판과, 상기 하부 베이스기판 상에 배치되고 상기 공통전극을 마주보는 복수의 화소전극들과, 상기 하부 베이스기판 상에 배치되고 상기 화소전극들에 전기적으로 연결되어 영상신호를 인가하는 복수의 박막트랜지스터들을 포함하고, 상기 상부기판에 대응되는 하부기판; 및

상기 상부기판과 상기 하부기판의 사이에 배치된 액정층을 포함하는 표시장치.
제12항에 있어서, 상기 상부 베이스기판의 상기 주변부에 배치된 도전성 스페이서는 상기 상부 베이스기판의 상기 중앙부에 배치된 도전성 스페이서보다 그 폭이 넓은 것을 특징으로 하는 표시장치.
제12항에 있어서, 상기 지지스페이서들의 상기 중앙부에서의 밀도는 상기 주변부에서의 밀도보다 높은 것을 특징으로 하는 표시장치.
제14항에 있어서, 상기 지지스페이서들은 상기 박막트랜지스터들 상에 각각 배치되는 것을 특징으로 하는 표시장치.
제15항에 있어서, 상기 하부기판은 상기 상부 베이스기판의 상기 중앙부에 배치되고 인접하는 화소전극들 사이에 배치되는 지지스페이서를 더 포함하는 것을 특징으로 하는 표시장치.
제12항에 있어서, 상기 지지스페이서들의상기 중앙부에서의 폭은 상기 주변부에서의 폭보다 넓은 것을 특징으로 하는 표시장치.
제12항에 있어서, 상기 상부 베이스기판은 상기 하부 베이스기판과 서로 다른 탄성계수를 갖는 것을 특징으로 하는 표시장치.
제18항에 있어서, 상기 상부 베이스기판의 두께는 상기 하부 베이스기판의 두께보다 얇은 것을 특징으로 하는 표시장치.
제19항에 있어서, 상기 상부 베이스기판이 아래쪽으로 휘어진 양과 상기 하부 베이스기판이 아래쪽으로 휘어진 양의 차이는 상기 주변부에 배치된 상기 도전성 스페이서와 상기 중앙부에 배치된 상기 도전성 스페이서의 높이차와 동일한 것을 특징으로 하는 표시장치.
제12항에 있어서, 상기 하부기판은 상기 각 도전성 스페이서에 대응되는 제1 감지전극 및 제2 감지전극을 더 포함하고,

상기 상부기판 상에 외부의 압력이 인가되는 경우, 상기 도전성 스페이서가 상기 제1 감지전극 및 상기 제2 감지전극과 접촉하는 것을 특징으로 하는 표시장치.
제21항에 있어서, 상기 도전성 스페이서의 하면과 상기 제1 및 제2 감지전극들 사이의 거리는 0.3μm 내지 0.5μm인 것을 특징으로 하는 표시장치.