KR20090057053A - 강화된 상호접합 구조 - Google Patents

강화된 상호접합 구조 Download PDF

Info

Publication number
KR20090057053A
KR20090057053A KR1020097006163A KR20097006163A KR20090057053A KR 20090057053 A KR20090057053 A KR 20090057053A KR 1020097006163 A KR1020097006163 A KR 1020097006163A KR 20097006163 A KR20097006163 A KR 20097006163A KR 20090057053 A KR20090057053 A KR 20090057053A
Authority
KR
South Korea
Prior art keywords
layer
dielectric
diffusion barrier
barrier layer
capping layer
Prior art date
Application number
KR1020097006163A
Other languages
English (en)
Other versions
KR101055028B1 (ko
Inventor
치차오 양
하이닝 에스. 양
케이쓰 크웡 혼 웡
무크타 지. 파루크
Original Assignee
인터내셔널 비지네스 머신즈 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인터내셔널 비지네스 머신즈 코포레이션 filed Critical 인터내셔널 비지네스 머신즈 코포레이션
Publication of KR20090057053A publication Critical patent/KR20090057053A/ko
Application granted granted Critical
Publication of KR101055028B1 publication Critical patent/KR101055028B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883—Post-treatment or after-treatment of the conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal
    • H01L23/53266—Additional layers associated with refractory-metal layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

본 발명은 캠핑 층(61), 아래의 유전체 층(12) 및 확산 방지층(31)의 인터페이스에서 기계적 강도가 개선된 반도체 상호접합 구조를 제공한다. 상기 상호접합 구조는 캡핑 물질(61) 내에 매설된 확산 방지 물질(31)의 부분(41)을 가진다. 확산 방지층(31)은 캡핑 층(61)에 부분적으로 또는 완전히 매설될 수 있다.
Figure P1020097006163
상호접합 구조, 기계적 강도, 확산 방지층, 유전체 캡핑 층

Description

강화된 상호접합 구조{ENHANCED INTERCONNECT STRUCTURE}
본 발명은 반도체 집적 회로(ICs)와 관련된 것으로, 보다 구체적으로는 상호접합부(interconnect)의 기계적인 강도와 신뢰도를 강화시키는 수정된 구조를 가지는 BEOL(back-end-of-the-line) 상호접합부에 관한 것이다. 본 발명은 또한 수정된 상호접합 구조를 포함하는 반도체 IC 구조를 제조하기 위한 방법과 관련이 있다.
다마신 공정(damascene processes)은 반도체 기기의 선 또는 비아(vias)와 같은 금속 형상을 형성하는 방법으로서 잘 알려져 있다. 통상적인 다마신 공정에서 기판 및 유전체의 부분 상에 성막된(deposited) 유전체 층(dielectric layer)은 마스크 패턴에 따라서 에칭(etch away)된다. 유전체 층의 에칭된 영역은 장벽 금속(barrier metal)으로 덮이고 난 후 금속으로 채워진다. 유전체 층 상에 성막된 잉여 라이너(liner)와 금속은 평탄화 공정(planarization process)에서 제거된다.
비아와 선은 단일 다마신(single damascene)으로 알려진 별개의 다마신 공정에서 형성될 수 있다. 기판 상에 금속 선들의 층을 형성하기 위해서, 유전체 층이 성막되고 유전체 층의 부분은 원하는 선 패턴에 대응하는 마스크 패턴에 따라서 에칭된다. 이 후에 금속 라이너는 유전체 층의 에칭된 선 영역 및 유전체 층 상에 성막된다. 에칭된 선 영역은 금속으로 채워지고 유전체 층 상부 상의 잉여 금속과 라이너는 평탄화 공정에서 제거된다. 비아의 층, 또는 수직 결합의 층은 원하는 비아 패턴에 대응하는 마스크 패턴과 함께 유사한 공정에서 형성된다. 비아 및 선의 층을 형성하기 위한 단일 다마신 공정은 두 개의 금속 채움 단계(metal fill steps)와 두 개의 평탄화 단계를 요구한다.
비아와 선은 또한 이중 다마신 공정(dual damascene process)에서 형성될 수 있다. 기판 상에 더 두꺼운 유전체 층이 성막되고 상기 유전체 층은 원하는 비아 패턴 및 원하는 선 패턴에 대응하는 마스크 패턴에 따라서 에칭된다. 라이너는 층의 에칭된 영역 및 유전체 층 상에 성막된다. 에칭된 영역은 금속으로 채워지고 잉여 금속 및 라이너는 평탄화 공정에 의해서 제거된다.
도 1A 내지 1D는 다양한 종래 이중 다마신 구조를 도시한다. 도시된 각 이중 다마신 구조는 금속 상호접합부 또는 도면의 평면에 직교하여 연장되는 선(110)을 포함하는 제1 유전체(100)를 포함한다. 확산 방지 물질(diffusion barrier materials; 105)에 의해서 둘러싸인 상호접합부(110) 및 제1 패턴화된 캡 층(patterned cap layer; 120)은 또한 제1 유전체(100)의 표면 상에 위치한다. 제2 유전체(130)는 제1 캡 층(120) 정상에 위치한다. 제2 유전체(130)는 이중 다마신 구멍을 가지는데, 이는 그 내부에 형성된 하부 부분(148) 및 상부 부분(150)을 포함한다. 하부 부분(148)은 기술 분야에서 비아로 지칭되는 반면에, 상부 부분(150)은 기술 분야에서 선으로 지칭된다.
각 레벨에서 사용되는 유전체는 통상적으로 실리콘 이산화물(silicon dioxide), 열경화성 폴리아릴렌 수지(thermosetting polyarylene resin), 탄소 도핑 산화물(carbon-doped oxide; SiCOH)과 같은 유리규산염 유리막(organosilicate glass) 또는 다른 임의의 종류의 혼성 유전체(hybrid related dielectric)로 구성된다. 비아(148)는 밑에 있는 상호접합부(110)와 접촉하는 반면에, 선(150)은 특정한 디자인 레이아웃의 요청에 의해서 IC의 다른 구성요소와 접촉하기 위해서 상당한 거리에 걸쳐서 연장된다. 도면에서, 비아(148)의 바닥의 캡 층(120) 부분은 언제나 제2 유전체(130)를 에칭하는데 사용되는 것과 상이한 에칭 액에 의해서 제거된다. 패턴화된 하드 마스크(patterned hard mask; 122)는 제2 유전체(130) 정상에 위치한다.
종래 기술에서 금속화 전에 구조의 전체 내부에 걸쳐서 라이너(140)를 성막하는 것은 통상적이다. 라이너(140, 105)는 도 1A 및 도 1C에 도시된 것 같은 단일 층 또는 도 1B 및 도 1D에 도시된 것 같은 이중 층(140, 145 및 105, 106)이 될 수 있다. 도 1C 및 도 1D에서, 라이너(140)는 비아(148)의 바닥 수평 평면 상에 위치하지 않는다. 라이너(140, 145)는, 예를 들어 Ta, Ti, Ru, Ir 및 W 같은 내화 금속(refractory metal) 또는 TaN, TiN, 및 WN 같은 내화 금속 질화물(refractroy metal nitride)로 구성된다. 명확하게 도시되지 않은 선택적인 접착층(adhesion layer)은 라이너와 제2 유전체 층(130)의 접착을 강화시키기 위해서 사용될 수 있다. Al, W, Cu 또는 이들의 합금과 같은 도전성 물질(명확하게 도시되지 않음)은 도전성 충진 비아(conductively filled vias) 및 도전성 충진 선(conductively filled lines)을 제공하는 구멍을 완전히 채우기 위해서 성막된다.
도 1A 내지 1D에 도시된 종래 상호접합 구조의 문제점 중 하나는 통상적인 칩 동작 온도에서 우수한 기계적 접촉을 얻기가 어렵다는 것이다. Cu 상호접합부(Cu interconnects)에서의 연속적인 스케일링(continuous scaling) 및 저유전율 유전체(low-K dielectrics)의 도입에 따라서, 공정 복잡도 증가뿐만 아니라 신뢰도 문제는 중요한 쟁점이 되고 있다. 추가적으로, 종래 상호접합 구조는 신뢰도 테스트 과정에서 때때로 개방 회로(open circuit) 또는 고저항 접합(high resistance joint)을 보여준다.
도 1A을 참조하면 라이너(105)/캡 층(120)/유전체 인터페이스(100)("삼중 접합(three point junction)")는 기계적으로 약한 위치임을 관찰할 수 있고, 도 1E에 도시되는 것 같이 신뢰도 문제와 연관된다. 구리 확산(copper diffusion) 및 단락을 야기할 수 있는 유전체 파손 결함은 신뢰도의 문제이고 IC 치수가 더 작아짐에 따라 더 치명적이 될 수 있다. 통상의 회로 동작 조건 동안 Cu/캡 층 인터페이스를 통하여 확산될 수 있는 Cu 원자를 관찰할 수 있다.
인터페이스에서의 약한 기계적 강도는 유전체로의 Cu 확산을 이끌 수 있고 회로 신뢰도 저하를 야기할 수 있다. 유전체 파손은 인접한 상호접합부 사이의 공간이 줄어들수록 더 악화된다. 추가적으로 Cu 이온이 전기장의 영향 하에서 장벽 물질의 부재시에 더 쉽게 유전체 속으로 확산될 수 있다는 것이 잘 알려져 있다. 통상의 회로 동작 조건 하에서 Cu/캡핑 층 인터페이스를 따라서 유전체 속으로 확산될 수 있는 구리 이온이 관찰된다.
따라서, 상기에 전술한 문제를 피할 수 있는 신규하고 개선된 상호접합 구조 를 제공하는 것이 필요하다. 즉, 통상의 칩 동작 동안 훌륭한 기계적 접촉을 유지하고 열 싸이클링(thermal cycling) 및 고온 처리 베이킹(high temperature baking)과 같은 다양한 신뢰도 테스트 동안 파손되지 않는 상호접합 구조가 필요하다.
따라서, 본 발명의 목적은 상호접합부의 신뢰도를 강화시키는 구조를 제공하는 것이다. 본 발명의 다른 목적은 Cu 캡 물질에 매설된 Cu 확산 장벽 물질을 가지는 신규한 상호접합 구조를 제공하는 것이다. 본 발명의 또 다른 목적은 신규한 상호접합 구조를 생성하기 위한 제조 방법을 제공하는 것이다.
본 발명은 유전체 층과 그 안에 매설된 하나 이상의 도전성 상호접합부; 도전성 상호접합부를 둘러싸고 유전체 층 및 도전성 상호접합부와 접촉하는 확산 방지층; 유전체 층 및 도전성 상호접합부와 접촉하는 유전체 캡핑 층(dielectric capping layer) 및 유전체 캡핑 층 내로 연장되는 확산 방지층의 부분을 포함하는 상호접합 구조를 제공한다.
바람직한 실시예에서 캡핑 층 내로 연장되는 확산 방지층의 부분은 오직 유전체 캡핑 층의 부분으로만 연장될 수 있다. 다른 실시예에서 캡핑 층으로 연장되는 확산 방지층의 부분은 유전체 캡핑 층의 전체 두께 내로 연장된다.
도전성 상호접합 형상은 선 및/또는 비아일 수 있고 바람직하게는 Cu, W, Al 또는 이들의 합금이다. 유전체 층은 바람직하게는 대략 500
Figure 112009018124874-PCT00001
내지 10,000
Figure 112009018124874-PCT00002
의 두께를 가진다. 확산 방지층은 바람직하게는 Ta, TaN, Ti, TiN, Ru, RuN, RuTa, RuTaN, W 또는 WN이다.
확산 방지층은 바람직하게는 대략 4nm 내지 40nm의 두께를 가진다. 유전체 캡핑 층은 바람직하게는 Si3N4, SiC, SiCN, SiC(N,H) 또는 SiCH이다. 유전체 캡핑층 속으로 연장되는 확산 방지층의 부분은 대략 5nm 내지 100nm의 높이를 가진다.
본 발명은 또한 유전체 층 상에 희생 유전체 필름(sacrificial dielectric film)을 성막하는 단계; 유전체 층에 패턴화된 형상을 형성하는 단계, 패턴화된 형상에 확산 방지층을 성막하는 단계; 확산 방지층 상에 상호접합 형상을 형성하기 위해서 도전성 금속을 성막하는 단계; 도전성 금속의 부분을 제거하는 단계; 희생 유전체 필름을 제거하는 단계; 및 유전체 캡핑 층을 성막하고 이로 인해서 유전체 캡핑 층에 확산 방지층의 부분이 매설되는 단계를 포함하는 상호접합 구조를 형성하기 위한 방법을 제공한다.
확산 방지층은 바람직하게는 물리적 기상 증착(physical vapor deposition), 원자층 성막(atomic layer deposition) 또는 화학 기상 증착(chemical vapor deposition)에 의해서 성막된다. 도전성 상호접합 형상은 바람직하게는 도금(plating) 또는 스퍼터링(sputtering)에 의해서 성막된다. 도전성 금속의 부분은 바람직하게는 습식 에칭(wet etch)에 의해서 제거된다. 바람직한 실시예에서 습식 에칭은 HNO3, HCL, H2SO4, HF 및 이들의 혼합물을 포함하는 에칭 용액으로의 시간 제어식 딥핑(time controlled dip)이다.
희생 유전체 필름은 바람직하게는 습식 에칭을 사용하여 제거된다. 바람직한 실시예에서 습식 에칭은 희석된 HF 용액이다. 유전체 캡핑 층은 바람직하게는 CVD 증착에 의해서 성막된다.
본 발명의 태양은 신규한 것으로 믿어지며 본 발명의 구성요소 특성은 구체적으로 첨부된 청구항에 기술된다. 도면은 오직 예시적인 목적이고 배율을 고려하지 않고 도시되었다. 그러나, 본 발명 자체는 구조 및 동작 방법에 관한 것으로서 첨부된 도면과 관련하여 상세한 설명을 참조하여 가장 잘 이해될 수 있다.
도 1A 내지 1D는 종래의 다마신 구조를 도시하는 도식적인 횡단면도.
도 1E는 기계적으로 약한 인터페이스의 도식적인 횡단면도.
도 2 내지 10은 본 발명에 따르는 바람직한 구조를 도시하는 도식적인 횡단면도.
도 2를 참조하면 층간 절연층(inter-layer dielectric layer, ILD layer; 12) 상에 성막된 희생 유전체 필름(11)(또한 통상적으로 "하드마스크"라고 지칭됨)이 도시된다. 바람직한 실시예에서 희생 유전체 필름(11)은 Si3N4 또는 SiO2이다. 유전체 층(12)은 무기 유전체 또는 유기 유전체를 포함하는 임의의 레벨내 또는 레벨간 유전체(interlevel or intralevel dielectric)를 포함할 수 있다. 유전체 물질(12)은 다공성 또는 비다공성(porous or non-porous)일 수 있다. 도전성 물질로서 사용될 수 있는 적절한 유전체의 일부 예시는, 이에 한정되지는 않지만 SiO2, 실 세스퀴옥산(silsequioxanes), Si, C, O 및 H 원자를 포함하는 탄소 도핑 산화물(즉, 유리규산염), 열경화성 폴리아릴렌 에테르(thermosetting polyarylene ethers), 또는 이들의 다중층을 포함한다. 용어 "폴리아릴렌"은, 예를 들어 산화물, 황, 술폰(sulfone), 설폭사이드(sulfoxide), 카르보닐(carbonyl) 등과 같은 접합제, 접합 고리(fused rings), 불활성 연결 그룹(inert linking group)에 의해서 상호 연결되는 아릴 모이티(aryl moieties) 또는 불활성 치환 아릴 모이티(inertly substituted aryl moieties)를 나타낸다. 희생 필름(11)은 바람직하게는 100
Figure 112009018124874-PCT00003
와 800
Figure 112009018124874-PCT00004
사이의 두께를 가진다. ILD 층(12)은 바람직하게는 500
Figure 112009018124874-PCT00005
와 10,000
Figure 112009018124874-PCT00006
사이의 두께를 가진다.
도 3을 참조하면 패턴화된 형상(21)은 종래의 리소그래피(lithography) 및 에칭 공정을 통하여 ILD 층(12)에 형성된다. 이러한 패턴화된 형상은 단일 다마신 구조 또는 이중 다마신 구조가 사용되었는지에 따라서 이후의 상호접합 비아 또는 선과 대응된다.
리소그래피 단계는 포토레지스트(photoresist)를 희생 유전체 필름(11)에 적용하는 단계, 포토레지스트를 원하는 패턴의 방사선에 노출시키는 단계 및 종래의 레지스트 현상액(resist developer)을 활용하여 노출된 레지스트를 현상하는 단계를 포함한다. 에칭 단계는 건식 에칭 공정, 습식 화학 에칭 공정 또는 이들의 조합을 포함할 수 있다. 용어 "건식 에칭"은 본 명세서에서 반응성 이온 에칭(reactive-ion-etching; RIE), 이온 빔 에칭(ion beam etching), 플라즈마 에칭(plasma etching) 또는 레이져 어블레이션(laser ablation) 같은 에칭 기술을 나 타낸다. 에칭 공정 동안, 패턴은 우선 희생 유전체 필름(11)에 재현되고 그 이후에 유전체 물질(12) 내에 재현된다. 패턴화된 포토레지스트는 필수적이지는 않지만, 통상적으로 패턴이 희생 유전체 필름(11) 내에 재현된 후에 구조로부터 제거된다.
유전 물질 내에 형성된 패턴화된 형상은 선 개구(line opening), 비아 개구(via opening) 또는 선 개구와 비아 개구의 조합을 포함할 수 있다. 형성된 개구의 종류에 따라서 단일 다마신 또는 이중 다마신 공정이 적절하게 사용될 수 있다. 우선 비아 개구 공정이 사용된 후에 선 개구 공정이 사용될 수 있고, 또는 우선 선 개구 공정이 사용된 후에 비아 개구 공정이 사용될 수도 있다.
도 4를 참조하면 확산 방지층(31) 및 도전성 상호접합 형상의 성막 후에, 화학적 기계적 연마(chemical-mechanical polish; CMP)가 뒤따르는 구조가 도시된다. 도전성 상호접합 형상(32)은 단독 또는 이중 다마신 구조가 사용되는 지에 따라서 상호접합 비아 및/또는 선이 된다. 확산 방지층(31)은 통상적으로 물리적 기상 증착(PVD), 원자층 성막(ALD) 또는 화학 기상 증착(CVD) 기술에 의해서 성막된다. 도전성 상호접합 형상(32)은 바람직하게는 Cu로 도금된다.
도전성 물질이 확산되는 것을 방지하도록 기능할 수 있는 Ta, TaN, Ti, TiN, Ru, RuN, RuTa, RuTaN, W, WN 또는 임의의 다른 물질을 포함할 수 있는 확산 방지층(31)은, 예를 들어 원자층 성막(ALD), 화학 기상 증착(CVD), 플라즈마 강화 화학 기상 증착(PECVD), 스퍼터링, 화학 용액 성막 또는 도금과 같은 성막 공정에 의해서 형성된다. 확산 방지층(31)의 두께는 채용된 물질뿐만 아니라 성막 공정의 정 확한 수단에 따라서 변경될 수 있다. 통상적으로, 확산 방지층(31)은 대략 4nm 내지 40nm의 두께를 가지며, 더욱 통상적으로는 대략 7nm 내지 20nm의 두께를 가진다.
다음의 확산 방지층(31) 형성에서, 유전 물질 내의 각 개구(21)의 남아있는 영역은 유전 물질로 채워지고, 이에 따라서 도전성 상호접합 형상(32)을 형성한다. 도전성 상호접합 형상(32)을 형성하는데 사용되는 도전 물질은, 예를 들어 PolySi, 유전 물질, 하나 이상의 도전성 금속, 도전성 금속 실리사이드(conductive metal silicide) 또는 이들의 조합을 포함하는 합금을 포함한다. 바람직하게는, 도전성 상호접합 형상(32)을 형성하는데 사용되는 도전성 물질은 본 발명의 바람직한 실시예가 되는 Cu 또는 (AlCu 같은) Cu 합금과 함께 Cu, W, Al과 같은 도전성 물질이 사용된다. 도전성 물질은 이에 한정되지는 않지만, 예를 들어 CVD, PECVD, 스퍼터링, 화학 용액 성막 또는 도금을 포함하는 종래의 성막 공정을 사용하여 유전 물질(12) 내의 리세스 형상(recess features; 21) 내에 채워진다.
도전성 물질의 성막 후에, 화학적 기계적 연마(CMP)와 같은 종래의 평탄화 공정(conventional planarization process)은 확산 방지층(31) 및 도전성 상호접합부(32) 각각이 유전성 물질(12)의 상부 표면과 실질적으로 동일 평면상에 있는 하부 표면을 가지는 구조를 제공하는데 사용될 수 있다. 도 4에 예시적으로 합성 구조가 도시된다.
도 5를 참조하면 Cu 상호접합 형상(32)의 리세스를 야기하는 습식 에칭 이후의 구조가 도시된다. 이는 바람직하게는 에칭 용액으로의 시간 제어식 딥핑이다. 바람직한 에칭 용액은 HNO3, HCL, H2SO4, HF 또는 이들의 조합을 포함한다. 도 5에 도시된 바와 같이, 오직 Cu 상호접합(32)만이 에칭되고 희생 유전체 필름(11) 또는 확산 방지층(31)은 에칭되지 않는다.
도 6을 참조하면 희생 유전체 필름(11)의 제거가 도시된다. 이는 바람직하게는 습식 에칙을 사용하여 수행된다. 바람직한 실시예에서 습식 에칭은 희석된 HF 용액이다. 도 6의 횡단면도에 도시된 바와 같이 Cu 상호접합 형상(32)은 ILD 층(12) 위에 돌출되는 확산 방지층(31)의 부분(41)에 의해서 둘러싸인다. 이런 돌출되는 부분(41)은 단일 또는 이중 다마신 구조가 사용되었는지에 따라서 Cu 상호접합 비아 또는 선을 둘러쌀 수 있다. 바람직한 실시예에서 ILD 층(12) 위에 돌출되는 부분(41)의 높이는 대략 5nm 내지 100nm이고, 폭은 확산 방지층(31) 성막 두께와 동일하다.
도 5 및 6에서 도시된 바와 같이, 제1 습식 에칭은 Cu 상호접합을 에칭하기 위해서 수행된다. 제2 습식 에칭은 오직 희생 유전체 필름(11)을 에칭하기 위해서 수행된다.
도 7을 참조하면 유전체 캡핑 층(61)의 성막이 도시된다. 바람직한 실시예에서 유전체 캡핑 층(61)은 Si3N4, SiC, SiCN, SiC(N,H) 또는 SiCH이다. 유전체 캡핑 층(61)은 바람직하게는 CVD 증착 또는 스핀-온(spin-on) 기술에 의해서 성막된다. 도 6에 도시된 바와 같이, 유전체 캡핑 층(61)의 두께는 ILD 층(12) 위에 돌출되는 부분(41)의 높이보다 크다. 이는 부분적으로 유전체 캡핑 층(61)에 매설된 확산 방지층(31)의 부분, ILD 층(12) 위에 돌출되는 부분(41)을 발생시킨다.
도 8을 참조하면 본 발명의 다른 실시예가 도시된다. 본 실시예에서 선택적인 CMP 단계는 ILD 층(12) 위에 돌출되는 확산 방지층(31)의 부분(41)과 유전체 캡핑 층(61)의 표면이 동일 평면상에 있게 하기 위해서 유전체 캡핑 층(61)의 두께의 일부를 제거하기 위해서 수행된다. 이는 도 8에 도시된 바와 같이 유전체 캡핑 층(61)에 확산 방지층(31)의 부분(41)이 완전히 매설되게 한다.
도 9를 참조하면 다음 레벨의 상호접합 부설을 위한 ILD 층(71)의 성막을 도시한다. 도 8은 오직 부분적으로 유전체 캡핑 층(61)에 매설된, 확산 방지층(31)의 부분, ILD 층(12) 위에 돌출되는 부분(41)의 실시예를 도시한다. 도 10은 ILD 층(12) 위에 돌출되는 부분(41)이 유전체 캡핑 층(61)에 완전히 매설되는 다음 레벨의 상호접합 부설을 위한 ILD 층(71)의 성막을 도시한다.
본 기술분야의 당업자는 본 발명의 사상을 벗어나지 않고 본 명세서에 개시된 실시예를 벗어나는 본 발명의 수정이 가능하다는 것을 알 수 있다. 따라서, 이러한 수정은 오직 첨부된 청구항에 의해서만 제한되는 본 발명의 범위 이내로 해석되어야 한다.
본 발명은 반도체 집적 회로 및 이의 제조에 있어서 유용하고, 보다 구체적으로는 BEOL 상호접합 구조에 유용하다.

Claims (10)

  1. 반도체 기기로서,
    하나 이상의 도전성 상호접합부(conductive interconnect; 32)가 내부에 매설된 유전체 층(12)을 가지는 상호접합 구조;
    상기 하나 이상의 도전성 상호접합부(32)를 둘러싸고 상기 유전체 층(12) 및 상기 하나 이상의 도전성 상호접합부(32)와 접촉하는 확산 방지층(diffusion barrier layer; 31);
    상기 유전체 층(12) 및 상기 하나 이상의 도전성 상호접합부(32)와 접촉하는 유전체 캡핑 층(dielectric capping layer; 61); 및
    상기 유전체 캡핑 층(61) 내로 연장되는 상기 확산 방지층(31)의 부분(41)
    을 포함하는 반도체 기기.
  2. 제1항에 있어서,
    상기 캡핑 층(61) 내로 연장되는 상기 확산 방지층(31)의 상기 부분(41)은 오직 상기 유전체 캡핑 층(61)의 부분 내로만 연장되는, 반도체 기기.
  3. 제1항에 있어서,
    상기 캡핑 층(61) 내로 연장되는 상기 확산 방지층(31)의 상기 부분(41)은 상기 유전체 캡핑 층(61)의 전체 두께만큼 연장되는, 반도체 기기.
  4. 제1항에 있어서,
    상기 하나 이상의 도전성 상호접합부(32)는 선들과 비아들을 포함하는, 반도체 기기.
  5. 제1항에 있어서,
    상기 하나 이상의 도전성 상호접합부(32)는 Cu, W, Al 및 이들의 합금을 포함하는 그룹으로부터 선택되는 물질로 구성되는, 반도체 기기.
  6. 제1항에 있어서,
    상기 확산 방지층(31)은 Ta, TaN, Ti, TiN, Ru, RuN, RuTa, RuTaN, W 및 WN을 포함하는 그룹으로부터 선택되는 물질로 구성되는, 반도체 기기.
  7. 제1항에 있어서,
    상기 확산 방지층(31)은 대략 4nm 내지 40nm의 두께를 가지는, 반도체 기기.
  8. 제1항에 있어서,
    상기 유전체 캡핑 층(61)은 Si3N4, SiC, SiCN, SiC(N,H) 및 SiCH를 포함하는 그룹으로부터 선택되는 물질로 구성되는, 반도체 기기.
  9. 제1항에 있어서,
    상기 유전체 캡핑 층(61) 내로 연장되는 상기 확산 방지층(31)의 상기 부분(41)은 대략 5nm 내지 100nm의 높이를 가지는, 반도체 기기.
  10. 상호접합 구조를 형성하기 위한 방법에 있어서,
    유전체 층(12) 상에 희생 유전체 필름(sacrificial dielectric film; 11)을 성막하는 단계;
    상기 유전체 층(12)에 패턴화된 리세스 형상(patterned recess features; 21)을 형성하는 단계;
    상기 리세스 형상(21)에 확산 방지층(31)을 성막하는 단계;
    상호접합 형상(32)을 형성하기 위해서 상기 확산 방지층(31) 상에 도전성 금속(32)을 성막하는 단계;
    상기 도전성 금속(32)의 부분을 제거하는 단계;
    상기 희생 유전체 필름(11)을 제거하는 단계; 및
    유전체 캡핑 층(61)을 성막하고 이에 의해서 상기 유전체 캡핑 층(61)에 상기 확산 방지층(31)의 부분(41)을 매설하는 단계
    를 포함하는 방법.
KR1020097006163A 2006-10-11 2007-10-11 강화된 상호접합 구조 KR101055028B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/548,298 US7531384B2 (en) 2006-10-11 2006-10-11 Enhanced interconnect structure
US11/548,298 2006-10-11
PCT/US2007/081046 WO2008045989A2 (en) 2006-10-11 2007-10-11 Enhanced interconnect structure

Publications (2)

Publication Number Publication Date
KR20090057053A true KR20090057053A (ko) 2009-06-03
KR101055028B1 KR101055028B1 (ko) 2011-08-05

Family

ID=39284001

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020097006163A KR101055028B1 (ko) 2006-10-11 2007-10-11 강화된 상호접합 구조

Country Status (6)

Country Link
US (2) US7531384B2 (ko)
EP (1) EP2084738A4 (ko)
JP (1) JP5285612B2 (ko)
KR (1) KR101055028B1 (ko)
CN (1) CN101523585B (ko)
WO (1) WO2008045989A2 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7687877B2 (en) * 2008-05-06 2010-03-30 International Business Machines Corporation Interconnect structure with a mushroom-shaped oxide capping layer and method for fabricating same
US8659173B1 (en) 2013-01-04 2014-02-25 International Business Machines Corporation Isolated wire structures with reduced stress, methods of manufacturing and design structures
CN103972156B (zh) * 2013-02-06 2016-09-14 中芯国际集成电路制造(上海)有限公司 半导体互连结构及其制作方法
US20150228585A1 (en) * 2014-02-10 2015-08-13 Globalfoundries Inc. Self-forming barrier integrated with self-aligned cap
US10431464B2 (en) 2016-10-17 2019-10-01 International Business Machines Corporation Liner planarization-free process flow for fabricating metallic interconnect structures
US10672653B2 (en) 2017-12-18 2020-06-02 International Business Machines Corporation Metallic interconnect structures with wrap around capping layers
US10699945B2 (en) * 2018-10-04 2020-06-30 International Business Machines Corporation Back end of line integration for interconnects

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5098860A (en) * 1990-05-07 1992-03-24 The Boeing Company Method of fabricating high-density interconnect structures having tantalum/tantalum oxide layers
US5933753A (en) * 1996-12-16 1999-08-03 International Business Machines Corporation Open-bottomed via liner structure and method for fabricating same
US5930669A (en) * 1997-04-03 1999-07-27 International Business Machines Corporation Continuous highly conductive metal wiring structures and method for fabricating the same
US6096659A (en) * 1998-04-13 2000-08-01 Advanced Micro Devices, Inc. Manufacturing process for reducing feature dimensions in a semiconductor
US6291876B1 (en) * 1998-08-20 2001-09-18 The United States Of America As Represented By The Secretary Of The Navy Electronic devices with composite atomic barrier film and process for making same
JP3048567B1 (ja) * 1999-02-18 2000-06-05 沖電気工業株式会社 半導体装置の製造方法
US6475929B1 (en) * 2001-02-01 2002-11-05 Advanced Micro Devices, Inc. Method of manufacturing a semiconductor structure with treatment to sacrificial stop layer producing diffusion to an adjacent low-k dielectric layer lowering the constant
JP2002329780A (ja) * 2001-04-27 2002-11-15 Hitachi Ltd 半導体装置の製造方法および半導体装置
KR20020090441A (ko) * 2001-05-25 2002-12-05 주식회사 하이닉스반도체 반도체 소자의 구리배선 형성방법
JP2003188254A (ja) * 2001-12-18 2003-07-04 Hitachi Ltd 半導体装置の製造方法および半導体装置
US7687917B2 (en) * 2002-05-08 2010-03-30 Nec Electronics Corporation Single damascene structure semiconductor device having silicon-diffused metal wiring layer
US20050239395A1 (en) 2002-08-01 2005-10-27 Gerard Delegue Method for providing a set of basic services for using a telecommunicaiton network
US20040108136A1 (en) * 2002-12-04 2004-06-10 International Business Machines Corporation Structure comprising a barrier layer of a tungsten alloy comprising cobalt and/or nickel
KR100632622B1 (ko) * 2002-12-26 2006-10-09 주식회사 하이닉스반도체 반도체 소자의 금속배선 형성방법
DE10339990B8 (de) * 2003-08-29 2013-01-31 Advanced Micro Devices, Inc. Verfahren zur Herstellung einer Metallleitung mit einer erhöhten Widerstandsfähigkeit gegen Elektromigration entlang einer Grenzfläche einer dielektrischen Barrierenschicht mittels Implantieren von Material in die Metalleitung
JP4266901B2 (ja) * 2003-09-30 2009-05-27 三洋電機株式会社 半導体装置およびその製造方法
JPWO2005034234A1 (ja) * 2003-10-02 2006-12-14 富士通株式会社 半導体装置及びその製造方法
US20050112957A1 (en) * 2003-11-26 2005-05-26 International Business Machines Corporation Partial inter-locking metal contact structure for semiconductor devices and method of manufacture
US7088003B2 (en) * 2004-02-19 2006-08-08 International Business Machines Corporation Structures and methods for integration of ultralow-k dielectrics with improved reliability
US20050239295A1 (en) * 2004-04-27 2005-10-27 Wang Pei-L Chemical treatment of material surfaces
JP2006165039A (ja) * 2004-12-02 2006-06-22 Renesas Technology Corp 半導体装置の製造方法
US7749896B2 (en) * 2005-08-23 2010-07-06 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method for forming the same
KR100720531B1 (ko) * 2005-12-29 2007-05-22 동부일렉트로닉스 주식회사 반도체 소자의 금속배선 및 그의 형성방법
US7666781B2 (en) * 2006-11-22 2010-02-23 International Business Machines Corporation Interconnect structures with improved electromigration resistance and methods for forming such interconnect structures
US7745324B1 (en) * 2009-01-09 2010-06-29 International Business Machines Corporation Interconnect with recessed dielectric adjacent a noble metal cap

Also Published As

Publication number Publication date
JP2010507236A (ja) 2010-03-04
KR101055028B1 (ko) 2011-08-05
WO2008045989A3 (en) 2008-09-12
US20080088026A1 (en) 2008-04-17
JP5285612B2 (ja) 2013-09-11
EP2084738A4 (en) 2011-10-12
US8129842B2 (en) 2012-03-06
EP2084738A2 (en) 2009-08-05
WO2008045989A2 (en) 2008-04-17
CN101523585A (zh) 2009-09-02
US7531384B2 (en) 2009-05-12
US20090200669A1 (en) 2009-08-13
CN101523585B (zh) 2011-08-31

Similar Documents

Publication Publication Date Title
JP5462807B2 (ja) 高い漏れ抵抗を有する相互接続構造体
US7439624B2 (en) Enhanced mechanical strength via contacts
US8754526B2 (en) Hybrid interconnect structure for performance improvement and reliability enhancement
TWI463632B (zh) 應用於電子熔絲之高效能內連線結構
US7514354B2 (en) Methods for forming damascene wiring structures having line and plug conductors formed from different materials
US8232196B2 (en) Interconnect structure having a via with a via gouging feature and dielectric liner sidewalls for BEOL integration
US7906428B2 (en) Modified via bottom structure for reliability enhancement
JP5818210B2 (ja) 誘電ライン・バイアのエレクトロマイグレーション耐性が向上した界面層を有する相互接続構造およびその製造方法
US7867895B2 (en) Method of fabricating improved interconnect structure with a via gouging feature absent profile damage to the interconnect dielectric
US20130221527A1 (en) Metallic capped interconnect structure with high electromigration resistance and low resistivity
KR101055028B1 (ko) 강화된 상호접합 구조
WO2011084667A2 (en) Interconnect structure with a mushroom-shaped oxide capping layer and method for fabricating same
US20090072406A1 (en) Interconnect structure with improved electromigration resistance and method of fabricating same
US7687877B2 (en) Interconnect structure with a mushroom-shaped oxide capping layer and method for fabricating same
US20060180934A1 (en) Wiring structures for semiconductor devices

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee