KR20090056017A - 노광마스크 및 이를 이용한 반도체소자 형성방법 - Google Patents

노광마스크 및 이를 이용한 반도체소자 형성방법 Download PDF

Info

Publication number
KR20090056017A
KR20090056017A KR1020070122952A KR20070122952A KR20090056017A KR 20090056017 A KR20090056017 A KR 20090056017A KR 1020070122952 A KR1020070122952 A KR 1020070122952A KR 20070122952 A KR20070122952 A KR 20070122952A KR 20090056017 A KR20090056017 A KR 20090056017A
Authority
KR
South Korea
Prior art keywords
pattern
exposure mask
mask
dot
island
Prior art date
Application number
KR1020070122952A
Other languages
English (en)
Other versions
KR100972910B1 (ko
Inventor
문재인
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070122952A priority Critical patent/KR100972910B1/ko
Priority to US12/116,684 priority patent/US7838181B2/en
Priority to TW097126045A priority patent/TWI377600B/zh
Priority to CN2008101323847A priority patent/CN101446756B/zh
Publication of KR20090056017A publication Critical patent/KR20090056017A/ko
Application granted granted Critical
Publication of KR100972910B1 publication Critical patent/KR100972910B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/38—Masks having auxiliary features, e.g. special coatings or marks for alignment or testing; Preparation thereof
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/26—Phase shift masks [PSM]; PSM blanks; Preparation thereof
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
    • G03F1/70—Adapting basic layout or design of masks to lithographic process requirements, e.g., second iteration correction of mask patterns for imaging
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70491—Information management, e.g. software; Active and passive control, e.g. details of controlling exposure processes or exposure tool monitoring processes
    • G03F7/705—Modelling or simulating from physical phenomena up to complete wafer processes or whole workflow in wafer productions

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • User Interface Of Digital Computer (AREA)

Abstract

본 발명은 노광마스크 및 이를 이용한 반도체소자 형성방법에 관한 것으로, 라인패턴과 섬패턴의 사이에서 유발되는 문제점을 해결하기 위하여, 라인패턴과 섬패턴의 사이를 도트패턴으로 레이아웃하고 이를 이용하여 노광마스크 및 반도체소자를 형성함으로써 반도체소자의 수율 및 생산성을 향상시킬 수 있도록 하는 기술이다.

Description

노광마스크 및 이를 이용한 반도체소자 형성방법{EXPOSURE MASK AND METHOD FOR FORMING SEMICONDUCTOR DEVICE BY USING THE SAME}
도 1 은 일반적으로 사용되는 다이폴 어퍼쳐를 도시한 평면도.
도 2 및 도 3 은 종래기술의 문제점을 도시한 레이아웃 및 평면도
도 4 는 종래기술에 따른 다른 문제점을 도시한 개념도.
도 5 내지 도 8 은 도 2 의 레이아웃을 실제 반도체소자에 적용한 노광마스크 레이아웃, 평면도와 그에 따른 셈사진.
도 9a 내지 도 9e 및 도 10 은 본 발명에 따른 노광마스크의 레이아웃.
도 11 은 종래기술 및 본 발명의 노광마스크와, 이를 이용한 노광공정의 시뮬레이션.
도 12 는 종래기술과 본 발명에 따른 패턴 콘트라스트를 비교 도시한 그래프.
본 발명은 노광마스크 및 이를 이용한 반도체소자 형성방법에 관한 것으로, 비대칭 어퍼쳐를 사용하는 노광공정시 노광마스크에 설계된 제1 패턴과 제2 패턴의 연결부에서 넥킹(necking) 현상을 방지할 수 있도록 하는 기술에 관한 것이다.
반도체 소자 또는 집적회로 소자가 고집적화됨에 따라, 소자의 특성 향상 및 공정 마진(margin) 확보를 위한 방안들에 대해 많은 노력 및 연구가 수행되고 있다.
예컨대, 메모리 반도체 소자의 경우, 메모리 용량이 대용량화되고 소자를 구성하는 패턴의 임계선폭(CD)이 축소되고 있다. 이에 따라, 소자 구성을 위해 설계된 회로도에 웨이퍼(wafer) 상에 실제 패턴으로 형성하는 노광 과정이, 마이크로 리소그래피 과정에서보다 중요하게 평가되고 있다.
반도체 소자의 패턴 크기가 축소되고 또한 새로운 구조의 반도체 소자의 개발이 이루어짐에 따라, 노광 과정에 해상력 개선 기술(Resolution Enhancement Technology)의 사용이 빈번해지고 있다.
이러한 해상력 개선 기술의 하나로 비대칭 조명계를 노광 과정에 도입하고 있다. 특히, 다이폴 조명계(dipole illumination)를 도입할 경우, 라인 및 스페이스(line & space)의 회로도를 보다 미세하게 구현할 수 있는 장점을 구현할 수 있다.
도 1 은 일반적으로 사용되는 다이폴 어퍼쳐를 도시한 평면도로서, 상하 측으로 투광부가 구비된 것이다.
도 2 내지 도 7 은 종래기술에 따른 문제점을 설명하기 위한 도면들이다.
도 2 는 종래기술에 따른 노광마스크의 일부분을 도시한 레이아웃이다.
도 2 를 참조하면, 라인패턴(11)이 섬패턴(13)의 일측에 연결되도록 노광마 스크에 레이아웃한다.
이때, 섬패턴(13)은 라인패턴(11) CD 의 3배 이상으로 큰 CD 를 갖는다.
예를 들면, 섬패턴(13)이 주변회로부에 형성되는 콘택패드일때 라인패턴(11)은 셀부와 연결되는 도전배선, 즉 워드라인, 비트라인 또는 금속배선 등으로 형성된 것이다.
도 3 은 도 2 와 같이 레이아웃된 노광마스크를 이용한 리소그래피 공정으로 반도체기판 상부에 형성된 패턴을 도시한 평면도이다.
도 3 을 참조하면, 도 2 의 라인패턴(11)과 섬패턴(13)이 접속되는 부분에서 ⓐ 와 같이 넥킹 현상이 발생된다.
도 4 내지 도 6 은 도 2 의 형태를 갖는 레이아웃이 적용된 노광마스크의 레이아웃 및 시뮬레이션을 도시한 것이다.
도 4 및 도 5 를 참조하면, 다수의 라인패턴(21)과 다수의 섬패턴(23)을 노광마스크의 기판상에 형성한다.
이때, 다수의 라인패턴(21)은 관련된 섬패턴(23)에 접속된다.
일반적으로, 섬패턴(23)은 콘택패드이고 라인패턴(21)은 도전배선이며, 콘택패드는 도전배선보다 3배 이상 큰 CD 를 갖는다. 여기서, 라인패턴(21)과 섬패턴(23)은 테스트 패턴일 수도 있다.
따라서, 도 3 의 ⓐ 부분과 같이 라인패턴(21)과 섬패턴(23)의 연결부에서 넥킹 현상이 유발되는 현상을 방지하기 위하여 ⓑ 와 같이 라인패턴(21)과 섬패턴(23)의 연결부를 광근접효과 보정 ( OPC ) 하여 레이아웃한다. 여기서, 도 5 는 도 4 의 ⓒ 부분을 확대 도시한 것이다.
그리고, ⓑ 부분에 도시된 점선(25) 부분은 OPC 전에 패턴 레이아웃을 도시한 것이다.
한편, 도 4 의 레이아웃을 이용하여 노광마스크를 형성하는 공정은 다음과 같다.
1. 석영기판 상부에 차광막을 형성한다.
2. 차광막 상부에 전자빔용 감광막을 도포한다.
3. 도 4 의 OPC 된 레이아웃에 따라 프로그래밍된 전자총을 이용하여 전자빔용 감광막을 노광하고 현상하여 감광막패턴을 형성한다.
4. 감광막패턴을 마스크로 하여 차광막을 식각하고 감광막패턴을 제거하여 노광마스크를 형성한다.
이때, OPC 는 라인패턴(21)과 섬패턴(23)의 연결부뿐만 아니라 필요한 부분은 모두 실시하는 것이 바람직하다.
도 6 은 도 4 의 레이아웃을 포함하는 노광마스크를 이용한 리소그래피 공정으로 반도체기판 상부에 형성한 패턴을 도시한 평면도로서, 도 4 의 ⓑ 부분에서 라인패턴과 섬패턴 사이에 넥킹 현상이 유발된 것을 도시한다.
상기한 바와 같이 CD 크기 차이가 3 배 이상인 패턴 사이에서 넥킹 현상이 유발됨을 알 수 있다.
도 7 은 도 2 내지 도 6 에 도시된 내용 이외의 원인으로 촛점심도 ( DOF ) 가 변화되는 경우를 도시한 개념적인 도면이다.
도 7을 참조하면, 촛점심도의 변화는 연속되는 노광공정으로 렌즈 히팅이 유발되고 그에 따른 렌즈의 굴절율이 변화되어 베스트 포커스 ( best focus ) 가 변화된다.
도 7의 좌측은 렌즈가 히팅 되기 전의 베스트 포커스를 도시하고, 우측은 렌즈가 히팅된 후의 베스트 포커스를 도시한 것으로 베스트 포커스가 변화 ( drift ) 되었음을 알 수 있다.
이때, 도 7 에 도시된 베스트 포커스의 변화는 도 8 의 셈사진과 같이 형성되어 넥킹 현상으로 인한 단락 현상이 유발되고 인접한 패턴과 브릿지되는 현상이 유발된다. 또한, 도 2 내지 도 6 에서 설명한 종래기술의 문제점을 제공하는 원인으로 작용할 수도 있다.
상기한 바와 같이 종래기술에 따른 노광마스크 및 이를 이용한 반도체소자 형성방법은, CD 가 3 배 이상 차이를 갖는 제1 패턴과 제2 패턴 사이에 넥킹 현상이 유발되고 심할 경우 제1 패턴과 제2 패턴 사이가 분리되는 경우가 유발되고, 인접한 패턴들과 브릿지 될 수 있는 현상이 유발되므로 반도체소자의 생산성 및 수율을 저하시키는 문제점이 있다.
본 발명은 CD 가 3 배 이상 차이를 갖는 패턴 사이에서 넥킹 현상이 유발되는 현상을 방지할 수 있도록 하는 노광마스크 및 이를 이용한 반도체소자 형성방법을 제공하는 것을 그 목적으로 한다.
본 발명에 따른 노광마스크는,
제1 패턴과 제2 패턴을 포함하는 노광마스크에 있어서,
상기 제1 패턴과 제2 패턴의 사이에 도트패턴을 더 포함하는 것과,
상기 제1 패턴과 제2 패턴은 3 - 108 배의 CD 차이를 갖는 것과,
상기 제1 패턴과 제2 패턴은 각각 라인패턴 또는 섬패턴 중 한가지인 것과, 상기 라인패턴과 섬패턴은 테스트 패턴인 것과,
상기 제1 패턴과 제2 패턴은 각각 도전배선 또는 패드 중 한가지인 것과,
상기 도트패턴은 상기 제1 패턴과 상기 제2 패턴 사이에 2 - 30 개의 수만큼 포함한 것과,
상기 도트패턴 간의 거리는 0 초과 1F 미만인 것과, ( 단, 1F 는 리소그래피 공정으로 패턴 형성이 가능한 최소 선폭 )
상기 도트패턴은 상기 도트패턴 사이 스페이스의 2 - 10 배를 1 피치 ( pitch ) 로 형성한 것과,
상기 도트패턴의 상하 방향 CD 는 상기 제1 패턴과 제2 패턴 중에서 작은 CD 를 갖는 패턴의 CD 크기 이상 크고, 이웃하는 패턴과의 스페이스 CD 가 1F 가 되는 도트패턴(45)의 CD 크기 이하로 유지할 수 있도록 형성한 것과, ( 단, 1F 는 리소그래피 공정으로 패턴 형성이 가능한 최소 선폭 )
상기 노광마스크는 비대칭 조명계를 사용하는 리소그래피 공정에 사용하는 것과,
상기 노광마스크는 바이너리 마스크 또는 위상반전마스크 중에서 한가지인 것과, 상기 바이너리 마스크는 상기 라인패턴, 상기 섬패턴 및 상기 도트패턴을 각각 차광막인 크롬막으로 형성한 것과, 상기 위상반전마스크는 상기 제1 패턴, 상기 제2 패턴 및 상기 도트패턴을 각각 위상반전층과 크롬막의 적층구조나 위상반전층의 단일층으로 형성한 것을 제1 특징으로 한다.
또한, 본 발명에 따른 노광마스크는,
다이폴 조명계를 사용하는 노광마스크에 있어서,
도전배선과 패드 사이에 도트패턴을 더 포함하는 것과,
상기 도선배선과 패드는 3 - 108 배의 CD 차이를 갖는 것과,
상기 노광마스크는 바이너리 마스크 또는 위상반전마스크 중 한가지인 것과,
상기 위상반전마스크는 위상반전층과 크롬막의 적층구조나 위상반전층의 단일층을 차광막으로 사용하는 것을 제2 특징으로 한다.
또한, 본 발명에 따른 반도체소자의 형성방법은,
반도체기판 상부에 피식각층을 형성하는 공정과,
청구항 1 항의 노광마스크를 이용하여 상기 피식각층 상부에 감광막패턴을 형성하되, 상기 감광막패턴은 상기 노광마스크의 라인패턴과 섬패턴이 그 사이에 위치하는 도트패턴에 의해 연결되는 공정과,
상기 감광막패턴을 마스크로 하여 상기 피식각층을 식각하는 공정과,
상기 감광막패턴을 제거하여 피식각층 패턴을 형성하는 공정을 포함하는 것 과,
상기 노광마스크는 바이너리 마스크 또는 위상반전마스크 중 한가지인 것과,
상기 노광마스크를 이용한 감광막패턴 형성공정은 비대칭 조명계를 이용하여 실시하는 것을 특징으로 한다.
한편, 본 발명의 기술적 원리는 다음과 같다.
본 발명은 비대칭 조명계를 사용하는 노광마스크에 제1 패턴 및 제2 패턴을 형성하되, 3 - 108 배의 CD 차이를 갖는 제1 패턴과 제2 패턴의 사이에 도트패턴을 형성한다. 여기서, 비대칭 조명계는 다이폴 조명계, 쿼도로폴 조명계, 크로스폴 조명계 또는 퀘이샤 ( quasar ) 등을 포함하는 비대칭 조명계 중에서 한 가지를 사용할 수 있다.
이때, 도트패턴 사이의 스페이스, 즉 도트패턴 좌우 방향의 스페이스는 현재 리소그래피 공정으로 패터닝 가능한 최소 선폭(CD) 크기 ( 이하, "F" 라 함 ) 보다 작은 CD 를 갖도록 레이아웃하고, 도트패턴 좌우 방향의 피치(pitch)는 좌우 방향 스페이스 CD 의 2배 이상이면 무방하지만 바람직하게는 2 - 10 배 크기로 레이아웃한다. 따라서, 도트패턴의 좌우방향 CD 는 스페이스 CD 보다 1배 이상 크게 형성할 수 있다.
그리고, 도트패턴 상하 방향의 스페이스는 이웃하는 패턴과 1F 보다 큰 CD 를 유지할 수 있도록 레이아웃한다. 그리고, 도트패턴의 상하 방향 CD 는 제1 패턴과 제2 패턴중 작은 선폭의 CD 와 같은 크기보다 크고 이웃하는 패턴과의 스페이 스 CD 가 1F 가 되는 도트패턴의 CD 보다 작은 크기를 유지할 수 있도록 레이아웃한 것이다.
참고로, 리소그래피 공정에 사용되는 비대칭 어퍼쳐 중에서 다이폴 어퍼쳐는 다음과 같은 특징을 제공한다. 일반적으로, 다이폴 어퍼쳐는 상하부에 각각 하나의 투광부가 구비된다. 이로 인하여 다이폴 어퍼쳐를 사용하는 다이폴 조명계의 경우 좌우로 연장된 라인패턴에 대한 해상력은 매우 우수하지만, 상하로 연결된 라인패턴에 대한 해상력은 몇 배 이하로 낮게 나타나게 된다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 반도체 소자의 미세 패턴 형성 방법에 관하여 상세히 설명하면 다음과 같다. 그러나, 본 발명은 여기서 설명되는 실시예에 한정되지 않고 다른 형태로 구체화될 수 있으며, 여기에 소개되는 실시예는 본 발명의 기술적 사상이 철저하고 완전하게 개시되고 당업자에게 본 발명의 사상이 충분히 전달되기 위해 제공된 것으로서, 명세서 전체에 걸쳐 동일하게 기술된 참조 번호들은 동일한 구성요소를 도시한다.
도 9a 내지 도 9e, 도 10 내지 도 12 은 본 발명에 따른 노광마스크 및 이를 이용한 반도체소자 형성방법을 도시한 도면들이다.
도 9a 내지 도 9e 및 도 10 은 본 발명의 실시예에 따른 노광마스크의 레이아웃을 도시한 것이다.
도 9a 내지 도 9e 는 제1 패턴과 제2 패턴 사이에 도트패턴(45)을 포함한 노광마스크의 레이아웃을 도시한 것으로, 본 발명의 기술적 원리를 설명해 줄 수 있도록 단순화시켜 주변에 레이아웃되어야 할 패턴은 생략해 도시한 것이다.
여기서, 제2 패턴은 제1 패턴의 연장방향으로 제1 패턴의 CD 보다 3배 이상 크게, 보다 바람직하게는 3배 - 108배의 CD 크기를 갖는 것이다. 도트패턴(45)은 주변의 패턴 위치 및 형태에 따라 그 크기 및 수를 조절할 수 있으나 바람직하게는 2 - 30 개를 형성하는 것이 바람직하다.
그리고, 도트패턴(45)은 다음과 같은 크기로 형성한다.
먼저, 도트패턴(45) 좌우 방향의 스페이스는 현재 리소그래피 공정으로 패터닝 가능한 최소 선폭(CD) 크기 ( 이하, "F" 라 함 ) 보다 작은 CD, 보다 바람직하게는 0 초과 1F 미만의 CD 를 갖도록 레이아웃하고, 좌우 방향의 피치(pitch)는 좌우 방향 스페이스 CD 의 2배 이상 크기로 레이아웃할 수 있으나 바람직하게는 2배 - 10배 크기로 레이아웃한다. 따라서, 도트패턴(45)의 좌우 방향 CD 는 스페이스 CD 의 1배 이상 크기로 형성할 수 있다.
그리고, 도트패턴(45) 상하 방향의 스페이스는 이웃하는 패턴과 1F 이상 큰 CD 를 유지할 수 있도록 레이아웃하되, 도트패턴(45)의 상하 방향 CD 크기에 따라 그 크기가 다르게 레이아웃된다. 여기서, 도트패턴(45)의 상하 방향 CD 는 제1 패턴과 제2 패턴중 작은 선폭의 CD 크기 이상 크고, 이웃하는 패턴과의 스페이스 CD 가 1F 가 되는 도트패턴(45)의 CD 보다 작은 크기를 유지할 수 있도록 레이아웃한 것이다.
도 9a 내지 도 9e 는 제1 패턴과 제2 패턴의 CD 차이가 3 배 이상일 때 제1 패턴과 제2 패턴 사이에 상기한 바와 같이 도트패턴(45)을 형성한 것을 도시한 노 광마스크의 평면도이다.
도 9a 는 제1 패턴인 라인패턴(41)과 제2 패턴인 섬패턴(43) 사이에 도트패턴(45)을 형성한 것을 도시한 평면도로서, 도트패턴(45)의 CD 를 1F 로 설정하고 도트패턴(45) 사이의 스페이스를 1F 보다 작게 설정하여 도시한 것이다. 여기서, 라인패턴(41)은 도전배선을 도시하고 섬패턴(43)은 패드를 도시한 것이다.
도 9b 는 제1 패턴인 라인패턴(41)과 제2 패턴인 섬패턴(43) 사이에 도트패턴(45)을 형성한 것을 도시한 평면도로서, 도트패턴(45)의 CD 를 3F 로 설정하고 도트패턴(45) 사이의 스페이스를 1F 보다 작게 설정하여 도시한 것이다. 여기서, 라인패턴(41)은 도전배선을 도시하고 섬패턴(43)은 패드를 도시한 것이다.
도 9c 는 제1 패턴인 라인패턴(41)과 제2 패턴인 섬패턴(43) 사이에 도트패턴(45)을 형성한 것을 도시한 평면도로서, 도트패턴(45)의 CD 를 1F 로 설정하고 도트패턴(45) 사이의 스페이스를 1F 보다 작게 설정하여 도시한 것이다. 여기서, 라인패턴(41)은 도전배선을 도시하고 섬패턴(43)은 패드를 도시한 것이다. 이때, 섬패턴(43)은 라인패턴(41)과 다른 방향으로 연결되는 다른 라인패턴일 수도 있다. 따라서, 라인패턴(41) CD 의 3배 이상 연장되며 방향을 달리하는 라인패턴을 제2 패턴으로 사용할 수도 있다.
도 9d 는 제1 패턴인 라인패턴(41)과 제2 패턴인 섬패턴(43) 사이에 도트패턴(45)을 형성한 것을 도시한 평면도로서, 도트패턴(45)의 CD 를 1F 로 설정하고 도트패턴(45) 사이의 스페이스를 1F 보다 작게 설정하여 도시한 것이다. 여기서, 라인패턴(41)은 도전배선을 도시하고 섬패턴(43)은 패드를 도시한 것이다. 섬패 턴(43)인 패드는 테스트 패턴을 도시한 것으로 최대 108 F 의 CD 크기로 형성할 수 있음을 도시한 것이다.
도 9e 는 제1 패턴인 라인패턴(41)과 제2 패턴인 다른 라인패턴(44) 사이에 도트패턴(45)을 형성한 것을 도시한 평면도로서, 도트패턴(45)의 CD 를 1F 로 설정하고 도트패턴(45) 사이의 스페이스를 1F 보다 작게 설정하여 도시한 것이다. 여기서, 라인패턴(41)은 1F 의 CD 를 갖는 도전배선을 도시하고 다른 라인패턴(44)은 3F 의 CD 를 갖는 도전배선을 도시한 것이다.
도 10 는 도 9a 내지 도 9e 의 레이아웃 중에서 제1 패턴이 라인패턴이고 제2 패턴이 섬패턴인 레이아웃을 포함한 노광마스크를 도시한 것으로, 좌측의 ⓓ 부분을 우측에 확대 도시한 것이다. 여기서, ⓓ 부분은 종래기술 도 5의 ⓑ 부분에 대응되는 부분이다.
도 10 을 참조하면, 제1 패턴인 라인패턴(51)과 제2 패턴인 섬패턴(53)의 사이를 도트패턴(55)으로 형성한다. 여기서, 섬패턴(53)은 콘택패드이고 라인패턴(51)은 도전배선에 적용하는 것이 바람직하며, 섬패턴(53)은 라인패턴(51)의 연장방향으로 라인패턴(51)의 CD 보다 3배 이상 큰 CD 크기, 바람직하게는 라인패턴(51) CD 의 3배 내지 108배의 CD 크기를 갖는 것이다. 그리고, 라인패턴(53) 대신 라인패턴을 형성하는 경우도 가능하다. ( 도 9e 참조 )
그리고, 도트패턴(55)은 도 9a 내지 도 9e 의 설명부분에 기술된 바와 같이 주변의 패턴 위치 및 형태에 따라 그 크기 및 수를 조절할 수 있다. 도트패턴(55) 은 2 - 10 개를 형성하는 것이 바람직하다.
한편, 도 10 의 노광마스크를 형성하는 공정은 다음과 같다. 노광마스크는 크롬막이 구비되는 바이너리 마스크를 형성할 수 있으며, 위상반전층 및 크롬막의 적층구조나 위상반전층을 차광막으로 사용하는 위상반전마스크를 형성할 수도 있다.
먼저, 석영기판 상부에 차광막을 형성한다. 이때, 차광막은 일반적으로 크롬막을 형성한다.
그리고, 차광막 상부에 전자빔용 감광막을 도포한다.
그리고, 도 8 또는 도 10 과 같이 라인패턴과 섬패턴의 사이가 도트패턴으로 형성된 레이아웃에 따라 전자총을 프로그래밍한다.
그리고, 전자총을 이용하여 전자빔용 감광막을 노광 및 현상하여 감광막패턴을 형성한다.
그리고, 감광막패턴을 마스크로 하여 차광막인 크롬막을 식각하여 차광패턴을 형성하고 감광막패턴의 남은 부분을 제거하여 노광마스크를 형성한다.
이때, 노광마스크는 라인패턴과 섬패턴의 사이가 도트패턴으로 형성된 것이다. 여기서, 섬패턴은 라인패턴의 연결방향으로 라인패턴 CD 보다 3 배 이상 큰 CD, 바람직하게는 라인패턴(51) CD 의 3배 초과 내지 100배 이하의 CD 를 갖는 것이다.
또한, 노광마스크를 이용한 반도체소자의 형성방법을 설명하면 다음과 같다. 반도체소자의 형성방법은 도전배선 및 패드의 형성공정과 같이 라인패턴과 섬패턴 이 연결되는 형태를 갖는 반도체소자의 제조공정을 아래에 기술된 바와 같이 적용할 수 있으며, 도전배선 및 다른 도전배선 사이와 같이 라인패턴 및 다른 라인패턴 사이에 적용할 수도 있다.
먼저, 반도체기판 상부에 피식각층을 형성하고 그 상부에 감광막을 도포한다. 이때, 피식각층은 반도체기판 상부에 형성된 하부구조물을 포함할 수도 있다. 그리고, 피식각층 형성 공정 전에 하드마스크층을 형성할 수도 있다.
그리고, 도 10 의 노광마스크를 이용하여 감광막을 노광 및 현상하여 감광막패턴을 형성한다. 여기서, 노광공정은 비대칭 조명계를 이용하여 실시한 것이다. 비대칭 조명계는 다이폴 조명계, 쿼도로폴 조명계, 크로스폴 조명계 또는 퀘이샤 ( quasar ) 등을 포함하는 비대칭 조명계 중에서 한가지를 사용할 수 있다.
그리고, 감광막패턴을 마스크로 하여 피식각층을 식각함으로써 피식각층 패턴을 형성하고 남은 감광막패턴을 제거한다.
도 11 및 도 12 는 본 발명과 종래기술을 비교 도시한 시뮬레이션 및 그래프이다.
도 11 은 본 발명과 종래기술에 따라 레이아웃된 노광마스크와 이를 이용하여 실시한 시뮬레이션 자료를 도시한 것으로, 상측은 본 발명을 도시한 것이고 하측은 종래기술을 도시한 것이다.
도 11 을 참조하면, 본 발명과 같이 라인패턴과 섬패턴의 사이가 도트패턴으로 형성되는 경우는 노광공정시 디포커스가 유발되어도 넥킹 현상이나 브릿지 현상이 유발되지 않는다.
이때, 디포커스는 DOF 를 못 맞추어 발생할 수도 있으나 계속되는 노광공정으로 인한 렌즈의 굴절율 변화로 DOF 가 변화되어 디포커스가 발생되는 경우로 베스트 포커스가 변화된 경우를 말하는 것이다.
도 11 의 하측에 도시된 종래기술은 디포커스 발생시 넥킹이나 브릿지 현상등이 발생되거나 발생될 수 있음을 알 수 있다.
그러나, 도 11 의 상측에 도시된 본 발명은 계속된 노광공정으로 인한 렌즈의 굴절율 변화로 디포커스가 유발되는 경우에도 제1 패턴인 라인패턴과 제2 패턴인 섬패턴의 사이에 넥킹 현상이나 브릿지 현상이 유발되지 않음을 알 수 있다. 따라서, 본 발명은 종래기술의 도 7 및 도 8 에 도시된 바와 같이 렌즈 히팅에 따라 베스트 포커스의 변화가 유발되어도 넥킹이나 브릿지 현상 등을 방지할 수 있다.
도 12 는 본 발명 도 10 의 ⓓ 부분과 종래기술 도 4 및 도 5 의 ⓑ 부분에 도시된 바와 같이 라인패턴과 섬패턴의 사이, 즉 도 10 의 도트패턴과 도 4 및 도 5 의 OPC 된 부분의 패턴 절단면을 따라 해상도를 측정한 것을 도시한 그래프로서, 종래기술의 해상도(B)는 도 5 의 ⓧ-ⓧ 절단면을 따라 측정한 것이고, 본 발명의 해상도(A)는 도 10 의 ⓨ-ⓨ 절단면을 따라 측정한 것이다.
도 12 를 참조하면, 본 발명의 해상도 ( contrast ) "A" 는 제1 패턴인 라인패턴과 제2 패턴인 섬패턴의 사이에서 종래기술의 해상도 "B"보다 나쁨을 알 수 있다.
이때, 패턴 해상도가 저하되는 경우는 촛점심도 ( DOF ) 에 대해 둔감해지는 것을 의미하므로 결과적으로 DOF 마진이 증가한다.
본 발명은 증가된 DOF 마진으로 인하여, DOF 마진 내에서 디포커스되는 경우패턴의 넥킹이나 브릿지 현상을 방지하는 효과를 제공한다.
본 발명에 따른 노광마스크 및 이를 이용한 반도체소자 형성방법은, 라인패턴과 섬패턴의 사이를 도트패턴으로 형성하여 넥킹현상을 방지하고 브릿지 현상을 방지할 수 있도록 하며, 특히 촛점심도 마진을 증가시킬 수 있어 노광공정시 디포커스되는 경우에도 넥킹 현상이나 브릿지 현상을 방지할 수 있도록 하여 반도체소자의 수율 및 생산성을 향상시킬 수 있도록 하는 효과를 제공한다.
아울러 본 발명의 바람직한 실시 예는 예시의 목적을 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.

Claims (21)

  1. 제1 패턴과 제2 패턴을 포함하는 노광마스크에 있어서,
    상기 제1 패턴과 제2 패턴의 사이에 도트패턴을 더 포함하는 것을 특징으로 하는 노광마스크.
  2. 청구항 1 에 있어서,
    상기 제1 패턴과 제2 패턴은 3 - 108 배의 CD 차이를 갖는 것을 특징으로 하는 노광마스크.
  3. 청구항 1 에 있어서,
    상기 제1 패턴과 제2 패턴은 각각 라인패턴 또는 섬패턴 중 한가지인 것을 특징으로 하는 노광마스크.
  4. 청구항 3 에 있어서,
    상기 라인패턴과 섬패턴은 테스트 패턴인 것을 특징으로 하는 노광마스크.
  5. 청구항 1 에 있어서,
    상기 제1 패턴과 제2 패턴은 각각 도전배선 또는 패드 중 한가지인 것을 특 징으로 하는 노광마스크.
  6. 청구항 1 에 있어서,
    상기 도트패턴은 상기 제1 패턴과 상기 제2 패턴 사이에 2 - 30 개의 수만큼 포함한 것을 특징으로 하는 노광마스크.
  7. 청구항 1 에 있어서,
    상기 도트패턴 간의 거리는 0 초과 1F 미만인 것을 특징으로 하는 노광마스크. ( 단, 1F 는 리소그래피 공정으로 패턴 형성이 가능한 최소 선폭 )
  8. 청구항 1 에 있어서,
    상기 도트패턴은 상기 도트패턴 사이 스페이스의 2 - 10 배를 1 피치 ( pitch ) 로 형성한 것을 특징으로 하는 노광마스크.
  9. 청구항 1 에 있어서,
    상기 도트패턴의 상하 방향 CD 는 상기 제1 패턴과 제2 패턴 중에서 작은 CD 를 갖는 패턴의 CD 크기 이상 크고, 이웃하는 패턴과의 스페이스 CD 가 1F 가 되는 도트패턴(45)의 CD 크기 이하로 유지할 수 있도록 형성한 것을 특징으로 하는 노광마스크. ( 단, 1F 는 리소그래피 공정으로 패턴 형성이 가능한 최소 선폭 )
  10. 청구항 1 에 있어서,
    상기 노광마스크는 비대칭 조명계를 사용하는 리소그래피 공정에 사용하는 것을 특징으로 하는 노광마스크.
  11. 청구항 1 에 있어서,
    상기 노광마스크는 바이너리 마스크 또는 위상반전마스크 중에서 한가지인 것을 특징으로 하는 노광마스크.
  12. 청구항 11 에 있어서,
    상기 바이너리 마스크는 상기 라인패턴, 상기 섬패턴 및 상기 도트패턴을 각각 차광막인 크롬막으로 형성한 것을 특징으로 하는 노광마스크.
  13. 청구항 11 에 있어서,
    상기 위상반전마스크는 상기 제1 패턴, 상기 제2 패턴 및 상기 도트패턴을 각각 위상반전층 및 크롬막의 적층구조로 포함한 것을 특징으로 하는 노광마스크.
  14. 청구항 11 에 있어서,
    상기 위상반전마스크는 상기 제1 패턴, 상기 제2 패턴 및 상기 도트패턴을 각각 위상반전층의 단일층으로 형성한 것을 특징으로 하는 노광마스크.
  15. 다이폴 조명계를 사용하는 노광마스크에 있어서,
    도전배선과 패드 사이에 도트패턴을 더 포함하는 것을 특징으로 하는 노광마스크.
  16. 청구항 15 에 있어서,
    상기 도선배선과 패드는 3 - 108 배의 CD 차이를 갖는 것을 특징으로 하는 노광마스크.
  17. 청구항 15 에 있어서,
    상기 노광마스크는 바이너리 마스크 또는 위상반전마스크 중 한가지인 것을 특징으로 하는 노광마스크.
  18. 청구항 16 에 있어서,
    상기 위상반전마스크는 위상반전층과 크롬막의 적층구조나 위상반전층의 단일층을 차광막으로 사용하는 것을 특징으로 하는 노광마스크.
  19. 반도체기판 상부에 피식각층을 형성하는 공정과,
    청구항 1 항의 노광마스크를 이용하여 상기 피식각층 상부에 감광막패턴을 형성하되, 상기 감광막패턴은 상기 노광마스크의 라인패턴과 섬패턴이 그 사이에 위치하는 도트패턴에 의해 연결되는 공정과,
    상기 감광막패턴을 마스크로 하여 상기 피식각층을 식각하는 공정과,
    상기 감광막패턴을 제거하여 피식각층 패턴을 형성하는 공정을 포함하는 것을 특징으로 하는 반도체소자 형성방법.
  20. 청구항 19 에 있어서,
    상기 노광마스크는 바이너리 마스크 또는 위상반전마스크 중 한가지인 것을 특징으로 하는 반도체소자 형성방법.
  21. 청구항 19 에 있어서,
    상기 노광마스크를 이용한 감광막패턴 형성공정은 비대칭 조명계를 이용하여 실시하는 것을 특징으로 하는 반도체소자 형성방법.
KR1020070122952A 2007-11-29 2007-11-29 노광마스크 및 이를 이용한 반도체소자 형성방법 KR100972910B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020070122952A KR100972910B1 (ko) 2007-11-29 2007-11-29 노광마스크 및 이를 이용한 반도체소자 형성방법
US12/116,684 US7838181B2 (en) 2007-11-29 2008-05-07 Photo mask and method for manufacturing semiconductor device using the same
TW097126045A TWI377600B (en) 2007-11-29 2008-07-10 Photo mask and method for manufacturing semiconductor device using the same
CN2008101323847A CN101446756B (zh) 2007-11-29 2008-07-16 光掩模及使用该光掩模制造半导体器件的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070122952A KR100972910B1 (ko) 2007-11-29 2007-11-29 노광마스크 및 이를 이용한 반도체소자 형성방법

Publications (2)

Publication Number Publication Date
KR20090056017A true KR20090056017A (ko) 2009-06-03
KR100972910B1 KR100972910B1 (ko) 2010-07-28

Family

ID=40676069

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070122952A KR100972910B1 (ko) 2007-11-29 2007-11-29 노광마스크 및 이를 이용한 반도체소자 형성방법

Country Status (4)

Country Link
US (1) US7838181B2 (ko)
KR (1) KR100972910B1 (ko)
CN (1) CN101446756B (ko)
TW (1) TWI377600B (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090097471A (ko) * 2008-03-11 2009-09-16 주식회사 하이닉스반도체 노광마스크 및 이를 이용한 반도체소자의 형성방법

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07248612A (ja) * 1994-03-08 1995-09-26 Nippon Telegr & Teleph Corp <Ntt> 投影露光用原図基板および投影露光方法
JP4053723B2 (ja) * 2000-09-27 2008-02-27 株式会社東芝 露光用マスクの製造方法
US6983444B2 (en) * 2003-08-01 2006-01-03 Macronix International Co., Ltd. Mask for reducing proximity effect
JP4371891B2 (ja) 2004-04-20 2009-11-25 株式会社東芝 パターン形成プロセスの評価方法及び評価用フォトマスク又はフォトマスクセット
US7493587B2 (en) * 2005-03-02 2009-02-17 James Word Chromeless phase shifting mask for integrated circuits using interior region
JP4499616B2 (ja) * 2005-05-31 2010-07-07 富士通マイクロエレクトロニクス株式会社 露光用マスクとその製造方法、及び半導体装置の製造方法
KR100730282B1 (ko) * 2006-01-23 2007-06-19 삼성전자주식회사 패턴 밀도 조절 방법
KR100788372B1 (ko) * 2006-08-07 2008-01-02 동부일렉트로닉스 주식회사 Ｏｐｃ 마스크 패턴
KR100924338B1 (ko) * 2007-06-25 2009-11-05 주식회사 하이닉스반도체 선형 패턴 어레이 형성 방법, 이에 따른 반도체 소자 및이에 사용되는 포토 마스크
KR20090097471A (ko) * 2008-03-11 2009-09-16 주식회사 하이닉스반도체 노광마스크 및 이를 이용한 반도체소자의 형성방법

Also Published As

Publication number Publication date
CN101446756B (zh) 2013-06-19
TW200924020A (en) 2009-06-01
US7838181B2 (en) 2010-11-23
CN101446756A (zh) 2009-06-03
US20090142674A1 (en) 2009-06-04
KR100972910B1 (ko) 2010-07-28
TWI377600B (en) 2012-11-21

Similar Documents

Publication Publication Date Title
CN106468853B (zh) 觉知周围环境的opc
US6588005B1 (en) Method of manufacturing semiconductor integrated circuit device
KR100613461B1 (ko) 이중노광기술을 이용한 이중노광방법과 이를 위한포토마스크
US20040063038A1 (en) New method to reduce CD non-uniformity in IC manufacturing
JP2009512186A (ja) 分離されたアシストフィーチャを用いたプロセスマージンの向上
US7799510B2 (en) Method for correcting mask pattern, photomask, method for fabricating photomask, electron beam writing method for fabricating photomask, exposure method, semiconductor device, and method for fabricating semiconductor device
JP4229829B2 (ja) ホールパターン設計方法、およびフォトマスク
JP2016035967A (ja) パターン形成方法
KR20090097471A (ko) 노광마스크 및 이를 이용한 반도체소자의 형성방법
KR100934855B1 (ko) 노광마스크 및 이를 이용한 반도체소자 형성방법
KR100972910B1 (ko) 노광마스크 및 이를 이용한 반도체소자 형성방법
JP2008020734A (ja) 半導体装置の設計パターン作成方法、プログラム、及び半導体装置の製造方法
JP2005157022A (ja) 補助パターン付きマスクの製造方法
US20090288867A1 (en) Circuit structure and photomask for defining the same
KR100815953B1 (ko) 오프 그리드 방지를 위한 ｏｐｃ 처리방법
KR100955168B1 (ko) 노광마스크 및 이를 이용한 반도체소자의 형성방법
JP4768980B2 (ja) 露光用マスク及び配線層マスクのパターン設計方法
KR100882730B1 (ko) 마스크 제조 방법
KR100760916B1 (ko) 반도체 소자의 레티클 제조 방법
KR100732757B1 (ko) 독립된 패턴 형성을 위한 마스크 및 이를 이용한 독립된패턴 형성방법
KR20100098921A (ko) 써브 노광마스크 및 이를 이용한 반도체 소자의 형성 방법
KR20110101405A (ko) 반도체 소자의 패턴 형성 방법
KR20090044538A (ko) 노광 마스크 및 이를 이용한 반도체 소자의 형성 방법
KR20090002474A (ko) 포토마스크 및 포토마스크의 레이아웃 형성방법
KR20040008762A (ko) 반도체소자의 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee