KR20090054368A - 표면 처리 동박과 그 표면 처리 방법, 및 적층 회로 기판 - Google Patents

표면 처리 동박과 그 표면 처리 방법, 및 적층 회로 기판 Download PDF

Info

Publication number
KR20090054368A
KR20090054368A KR1020080095888A KR20080095888A KR20090054368A KR 20090054368 A KR20090054368 A KR 20090054368A KR 1020080095888 A KR1020080095888 A KR 1020080095888A KR 20080095888 A KR20080095888 A KR 20080095888A KR 20090054368 A KR20090054368 A KR 20090054368A
Authority
KR
South Korea
Prior art keywords
copper foil
surface treatment
circuit board
alloy
peel strength
Prior art date
Application number
KR1020080095888A
Other languages
English (en)
Other versions
KR101112979B1 (ko
Inventor
후지사와 사토시
스즈키 유우지
Original Assignee
후루카와 덴키 고교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후루카와 덴키 고교 가부시키가이샤 filed Critical 후루카와 덴키 고교 가부시키가이샤
Publication of KR20090054368A publication Critical patent/KR20090054368A/ko
Application granted granted Critical
Publication of KR101112979B1 publication Critical patent/KR101112979B1/ko

Links

Images

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00Layered products comprising a layer of metal
    • B32B15/20Layered products comprising a layer of metal comprising aluminium or copper
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00Layered products comprising a layer of metal
    • B32B15/01Layered products comprising a layer of metal all layers being exclusively metallic
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00Layered products comprising a layer of metal
    • B32B15/04Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • B32B15/08Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material of synthetic resin
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2311/00Metals, their alloys or their compounds
    • B32B2311/12Copper
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2311/00Metals, their alloys or their compounds
    • B32B2311/20Zinc
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2311/00Metals, their alloys or their compounds
    • B32B2311/22Nickel or cobalt
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00Electrical equipment
    • B32B2457/08PCBs, i.e. printed circuit boards
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B37/00Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding
    • B32B37/06Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by the heating method

Abstract

본 발명의 과제는 폴리이미드에 대한 동박과의 접착 강도, 내산성, 에칭성을 모두 만족시키는 표면 처리 동박, 이 표면 처리 동박의 표면 처리 방법, 및 이 표면 처리 동박을 이용한 적층 회로 기판을 제공하는 것이다.
동박의 적어도 한 쪽면에 Ni-P-Zn 합금으로 이루어지는 표면 처리층이 형성되어 있는 표면 처리 동박이다. 동박의 표면 처리 방법은 미처리 동박의 적어도 한 쪽면에, Ni:0.1~200g/L, P:0.01~50g/L, Zn: 0.01~100g/L을 함유하는 전해욕으로, Ni-P-Zn합금으로 이루어지는 표면 처리층을 형성한다. 적층 회로 기판은 미처리 동박의 적어도 한 쪽 면에 Ni-P-Zn합금으로 이루어지는 표면 처리층이 형성된 표면 처리 동박의 표면 처리층의 면을 수지 기판과 접착하여 이루어지는 적층 회로 기판이다.
Figure P1020080095888
표면 처리 동박, 표면 처리 방법, 적층 회로 기판, Ni-P-Zn 합금, 전해욕

Description

표면 처리 동박과 그 표면 처리 방법, 및 적층 회로 기판{SURFACE TREATED COPPER FOIL AND METHOD FOR SURFACE TREATING THE SAME, AND STACK CIRCUIT BOARD}
본 발명은 표면 처리 동박에 관한 것으로, 특히 폴리이미드와 고온 접착하여 사용하는 적층 회로 기판으로서 정확한 회로를 형성할 수 있는 표면 처리 동박과, 그 표면 처리 방법, 및 이 동박을 이용한 적층 회로 기판에 관한 것이다.
프린트 배선판용 동박은, 이 동박을 수지 기판에 접합시키는데 있어서, 그 접착 강도를 향상시켜 프린트 배선판으로서의 소요의 전기 특성, 에칭 특성, 내열성, 내약품성을 만족시킬 필요가 있다. 그 때문에, 제박(製箔) 후의 동박(이후 미처리 동박이라 하는 경우가 있다)의 수지 기판과의 접합 표면에 조화(粗化)처리를 실시하고, 또한 이 조화 처리를 실시한 표면상에 아연(Zn) 도금이나 니켈(Ni) 도금 등을 실시하고, 다시 이 Zn 도금이나 Ni 도금 등이 실시된 표면 상에 크로메이트 처리 등을 실시하는 등, 여러 가지 다양한 고안을 하고 있다.
퍼스널 컴퓨터, 휴대 전화나 PDA의 표시부인 액정 디스플레이를 구동하는 IC 실장 기판에서는 최근 고밀도화가 진행되어, 그 제조 과정에 있어서는 고온에서의 처리와 정확한 회로 구성이 요구되고 있다.
프린트 배선판을 제조하는 적층 회로 기판에 있어서, 고온에서의 정확한 처리와 회로 구성의 요구에 대하여, 도전 회로를 형성하는 전해 동박과 고온에서 사용 가능한 수지 기판인 폴리이미드와의 접착은 수백도의 고온에서 열접착된다. 예를 들면, 도 1에 구체예를 나타내는 바와 같이 330℃, 12MP에서 열접착 처리된다.
이 고온에서의 접착 처리에 있어서, 동박에는 고온에서 폴리이미드와의 접착 강도의 향상이 과제가 되고 있다. 이 과제를 해결하는 수단으로서, 동박 표면을 Zn 함유 합금으로 조화 처리하는 기술이 예를 들어 일본 특허공개 2000-269637호 공보에 개시되어 있다.
또한, 동박을 폴리이미드와 고온 접착하여 사용하는 적층 회로 기판으로서, 미처리 동박의 폴리이미드 기판과의 접착 표면에, 몰리브덴과, 철, 코발트, 니켈, 텅스텐 중 적어도 1종을 함유하는 전해액으로 표면 처리, 다시 이 도금층 위에 Ni 도금층 또는 Zn 도금층 혹은 Ni 도금층+Zn 도금층을 형성한 표면 처리 동박이 제안되어 있다(일본 특허공개 평 11-256389호 공보 참조).
상기 특허 문헌에 기재된 Zn층을 포함하는 조화 처리층은 고온에서 동박과 수지 기판 사이의 접착 강도를 향상시키는 점에서는 효과가 있다. 그러나, 동박을 수지 기판에 접착 후, 산 용액에 의한 에칭 처리로 회로를 형성하면, 아연은 산에 녹기 쉽기 때문에 동박과 회로 기판 사이를 접착하고 있는 Zn층까지 녹여 내, 회로 형성 후의 동박과 수지 기판의 접착 강도가 극단적으로 떨어져, 회로 기판을 사용 중에 동박이 수지 기판으로부터 벗겨지는 사고가 발생할 우려가 있다. 이러한 사고를 방지하기 위하여, 에칭 시간을 짧게 하여 Zn층의 용해 유출을 최소한으로 할 필요성이 있어, 에칭 처리에 고도의 기술과 관리 체제를 필요로 하므로, 적층 회로 기판의 생산성을 떨어뜨림과 동시에 고비용을 초래하는 불이익이 있었다.
이와 같이, 상기 특허 문헌에 개시된 조화 처리에서는 상기한 바와 같이 폴리이미드와의 접착 강도, 내산성, 에칭성을 모두 만족시킬 수 없으며, 이들 특성을 만족시키는 표면 처리 동박은 제공되고 있지 않았다.
본 발명은 폴리이미드와의 접착 강도, 내산성, 에칭성을 모두 만족시키는 표면 처리 동박, 이 표면 처리 동박의 처리 방법, 및 이 표면 처리 동박을 이용한 적층 회로 기판을 제공하는 것을 목적으로 한다.
본 발명의 표면 처리 동박은, 미처리 동박의 적어도 한 쪽면에 Ni-P-Zn 합금으로 이루어지는 표면 처리층이 형성되어 있는 표면 처리 동박이다.
본 발명의 동박의 표면 처리 방법은 미처리 동박의 적어도 한 쪽면에, Ni:0.1~200g/L, P:0.01~50g/L, Zn: 0.01~100g/L을 함유하는 전해욕으로, Ni-P-Zn합 금으로 이루어지는 표면 처리층을 형성하는 처리 방법이다.
본 발명의 적층 회로 기판은 미처리 동박의 적어도 한 쪽 면에 Ni-P-Zn합금으로 이루어지는 표면 처리층이 형성된 표면 처리 동박의 표면 처리층의 면을 수지 기판과 접착하여 이루어지는 적층 회로 기판이다.
본 발명의 표면 처리 동박에 따르면, 폴리이미드와의 접착 강도, 내산성, 에칭성을 만족시키는 표면 처리 동박을 제공할 수 있다.
또한, 본 발명의 동박의 표면 처리 방법에 따르면, 폴리이미드와의 접착 강도, 내산성, 에칭성을 만족시키는 동박의 표면 처리 방법을 제공할 수 있다.
또한 본 발명의 적층 회로 기판에 따르면, 수지 기판, 특히 폴리이미드와 동박과의 접착 강도가 강하고, 회로 형성에 있어서는 내산성을 가져 에칭성을 만족시키는 적층 회로 기판을 제공할 수 있다.
본 발명에 있어서 표면 처리를 실시하는 동박(미처리 동박)은 전해 동박, 압연 동박 어떤 것이라도 무방하다. 또한, 특히 이들을 구별할 필요가 없을 때에는 단순히 동박 또는 미처리 동박이라고 표현하는 경우가 있다. 미처리 동박의 두께는 5㎛~12㎛가 적합하다. 동박의 두께가 5㎛보다 얇으면 제조시에, 예를 들면 주름 등이 생겨, 얇은 동박의 제조에 비용이 많이 들어 현실적이지 않기 때문이다.
또한, 박두께가 12㎛보다 두꺼운 경우에는, 퍼스널 컴퓨터, 휴대 전화나 PDA의 표시부인 액정 디스플레이를 구동하는 IC 실장 기판 등 박형/소형화의 사양에서는 벗어나기 때문에 바람직하지 않지만, 이들 용도 이외에 요구가 있을 시에는 상기 두께에 관계없이 두꺼운 동박을 채용하는 것은 가능하다.
본 발명에서는, 동박의 표면에 니켈(Ni)-인(P)-아연(Zn)의 3원 합금층을 형성하는 표면 처리를 실시한다.
동박 표면에 설치하는 표면 처리층으로서, Ni를 함유시키는 것은 표면 처리층에 동박으로부터의 구리의 확산을 방지하기 위함으로, 그 함유량은 50wt%~90wt%, 바람직하게는 60wt%~75wt%이다. 함유향이 50wt% 이하에서는 내산성이 나쁘고, 90wt% 이상에서는 에칭성이 나빠지기 때문이다.
동박 표면에 형성하는 표면 처리층에 P를 함유시키는 것은 Ni-Zn 합금층의 균일화 및 Ni의 과잉 석출을 제어하기 위함이며 , 그 함유량이 0.1wt%~15wt%, 바람직하게는 1wt%~10wt%이다. P의 함유량이 0.1wt% 이하에서는 P를 첨가한 효과가 없고, 15wt% 이상에서는 필 강도가 저하하기 때문이다.
동박 표면에 형성하는 처리층에 Zn을 함유시키는 것은 수지 기판(특히 폴리이미드)과의 접착 강도를 향상시킴과 동시에, 접착시의 열에 의한 접착 강도의 열화를 방지하기 위함이며, 그 함유량은 5wt%~60wt%, 바람직하게는 10wt%~35wt%이다. 함유량이 5wt% 이하에서는 Zn을 넣은 효과가 없고, 60wt% 이상에서는 내산성이 나쁘기 때문이다. 도 2는 Ni-P-Zn 합금층에 있어서의 Zn의 함유량과 필 강도(kN/m)와의 관계를 나타낸 것으로, 도 2(가)는 폴리이미드에 표면 처리 동박을 부착한 직후 의 초기 필 강도와 Zn 함유량과의 관계, 도 2(나)는 폴리이미드에 표면 처리 동박을 부착한 후 열처리한 후의 필 강도와 Zn 함유량과의 관계, 도 2(다)는 폴리이미드에 표면 처리 동박을 부착한 후, 산처리 에칭에 의해 회로를 구성한 후의 필 강도와 Zn 함유량과의 관계를 측정한 결과이다. 동박과 폴리이미드의 적층판에 있어서의 초기 필 강도, 및 산처리 후의 필 강도는 0.6kN/m 이상이면 공업적으로 실용화할 수 있으며, 열처리 후의 필 강도는 열처리 전(초기)의 필 강도의 80% 이상, 최저 0.5kN/m 이상이면 공업적으로 실용화할 수 있기 때문에, 판단 기준을 0.6kN/m 이상 또는 초기의 필 강도의 80% 이상으로 하면, 초기 필 강도는 도 2(가)에서 Zn 함유량은 필 강도에 영향을 주지 않고, 열 처리 후의 필 강도는 도 2(나)에서 Zn 함유량이 적으면 필 강도가 떨어지지만, 5% 이상의 함유량이 있으면 실용성에는 영향이 없으며, 산 처리 후의 필 강도는 도 2(다)에서 Zn 함유량이 60%를 넘으면 필 강도는 극단적으로 저하하고 있다. 이 결과로부터 Zn의 함유량은 5wt%~60wt%가 바람직하다.
본 발명에 있어서, 표면 처리하는 측의 동박의 표면 거칠기는 JIS에서 규정하는 Rz로 0.2㎛~1.0㎛로 하는 것이 적합하다.
동박 표면으로의 Ni-P-Zn 합금층의 형성은 전해 처리에 의해 수행한다.
전해 처리욕으로서 Ni, P, Zn의 조성은 다음과 같다.
Ni성분: Ni금속으로서, 0.1g/L~200g/L, 바람직하게는 25g/L~55g/L 함유시킨다.
P성분: P금속으로서, 0.01g/L~50g/L, 바람직하게는 0.2g/L~1.0g/L 함유시킨 다.
Zn성분: Zn금속으로서, 0.01g/L~100g/L, 바람직하게는 0.5g/L~1.0g/L 함유시킨다.
전해욕의 온도는 30~70℃, 바람직하게는 40~60℃로 한다.
또한, 동박 표면으로의 Ni-P-Zn 합금층을 형성 후, 이 합금층 표면에 크로메이트 처리층, 커플링 처리층을 형성하는 것이 바람직하다.
본 발명을 실시예에 의해 더욱 구체적으로 설명한다.
(실시예 1, 2)
동박(미처리 동박): 후루카와 서킷포일(주)의 WZ 동박, Rz:1.0
NiSO4·6H2O를 Ni 금속 성분으로서 40g/L이 되도록 첨가
NaH2PO2·H2O를 P 금속 성분으로서 0.6g/L이 되도록 첨가
ZnSo4·7H2O를 Zn 금속 성분으로서 0.5g/L이 되도록 첨가
그 외의 성분으로서 H3BO3을 1.0g/L 첨가
욕 온도 : 45℃
pH : 3.5
전류 밀도 : 0.5A/dm2
처리 시간 : 10초
상기 미처리 동박에 상기 조성의 전해욕과 조건으로 표면 처리를 2회 실시하 였다. 1회째를 실시예 1, 2회째를 실시예 2로 하고, 표면 처리한 동박에 대하여 하기의 측정을 수행하여, 측정 결과를 실시예 1, 2로서 표 1에 나타낸다.
(1) 동박의 표면에 석출한 표면 처리층의 합금 조성: 형광 X선으로 분석하였다.
(2) 초기 필 강도: 실싱예 1, 2에서 표면 처리한 동박을 폴리이미드 수지(우베제 25VT)와 접착. 접착 조건은 도 1에 나타낸다. 접착 후 필 강도를 측정하였다. 초기 필 강도는 0.6kN/m 이상이 요구되므로, 0.6kN/m 이상을 합격으로 하는데, 그 판정 기준은 표 1에 나타낸다.
(3) 열처리 후의 필 강도: 폴리이미드와 접착 후, 150℃에서 168시간 가열 처리한 후의 필 강도를 측정하였다. 열처리 후의 필 강도의 판정 기준은 초기 필 강도의 80% 이상을 합격으로 하였다. 또한, 판정 기준(산출 방법)은 표 1에 나타낸다.
(4) 산처리 후의 필 강도: 표면 처리 동박을 폴리이미드와 접착 후, 희석 염산 용액에 상온에서 1시간 침적하고, 그 후의 필 강도를 측정하였다.
(5) 에칭성: 표면 처리 동박을 폴리이미드와 접착 후, 염화제2구리 용액에 의해 1㎜폭의 회로를 잘라, SEM으로 바닥폭과 탑(top)폭을 측정하여 그 차를 구하였다. 판정 기준은 표 1에 나타낸다.
(실시예 3, 4)
동박: 후루카와 서킷포일(주)의 WZ 동박, Rz:1.0
NiSO4·6H2O를 Ni 금속 성분으로서 40g/L이 되도록 첨가
NaH2PO2·H2O를 P 금속 성분으로서 0.6g/L이 되도록 첨가
ZnSo4·7H2O를 Zn 금속 성분으로서 1.0g/L이 되도록 첨가
그 외의 성분으로서 H3BO3을 1.0g/L 첨가
욕 온도 : 45℃
pH : 3.5
전류 밀도 : 0.5A/dm2
처리 시간 : 15초
상기 미처리 동박에 상기 조성의 전해욕과 조건으로 표면 처리를 2회 실시하였다. 표면 처리한 동박에 대하여 실시예 1과 같은 측정을 수행하여, 1회째를 실시예 3, 2회째를 실시예 4로 하고, 그 결과를 실시예 3, 4로서 표 1에 나타낸다.
(실시예 5, 6)
동박: 후루카와 서킷포일(주)의 WZ 동박, Rz:1.0
NiSO4·6H2O를 Ni 금속 성분으로서 40g/L이 되도록 첨가
NaH2PO2·H2O를 P 금속 성분으로서 0.6g/L이 되도록 첨가
ZnSo4·7H2O를 Zn 금속 성분으로서 0.1g/L이 되도록 첨가
그 외의 성분으로서 H3BO3을 1.0g/L 첨가
욕 온도 : 45℃
pH : 3.5
전류 밀도 : 0.5A/dm2
처리 시간 : 4초
상기 미처리 동박에 상기 조성의 전해욕과 조건으로 표면 처리를 2회 실시하였다. 표면 처리한 동박에 대하여 실시예 1과 같은 측정을 수행하여, 1회째를 실시예 5, 2회째를 실시예 6으로 하고, 그 결과를 실시예 5, 6로서 표 1에 나타낸다.
(실시예 7, 8)
동박: 후루카와 서킷포일(주)의 WZ 동박, Rz:1.0
NiSO4·6H2O를 Ni 금속 성분으로서 40g/L이 되도록 첨가
NaH2PO2·H2O를 P 금속 성분으로서 0.6g/L이 되도록 첨가
ZnSo4·7H2O를 Zn 금속 성분으로서 2.0g/L이 되도록 첨가
그 외의 성분으로서 H3BO3을 1.0g/L 첨가
욕 온도 : 45℃
pH : 3.5
전류 밀도 : 0.5A/dm2
처리 시간 : 20초
상기 미처리 동박에 상기 조성의 전해욕과 조건으로 표면 처리를 2회 실시하 였다. 표면 처리한 동박에 대하여 실시예 1과 같은 측정을 수행하여, 1회째를 실시예 7, 2회째를 실시예 8로 하고, 그 결과를 실시예 7, 8로서 표 1에 나타낸다.
(비교예 1, 2)
동박: 후루카와 서킷포일(주)의 WZ 동박, Rz:1.0
NiSO4·6H2O를 Ni 금속 성분으로서 40g/L이 되도록 첨가
NaH2PO2·H2O를 P 금속 성분으로서 0.6g/L이 되도록 첨가
ZnSo4·7H2O를 Zn 금속 성분으로서 5g/L이 되도록 첨가
그 외의 성분으로서 H3BO3을 1.0g/L 첨가
욕 온도 : 45℃
pH : 3.5
전류 밀도 : 0.5A/dm2
처리 시간 : 16초
상기 미처리 동박에 상기 조성의 전해욕과 조건으로 표면 처리를 2회 실시하였다. 1회째를 비교예 1, 2회째를 비교예 2로 하고, 표면 처리한 동박에 대하여 실시예 1과 같은 측정을 수행하여, 그 결과를 비교예 1, 2로서 표 1에 병기하여 나타낸다.
(비교예 3, 4)
동박: 후루카와 서킷포일(주)의 WZ 동박, Rz:1.0
NiSO4·6H2O를 Ni 금속 성분으로서 40g/L이 되도록 첨가
NaH2PO2·H2O를 P 금속 성분으로서 0.6g/L이 되도록 첨가
ZnSo4·7H2O를 Zn 금속 성분으로서 10g/L이 되도록 첨가
그 외의 성분으로서 H3BO3을 1.0g/L 첨가
욕 온도 : 45℃
pH : 3.5
전류 밀도 : 0.5A/dm2
처리 시간 : 15초
상기 미처리 동박에 상기 조성의 전해욕과 조건으로 표면 처리를 2회 실시하였다. 1회째를 비교예 3, 2회째를 비교예 4로 하고, 표면 처리한 동박에 대하여 실시예 1과 같은 측정을 수행하여, 그 결과를 비교예 3, 4로서 표 1에 병기하여 나타낸다.
(비교예 5, 6)
동박: 후루카와 서킷포일(주)의 WZ 동박, Rz:1.0
NiSO4·6H2O를 Ni 금속 성분으로서 40g/L이 되도록 첨가
NaH2PO2·H2O를 P 금속 성분으로서 0.6g/L이 되도록 첨가
그 외의 성분으로서 H3BO3을 1.0g/L 첨가
욕 온도 : 45℃
pH : 3.5
전류 밀도 : 0.5A/dm2
처리 시간 : 3.5초
상기 미처리 동박에 상기 조성의 전해욕과 조건으로 표면 처리를 2회 실시하였다. 1회째를 비교예 5, 2회째를 비교예 6으로 하고, 표면 처리한 동박에 대하여 실시예 1과 같은 측정을 수행하여, 그 결과를 비교예 5, 6으로서 표 1에 병기하여 나타낸다.
(비교예 7, 8)
동박: 후루카와 서킷포일(주)의 WZ 동박, Rz:1.0
ZnSo4·7H2O를 Zn 금속 성분으로서 1.5g/L이 되도록 첨가
그 외의 성분으로서 H3BO3을 1.0g/L 첨가
욕 온도 : 45℃
pH : 3.5
전류 밀도 : 1.0A/dm2
처리 시간 : 1.5초
상기 미처리 동박에 상기 조성의 전해욕과 조건으로 표면 처리를 2회 실시하였다. 1회째를 비교예 7, 2회째를 비교예 8로 하고, 표면 처리한 동박에 대하여 실 시예 1과 같은 측정을 수행하여, 그 결과를 비교예 7, 8로서 표 1에 병기하여 나타낸다.
샘플 No. 전해욕 중의 Zn량 동박 표면의 합금 조성 필강도 종합 판정
상단(mg/dm2)
(g/L) 하단(wt%) 초기 열처리후 산처리 후 에칭성
Ni P Zn
실시예1 0.5 0.35 0.03 0.11
71.7 6.6 21.8
실시예2 0.5 0.35 0.03 0.10
72.6 6.6 20.7
실시예3 1 0.36 0.03 0.19
61.9 5.5 32.6
실시예4 1 0.35 0.03 0.19
61.1 5.2 33.7
실시예5 0.1 0.34 0.03 0.03
84.0 7.9 8.1
실시예6 0.1 0.33 0.03 0.03
84.2 8.2 7.7
실시예7 2 0.38 0.03 0.30
53.8 4.2 42.0
실시예8 2 0.35 0.03 0.29
52.0 4.4 43.6
비교예1 5 0.35 0.01 0.95 × × ×
26.6 0.5 73.0
비교예2 5 0.33 0.01 0.90 × × ×
26.8 0.5 72.7
비교예3 10 0.31 0.01 1.07 × × ×
22.0 0.7 77.3
비교예4 10 0.31 0.01 1.10 × × ×
22.0 0.7 77.3
비교예5 0 0.32 0.02 0.00 × ×
95.0 5.0 0.0
비교예6 0 0.32 0.02 0.00 × ×
95.5 4.5 0.0
비교예7 Zn만 0.00 0.00 0.31 × × ×
0.0 0.0 100.0
비교예8 Zn만 0.00 0.00 0.31 × × ×
0.0 0.0 100.0
판정 기준
초기 필 강도(단위 kN/m) ~0.6 × 0.6~0.8 ○ 0.8~ ◎
내열성 시험 후 필 강도(단위 kN/m)* ~0.48 × 0.48~0.64 ○ 0.64~ ◎
내산성 시험 후 필 강도(단위 kN/m) ~0.6 × 0.6~0.8 ○ 0.8~ ◎
에칭성(폭 1㎜로부터의 감소폭, 단위 ㎛) ~4.0 ◎ 4.0~6.0 ○ 6.0~ ×
* 내열 필 강도(%)=[1-(초기 필 강도-열처리 후의 필 강도)/초기 필 강도]×100
표 1에 나타내는 바와 같이, 실시예 1~4는 Ni가 60wt%~75wt%, P가 5wt%~7wt%, Zn이 20wt%~35wt%로서, 각 측정의 만족치를 클리어하고 있다(종합 평가◎).
실시예 5~6은 Ni가 80wt% 이상, Zn이 10wt% 이하로서, Zn의 함유량이 적기 때문에 초기 및 열처리 후의 필 강도가 약간 만족치를 밑돈다. 에칭성에 대해서는 Ni의 함유량이 많기 때문에 약간 떨어지지만, 전체적으로는 만족할 만한 것이다(종합 평가 ○).
실시예 7~8은 Ni가 50wt%, Zn이 45wt%로서, Zn의 함유량이 많기 때문에 초기 및 열처리 후의 필 강도는 만족치를 클리어하고 있지만, 산 처리 후의 필 강도는 약간 만족치를 밑돌고 있다. 또한 에칭성에 대해서도 Zn의 함유량이 많기 때문에 약간 떨어지지만, 전체적으로는 만족할 만한 것이다(종합 평가 ○).
비교예 1~4은 Ni가 30wt% 이하, Zn이 70wt% 이상으로서, Zn의 함유량이 많기 때문에 초기 및 열처리 후의 필 강도는 만족스럽지만, 산 처리 후의 필 강도, 에칭성에 대해서는 만족치를 클리어하지 못한다.
비교예 5, 6은 Zn을 함유하지 않기 때문에 필 강도가 나쁘고, 비교예 7, 8은 Zn만으로 표면 처리하고 있기 때문에 산 처리성, 에칭성이 떨어져, 회로 기판으로서 적절하지 못하다.
상술한 바와 같이, 본 발명의 표면 처리 동박은 폴리이미드와의 접착 강도, 내산성, 에칭성을 만족시켜, 공업적으로 우수한 표면 처리 동박이다.
또한, 본 발명의 동박의 표면 처리 방법에 따르면, 폴리이미드와의 접착 강도, 내산성, 에칭성을 공업적으로 만족시키는 동박의 표면 처리 방법을 제공할 수 있다.
또한, 본 발명의 적층 회로 기판에 따르면, 수지 기판, 특히 폴리이미드와 동박과의 접착 강도가 강하고, 회로 형성에 있어서는 내산성을 가지므로 에칭성을 만족시키는 적층 회로 기판을 제공할 수 있다는 우수한 효과를 갖는 것이다.
도 1은 필 강도 측정시의 프레스 조건을 나타내는 설명도.
도 2는 동박 표면 처리에서의 Ni-P-Zn 합금층 중의 Zn 함유량과 필 강도와의 관계를 나타내는 그래프.

Claims (4)

  1. 미처리 동박의 적어도 한 쪽면에 Ni-P-Zn 합금으로 이루어지는 표면 처리층이 형성되어 있는 표면 처리 동박.
  2. 미처리 동박의 적어도 한 쪽면에, Ni:0.1~200g/L, P:0.01~50g/L, Zn: 0.01~100g/L을 함유하는 전해욕으로, Ni-P-Zn합금으로 이루어지는 표면 처리층을 형성하는 동박의 표면 처리 방법.
  3. 미처리 동박의 적어도 한 쪽 면에 Ni-P-Zn합금으로 이루어지는 표면 처리층이 형성된 표면 처리 동박의 표면 처리층의 면을 수지 기판과 접착하여 이루어지는 적층 회로 기판.
  4. 제 3항에 있어서,
    상기 표면 처리 동박과 상기 수지 기판과의 접착면의 초기의 필 강도가 0.6kN/m 이상이고, 대기 가열 시험을 수행한 후의 필 강도가 초기의 필 강도의 80% 이상의 강도를 유지하는 것을 특징으로 하는 적층 회로 기판.
KR1020080095888A 2007-11-26 2008-09-30 표면 처리 동박과 그 표면 처리 방법, 및 적층 회로 기판 KR101112979B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2007-00304396 2007-11-26
JP2007304396 2007-11-26

Publications (2)

Publication Number Publication Date
KR20090054368A true KR20090054368A (ko) 2009-05-29
KR101112979B1 KR101112979B1 (ko) 2012-04-18

Family

ID=40741818

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080095888A KR101112979B1 (ko) 2007-11-26 2008-09-30 표면 처리 동박과 그 표면 처리 방법, 및 적층 회로 기판

Country Status (4)

Country Link
JP (1) JP5075099B2 (ko)
KR (1) KR101112979B1 (ko)
CN (1) CN101445947B (ko)
TW (1) TW200934330A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101315364B1 (ko) * 2011-03-11 2013-10-07 엘에스엠트론 주식회사 내열성이 개선된 표면 처리 동박 및 그 제조방법

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5650023B2 (ja) * 2011-03-03 2015-01-07 Jx日鉱日石金属株式会社 プリント配線板用銅箔及びそれを用いた積層板
JP6487704B2 (ja) * 2015-02-12 2019-03-20 福田金属箔粉工業株式会社 処理銅箔及び該処理銅箔を用いた銅張積層板並びにプリント配線板
JP6023367B1 (ja) * 2015-06-17 2016-11-09 Jx金属株式会社 キャリア付銅箔、積層体、プリント配線板の製造方法及び電子機器の製造方法
JP7085394B2 (ja) * 2018-04-13 2022-06-16 東洋鋼鈑株式会社 積層電解箔
JP7014884B1 (ja) * 2020-12-23 2022-02-01 Jx金属株式会社 表面処理銅箔、銅張積層板及びプリント配線板

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4758479A (en) * 1987-03-30 1988-07-19 General Motors Corporation Corrosion resistant nickel-zinc-phosphorus coating and method of electroplating said coating
JP3032514B1 (ja) 1998-12-14 2000-04-17 株式会社日鉱マテリアルズ 光沢面の耐酸化性に優れた銅箔及びその製造方法
JP2000269637A (ja) * 1999-03-18 2000-09-29 Furukawa Circuit Foil Kk 高密度超微細配線板用銅箔
JP4202840B2 (ja) * 2003-06-26 2008-12-24 日鉱金属株式会社 銅箔及びその製造方法
JP2005064110A (ja) * 2003-08-08 2005-03-10 Tdk Corp 電子部品用部材並びにこれを用いた電子部品
KR100852863B1 (ko) * 2004-02-17 2008-08-18 닛코킨조쿠 가부시키가이샤 흑화 처리 면 또는 층을 가지는 동박
JP2005344174A (ja) * 2004-06-03 2005-12-15 Mitsui Mining & Smelting Co Ltd 表面処理銅箔及びその表面処理銅箔を用いて製造したフレキシブル銅張積層板並びにフィルムキャリアテープ
JP4652020B2 (ja) * 2004-11-16 2011-03-16 新日鐵化学株式会社 銅張り積層板

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101315364B1 (ko) * 2011-03-11 2013-10-07 엘에스엠트론 주식회사 내열성이 개선된 표면 처리 동박 및 그 제조방법

Also Published As

Publication number Publication date
TWI376174B (ko) 2012-11-01
CN101445947A (zh) 2009-06-03
JP5075099B2 (ja) 2012-11-14
KR101112979B1 (ko) 2012-04-18
CN101445947B (zh) 2011-04-27
TW200934330A (en) 2009-08-01
JP2009149977A (ja) 2009-07-09

Similar Documents

Publication Publication Date Title
JP5373995B2 (ja) キャリア付銅箔
JP4927503B2 (ja) キャリア付き極薄銅箔及びプリント配線基板
KR101318871B1 (ko) 표면 처리 동박 및 동장 적층판
KR101208310B1 (ko) 폴리이미드계 플렉시블 동장 적층판용 동박, 폴리이미드계플렉시블 동장 적층판 및 폴리이미드계 플렉시블 프린트배선판
US7892655B2 (en) Ultrathin copper foil with carrier and printed circuit board using same
JP2012102407A (ja) キャリア付き極薄銅箔及びプリント配線板
KR101112979B1 (ko) 표면 처리 동박과 그 표면 처리 방법, 및 적층 회로 기판
TWI386141B (zh) Laminated circuit board
JPH07120564B2 (ja) 抵抗層付導電材料及び抵抗層付プリント回路基板
JP2007314855A (ja) キャリア付き極薄銅箔、銅張積層板及びプリント配線基板
JP4824828B1 (ja) 複合金属箔及びその製造方法並びにプリント配線板
JPH08222857A (ja) 銅箔および該銅箔を内層回路用に用いた高密度多層プリント回路基板
JP4391437B2 (ja) 積層回路基板、積層回路基板用表面処理銅箔及び表面処理銅箔
JP2631061B2 (ja) プリント回路用銅箔及びその製造方法
JP4257632B2 (ja) 抵抗層付き銅箔とその製造方法
JP2003200523A (ja) 抵抗層内蔵型銅張り積層板、それを用いたプリント回路基板
JP4304324B2 (ja) 抵抗層付き銅箔とその製造方法
US20140308538A1 (en) Surface treated aluminum foil for electronic circuits
JP2003200524A (ja) 抵抗層内蔵型銅張り積層板、それを用いたプリント回路基板
JP2927968B2 (ja) 高密度多層プリント回路内層用銅箔および該銅箔を内層回路用に用いた高密度多層プリント回路基板
JP4609849B2 (ja) 積層回路基板
CN116669948A (zh) 表面处理铜箔、覆铜积层板及印刷配线板
JP4776218B2 (ja) 銅メタライズド樹脂及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150119

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160105

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170103

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180119

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190117

Year of fee payment: 8