KR20090049375A - 반도체 소자의 제조 방법 - Google Patents

반도체 소자의 제조 방법 Download PDF

Info

Publication number
KR20090049375A
KR20090049375A KR1020070115604A KR20070115604A KR20090049375A KR 20090049375 A KR20090049375 A KR 20090049375A KR 1020070115604 A KR1020070115604 A KR 1020070115604A KR 20070115604 A KR20070115604 A KR 20070115604A KR 20090049375 A KR20090049375 A KR 20090049375A
Authority
KR
South Korea
Prior art keywords
exposure
pattern
semiconductor substrate
portions
photoresist
Prior art date
Application number
KR1020070115604A
Other languages
English (en)
Inventor
전우진
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070115604A priority Critical patent/KR20090049375A/ko
Publication of KR20090049375A publication Critical patent/KR20090049375A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G03F7/2002—Exposure; Apparatus therefor with visible light or UV light, through an original having an opaque pattern on a transparent support, e.g. film printing, projection printing; by reflection of visible or UV light from an original such as a printed image
    • G03F7/201—Exposure; Apparatus therefor with visible light or UV light, through an original having an opaque pattern on a transparent support, e.g. film printing, projection printing; by reflection of visible or UV light from an original such as a printed image characterised by an oblique exposure; characterised by the use of plural sources; characterised by the rotation of the optical device; characterised by a relative movement of the optical device, the light source, the sensitive system or the mask
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

본 발명은, 하부막을 포함하는 반도체 기판상에 포토레지스트막을 형성하는 단계; 상기 포토레지스트막에 제1 노광부들을 형성하기 위하여 제1 노광 공정을 실시하는 단계; 상기 제1 노광부들의 양측에 제2 및 제3 노광부를 각각 형성하기 위하여 제2 노광 공정을 실시하는 단계; 상기 제1 내지 제3 노광부를 제거하여 포토레지스트 패턴을 형성하는 단계; 및 상기 포토레지스트 패턴을 이용한 식각 공정으로 상기 하부막을 패터닝하는 단계로 이루어진다.
플래시 메모리, 노광(lighography), 틸트(tilt)

Description

반도체 소자의 제조 방법{Method for manufacturing semiconductor device}
본 발명은 반도체 소자의 제조 방법에 관한 것으로서, 특히 생산 비용을 줄이면서 미세 선폭의 패턴을 가지는 플래시 메모리 반도체 소자의 제조 방법에 관한 것이다.
플래시 메모리는 기억 정보가 전원이 꺼지더라도 없어지지 않으므로 비휘발성 메모리라 불리며, 이 점에서 DRAM(Dynamic RAM)이나 SRAM(Static RAM) 등과 차이가 있다.
플래시 메모리는 셀 어레이 체계에 따라, 비트 라인과 접지 사이에 셀이 병렬로 배치된 NOR형 구조와, 직렬로 배치된 NAND형 구조로 나눌 수 있다. 병렬 구조인 NOR형 플래시 메모리는 읽기 동작을 수행할 때 고속 랜덤 액세스가 가능하므로 보통 휴대폰 부팅용으로 널리 사용되고 있으며, 직렬 구조인 NAND형 플래시 메모리는 읽기 속도는 느리지만 쓰기 속도가 빨라 보통 데이터 저장용에 적합하고 또한 소형화에 유리하다는 장점이 있다.
또한, 플래시 메모리는 단위 셀의 구조에 따라, 스택 게이트형과 스플릿 게이트형으로 나눌 수 있으며, 전하 저장층의 형태에 따라 플로팅 게이트 소자 및 SONOS(Silicon-Oxide-Nitride-Oxide-Silicon) 소자로 구분할 수도 있다. 이 중에서 플로팅 게이트 소자는 통상 그 주위가 절연체로 둘러싸인 다결정 실리콘으로 형성된 플로팅 게이트를 포함하고, 이 플로팅 게이트에 채널 핫 캐리어 주입(Channel Hot Carrier Injection) 또는 F-N 터널링(Fowler-Nordheim Tunneling)에 의해 전하가 주입 또는 방출됨으로써 데이터의 저장 및 소거가 이루어진다.
한편, 현재 이러한 플래시 메모리 소자를 제조함에 있어서 소자의 패턴을 형성하기 위해 통상 포토리소그래피(photolithography) 방법이 사용되고 있다. 포토리소그래피 공정이란 원하는 패턴을 가진 포토마스크(photomask)에 특정 파장의 빛을 투과하여 웨이퍼 위에 도포된 감광액(photoresist)을 선택적으로 반응시킨 후 현상(develop)하여 패턴을 형성하는 방법이다. 이때, 패턴을 담고 있는 포토마스크는 통상 이빔 리소그래피(E-beam lithography)로 제작하는데, 그 제작 공정상의 어려움으로 인하여 원하는 패턴 크기의 4배 내지 5배 정도로 제작하고 있으며 그 제작단가 또한 매우 고가이다.
최근, 반도체 소자의 집적도가 급격하게 향상됨에 따라 소자의 패턴이 더욱 미세화되고 있다. 따라서, 이러한 패턴을 담고 있는 포토마스크의 선폭 역시 점차 미세화되어가고 있는데, 이로 인해 포토마스크 제작에 있어 소요되는 시간 및 비용이 증가하여 생산성이 저하되는 문제가 있었다.
전술한 문제를 해결하기 위해 본 발명은, 생산 비용을 줄이면서 미세 선폭의 패턴을 가지는 플래시 메모리 반도체 소자의 제조 방법을 제공하는 데 목적이 있다.
전술한 목적을 달성하기 위해 본 발명은, 하부막을 포함하는 반도체 기판상에 포토레지스트막을 형성하는 단계; 상기 포토레지스트막에 제1 노광부들을 형성하기 위하여 제1 노광 공정을 실시하는 단계; 상기 제1 노광부들의 양측에 제2 및 제3 노광부를 각각 형성하기 위하여 제2 노광 공정을 실시하는 단계; 상기 제1 내지 제3 노광부를 제거하여 포토레지스트 패턴을 형성하는 단계; 및 상기 포토레지스트 패턴을 이용한 식각 공정으로 상기 하부막을 패터닝하는 단계로 이루어진다.
또한, 본 발명은, 하부막을 포함하는 반도체 기판상에 포토레지스트막을 형성하는 단계; 상기 포토레지스트막에 제1 노광부들을 형성하기 위하여 제1 노광 공정을 실시하는 단계; 상기 제1 노광부들의 양측에 제2 및 제3 노광부를 각각 형성하기 위하여 제2 노광 공정을 실시하는 단계; 상기 제2 내지 제3 노광부 사이의 비노광부를 제거하여 포토레지스트 패턴을 형성하는 단계; 및 상기 하부막 패턴의 사이를 상부막으로 채워 상부막 패턴을 형성하는 단계로 이루어진다.
본 발명에서, 상기 포토레지스트막이 네거티브 타입의 포토레지스트로 형성된다.
본 발명에서, 상기 하부막 패턴을 형성한 후 상기 포토레지스트 패턴을 제거하는 단계를 더 포함한다.
본 발명에서, 상기 제2 노광 공정은 상기 반도체 기판을 기울인 상태에서 실시한다.
본 발명에서, 상기 제1 노광부의 일측 및 타측에 제2 노광부 및 제3 노광부가 맞닿는다.
본 발명에서, 상기 제2 노광 공정을 실시하는 단계는, 상기 반도체 기판을 일측으로 기울인 상태에서 노광 공정을 실시하여 상기 제1 노광부의 일측에 제2 노광부를 형성하는 단계; 및 상기 반도체 기판을 타측으로 기울인 상태에서 노광 공정을 실시하여 상기 제1 노광부의 타측에 제3 노광부를 형성하는 단계를 포함한다.
본 발명에서, 상기 제1 노광 공정 및 상기 제2 노광 공정 시 동일한 포토 마스크를 사용한다.
본 발명에서, 상기 제2 및 제3 노광부의 폭은 상기 반도체 기판의 기울기에 비례한다.
또한, 본 발명은, 하부막을 포함하는 반도체 기판상에 포토레지스트막을 형성하는 단계; 상기 포토레지스트막에 제1 노광부들을 형성하기 위하여 제1 노광 공정을 실시하는 단계; 상기 제1 노광부들의 네측에 제2 내지 제5 노광부를 각각 형성하기 위하여 제2 노광 공정을 실시하는 단계; 상기 제1 내지 제5 노광부를 제거하여 포토레지스트 패턴을 형성하는 단계; 및 상기 포토레지스트 패턴을 이용한 식각 공정으로 상기 하부막을 패터닝하는 단계로 이루어진다.
본 발명에서, 상기 제2 노광 공정은 상기 반도체 기판을 사방향으로 기울이면서 각각의 노광 공정을 실시하여 상기 제2 내지 제5 노광부를 각각 형성한다.
본 발명에 따르면, 플래시 메모리 반도체 소자의 미세 선폭을 가지는 패턴을 형성하기 위하여 반도체 기판을 틸트하여 노광공정을 수행함으로써 포토마스크의 재제작없이 반도체 기판 위에 형성하고자 하는 패턴의 폭을 조절할 수 있으므로 포토마스크의 제작 시간 및 생산 비용을 절감할 수 있다. 또한, 노광 장비의 해상도 이하의 패턴을 형성하므로 신규 노광 장비에 대한 투자비용을 절감할 수 있어 생산성을 크게 향상시킬 수 있다.
이하에서는 첨부한 도면을 참조하여 본 발명의 실시예에 따른 반도체 소자의 제조 방법을 자세히 설명한다.
도 1a 내지 도 1g는 본 발명의 제1 실시예에 따른 반도체 소자의 제조 방법을 설명하기 위한 순차적인 공정 단면도들이다.
도 1a를 참조하면, 포토마스크(106)를 이용하여 반도체 기판(100) 위에 형성된 포토레지스트막(104)의 제1 노광 공정을 실시한다. 구체적으로, 하부막(102) 예컨대, 식각하고자 하는 막이 형성된 반도체 기판(100) 위에 포토레지스트막(104)을 도포한다. 그 후, 포토마스크(106)와 반도체 기판(100)이 평행한 상태에서 차광막 패턴(106b) 및 투광막 패턴(106a)이 형성된 포토마스크(106)를 이용하여 제1 노광 공정을 실시하면 포토마스크(106)의 투광막 패턴(106a)에 대응하는 영역의 포 토레지스트막(104)에 빛이 조사되어 소정의 간격(W1)으로 이격된 제1 노광부(104a)가 형성된다. 빛이 조사되지 않은 부분의 포토레지스트막(104)은 비노광부(104d)가 된다.
다음으로, 도 1b를 참조하면, 제2 노광 공정을 실시하여 제1 노광부(104a)의 일측과 맞닿은 비노광부(104d)의 한쪽 가장자리 영역을 제2 노광부(104b)로 형성한다. 제2 노광부(104b)는 비노광부(104d)의 가장자리 영역에 빛을 조사하여 형성할 수 있다. 예를 들면, 제2 노광부(104b)를 형성하기 위한 제2 노광 공정은 반도체 기판(100)을 소정의 각도로 기울인 상태에서 제1 노광 공정 시 사용한 포토마스크(106)를 사용하여 실시한다.
제2 노광부(104b)의 폭이나 두께는 반도체 기판(100)의 기울기에 비례하여 달라진다. 즉, 반도체 기판(100)을 많이 기울일수록 제2 노광부(104b)의 폭은 넓어진다. 제2 노광부(104b)가 형성됨에 따라 비노광부(104d)의 폭은 보다 더 좁아진다. 따라서, 비노광부(104d)의 폭을 줄이고자 하는 만큼 반도체 기판(100)을 계산된 각도만큼 기울인 상태에서 제2 노광 공정을 실시한다. 제2 노광 공정의 특성상 제2 노광부(104b)는 상부보다 하부가 더 두껍게 형성될 수 있다.
다음으로, 도 1c를 참조하면, 제3 노광 공정을 실시하여 제1 노광부(104a)의 타측과 맞닿은 비노광부(104d)의 한쪽 가장자리 영역을 제3 노광부(104c)로 형성한다. 제3 노광부(104c)도 제2 노광부(104b)를 형성할 때와 동일하게 비노광부(104d)의 가장자리 영역에 빛을 조사하여 형성할 수 있다. 이때, 제3 노광부(104c)를 형성하기 위한 제3 노광 공정은 반도체 기판(100)을 제2 노광 공정을 실시할 때와는 반대 방향으로 기울인 상태에서 제1 및 제2 노광 공정 시 사용한 포토마스크(106)를 사용하여 실시한다. 따라서, 포토레지스트막(104)의 제1 노광부(104a) 및 제2 노광부(104b)에 추가적으로 제3 노광부(104c)가 형성됨에 따라 비노광부(104d)의 하단 폭은 제2 노광부(104b)가 형성되었을때 보다 더욱 좁아질 수 있다.
다음으로, 도 1d를 참조하면, 앞서 설명한 제1 내지 제3 노광 공정에 의해 포토레지스트막(104)은 제1 노광부(104a), 제2 노광부(104b) 및 제3 노광부(104c)와 비노광부(104d)가 형성된다. 이때, 노광부의 경우 사다리꼴의 형태를 하고 있어 포토마스크(106)에 형성된 패턴의 폭(M1)에 비해 포토레지스트막(104)에 형성된 패턴의 폭(W3)이 더 좁게 형성될 수 있다.
다음으로, 도 1e를 참조하면, 노광 공정이 완료된 포토레지스트막(104)을 현상액(developer)를 이용하여 현상하여 하부막(102)을 포함하는 반도체 기판(100) 상에 다수의 포토레지스트 패턴(104e)을 형성한다. 이러한 포토레지스트 패턴(104e)은 현상 공정 후 남은 비노광부(104d) 영역들이다. 한편, 도 1e에서 보듯이 포토레지스트막(104)이 포지티브(positive) 타입일 경우, 제1 노광부(104a), 제2 노광부(104b) 및 제3 노광부(104c)가 현상액에 의해 제거되어 개구부가 형성된다. 이때, 남아있는 역 사다리꼴 형태의 포토레지스트 패턴(104e)의 하단부가 너무 좁아져서 발생할 수 있는 패턴의 쓰러짐 여부를 고려하여 노광의 횟수 및 노광 공정 시 반도체 기판의 기울임 각도를 적절하게 조절한다.
다음으로, 도 1f를 참조하면, 포토레지스트 패턴(104e)을 이용하여 하부 막(102)을 식각한다. 즉, 노광부를 현상한 후 형성된 포토레지스트 패턴(104e)을 식각 방지막으로 사용하여 적합한 식각 방식으로 하부막(102)을 식각하여 반도체 기판(100) 상에 하부막 패턴(102a)을 형성한다.
다음으로, 도 1g에 도시된 바와 같이, 제 1 포토레지스트 패턴(104e)을 제거하면 최종적으로 원하는 선폭(W3)을 가지는 패턴을 형성할 수 있다. 따라서, 이러한 반도체 소자의 미세 패턴 형성시 반도체 기판을 기울여 노광 공정을 수행함으로써 포토마스크의 재제작 없이 반도체 기판 위에 형성하고자 하는 패턴의 폭을 포토마스크에 구현되어 있는 패턴의 폭보다 더 좁게 형성할 수 있다.
상기에서는 반도체 기판을 양측으로 기울여 제1 노광부의 양측에만 제2 및 제3 노광부를 형성하는 것으로 기재되었으나, 반도체 기판을 사방향으로 기울이면서 노광 공정을 각각 실시함으로써 제1 노광부의 네측부에 제2 내지 제5 노광부를 각각 형성할 수도 있다.
다음으로, 도 2a 내지 도 2e는 본 발명의 제2 실시예에 따른 반도체 소자의 제조 방법을 설명하기 위한 순차적인 공정 단면도들이다.
본 발명의 제 2 실시예는, 본 발명의 제1 실시예의 도 1a 내지 도 1c의 과정과 동일한 방법으로 수행하되, 포토레지스트막을 포지티브 타입이 아닌 네거티브(negative) 타입으로 사용하여 다마신 공정(damascene process)을 수행함으로써 본 발명의 제 1 실시예에서와 마찬가지로 포토마스크에 형성된 패턴보다 작은 선폭의 미세 패턴을 구현할 수 있다.
도 2a를 참조하면, 포토마스크(206)를 사용하여 도 1a 내지 도 1c에서 설명 한 방법으로 네거티브 타입 포토레지스트막의 노광 공정을 실시한 후 현상 공정을 실시한다. 포토레지스트막을 네거티브 타입으로 사용할 경우, 도 2a에서 보듯이, 현상 후 노광된 부분 즉, 사다리꼴 형태의 포토레지스트 패턴(204)만 남고 비노광부는 현상액에 녹아 제거된다.
도 2b를 참조하면, 남아있는 포토레지스트 패턴(204)을 식각방지막으로 사용하여 반도체 기판(200) 위에 형성된 하부막(202)을 패터닝한다.
도 2c를 참조하면, 하부막(202)을 패터닝한 후, 통상의 애싱 공정으로 식각방지막으로 사용했던 포토레지스트 패턴(204)을 제거한다. 이렇게하여 하부막(202)에 W3의 폭을 가지는 다수의 트렌치(trench)(208)를 형성할 수 있다.
도 2d를 참조하면, 다수의 트렌치(208)를 포함하는 하부막(202) 위에 트렌치(208)를 충분히 채우도록 상부막(210)을 증착한다.
도 2e를 참조하면, 상부막(210)에 대해 트렌치(208)의 상부가 노출되도록 연마한다. 즉, 하부막(202)을 식각 정지막으로 사용하여 화학적기계적연마(Chemical Mechanical Polishing, CMP)를 수행하여 하부막(202) 위에 증착된 상부막(210)을 식각한다. 그리하여, 하부막(202)의 트렌치(208)에도 도 2d에서 증착한 상부막(210)이 W3의 선폭으로 매립되어 상부막 패턴(210a)을 형성하며, 하부막 패턴(202a)은 막이 매립된 각각의 상부막 패턴(210a)을 고립(isolation)시킨다. 따라서, 본 발명의 제 2 실시예에서도 포토마스크의 재제작 없이 각각의 공정마다 동일한 포토마스크를 사용함으로써 반도체 기판에 형성되는 패턴의 폭을 조절할 수 있으므로 포토마스크의 제작 시간 및 생산 비용을 절감할 수 있다.
지금까지 본 발명의 구체적인 구현예를 도면을 참조로 설명하였지만 이것은 본 발명이 속하는 기술분야에서 평균적 지식을 가진 자가 쉽게 이해할 수 있도록 하기 위한 것이고 발명의 기술적 범위를 제한하기 위한 것이 아니다. 따라서 본 발명의 기술적 범위는 특허청구범위에 기재된 사항에 의하여 정하여지며, 도면을 참조로 설명한 구현예는 본 발명의 기술적 사상과 범위 내에서 얼마든지 변형하거나 수정할 수 있다.
도 1a 내지 도 1g는 본 발명의 1 실시예에 따른 반도체 소자의 제조 방법을 설명하기 위한 공정 단면도.
도 2a 내지 도 2e는 본 발명의 제 2 실시예에 따른 반도체 소자의 제조 방법을 설명하기 위한 공정 단면도.
100 : 반도체 기판 102 : 하부막
102a : 하부막 패턴 104 : 포토레지스트막
104a : 제1 노광부 104b : 제2 노광부
104c : 제3 노광부 104d : 비노광부
104e : 포토레지스트 패턴 106 : 포토마스크
106a : 투광막 패턴 106b : 차단막 패턴
108, 108a : 반도체 기판을 기울이는 각도
200 : 반도체 기판 202 : 하부막
202a : 하부막 패턴 204 : 포토레지스트 패턴
206 : 포토마스크 208 : 트렌치
210 : 상부막 210a : 상부막 패턴

Claims (11)

  1. 하부막을 포함하는 반도체 기판상에 포토레지스트막을 형성하는 단계;
    상기 포토레지스트막에 제1 노광부들을 형성하기 위하여 제1 노광 공정을 실시하는 단계;
    상기 제1 노광부들의 양측에 제2 및 제3 노광부를 각각 형성하기 위하여 제2 노광 공정을 실시하는 단계;
    상기 제1 내지 제3 노광부를 제거하여 포토레지스트 패턴을 형성하는 단계; 및 상기 포토레지스트 패턴을 이용한 식각 공정으로 상기 하부막을 패터닝하는 단계를 포함하는 반도체 소자의 제조 방법.
  2. 하부막을 포함하는 반도체 기판상에 포토레지스트막을 형성하는 단계;
    상기 포토레지스트막에 제1 노광부들을 형성하기 위하여 제1 노광 공정을 실시하는 단계;
    상기 제1 노광부들의 양측에 제2 및 제3 노광부를 각각 형성하기 위하여 제2 노광 공정을 실시하는 단계;
    상기 제2 및 제3 노광부 사이의 비노광부를 제거하여 포토레지스트 패턴을 형성하는 단계; 및
    상기 하부막 패턴의 사이를 상부막으로 채워 상부막 패턴을 형성하는 단계를 포함하는 반도체 소자의 제조 방법.
  3. 제 2 항에 있어서,
    상기 포토레지스트막이 네거티브 타입의 포토레지스트로 형성되는 반도체 소자의 제조 방법.
  4. 제 2 항에 있어서,
    상기 하부막 패턴을 형성한 후 상기 포토레지스트 패턴을 제거하는 단계를 더 포함하는 반도체 소자의 제조 방법.
  5. 제 1 항 또는 제 2 항에 있어서,
    상기 제2 노광 공정은 상기 반도체 기판을 기울인 상태에서 실시하는 반도체 소자의 제조 방법.
  6. 제 1 항 또는 제 2 항에 있어서,
    상기 제1 노광부의 일측 및 타측에 제2 노광부 및 제3 노광부가 맞닿는 반도 체 소자의 제조 방법.
  7. 제 1 항 또는 제 2 항에 있어서,
    상기 제2 노광 공정을 실시하는 단계는,
    상기 반도체 기판을 일측으로 기울인 상태에서 노광 공정을 실시하여 상기 제1 노광부의 일측에 제2 노광부를 형성하는 단계; 및
    상기 반도체 기판을 타측으로 기울인 상태에서 노광 공정을 실시하여 상기 제1 노광부의 타측에 제3 노광부를 형성하는 단계를 포함하는 반도체 소자의 제조 방법.
  8. 제 7 항에 있어서,
    상기 제1 노광 공정 및 상기 제2 노광 공정 시 동일한 포토 마스크를 사용하는 반도체 소자의 제조 방법.
  9. 제 7 항에 있어서,
    상기 제2 및 제3 노광부의 폭은 상기 반도체 기판의 기울기에 비례하는 반도체 소자의 제조 방법.
  10. 하부막을 포함하는 반도체 기판상에 포토레지스트막을 형성하는 단계;
    상기 포토레지스트막에 제1 노광부들을 형성하기 위하여 제1 노광 공정을 실시하는 단계;
    상기 제1 노광부들의 네측에 제2 내지 제5 노광부를 각각 형성하기 위하여 제2 노광 공정을 실시하는 단계;
    상기 제1 내지 제5 노광부를 제거하여 포토레지스트 패턴을 형성하는 단계; 및 상기 포토레지스트 패턴을 이용한 식각 공정으로 상기 하부막을 패터닝하는 단계를 포함하는 반도체 소자의 제조 방법.
  11. 제 10 항에 있어서,
    상기 제2 노광 공정은 상기 반도체 기판을 사방향으로 기울이면서 각각의 노광 공정을 실시하여 상기 제2 내지 제5 노광부를 각각 형성하는 반도체 소자의 제조 방법.
KR1020070115604A 2007-11-13 2007-11-13 반도체 소자의 제조 방법 KR20090049375A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070115604A KR20090049375A (ko) 2007-11-13 2007-11-13 반도체 소자의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070115604A KR20090049375A (ko) 2007-11-13 2007-11-13 반도체 소자의 제조 방법

Publications (1)

Publication Number Publication Date
KR20090049375A true KR20090049375A (ko) 2009-05-18

Family

ID=40858137

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070115604A KR20090049375A (ko) 2007-11-13 2007-11-13 반도체 소자의 제조 방법

Country Status (1)

Country Link
KR (1) KR20090049375A (ko)

Similar Documents

Publication Publication Date Title
KR101170289B1 (ko) 반도체 구조물, 다중 라인 형성 방법, 및 단일 포토마스크로 고밀도 구조 및 저밀도 구조를 형성하는 방법
US7604926B2 (en) Method of manufacturing a semiconductor device
JP4271243B2 (ja) 集積回路パターンの形成方法
US7696076B2 (en) Method of fabricating flash memory device
US9330934B2 (en) Methods of forming patterns on substrates
US20070238290A1 (en) Semiconductor device and manufacturing method thereof
TWI491000B (zh) 半導體裝置及其製造方法
JP2011258822A (ja) 半導体装置の製造方法
US8021933B2 (en) Integrated circuit including structures arranged at different densities and method of forming the same
KR100672162B1 (ko) 플래쉬 메모리 소자 및 그의 제조방법
JP2006310376A (ja) 半導体集積回路装置の製造方法
KR20090049379A (ko) 플래시 메모리 소자의 제조 방법
KR100731088B1 (ko) 플래시 메모리 소자의 플로팅 게이트 어레이 형성 방법
KR100788371B1 (ko) 플래시 메모리 소자 제조 방법
KR20090049375A (ko) 반도체 소자의 제조 방법
US9548310B2 (en) Semiconductor device
KR101039140B1 (ko) 고집적 반도체 메모리소자의 제조방법
JP2001156274A (ja) 半導体記憶装置、その製造方法
KR100463196B1 (ko) 더미 활성영역을 갖는 반도체 기억소자
KR100731057B1 (ko) 플래시 메모리 소자의 플로팅 게이트 패터닝 방법
KR100712820B1 (ko) 반도체 소자의 제조 방법
US20090053870A1 (en) Method for preparing flash memory structures
KR100739961B1 (ko) 낸드 플래쉬 메모리 소자의 제조방법
KR100731059B1 (ko) 플래시 메모리 소자의 게이트 패터닝 방법
CN115425027A (zh) 闪存结构的形成方法

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid