KR20090043451A - 기판 처리 장치, 기판 처리 장치의 제어 방법 및 기억 매체 - Google Patents

기판 처리 장치, 기판 처리 장치의 제어 방법 및 기억 매체 Download PDF

Info

Publication number
KR20090043451A
KR20090043451A KR1020080105588A KR20080105588A KR20090043451A KR 20090043451 A KR20090043451 A KR 20090043451A KR 1020080105588 A KR1020080105588 A KR 1020080105588A KR 20080105588 A KR20080105588 A KR 20080105588A KR 20090043451 A KR20090043451 A KR 20090043451A
Authority
KR
South Korea
Prior art keywords
temperature
film thickness
substrate
time
changed
Prior art date
Application number
KR1020080105588A
Other languages
English (en)
Other versions
KR101154757B1 (ko
Inventor
유우이찌 다께나가
다까히또 가사이
미노루 오바따
요시히로 다께자와
가즈오 야베
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20090043451A publication Critical patent/KR20090043451A/ko
Application granted granted Critical
Publication of KR101154757B1 publication Critical patent/KR101154757B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/48—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating by irradiation, e.g. photolysis, radiolysis, particle radiation
    • C23C16/481—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating by irradiation, e.g. photolysis, radiolysis, particle radiation by radiant heating of the substrate
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52—Controlling or regulating the coating process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Vapour Deposition (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

제1 온도로부터 제2 온도로 제1 시간에서 온도를 변화시키는 제1 공정과, 제2 온도를 제2 시간만큼 유지하는 제2 공정과, 제2 온도로부터 제3 온도로 제3 시간에서 온도를 변화시키는 제3 공정을 포함하는 설정 온도 프로파일에 따라서 기판에 성막 처리가 실시된다. 온도-막두께-제1 관계, 실제 처리예에서의 복수 부위의 측정 막두께, 및 소정의 목표 막두께를 기초로 하여 제1 온도, 제2 온도 및 제3 온도가 결정된다. 결정된 제1 온도, 제2 온도 및 제3 온도에 대응하는 설정 온도 프로파일에 따라서 처리되는 기판의 복수 부위에서의 예상 막두께가 산출된다. 소정의 목표 막두께에 대해 예상 막두께가 소정의 허용 범위가 아닌 경우, 제1 시간, 제2 시간 및 제3 시간 중 적어도 어느 하나가 변경된다.
반응관, 웨이퍼 보트, 보온통, 기판 처리 장치

Description

기판 처리 장치, 기판 처리 장치의 제어 방법 및 기억 매체{SUBSTRATE TREATMENT APPARATUS, CONTROL METHOD OF SUBSTRATE TREATMENT APPARATUS ,AND STORAGE MEDIUM}
본 발명은 기판 처리 장치 및 기판 처리 장치의 제어 방법에 관련되어 있다.
반도체 제조 프로세스에 있어서는, 기판인 반도체 웨이퍼(이하 웨이퍼라 함)를 처리하는 기판 처리 장치가 사용된다. 기판 처리 장치로서는, 예를 들어 종형 열처리 장치가 사용된다. 종형 열처리 장치에서는, 다수매의 웨이퍼가 선반 형상으로 보유 지지되는 보유 지지구가 종형의 열처리로 내에 배치되어, CVD(Chemical Vapor Deposition) 처리나 산화 처리 등에 의해 기판에 막이 형성된다.
기판 처리 장치에서 웨이퍼에 성막 처리를 할 때에는, 웨이퍼 상의 막두께의 균일성이 중요하다. 막두께의 균일성을 향상시키기 위해, 온도를 변화시키면서 성막하는 방법이 개발되어 있다(예를 들어, 일본 특허 출원 공개 제2002-110552 참조. 특히, 단락 번호 0099). 온도를 변화시키면서 성막 처리를 진행시킴으로써, 웨이퍼 상의 온도 분포가 제어되어 막두께 분포가 균일화될 수 있다. 구체적으로는, 적절한 설정 온도 프로파일을 이용함으로써 양호한 막두께 분포를 얻을 수 있 다.
그러나, 적절한 설정 온도 프로파일을 결정하는 것은 반드시 용이한 것은 아니다.
본 발명은 이상과 같은 사정 하에 이루어진 것이다. 본 발명의 목적은 적절한 설정 온도 프로파일의 결정을 용이화할 수 있는 기판 처리 장치 및 기판 처리 장치의 제어 방법을 제공하는 것이다.
본 발명은,
제1 온도로부터 제2 온도로 제1 시간에서 온도를 변화시키는 제1 공정과,
제2 온도를 제2 시간만큼 유지하는 제2 공정과,
제2 온도로부터 제3 온도로 제3 시간에서 온도를 변화시키는 제3 공정을 포함하는 설정 온도 프로파일을 기억하는 기억부와,
상기 설정 온도 프로파일에 따라서 기판을 가열하는 동시에, 상기 제3 공정에 있어서 처리 가스를 공급함으로써 상기 기판 상에 막을 형성하는 기판 처리부와,
제1 온도, 제2 온도 및 제3 온도 중 어느 하나를 변화시킨 변경 온도 프로파일에 따라서 기판을 처리할 때의 온도의 변화량과 상기 기판의 복수 부위에서의 막두께의 변화량의 대응 관계인 온도-막두께-제1 관계를 도출하는 제1 도출부와,
소정의 설정 온도 프로파일에 따라서 상기 기판 처리부에 의해 실제로 처리된 상기 기판의 복수 부위의 측정 막두께가 입력되는 입력부와,
상기 온도-막두께-제1 관계, 상기 복수 부위의 측정 막두께, 및 소정의 목표 막두께를 기초로 하여 제1 온도, 제2 온도 및 제3 온도를 결정하는 제1 결정부와,
결정된 제1 온도, 제2 온도 및 제3 온도에 대응하는 설정 온도 프로파일에 따라서 실제로 처리되는 기판의 복수 부위에서의 예상 막두께를 산출하는 예상 막두께 산출부와,
소정 조건의 경우에, 제1 시간, 제2 시간 및 제3 시간 중 적어도 어느 하나를 변화시키고, 또한 제1 온도, 제2 온도 및 제3 온도 중 어느 하나를 변화시킨 변경 온도 프로파일에 따라서 기판을 처리할 때의 온도의 변화량과 상기 기판의 복수 부위에서의 막두께의 변화량의 대응 관계인 온도-막두께-제2 관계를 도출하는 제2 도출부와,
상기 온도-막두께-제2 관계, 상기 복수 부위의 측정 막두께, 및 소정의 목표 막두께를 기초로 하여 제1 온도, 제2 온도 및 제3 온도를 결정하는 제2 결정부를 구비한 것을 특징으로 하는 기판 처리 장치이다.
본 발명에 따르면, 적절한 설정 온도 프로파일의 결정을 현저하게 용이화할 수 있다.
바람직하게는, 상기 소정 조건의 경우로는, 상기 소정의 목표 막두께에 대해 상기 복수 부위의 예상 막두께가 소정의 허용 범위 내가 아닌 경우이다.
또한, 예를 들어 상기 기억부는 복수의 설정 온도 프로파일을 기억하고 있다. 이 경우, 상기 기판 처리부는 복수의 기판을 적층하여 보유 지지하는 보유 지지부와, 상기 복수의 설정 온도 프로파일의 각각에 따라서 발열량이 제어되는 복수의 가열부를 갖는다.
이 경우, 상기 제1 도출부는 제1 온도, 제2 온도 및 제3 온도 중 어느 하나를 변화시킨 복수의 변경 온도 프로파일에 따라서 기판을 처리할 때의 온도의 변화량과 상기 기판의 복수 부위에서의 막두께의 변화량의 대응 관계인 온도-막두께-제1 관계를 도출하도록 되어 있고, 상기 입력부는 복수의 소정의 설정 온도 프로파일에 따라서 상기 기판 처리부에 의해 실제로 처리된, 복수의 가열부의 각각에 대응하는 복수의 기판의 복수 부위의 측정 막두께가 입력되도록 되어 있고, 상기 제1 결정부는 상기 온도-막두께-제1 관계, 상기 복수의 기판의 복수 부위의 측정 막두께, 및 소정의 목표 막두께를 기초로 하여 복수의 설정 온도 프로파일 각각의 제1 온도, 제2 온도 및 제3 온도를 결정하도록 되어 있는 것이 바람직하다.
또한, 예를 들어 상기 제1 도출부는, 제1 온도를 변화시킨 설정 온도 프로파일에 따라서 기판을 처리하였을 때의, 상기 복수 부위에서의 제1 예상 막두께를 산출하는 제1 산출부와, 제2 온도를 변화시킨 설정 온도 프로파일에 따라서 기판을 처리하였을 때의, 상기 복수 부위에서의 제2 예상 막두께를 산출하는 제2 산출부와, 제3 온도를 변화시킨 설정 온도 프로파일에 따라서 기판을 처리하였을 때의, 상기 복수 부위에서의 제3 예상 막두께를 산출하는 제3 산출부와, 어떠한 온도도 변화시키고 있지 않은 설정 온도 프로파일에 따라서 기판을 처리하였을 때의, 상기 복수 부위에서의 제4 예상 온도를 산출하는 제4 산출부와, 상기 제1 내지 제3 예상 막두께의 각각과 상기 제4 예상 막두께와의 차분을 산출하는 차분 산출부를 갖고 있다.
또한, 본 발명은,
제1 온도로부터 제2 온도로 제1 시간에서 온도를 변화시키는 제1 공정과,
제2 온도를 제2 시간만큼 유지하는 제2 공정과,
제2 온도로부터 제3 온도로 제3 시간에서 온도를 변화시키는 제3 공정을 포함하는 설정 온도 프로파일에 따라서 기판을 가열하는 동시에, 상기 제3 공정에 있어서 처리 가스를 공급함으로써, 상기 기판 상에 막을 형성하는 기판 처리 장치의 제어 방법이며,
제1 온도, 제2 온도 및 제3 온도 중 어느 하나를 변화시킨 변경 온도 프로파일에 따라서 기판을 처리할 때의 온도의 변화량과 상기 기판의 복수 부위에서의 막두께의 변화량의 대응 관계인 온도-막두께-제1 관계를 도출하는 공정과,
소정의 설정 온도 프로파일에 따라서 실제로 처리된 상기 기판의 복수 부위의 측정 막두께를 입력하는 공정과,
상기 온도-막두께-제1 관계, 상기 복수 부위의 측정 막두께, 및 소정의 목표 막두께를 기초로 하여 제1 온도, 제2 온도 및 제3 온도를 결정하는 공정과,
결정된 제1 온도, 제2 온도 및 제3 온도에 대응하는 설정 온도 프로파일에 따라서 실제로 처리되는 기판의 복수 부위에서의 예상 막두께를 산출하는 공정과,
소정 조건의 경우에, 제1 시간, 제2 시간 및 제3 시간 중 적어도 어느 하나를 변화시키고, 또한 제1 온도, 제2 온도 및 제3 온도 중 어느 하나를 변화시킨 변경 온도 프로파일에 따라서 기판을 처리할 때의 온도의 변화량과 상기 기판의 복수 부위에서의 막두께의 변화량과의 대응 관계인 온도-막두께-제2 관계를 도출하는 공정과,
상기 온도-막두께-제2 관계, 상기 복수 부위의 측정 막두께, 및 소정의 목표 막두께를 기초로 하여 제1 온도, 제2 온도 및 제3 온도를 결정하는 공정을 구비한 것을 특징으로 하는 기판 처리 장치의 제어 방법이다.
본 발명에 따르면, 적절한 설정 온도 프로파일의 결정을 현저하게 용이화할 수 있다.
바람직하게는, 상기 소정 조건의 경우로는, 상기 소정의 목표 막두께에 대해 상기 복수 부위의 예상 막두께가 소정의 허용 범위 내가 아닌 경우이다.
또한, 본 발명은 컴퓨터상에서 동작하는 컴퓨터 프로그램을 저장한 기억 매체이며, 상기 컴퓨터 프로그램은 상기 특징을 갖는 기판 처리 장치의 제어 방법을 실시하도록 스텝이 편성되어 있다.
본 발명에 따르면, 적절한 설정 온도 프로파일의 결정을 용이화할 수 있는 기판 처리 장치 및 기판 처리 장치의 제어 방법을 제공할 수 있다.
이하, 도면을 참조하여 본 발명의 실시 형태를 상세하게 설명한다. 도1은 본 발명의 일 실시 형태에 관한 기판 처리 장치(100)를 나타내는 개략 단면도이다. 기판 처리 장치(100)는 기판 처리부(110)와 제어부(120)를 갖고 있다. 도1에서는, 기판 처리부(110)는 소위 종형 열처리 장치에 의해 구성되어 있다. 도1에서는, 그 종단면이 개략적으로 도시되어 있다.
기판 처리부(110)는 예를 들어 석영으로 만들어진 내관(2a) 및 외관(2b)으로 이루어지는 이중관 구조의 반응관(2)을 구비하고 있다. 반응관(2)의 하부측에는 금속제의 통 형상의 매니폴드(21)가 설치되어 있다.
내관(2a)은 상단부가 개방되어 있고, 하단부가 매니폴드(21)의 내측 단부로 지지되어 있다. 외관(2b)은 상단부가 막혀 있고, 하단부가 매니폴드(21)의 상단부에 기밀하게 접합되어 있다.
반응관(2) 내에는 보유 지지구인 웨이퍼 보트(23)가 배치된다. 웨이퍼 보트(23)는 덮개(24) 상에 보온통(단열체)(25)을 통해 보유 지지된다. 웨이퍼 보트(23)에는 다수매의 기판으로서의 웨이퍼(W)[제품 웨이퍼(Wp) 및 모니터 웨이퍼(Wm1 내지 Wm5)]가 적재된다.
덮개(24)는 웨이퍼 보트(23)를 반응관(2) 내에 반입, 반출하기 위한 보트 엘리베이터(26)의 상면에 탑재되어 있다. 덮개(24)는 상한 위치에 있을 때에, 매니폴드(21)의 하단부 개구부, 즉 반응관(2)과 매니폴드(21)로 구성되는 처리 용기의 하단부 개구부를 폐색하도록 되어 있다.
반응관(2)의 주위에는 예를 들어 저항 가열체로 이루어지는 히터(3)가 설치되어 있다. 히터(3)는 히터 요소(31 내지 35)로 5분할되어 있고, 각 히터 요소(31 내지 35)는 전력 제어기(41 내지 45)에 의해 독립하여 발열량을 제어할 수 있도록 구성되어 있다. 본 실시 형태에서는, 반응관(2), 매니폴드(21) 및 히터(3)에 의해 가열로가 구성되어 있다.
내관(2a)의 내벽에는 히터(31 내지 35)에 대응하여 열전대 등의 내측 온도 센서(S1in 내지 S5in)가 설치되어 있다. 또한, 외관(2b)의 외벽에는 히터(31 내지 35)에 대응하여 열전대 등의 외측 온도 센서(S1out 내지 S5out)가 설치되어 있다.
내관(2a)의 내부는 히터(31 내지 35)에 대응하여, 5개의 영역(영역 1 내지 영역 5)으로 구분하여 파악할 수 있다. 다만, 반응관(2) 내의 웨이퍼 보트(23)에 적재된 다수매의 웨이퍼는 전체적으로 1개의 뱃치(batch)를 구성하여, 함께(동시에) 열처리된다.
이 예에서는, 각 영역 1 내지 영역 5의 각각에 대응하도록 모니터 웨이퍼(Wm1 내지 Wm5)가 적재되어 있다. 다만, 일반적으로는 영역의 개수와 모니터 웨이퍼(Wm)의 매수가 일치하지 않아도 지장을 주지 않는다. 예를 들어, 5개의 영역에 대해, 10매 혹은 3매의 모니터 웨이퍼(Wm)를 배치해도 지장을 주지 않는다. 영역의 개수와 모니터 웨이퍼(Wm)의 개수가 일치하지 않아도, 설정 온도 프로파일의 최적화를 도모하는 것은 가능하다.
매니폴드(21)에는 내관(2a) 내에 가스를 공급하도록 복수의 가스 공급관이 설치되어 있다. 도1에서는, 편의상 2개의 가스 공급관(51, 52)이 도시되어 있다. 각 가스 공급관(51, 52)에는 가스 유량을 각각 조정하기 위한 예를 들어 매스 플로우 컨트롤러 등의 유량 조정부(61, 62)나 밸브(도시하지 않음) 등이 개재 설치되어 있다.
또한, 매니폴드(21)에는 내관(2a)과 외관(2b)의 간극으로부터 배기하도록 배기관(27)이 접속되어 있다. 이 배기관(27)은 도시하지 않는 진공 펌프에 접속되어 있다. 배기관(27)의 도중에는 반응관(2) 내의 압력을 조정하기 위한 예를 들어 버터플라이 밸브나 밸브 구동부 등을 포함하는 압력 조정부(28)가 설치되어 있다.
제어부(120)는 반응관(2) 내의 처리 분위기의 온도, 반응관(2) 내의 처리 분위기의 압력, 가스 유량 등의 처리 매개 변수를 제어하는 기능을 갖고 있다. 이 제어부(120)에는 온도 센서(S1in 내지 S5in, S1out 내지 S5out)로부터의 측정 신호가 입력되도록 되어 있고, 또한 히터(3)의 전력 제어기(41 내지 45), 압력 조정부(28), 유량 조정부(61, 62)에 제어 신호를 출력하도록 되어 있다.
제어부(120)는 예를 들어 컴퓨터에 의해 구성되고, 중앙 처리 장치[CPU(Central Processing Unit)], 입출력 장치, 기억 장치 등을 갖는다. 프로그램에 의해 제어됨으로써, 제어부(120)는 다음의 1) 내지 5)의 기능을 실현한다.
1) 설정 온도 프로파일을 기억하는 기억부
2) 온도-막두께의 관계를 도출하는 도출부
3) 기판의 측정 막두께가 입력되는 입력부
4) 제1 내지 제3 온도(온도 T1 내지 T3)를 결정하는 결정부
5) 기판[웨이퍼(W)]의 예상 막두께를 산출하는 예상 막두께 산출부
제어부(120)는 설정 온도 프로파일을 기초로 하여 전력 제어기(41 내지 45)를 제어한다. 이에 의해, 히터(31 내지 35)에 의해 웨이퍼(W)가 가열된다. 여기서, 설정 온도 프로파일이라 함은 시간의 경과와 설정 온도[웨이퍼(W)가 가져야 할 온도]의 관계를 나타낸 것이다.
도2는 설정 온도 프로파일의 일례를 시간과 온도의 관계로 나타낸 그래프이다. 도2의 (A) 내지 도2의 (C)는 각각 이하에 설명되는 바와 같은 설정 온도 프로파일이다.
(A) 정온 처리 1
웨이퍼(W)의 처리 공정 기간인 기간 TVS3과, 그 전후의 기간에 있어서 설정 온도가 일정하고, 또한 영역 1 내지 영역 5의 설정 온도가 동일한 프로파일이다.
(B) 정온 처리 2
웨이퍼(W)의 처리 공정 기간인 기간 TVS3과, 그 전후의 기간에 있어서 설정 온도가 일정하지만, 영역 1 내지 영역 5의 설정 온도가 다른 프로파일이다. 영역 1 내지 영역 5의 설정 온도를 다르게 함으로써, 웨이퍼(W)[모니터 웨이퍼(Wm1 내지 Wm5)] 사이에서의 막두께의 균일화가 도모되고 있다(웨이퍼간 막두께 분포의 균일화).
통상은, 상기한 (A) 정온 처리 1, 혹은 (B) 정온 처리 2에 의해 웨이퍼(W)가 처리된다.
(C) 온도 변화 처리
웨이퍼(W)의 처리 공정 기간인 기간 TVS3에 있어서 설정 온도가 변화되어 있고, 또한 영역 1 내지 영역 5의 설정 온도가 다른 프로파일이다. 웨이퍼(W)의 처리 공정 기간(TVS3) 내에 온도를 변화시킴으로써, 웨이퍼(W) 상의 온도 분포가 제어되어, 웨이퍼(W) 상의 막두께의 균일화가 도모되고 있다(웨이퍼 내 막두께 분포의 균일화). 웨이퍼(W)의 처리 공정 전(TVS1, TVS2)의 온도 제어도 웨이퍼(W) 상의 온도 분포의 제어에 공헌한다. 또한, 영역 1 내지 영역 5의 설정 온도를 다르게 하는 것이라도, 웨이퍼간 막두께 분포의 균일화가 도모되고 있다.
이하, (C) 온도 변화 처리의 설정 온도 프로파일의 상세를 설명한다.
(1) 시각 t0으로부터 시각 t1까지는, 설정 온도가 T0으로 유지되고 있다. 이때, 웨이퍼(W)를 보유 지지한 웨이퍼 보트(23)가 기판 처리부(110) 내에 반입된다(로드 공정).
(2) 시각 t1로부터 시각 t2까지의 동안에, 설정 온도가 온도 T0으로부터 온도 T1(T11 내지 T15)까지 일정한 비율로 상승한다(승온 공정). 또한, 영역 1 내지 영역 5에 의해 온도 T11 내지 T15가 다르다. 이에 의해, 영역 1 내지 영역 5마다 승온 공정의 종료 시각에 다소의 차이가 있다.
(3) 시각 t2로부터 시각 t3의 동안에, 설정 온도는 그대로 T1(T11 내지 T15)로 유지된다. 실제 웨이퍼(W)의 온도는 설정 온도를 일정하게 해도, 열적인 관성 때문에 온도가 일정해질 때까지 다소의 시간이 걸린다. 그로 인해, 웨이퍼의 온도가 안정될 때까지 다음의 공정으로 이동하는 것을 대기시키는 취지이다(안정화 공정).
(4) 시각 t3으로부터 시각 t5는, 성막의 준비 단계로서, 성막시의 온도 분포의 미세 조절을 위해 사용된다. 반대로 말하면, 시각 t3으로부터 시각 t5의 설정 온도 프로파일은 성막시의 온도 분포에 적지 않은 영향을 준다.
1) 시각 t3으로부터 시각 t4까지의 동안에, 설정 온도가 온도 T1(T11 내지 T15)로부터 온도 T2(T21 내지 T25)까지 일정한 비율로 상승한다(TVS1 : 승온 공정).
2) 도2의 (C)의 예에서는, 시각 t4로부터 시각 t5의 동안, 설정 온도는 그대로 T2(T21 내지 T25)로 유지된다(TVS2 : 정온 공정). 단, 이 공정 TVS2는 변온 공 정(승온 공정 또는 강온 공정)으로 치환하는 것도 가능하다. 즉, 시각 t4로부터 시각 t5 동안에, 설정 온도가 온도 T2로부터 온도 T2'로 변화되어도 좋다(이 경우, 다음의 공정 TVS3은 온도 T2가 아닌 온도 T2'로부터 개시되게 됨).
(5) 시각 t5로부터 시각 t6까지의 동안, 설정 온도가 온도 T2(T21 내지 T25)로부터 온도 T3(T31 내지 T35)까지 일정한 비율로 하강한다. 이때, 가스 공급관(51, 52)으로부터, 처리 가스 예를 들어 SiH2Cl2 및 NH3이 기판 처리부(110)의 내부에 도입되어, 예를 들어 CVD에 의해 SiN막이 형성된다(TVS3 : 강온ㆍ성막 공정).
(6) 시각 t6으로부터 시각 t8은 승온 당초의 온도 T1(T11 내지 T15)로 웨이퍼(W)의 온도를 복귀시키기 위한 기간이다.
1) 시각 t6으로부터 시각 t7까지의 동안에, 설정 온도는 온도 T3(T31 내지 T35)으로부터 T1(T11 내지 T15)까지 일정한 비율로 상승한다(승온 공정).
2) 시각 t7로부터 시각 t8 동안, 설정 온도는 그대로 T1로 유지된다(정온 공정).
(7) 시각 t8로부터 시각 t9 동안은, 설정 온도가 T1(T11 내지 T15)로부터 T0까지 일정한 비율로 저하된다(강온 공정). 또한, 영역 1 내지 영역 5에 따라, 온도 T11 내지 온도 T15가 다르므로, 영역 1 내지 영역 5마다 강온 공정의 종료 시각에 다소 차이가 있다.
(8) 시각 t9 이후는 설정 온도가 T0으로 유지된다. 시각 t9 이후, 웨이퍼(W)를 보유 지지한 웨이퍼 보트(23)가 기판 처리부(110) 내로부터 반출된다(언로 드 공정).
이상의 설정 온도 프로파일(C)에 있어서 중요한 것은, 시각 t3으로부터 시각 t6까지의 동안(공정 TVS1 내지 공정 TVS3)이다. 공정 TVS1 내지 공정 TVS3의 설정 온도 프로파일은 온도 T1(T11 내지 T15), 온도 T2(T21 내지 T25), 온도 T3(T31 내지 T35), 시간 tt1(= t4 - t3), 시간 tt2(= t5 - t4), 및 시간 tt3(= t6 - t3)에 의해 규정될 수 있다.
공정 TVS3이 성막 공정이며, 웨이퍼(W)의 막두께 및 그 분포에 가장 큰 영향을 준다. 온도 T2, 온도 T3, 시간 tt3을 변화시키면, 웨이퍼(W) 상의 시간 평균 온도의 분포가 변화되고, 웨이퍼(W)의 막두께 및 막두께 분포가 변화된다.
웨이퍼(W)의 면내에서 막두께 분포가 출현하는 것은, 웨이퍼 면내에서의 온도 분포나 웨이퍼 면내에서의 처리 가스의 농도 분포 때문이다. 요인이 그 어느 것이라도, 웨이퍼(W) 면내에서의 온도 분포를 제어함으로써, 막두께 분포의 균일화를 도모하는 것이 가능하다.
예를 들어, 웨이퍼(W)의 주연 근방과 중앙 근방에서는 온도가 다르다. 전자는 웨이퍼(W)의 외부[히터(3) 등]에 가깝기 때문에 가열, 냉각되기 쉽다. 한편, 후자는 웨이퍼(W)의 외부로부터 멀기 때문에 가열, 냉각되기 어렵다. 이로 인해, 강온 공정에서는 웨이퍼(W)의 주연 근방의 온도가 중앙 근방의 온도보다 먼저 저하된다. 이 결과, 강온 공정에서는 웨이퍼(W)의 주연 근방에서의 온도(시간 평균 온도)가 중앙 근방의 온도(시간 평균 온도)보다 낮은 경향이 된다. 따라서, 온도 변화의 비율의 정부(正負) 및 크기를 변화시킴으로써, 웨이퍼(W) 상의 온도 분포의 정부 및 그 크기를 조절하는 것이 가능해진다.
한편, 공정 TVS1 및 공정 TVS2도 웨이퍼(W)의 막두께에 영향을 준다. 공정 TVS1 및 공정 TVS2(온도 T1, 시간 tt1, 시간 tt2)가 변경되면, 성막시(특히, 성막 개시시)의 웨이퍼(W)의 온도 분포가 변화되기 때문이다. 공정 TVS1 및 공정 TVS2는 공정 TVS3과 비교하여, 변화의 자유도가 비교적 크고, 막두께 분포의 제어에의 이용이 용이하다(공정 TVS3은 성막 공정 그 자체이므로, 목표 막두께 Dt와의 관계에서, 변화를 주는 데 제약이 있음).
설정 온도 프로파일은, 이상과 같이 시간의 경과에 대응하여 온도를 직접 지정하는 것 외에, 승온 비율 등의 온도의 변화율을 지정하는 방법이나, 히터 출력을 지정하는 방법 등, 다양한 형태를 생각할 수 있다. 결과적으로 시간의 경과와 웨이퍼(W)의 온도를 대응시키는 것이면, 지정 방법에 전혀 제한은 없다.
설정 온도 프로파일은 웨이퍼(W)의 열처리 전체를 결정하는 처리 레시피의 일부이다. 처리 레시피에는, 통상 설정 온도 프로파일 외에, 기판 처리부(110) 내의 배기나 처리 가스의 도입 등의 공정이 시간 경과에 대응하여 나타내어진다.
[기판 처리 장치(100)의 동작 순서]
다음에, 기판 처리 장치(100)의 동작 순서의 일례를 설명한다. 도3은 기판 처리 장치(100)의 동작 순서의 일례를 나타내는 흐름도이다.
여기서는, 정온 처리 2[도2의 (B)]에 따라서 웨이퍼(W)를 처리한 후, 설정 온도 T1(T11 내지 T15) 내지 T3(T31 내지 T35) 및 설정 시간 tt1 내지 tt3을 조정한 온도 변화 처리[도2의 (C)]에 따라서 웨이퍼(W)를 처리하는 것이 상정된다. 웨 이퍼 사이와 웨이퍼 면내의 양쪽에서 막두께의 균일화를 도모할 수 있는 온도 T1(T11 내지 T15) 내지 T3(T31 내지 T35) 및 시간 tt1 내지 tt3을 구하는 것이 중요하다.
A. 처리 조건의 입력(스텝 S11)
도3에 도시한 바와 같이, 우선 처리 조건이 입력된다. 도4에 입력되는 처리 조건의 일례를 나타낸다. 도4에 도시된 바와 같이, (1) 목표 막두께 Dt와 (2) 전회 처리시의 레시피가 제어부(120)에 입력된다.
(1) 목표 막두께 Dt
웨이퍼(W)의 목표 막두께 Dt[nm]가 입력된다. 목표 막두께 Dt는 웨이퍼(W)의 막두께의 목표값이다. 본 예에서는, 목표 막두께 Dt는 전체 웨이퍼(W)의 전체 부위에서 공통으로 하고 있다. 다만, 목표 막두께 Dt는 전체 웨이퍼(W)에서 공통으로 하지 않아도 좋다. 예를 들어, 웨이퍼(W)를 복수의 그룹으로 나누어, 그룹마다[혹은 웨이퍼(W)마다] 다른 목표 막두께(Dt)가 설정되어도 좋다.
(2) 전회 처리시의 레시피(설정 시간, 설정 온도, 가스 유량, 압력)
공정 TVS1 내지 공정 TVS3의 각각에 대해 설정 시간 등이 입력된다. 설정 시간[min]이라 함은 공정 TVS1 내지 공정 TVS3의 각각의 시간 tt1 내지 tt3이다. 설정 온도[℃]라 함은 영역 1 내지 영역 5의 각각의 설정 온도 T1(T11 내지 T15) 내지 T3(T31 내지 T35)이다. 여기서, 온도 T1 내지 T3은 일정하다{정온 처리 2[도2의 (B)]에 대응}. 공정 TVS3에 있어서만, SiH2Cl2의 유량이 0이 아니다. 이로 인 해, 공정 TVS3에 있어서만 성막이 이루어진다. 가스 유량[sccm]은 반응 가스의 가스종(예를 들어 SiH2Cl2, NH3, N2, O2)마다 규정된다. 압력[Torr]은 전체압이다.
B. 온도-막두께의 관계의 도출(스텝 S12)
다음에, 이하의 (1), (2)에 따라서, 온도-막두께의 관계(온도-막두께-제1 관계)가 도출된다. 온도-막두께의 관계는 온도 T1(T11 내지 T15) 내지 온도 T3(T31 내지 T35) 중 어느 하나를 변화시킨 변경 온도 프로파일에 따라서 웨이퍼(W)를 처리하였을 때의, 온도의 변화량과 웨이퍼(W)의 막두께의 변화량의 대응 관계이다.
(1) 예상 막두께 Dij의 산출
온도 T1(T11 내지 T15) 내지 온도 T3(T31 내지 T35) 중 어느 하나(Tkl)를 1 ℃(ΔTkl) 올렸을 때의 예상 막두께 Dij(Tkl + ΔTkl)를 산출한다. 여기서는, 모니터 웨이퍼(Wm1 내지 Wm5)의 각각에 대해, 2군데(중앙 근방 및 주연 근방)의 막두께를 예상한다. 매개 변수 i 내지 l은 이하의 의미를 갖는다.
i(= 1 내지 5) : 모니터 웨이퍼(Wm1 내지 Wm5)를 식별하는 매개 변수
j(= 1, 2) : 기판 상의 위치를 식별하는 매개 변수로, 1이 기판의 중앙 근방을 나타내고, 2가 기판의 주연 근방을 나타낸다.
k(= 1 내지 3) : 변경된 대상(온도 T1 내지 온도 T3 중 어느 하나)을 식별하는 매개 변수
l(= 1 내지 5) : 영역 1 내지 영역 5를 식별하는 매개 변수
본 실시 형태에서는, 영역의 개수 5와 온도 T1 내지 온도 T3에 대응하여 15 세트의 예상 막두께 Dij가 산출된다. 또한, 변경이 되지 않은 설정 온도 프로파일에서의 예상 막두께 Dij(Tkl)도 산출된다. 예상 막두께 D의 산출 방법의 상세는 후술된다.
(2) 막두께의 차분 ΔDij의 산출
온도 T1 내지 온도 T3 중 어느 하나를 변화시켰을 때의 예상 막두께 Dij(Tkl + ΔTkl)와, 온도 T1 내지 온도 T3 중 어느 것도 변화시키지 않을 때의 예상 막두께 Dij(Tkl)의 차분 ΔDij가 요구된다.
Figure 112008074600504-PAT00001
이 차분값 ΔDij가 온도의 변화량과 기판의 막두께의 변화량과의 대응 관계(온도-막두께의 관계)를 나타낸다. 이 차분값 ΔDij는 매트릭스 등의 형태로 정리할 수 있다. 도5에 도출된 온도-막두께의 관계의 일례를 나타낸다.
(3) 예상 막두께 D의 산출 방법의 상세
여기서, 예상 막두께 D의 산출 방법의 상세에 대해 설명한다. 예상 막두께 D를 산출하기 위해서는, 이하의 1), 2)와 같이 우선 기판 온도가 추정된다. 그 기판 온도를 사용하여 막두께가 산출된다.
1) 웨이퍼(W) 상의 온도의 추정
제어부(120)는 설정 온도 프로파일을 기초로 하여 모니터 웨이퍼(Wm1 내지 Wm5)의 각각의 중앙 근방에서의 온도(중앙 온도)(Tc1 내지 Tc5)와 주연 근방에서의 온도(주연 온도)(Te1 내지 Te5)를 추정한다.
이 추정에는, 제어 공학에 있어서 알려져 있는 이하의 수학식1, 수학식2가 사용된다.
Figure 112008074600504-PAT00002
Figure 112008074600504-PAT00003
여기서,
t : 시간
x(t) : n차원 상태 벡터
y(t) : m차원 출력 벡터
u(t) : r차원 입력 벡터
A, B, C : 각각 n × n, n × r, m × n의 상수 행렬
이다. 수학식1은 상태 방정식이라 불리고, 수학식2는 출력 방정식이라 불리고 있다. 수학식1 및 수학식2를 연립하여 풀어냄으로써, 입력 벡터 u(t)에 대응하는 출력 벡터 y(t)를 구할 수 있다.
본 실시 형태에 있어서는, 입력 벡터 u(t)가 설정 온도 프로파일이며, 출력 벡터 y(t)가 중앙 온도 Tc1 내지 Tc5 및 주연 온도 Te1 내지 Te5이다.
수학식1, 수학식2에 있어서, 설정 온도 프로파일과 중앙 온도 Tc, 주연 온도 Te는 다입출력의 관계에 있다. 즉, 히터(3)의 히터 요소(31 내지 35)(영역 1 내지 영역 5)의 각각은 모니터 웨이퍼(Wm1 내지 Wm5)의 각각에 대해 독립으로 영향을 주고 있는 것이 아니며, 하나의 히터 요소는 어느 모니터 웨이퍼에나 어느 정도의 영향을 주고 있다.
상수 행렬 A, B, C의 조합이 정해지면, 수학식1, 수학식2를 연립하여 풀어냄으로써, 설정 온도 프로파일로부터 중앙 온도(Tc1 내지 Tc5) 및 주연 온도(Te1 내지 Te5)를 산출할 수 있다. 상수 행렬 A, B, C는 기판 처리부(110)의 열 특성에 의해 정해진다. 이들을 구하는 방법으로서는, 예를 들어 부분 공간법을 적용할 수 있다.
또한, 이상의 방법 대신에, 칼만 필터 등의 방법을 이용하는 것도 가능하다.
2) 막두께의 산출
막두께의 성장 속도(성막 속도)(V)는, 예를 들어 CVD(Chemical Vapor Deposition)와 같은 막의 표면에서 행해지는 프로세스에 의해 성막 속도가 정해지는 계면 율속 과정에 있어서는, 하기 수학식3의 이론식(아레니우스의 식)으로 나타내어지는 것이 알려져 있다.
Figure 112008074600504-PAT00004
C : 프로세스 상수(성막 프로세스에 의해 정해지는 상수)
Ea : 활성화 에너지(성막 프로세스의 종류에 의해 정해지는 상수)
k : 볼트만 상수
T : 절대 온도
예를 들어, 반응 가스 SiH2Cl2 및 NH3으로 SiN막을 형성하는 경우에는, Ea = 1.8[eV]이다.
수학식3에, 활성화 에너지(Ea)와 절대 온도 T(추정된 중앙 온도 Tc 및 주연 온도 Te)를 대입함으로써, 웨이퍼의 중앙 근방 및 주연 근방에서의 성막 속도(V)가 정해진다. 성막 속도(V)를 시간 적분함으로써, 막두께값(예상 막두께 Dij)을 산출할 수 있다.
여기서는, 성막 속도(V)를 수학식3에 의해 산출하는 것으로 하고 있다. 즉, 아레니우스의 식이 성립하는 것을 전제로 하고 있다. 그러나, 처리 조건이나 장치 상태에 따라서는, 활성화 에너지(Ea)에 대입하는 값이 최적이 아닌 등의 이유로, 아레니우스의 식이 오차를 갖는 경우도 있을 수 있다. 이 오차를 시정하기 위해, 학습 기능을 사용하는 것을 생각할 수 있다. 즉, 실측치를 사용하여 계산을 반복함으로써, 실제의 온도와 막두께의 관계를 파악하고, 그에 따라서 계산에서 사용하는 매개 변수를 미세 조절하는 것이다. 이 학습에는, 카르만 필터를 사용할 수 있다. 이 학습 기능은 스텝 S12, 스텝 S14 중 어느 하나에 추가할 수 있다.
C. 측정 막두께의 입력(스텝 S13)
소정의 설정 온도 프로파일[여기서는 (B) 정온 처리 2의 프로파일]에 따라서 처리된 모니터 웨이퍼(Wm1 내지 Wm5)의 중앙 근방 및 주연 근방에 형성된 막의 막두께의 측정치 D0ij가 입력된다.
막두께의 측정에는, 예를 들어 엘립소미터 등의 막두께 측정기를 사용할 수 있다. 측정치 D0ij로서는, 중앙 근방/주연 근방의 막두께의 측정치 그 자체를 이용해도 좋지만, 이 대신에, 웨이퍼(W)의 복수 부위의 측정 막두께로부터의 연산에 의해 중앙 근방/주연 근방의 막두께를 얻어도 좋다. 각종 연산을 원용함으로써, 보다 정밀도가 높은 값을 중앙 근방/주연 근방에서의 막두께로서 이용할 수 있다.
예를 들어, 1개의 웨이퍼(W)에서 9군데(중앙 근방의 1점, 주연 근방의 4점, 중앙과 주연의 중간의 4점)의 막두께가 측정되는 경우, 이들 측정 결과에 합치하는 식(예를 들어, 다음의 수학식10)이 구해질 수 있다. 수학식10은 웨이퍼 면 상의 막두께 D를 웨이퍼의 중심으로부터의 거리 x의 2차함수로서 나타내는 모델식이다.
Figure 112008074600504-PAT00005
여기서, a, b : 상수이다.
상수 a, 상수 b는, 예를 들어 최소 2승법을 이용하여 산출할 수 있다. 그 결과, 웨이퍼(W)의 중앙 근방 및 주연 근방에 있어서의 막두께 D0ij를 산출할 수 있다.
D. 설정 온도의 산출(스텝 S14)
이하의 순서에 따라서, 설정 온도 T1(T11 내지 T15) 내지 T3(T31 내지 T35)을 산출할 수 있다. 또한, 이미 서술한 바와 같이, 이 스텝 S14에 학습 기능을 추가하는 것도 가능하다.
1) 측정 막두께 D0ij와 목표 막두께 Dt의 차분(막두께차) ΔD0ij의 산출
이하의 식으로부터 도출할 수 있다.
Figure 112008074600504-PAT00006
2) 온도 변화량 ΔTkl의 산출
막두께차 ΔD0ij를 기초로 하여, 설정 온도의 변화량(온도 변화량) ΔTkl을 구할 수 있다. 막두께차 ΔD0ij만큼 예상 막두께 Dij를 변화시키기 위해서는, 다음의 수학식20이 성립할 필요가 있다. 한편, 예를 들어 수학식21에 나타내는 바와 같이, 온도 변화량 ΔTkl의 현실적인 값의 범위가 설정될 수 있다.
Figure 112008074600504-PAT00007
Figure 112008074600504-PAT00008
여기서, ΔT는 예를 들어 50 ℃이다. 수학식20은 일종의 선형 근사이며, 성립하는 (실제와 합치하는) 범위가 반드시 넓은 것은 아니다. 따라서, 수학식21에서 범위를 한정하는 것이 유효하다. 또한, 막질과의 관계에서도, 온도 범위가 제한되는 것이 유효하다. 즉, 웨이퍼(W)의 처리 온도가 소정의 범위를 초과하면, 웨이퍼(W)에 원하는 막(원하는 막질)이 형성되지 않게 되어, 제조되는 반도체 장치의 불량의 원인이 될 가능성이 생긴다.
수학식20 자체는, 구하고 싶은 온도 변화량 ΔTkl의 개수가 15, 식의 개수가 10이라는 연립 일차 방정식이므로, 온도 변화량 ΔTkl의 조합을 구할 수 있다. 그 러나, 수학식21의 한정을 고려하면, 해가 존재하지 않을 가능성이 있다. 이로 인해, 다음과 같은 방법으로 온도 변화량 ΔTkl을 산출하는 것이 유효하다. 즉, 수학식21의 조건하에서, 다음의 양 S가 최소가 되는 온도 변화량 ΔTkl을 산출하는 것이다. 이 양 S는, 목표 막두께 Dt와의 막두께차의 제곱 평균을 의미하는 양이다.
Figure 112008074600504-PAT00009
3) 설정 온도 Tkl의 산출
이상과 같이 온도차 ΔTkl이 산출되면, 전회의 처리[(B) 정온 처리 2의 프로파일에 따른 처리]에서의 설정 온도 Tkl을 T0k1로 하여, 다음의 수학식23으로부터 다음 처리를 위한 설정 온도 T1kl을 산출할 수 있다.
Figure 112008074600504-PAT00010
E. 예상 막두께 D1ij의 산출(스텝 S15)
다음에, 설정 온도 T1kl에서의 예상 막두께 D1ij를 산출한다.
전술과 같은 방법에 따라서, 웨이퍼(W) 상에서의 온도의 추정을 거쳐서, 예상 막두께 D1ij가 산출된다.
F. 예상 막두께가 허용 범위 내인지 여부의 판단과, 설정 시간 tt1 내지 tt3의 변경(스텝 S16, 스텝 S17)
예상 막두께 D1ij가 미리 설정한 허용 범위(균일성) 내에 있는지 여부가 판단된다(스텝 S16). 예를 들어,｜D1ij - Dt｜의 모두 또는 일부가 허용량(Th) 이하인지 여부가 판단된다.
Figure 112008074600504-PAT00011
예상 막두께 D1ij가 허용 범위 내에 없을 때, 설정 시간이 변경되어 스텝 S12 내지 S16이 반복된다.
예를 들어, 시간 tt1과 시간 tt2가 각각 +3분 혹은 -3분만큼 변화된다. 이 경우, 변화되지 않는 경우도 포함하면, 9가지의 조건 패턴이 된다. 이들 9가지의 조건에 대해, 온도-막두께-제2 관계가 도출되어, 설정 온도의 결정 등이 이루어진다.
도6에 9가지의 설정 시간의 조합이 나타내어져 있다. 설정 온도 T1 내지 T3 중 아무것도 변경되어 있지 않은 패턴 0과, 설정 온도 T2 및 T3 중 어느 하나가 변경된 패턴 a 내지 h가 나타내어져 있다.
여기서, 설정 시간의 변경 내용[어떤 설정 시간 T1 내지 T3을 변화시킬지(모두 혹은 일부), 및 설정 시간 T1 내지 T3의 각각의 시간 변화폭]은 미리 정해 두어, 제어부(120)의 기억 장치에 기억시켜 둘 수 있다. 또한, 기판 처리 장치(100)로부터의 문의에 따라서 이용자가 적절하게 입력해도 좋다. 또한, 설정 시간의 변경의 유무에 대해서도, 이용자가 적절하게 입력해도 좋다.
이상의 실시 형태에서는, 예상 막두께 D1ij가 허용 범위 내인지 여부에 의해, 설정 시간 tt1 내지 tt3을 변경할지 여부를 결정(판단)하고 있다. 이 대신에, 설정 시간 tt1 내지 tt3을 변경할지 여부를 정해 두고, 예상 막두께 D1ij를 그 횟수분만큼 산출하고, 그중에서 막두께의 균일성이 최량의 설정 온도 T1 내지 T3과 설정 시간 tt1 내지 tt3의 조합을 선택하도록 해도 좋다.
G. 기판[웨이퍼(W)]의 처리(스텝 S18)
설정 온도 Tkl을 기초로 하여 웨이퍼(W)가 처리된다. 즉, 기판 처리부(110)에 웨이퍼(W)가 반입되어, 도2의 (C)에 도시되는 설정 온도 프로파일에 따라서 웨이퍼(W)가 열처리(성막 처리)된다.
H. 측정 막두께가 허용 범위 내인지 여부의 판단(스텝 S19)
처리된 웨이퍼(W)의 막두께가 측정되고, 측정 막두께가 허용 범위 내가 아니면, 스텝 S12 내지 S19의 처리가 반복된다. 이때, 경우에 의해(예를 들어, 온도-막두께 관계의 테이블에 큰 변동이 없는 경우), 온도-막두께 관계 테이블의 도출 공정(스텝 S12)은 생략되어도 좋다. 예를 들어, 온도-막두께 관계 테이블에 영향이 없는 범위에서 다시 계산하는 경우나, 스텝 S14에 학습 기능이 추가되어 있는 경우 등을 들 수 있다.
(그 밖의 실시 형태)
이상의 실시 형태는, 본 발명의 기술적 사상의 범위 내에서, 확장 또는 변경이 가능하다. 기판은, 반도체 웨이퍼에는 한정되지 않고, 예를 들어 글래스 기판이라도 좋다. 또한, 히터의 구분의 수는 5에는 한정되지 않는다.
도1은 본 발명의 일 실시 형태에 관한 기판 처리 장치를 도시하는 개략 단면도.
도2는 설정 온도 프로파일의 일례를 나타내는 그래프.
도3은 기판 처리 장치의 동작 순서의 일례를 나타내는 흐름도.
도4는 입력되는 처리 조건을 나타내는 표.
도5는 온도-막두께 관계의 일례를 나타내는 표.
도6은 변경한 설정 시간의 조합의 예를 나타내는 표.
<도면의 주요 부분에 대한 부호의 설명>
2 : 반응관
21 : 매니폴드
23 : 웨이퍼 보트
24 : 덮개
25 : 보온통(단열체)
26 : 보트 엘리베이터
27 : 배기관
51, 52 : 가스 공급관
100 : 기판 처리 장치
110 : 기판 처리부
120 : 제어부

Claims (8)

  1. 제1 온도로부터 제2 온도로 제1 시간에서 온도를 변화시키는 제1 공정과,
    제2 온도를 제2 시간만큼 유지하는 제2 공정과,
    제2 온도로부터 제3 온도로 제3 시간에서 온도를 변화시키는 제3 공정을 포함하는 설정 온도 프로파일을 기억하는 기억부와,
    상기 설정 온도 프로파일에 따라서 기판을 가열하는 동시에, 상기 제3 공정에 있어서 처리 가스를 공급함으로써 상기 기판 상에 막을 형성하는 기판 처리부와,
    제1 온도, 제2 온도 및 제3 온도 중 어느 하나를 변화시킨 변경 온도 프로파일에 따라서 기판을 처리할 때의 온도의 변화량과 상기 기판의 복수 부위에서의 막두께의 변화량의 대응 관계인 온도-막두께-제1 관계를 도출하는 제1 도출부와,
    소정의 설정 온도 프로파일에 따라서 상기 기판 처리부에 의해 실제로 처리된 상기 기판의 복수 부위의 측정 막두께가 입력되는 입력부와,
    상기 온도-막두께-제1 관계, 상기 복수 부위의 측정 막두께, 및 소정의 목표 막두께를 기초로 하여 제1 온도, 제2 온도 및 제3 온도를 결정하는 제1 결정부와,
    결정된 제1 온도, 제2 온도 및 제3 온도에 대응하는 설정 온도 프로파일에 따라서 실제로 처리되는 기판의 복수 부위에서의 예상 막두께를 산출하는 예상 막두께 산출부와,
    소정 조건의 경우에, 제1 시간, 제2 시간 및 제3 시간 중 적어도 어느 하나 를 변화시키고, 또한 제1 온도, 제2 온도 및 제3 온도 중 어느 하나를 변화시킨 변경 온도 프로파일에 따라서 기판을 처리할 때의 온도의 변화량과 상기 기판의 복수 부위에서의 막두께의 변화량의 대응 관계인 온도-막두께-제2 관계를 도출하는 제2 도출부와,
    상기 온도-막두께-제2 관계, 상기 복수 부위의 측정 막두께, 및 소정의 목표 막두께를 기초로 하여 제1 온도, 제2 온도 및 제3 온도를 결정하는 제2 결정부를 구비한 것을 특징으로 하는 기판 처리 장치.
  2. 제1항에 있어서, 상기 소정 조건의 경우로는, 상기 소정의 목표 막두께에 대해 상기 복수 부위의 예상 막두께가 소정의 허용 범위 내가 아닌 경우인 것을 특징으로 하는 기판 처리 장치.
  3. 제1항에 있어서, 상기 기억부는 복수의 설정 온도 프로파일을 기억하고 있고,
    상기 기판 처리부는 복수의 기판을 적층하여 보유 지지하는 보유 지지부와, 상기 복수의 설정 온도 프로파일의 각각에 따라서 발열량이 제어되는 복수의 가열부를 갖고 있는 것을 특징으로 하는 기판 처리 장치.
  4. 제3항에 있어서, 상기 제1 도출부는 제1 온도, 제2 온도 및 제3 온도 중 어느 하나를 변화시킨 복수의 변경 온도 프로파일에 따라서 기판을 처리할 때의 온도 의 변화량과 상기 기판의 복수 부위에서의 막두께의 변화량과의 대응 관계인 온도-막두께-제1 관계를 도출하도록 되어 있고,
    상기 입력부는 복수의 소정의 설정 온도 프로파일에 따라서 상기 기판 처리부에 의해 실제로 처리된, 복수의 가열부의 각각에 대응하는 복수의 기판의 복수 부위의 측정 막두께가 입력되도록 되어 있고,
    상기 제1 결정부는 상기 온도-막두께-제1 관계, 상기 복수의 기판의 복수 부위의 측정 막두께, 및 소정의 목표 막두께를 기초로 하여 복수의 설정 온도 프로파일 각각의 제1 온도, 제2 온도 및 제3 온도를 결정하도록 되어 있는 것을 특징으로 하는 기판 처리 장치.
  5. 제1항에 있어서, 상기 제1 도출부는,
    제1 온도를 변화시킨 설정 온도 프로파일에 따라서 기판을 처리하였을 때의, 상기 복수 부위에서의 제1 예상 막두께를 산출하는 제1 산출부와,
    제2 온도를 변화시킨 설정 온도 프로파일에 따라서 기판을 처리하였을 때의, 상기 복수 부위에서의 제2 예상 막두께를 산출하는 제2 산출부와,
    제3 온도를 변화시킨 설정 온도 프로파일에 따라서 기판을 처리하였을 때의, 상기 복수 부위에서의 제3 예상 막두께를 산출하는 제3 산출부와,
    어떠한 온도도 변화시키고 있지 않은 설정 온도 프로파일에 따라서 기판을 처리했을 때의, 상기 복수 부위에서의 제4 예상 막두께를 산출하는 제4 산출부와,
    상기 제1 내지 제3 예상 막두께의 각각과 상기 제4 예상 막두께와의 차분을 산출하는 차분 산출부를 갖고 있는 것을 특징으로 하는 기판 처리 장치.
  6. 제1 온도로부터 제2 온도로 제1 시간에서 온도를 변화시키는 제1 공정과,
    제2 온도를 제2 시간만큼 유지하는 제2 공정과,
    제2 온도로부터 제3 온도로 제3 시간에서 온도를 변화시키는 제3 공정을 포함하는 설정 온도 프로파일에 따라서 기판을 가열하는 동시에, 상기 제3 공정에 있어서 처리 가스를 공급함으로써, 상기 기판 상에 막을 형성하는 기판 처리 장치의 제어 방법이며,
    제1 온도, 제2 온도 및 제3 온도 중 어느 하나를 변화시킨 변경 온도 프로파일에 따라서 기판을 처리할 때의 온도의 변화량과 상기 기판의 복수 부위에서의 막두께의 변화량의 대응 관계인 온도-막두께-제1 관계를 도출하는 공정과,
    소정의 설정 온도 프로파일에 따라서 실제로 처리된 상기 기판의 복수 부위의 측정 막두께를 입력하는 공정과,
    상기 온도-막두께-제1 관계, 상기 복수 부위의 측정 막두께, 및 소정의 목표 막두께를 기초로 하여 제1 온도, 제2 온도 및 제3 온도를 결정하는 공정과,
    결정된 제1 온도, 제2 온도 및 제3 온도에 대응하는 설정 온도 프로파일에 따라서 실제로 처리되는 기판의 복수 부위에서의 예상 막두께를 산출하는 공정과,
    소정 조건의 경우에, 제1 시간, 제2 시간 및 제3 시간 중 적어도 어느 하나를 변화시키고, 또한 제1 온도, 제2 온도 및 제3 온도 중 어느 하나를 변화시킨 변경 온도 프로파일에 따라서 기판을 처리할 때의 온도의 변화량과 상기 기판의 복수 부위에서의 막두께의 변화량과의 대응 관계인 온도-막두께-제2 관계를 도출하는 공정과,
    상기 온도-막두께-제2 관계, 상기 복수 부위의 측정 막두께, 및 소정의 목표 막두께를 기초로 하여 제1 온도, 제2 온도 및 제3 온도를 결정하는 공정을 구비한 것을 특징으로 하는 기판 처리 장치의 제어 방법.
  7. 제6항에 있어서, 상기 소정 조건의 경우로는, 상기 소정의 목표 막두께에 대해 상기 복수 부위의 예상 막두께가 소정의 허용 범위가 아닌 경우인 것을 특징으로 하는 기판 처리 장치의 제어 방법.
  8. 컴퓨터상에서 동작하는 컴퓨터 프로그램을 저장한 기억 매체이며,
    상기 컴퓨터 프로그램은 제6항에 기재된 기판 처리 장치의 제어 방법을 실시하도록 스텝이 편성되어 있는 것을 특징으로 하는 기억 매체.
KR1020080105588A 2007-10-29 2008-10-28 기판 처리 장치, 기판 처리 장치의 제어 방법 및 기억 매체 KR101154757B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2007-279897 2007-10-29
JP2007279897A JP5101243B2 (ja) 2007-10-29 2007-10-29 基板処理装置，基板処理装置の制御方法，およびプログラム

Publications (2)

Publication Number Publication Date
KR20090043451A true KR20090043451A (ko) 2009-05-06
KR101154757B1 KR101154757B1 (ko) 2012-06-08

Family

ID=40583178

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080105588A KR101154757B1 (ko) 2007-10-29 2008-10-28 기판 처리 장치, 기판 처리 장치의 제어 방법 및 기억 매체

Country Status (5)

Country Link
US (1) US20090110824A1 (ko)
JP (1) JP5101243B2 (ko)
KR (1) KR101154757B1 (ko)
CN (1) CN101423935B (ko)
TW (1) TWI433250B (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5180795B2 (ja) * 2007-12-10 2013-04-10 キヤノン株式会社 撮像装置及びその制御方法
JP5734081B2 (ja) * 2010-10-18 2015-06-10 株式会社日立国際電気 基板処理装置、基板処理装置の温度制御方法、及び基板処理装置の加熱方法
US8247741B2 (en) * 2011-03-24 2012-08-21 Primestar Solar, Inc. Dynamic system for variable heating or cooling of linearly conveyed substrates
JP5980551B2 (ja) * 2011-07-13 2016-08-31 株式会社日立国際電気 温度検出部、基板処理装置、及び半導体装置の製造方法
JP5766647B2 (ja) * 2012-03-28 2015-08-19 東京エレクトロン株式会社 熱処理システム、熱処理方法、及び、プログラム
JP5774532B2 (ja) * 2012-03-28 2015-09-09 東京エレクトロン株式会社 連続処理システム、連続処理方法、及び、プログラム
JP6224366B2 (ja) 2013-07-12 2017-11-01 東京エレクトロン株式会社 支持部材及び基板処理装置
JP6211960B2 (ja) * 2014-03-13 2017-10-11 東京エレクトロン株式会社 制御装置、基板処理装置及び基板処理システム
JP6456764B2 (ja) 2015-04-28 2019-01-23 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
US10386821B2 (en) 2015-06-22 2019-08-20 Lam Research Corporation Systems and methods for calibrating scalar field contribution values for a limited number of sensors including a temperature value of an electrostatic chuck and estimating temperature distribution profiles based on calibrated values
US10763142B2 (en) 2015-06-22 2020-09-01 Lam Research Corporation System and method for determining field non-uniformities of a wafer processing chamber using a wafer processing parameter
US10381248B2 (en) * 2015-06-22 2019-08-13 Lam Research Corporation Auto-correction of electrostatic chuck temperature non-uniformity
US10741426B2 (en) * 2017-09-27 2020-08-11 Taiwan Semiconductor Manufacturing Co., Ltd. Method for controlling temperature of furnace in semiconductor fabrication process
CN109585267B (zh) * 2017-09-29 2023-12-01 住友电气工业株式会社 氮化硅膜的形成方法
CN110565077A (zh) * 2019-10-14 2019-12-13 武汉新芯集成电路制造有限公司 一种提高薄膜沉积均匀性的方法
TWI750749B (zh) * 2020-07-28 2021-12-21 華邦電子股份有限公司 化學氣相沉積製程及膜層的形成方法
CN112040571B (zh) * 2020-08-27 2022-10-21 上海华力集成电路制造有限公司 光刻热板动态温度控制光刻胶膜厚的方法
JP2024004354A (ja) 2022-06-28 2024-01-16 東京エレクトロン株式会社 基板処理装置、および温度調整方法
CN116845007A (zh) * 2023-07-14 2023-10-03 北京屹唐半导体科技股份有限公司 一种用于半导体工艺的温度控制方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100757552B1 (ko) * 2000-07-25 2007-09-10 동경 엘렉트론 주식회사 열처리장치, 열처리방법 및 기록매체
JP4546623B2 (ja) * 2000-07-25 2010-09-15 東京エレクトロン株式会社 熱処理装置の制御条件決定方法
JP4751538B2 (ja) * 2001-08-28 2011-08-17 東京エレクトロン株式会社 処理システム
JP4712343B2 (ja) * 2003-10-30 2011-06-29 東京エレクトロン株式会社 熱処理装置、熱処理方法、プログラム及び記録媒体
JP4610908B2 (ja) * 2004-02-24 2011-01-12 株式会社日立国際電気 基板処理装置及び半導体装置の製造方法
JP2005142596A (ja) * 2005-02-14 2005-06-02 Oki Electric Ind Co Ltd 半導体製造装置の洗浄方法、及び半導体装置の製造方法
JP2007088391A (ja) * 2005-09-26 2007-04-05 Hitachi Kokusai Electric Inc 基板処理装置
JP2007146252A (ja) * 2005-11-29 2007-06-14 Tokyo Electron Ltd 熱処理方法、熱処理装置及び記憶媒体

Also Published As

Publication number Publication date
TWI433250B (zh) 2014-04-01
CN101423935A (zh) 2009-05-06
JP5101243B2 (ja) 2012-12-19
TW200943452A (en) 2009-10-16
US20090110824A1 (en) 2009-04-30
KR101154757B1 (ko) 2012-06-08
JP2009111042A (ja) 2009-05-21
CN101423935B (zh) 2013-07-03

Similar Documents

Publication Publication Date Title
KR101154757B1 (ko) 기판 처리 장치, 기판 처리 장치의 제어 방법 및 기억 매체
JP4493192B2 (ja) バッチ式熱処理装置及びその制御方法
US6787377B2 (en) Determining method of thermal processing condition
TWI382485B (zh) 熱處理裝置、自動調整控制常數之方法及儲存媒體
US6922522B2 (en) Heat treatment apparatus, calibration method for temperature measuring system of the apparatus, and heat treatment system
KR101087855B1 (ko) 처리 시스템, 처리 방법 및 컴퓨터 프로그램을 저장한 기록매체
JP5788355B2 (ja) 熱処理システム、熱処理方法、及び、プログラム
KR101149170B1 (ko) 열처리 장치, 열처리 장치의 온도 조정 방법, 및 컴퓨터 프로그램을 기록한 기록 매체
KR101133413B1 (ko) 기판 처리 시스템, 기판 처리 장치의 제어 방법 및 기억 매체
JP5049303B2 (ja) 熱処理装置、熱処理装置の温度調整方法、及び、プログラム
US20170278699A1 (en) Control device, substrate processing system, substrate processing method, and program
US20060027566A1 (en) Multi-parameter process and control method
JP6512860B2 (ja) 熱処理システム、熱処理方法、及び、プログラム
US20150011091A1 (en) Substrate processing method and control apparatus
JP5049302B2 (ja) 熱処理装置、熱処理装置の温度調整方法、及び、プログラム
JP4546623B2 (ja) 熱処理装置の制御条件決定方法
US20220406631A1 (en) Temperature correction information calculating device, semiconductor manufacturing apparatus, recording medium, and temperature correction information calculating method
JP2017098464A (ja) 熱処理システム、熱処理方法、及び、プログラム
KR100713288B1 (ko) 열처리 장치에 있어서의 설정 온도 궤적의 결정방법
TWI433239B (zh) 熱處理裝置、熱處理裝置之溫度調整方法、及程式
JP6335128B2 (ja) 熱処理システム、熱処理方法、及び、プログラム

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150430

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160517

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170522

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180518

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190516

Year of fee payment: 8