KR20090021741A - 박막 트랜지스터 및 이를 이용한 발광표시장치 - Google Patents

박막 트랜지스터 및 이를 이용한 발광표시장치 Download PDF

Info

Publication number
KR20090021741A
KR20090021741A KR1020070086510A KR20070086510A KR20090021741A KR 20090021741 A KR20090021741 A KR 20090021741A KR 1020070086510 A KR1020070086510 A KR 1020070086510A KR 20070086510 A KR20070086510 A KR 20070086510A KR 20090021741 A KR20090021741 A KR 20090021741A
Authority
KR
South Korea
Prior art keywords
semiconductor layer
thin film
group
film transistor
source
Prior art date
Application number
KR1020070086510A
Other languages
English (en)
Other versions
KR100907400B1 (ko
Inventor
정종한
정재경
모연곤
박진성
이헌정
신현수
Original Assignee
삼성모바일디스플레이주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성모바일디스플레이주식회사 filed Critical 삼성모바일디스플레이주식회사
Priority to KR1020070086510A priority Critical patent/KR100907400B1/ko
Priority to US12/222,497 priority patent/US7652287B2/en
Publication of KR20090021741A publication Critical patent/KR20090021741A/ko
Application granted granted Critical
Publication of KR100907400B1 publication Critical patent/KR100907400B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명은 박막 트랜지스터 및 이를 이용한 발광표시장치에 관한 것으로, 본 발명의 박막 트랜지스터는 기판 및 상기 기판 상에 배치되는 엔(N) 타입 산화물 반도체로 이루어진 반도체층, 게이트 전극 및 소스/드레인 전극이 포함된다. 여기서, 상기 소스/드레인 전극과 접촉되는 반도체층은 1족 원소로 구성되는 군에서 선택된 적어도 하나의 이온이 도핑된 도핑영역을 포함한다.
N형 산화물 반도체로 이루어진 반도체층, 접촉저항, 이온 도핑, 전위장벽

Description

박막 트랜지스터 및 이를 이용한 발광표시장치{Thin film transistor and Light-emitting dislplay device having the thin film transistor}
도 1은 종래기술에 따른 ZnO를 반도체층으로 구비한 박막 트랜지스터의 단면도.
도 2는 본 발명의 제1 실시예에 따른 박막 트랜지스터의 단면도.
도 3a 내지 3e는 본 발명의 제1 실시예에 따른 박막 트랜지스터의 제조방법을 설명하기 위한 단면도.
도 4는 본 발명의 제1 실시예에 따른 유기 전계 발광표시장치의 단면도.
도 5는 본 발명의 제2 실시예에 따른 박막 트랜지스터의 단면도.
도 6a 내지 도 6d는 본 발명의 제2 실시예에 따른 박막 트랜지스터의 제조방법을 설명하기 위한 단면도.
도 7은 본 발명의 제2 실시예에 따른 유기 전계 발광표시장치의 단면도.
♣ 도면의 주요 부분에 대한 부호의 설명 ♣
210 : 기판
220 : 게이트 전극
230 : 게이트 절연층
240 : 반도체층
245 : 도핑영역
250a, 250b : 소스 전극, 드레인 전극
본 발명은 박막 트랜지스터 및 이를 이용한 발광표시장치에 관한 기술로서, 보다 상세하게는 N 타입 산화물 반도체로 형성된 반도체층과 소스 및 드레인 전극 사이의 오믹 콘택을 향상시킬 수 있는 박막 트랜지스터 및 이를 이용한 발광표시장치에 관한 것이다.
종래 유기 전계 발광표시장치에 사용되는 박막 트랜지스터는 비정질실리콘(Amorphous silicon) 또는 다결정실리콘(Poly silicon)을 이용한 반도체층이 주로 사용되었다.
그러나, 비정질실리콘으로 반도체층을 형성할 경우 낮은 이동도(mobility)로 인해 높은 동작속도가 요구되는 표시패널의 구동회로로 사용하기에 어려운 문제점이 있고, 다결정실리콘(Poly silicon)은 이동도(mobility)는 높으나 문턱전압이 불균일한 문제점이 있어 별도의 보상회로를 구비하여야 한다는 문제점이 있다. 또한, 이러한 재료의 비정질 또는 다결정실리콘을 반도체층으로 이용하는 박막 트랜지스터는 빛의 조사에 따라 누설전류가 발생되어 박막 트랜지스터의 특성이 저하되는 문제점이 있다.
따라서, 최근 이러한 문제점을 해결하기 위한 산화물 반도체가 연구되고 있 다. 예컨데, 일본공개공보 제2004-273614호에서 소개하는 종래기술에는 ZnO 또는 ZnO를 포함하는 산화물 반도체를 반도체층으로 이용하는 박막 트랜지스터가 개시되어 있다.
이하에서, 종래기술에 따른 박막 트랜지스터를 설명하도록 한다.
도 1은 종래기술에 따른 ZnO를 반도체층으로 구비한 박막 트랜지스터의 단면도이다.
도 1을 참조하면, 박막 트랜지스터(100)는 절연성 기판(110) 상에 형성된 소스 전극(120a) 및 드레인 전극(120b), 소스 및 드레인 전극(120a, 120b)에 접촉되도록 배치되는 ZnO로 형성된 반도체층(130), ZnO로 형성된 반도체층(130) 상에 적층되는 게이트 절연막(140) 및 게이트 전극(150)을 포함한다.
이때, ZnO 또는 ZnO를 포함하는 산화물 반도체는 밴드갭(band gap)이 3.4로서 가시광 영역의 빛 에너지보다 커서, 가시광을 흡수하지 않으므로 박막 트랜지스터는 가시광흡수에 따른 누설전류가 증대되지 않는 효과를 가진다고 기재되어 있다.
그러나, ZnO 또는 ZnO를 포함하는 산화물 반도체층 상에 형성되는 소스 및 드레인 전극과 직접적으로 접촉되어 반도체층과 접촉되는 소스/드레인 전극의 일함수 차이에 의한 전위장벽(Schottky Barrier)이 형성되어, 접촉저항(Rc)이 증가된다. 이에 따라, 박막 트랜지스터에 동일한 전압을 인가했을 때 전류-전압 특성이 저하되는 문제점을 갖는다.
따라서, 본 발명은 전술한 문제점들을 해소하기 위해 도출된 발명으로, N 타입 산화물 반도체로 형성된 반도체층과 소스 및 드레인 전극 사이의 오믹 콘택을 향상시켜 양질의 박막 트랜지스터 및 발광표시장치를 제공하는 것을 목적으로 한다.
전술한 목적을 달성하기 위한, 본 발명의 일 측면에 따르면, 본 발명의 박막 트랜지스터는 기판 및 상기 기판 상에 배치되는 엔(N) 타입 산화물 반도체로 이루어진 반도체층, 게이트 전극 및 소스/드레인 전극이 포함된다. 여기서, 상기 소스/드레인 전극과 접촉되는 반도체층은 1족 원소로 구성되는 군에서 선택된 적어도 하나의 이온이 도핑된 도핑영역을 포함한다.
본 발명의 다른 일 측면에 따르면, 본 발명의 발광표시장치는 기판; 상기 기판 상에 배치되는 엔(N) 타입 산화물 반도체로 이루어진 반도체층, 게이트 전극 및 소스/드레인 전극을 포함하는 박막 트랜지스터; 및 상기 박막 트랜지스터 상에 배치되며, 상기 박막 트랜지스터와 전기적으로 연결된 발광소자를 포함한다. 여기서, 상기 소스/드레인 전극과 접촉되는 반도체층은 1족 원소로 구성되는 군에서 선택된 적어도 하나의 이온이 도핑된 도핑영역을 포함한다.
이하에서는, 본 발명의 실시예들을 도시한 도면을 참조하여, 본 발명에 따른 박막 트랜지스터 및 이를 이용한 발광표시장치를 보다 구체적으로 설명한다.
도 2는 본 발명의 제1 실시예에 따른 박막 트랜지스터의 단면도이다.
도 2를 참조하면, 본 발명의 박막 트랜지스터(200)는 기판(210) 상에 형성되 는 게이트 전극(220), 게이트 전극(220)을 포함하는 기판(210) 상에 형성되는 게이트 절연막(230), 게이트 절연막(230) 상에 채널 영역, 소스 영역 및 드레인 영역을 포함하는 반도체층(240) 및 반도체층(240) 상에 패터닝되어 형성되는 소스 전극(250a) 및 드레인 전극(250b)을 포함한다. 여기서, 소스 전극(250a) 및 드레인 전극(250b)과 접촉되는 반도체층(240)은 1족 원소로 구성되는 군에서 선택된 적어도 하나의 이온이 도핑된 도핑영역(245)을 포함한다.
반도체층(240)은 N 타입 산화물 반도체로 이루어진다. N 타입 산화물 반도체로는 산화아연(ZnO), 산화갈륨아연(ZnGaO), 산화인듐아연(ZnInO), 산화인듐(In2O3), 산화갈륨인듐아연(ZnInGaO) 및 산화주석아연(ZnSnO)로 이루어지는 군에서 선택된 하나가 이용될 수 있다.
한편, 소스 전극(250a) 및 드레인 전극(250b)과 접촉되는 반도체층(240)은 1족 원소로 구성되는 군에서 선택된 적어도 하나의 이온이 도핑되어 도핑영역(245)이 형성된다. 도핑영역(245)은 소스 및 드레인 전극(250a,250b)과 접촉되는 반도체층(240)의 일함수 차이에 의해 발생하는 전위장벽(Schottky Barrier)을 감소시켜 소스 및 드레인 전극(250a,250b)과 반도체층(240)의 오믹 컨택을 향상시킨다. 즉, 소스 및 드레인 전극(250a,250b)과 접촉되는 반도체층(240)에 반도체층(240)의 재료보다 일함수(work function)가 작은 1족 원소의 이온이 도핑되어 전위장벽의 높이(Schottky Barrier Height)를 감소시켜, 접촉저항을 감소시킨다. 이에 따라, 박막 트랜지스터(200)의 전류-전압 특성이 향상될 수 있다.
또한, 반도체층(240)의 도핑영역(245)에는 1족 원소인 수소(H), 리튬(Li), 나트륨(Na), 칼륨(K), 루비듐(Rb), 세슘(Cs), 프랑슘(Fr)으로 구성되는 군에서 선택된 적어도 하나의 이온이 도핑될 수 있다. 도핑영역(245)의 도핑 농도는 1016 내지 1021/cm3일 수 있다. 이는 반도체층(240)과 소스 및 드레인 전극(250a,250b) 계면의 접촉저항을 최소화시키기 위한 수치로, 실험 결과 도핑영역(245)의 도핑 농도가 1016cm3미만이면, 반도체층(240)과 소스 및 드레인 전극(250a,250b) 계면의 접촉저항이 감소되지 않으며, 도핑영역(245)의 도핑 농도가 1021cm3 초과되면 반도체층(240)의 결정 격자가 손상될 수 있기 때문이다.
소스 및 드레인 영역의 반도체층(240) 즉, 도핑영역(245) 상에는 소스 전극(250a) 및 드레인 전극(250b)이 형성된다. 소스 전극(250a) 및 드레인 전극(250b)은 알루미늄(Al), 알루미늄 합금, 은(Ag), 은 합금, MoW, 몰리브덴(Mo), 구리(Cu) 또는 ITO, IZO 등과 같은 도전성 금속 산화물로 이루어질 수 있으며, 이들에 제한되지는 않는다.
도 3a 내지 3e는 본 발명의 제1 실시예에 따른 박막 트랜지스터의 제조방법을 설명하기 위한 단면도이다.
도 3a를 참조하면, 기판(210) 상에 게이트 전극(220)이 형성된 후, 게이트 전극(220)을 포함하는 기판(210) 전면에 게이트 절연막(230)이 형성된다.
도 3b를 참조하면, 게이트 절연막(230) 상에 채널 영역, 소스 영역 및 드레 인 영역을 포함하는 반도체층(240)이 형성된다. 반도체층(240)은 N 타입 산화물 반도체로, 산화아연(ZnO), 산화갈륨아연(ZnGaO), 산화인듐아연(ZnInO), 산화인듐(In2O3), 산화갈륨인듐아연(ZnInGaO) 및 산화주석아연(ZnSnO)로 이루어지는 군에서 선택되는 하나로 형성될 수 있다.
도 3c를 참조하면, 반도체층(240)에 도핑영역(245)을 형성하기 위해, 반도체층(240) 상부에 마스크(260)가 배치된다. 이때, 마스크(260)는 소스 및 드레인 전극(250a,250b)이 형성될 영역에 개구부를 갖는다. 이후, 반도체층(240)에 1족 원소인 수소(H), 리튬(Li), 나트륨(Na), 칼륨(K), 루비듐(Rb), 세슘(Cs), 프랑슘(Fr)으로 구성되는 군에서 선택된 하나를 이온화시킨 후 고에너지를 가해 반도체층(240)에 주입하여 도핑영역(245)을 형성한다. 이때, 도핑영역(245)의 이온 도핑 농도를 1016 내지 1021/cm3로 설정하기 위해 도핑영역(245)에 주입되는 이온을 단위면적(cm2)당, 1010 내지 1015cm2 도즈(dose)로 분포시킨다.
도 3d를 참조하면, 도핑영역(245)은 열처리되어 주입된 이온이 활성화된다. 또한, 본 실시예에서는 이온주입 공정을 통해 도핑영역(245)이 형성되므로, 이온 주입량을 제어할 수 있으며, 주입되는 이온의 가속에너지(eV)를 조절하여 주입되는 이온의 깊이를 조절할 수 있다.
도 3e를 참조하면, 게이트 절연층(230)과 도핑영역(245)에 알루미늄(Al), 알루미늄 합금, 은(Ag), 은 합금, MoW, 몰리브덴(Mo), 구리(Cu) 또는 ITO, IZO 등과 같은 도전성 금속 산화물을 증착한 후 패터닝하여 소스 전극(250a) 및 드레인 전 극(250b)를 형성한다.
도 4는 본 발명의 제1 실시예에 따른 유기 전계 발광표시장치의 단면도이다.
도 4를 참조하면, 본 발명의 유기 전계 발광표시장치(300)는 기판(310), 기판(310) 상에 N 타입 산화물 반도체로 이루어진 반도체층(340), 게이트 전극(320) 및 소스/드레인 전극(350a,350b)을 포함하는 박막 트랜지스터, 박막 트랜지스터 상에 형성되며, 박막 트랜지스터와 전기적으로 연결된 유기 전계 발광소자(350,360,370)를 포함한다. 여기서, 소스/드레인 전극(350a,350b)과 접촉되는 반도체층(340)은 1족 원소로 구성되는 군에서 선택된 적어도 하나의 이온이 도핑된 도핑영역(445)을 포함한다.
기판(310) 상에 형성된 박막 트랜지스터는 도 2의 박막 트랜지스터와 동일한 구조를 가지며, 도 3a 내지 도 3e와 같은 방법에 의해 제조될 수 있다.
박막 트랜지스터(300)는 기판(310) 상에 형성되는 게이트 전극(320), 게이트 전극(320)을 포함하는 기판(310) 상에 형성되는 게이트 절연막(330), 게이트 절연막(330) 상에 채널 영역, 소스 영역 및 드레인 영역을 포함하는 반도체층(340) 및 반도체층(340) 상에 패터닝되어 형성되는 소스 전극(350a) 및 드레인 전극(350b)이 포함된다.
한편, 소스 전극(350a) 및 드레인 전극(350b)과 접촉되는 반도체층(340)은 1족 원소로 구성되는 군에서 선택된 적어도 하나의 이온이 도핑된 도핑영역(345)이포함된다. 도핑영역(345)은 소스 및 드레인 전극(350a,350b)과 접촉되는 반도체층(340)의 일함수 차이에 의해 발생하는 전위장벽(Schottky Barrier)을 감소 시키기 위한 것이다. 즉, 도핑영역(345)은 소스 및 드레인 전극(350a,350b)과 접촉되는 반도체층(340)에 반도체층(340)의 재료보다 일함수(work function)가 작은 1족 원소의 이온을 도핑하여 전위장벽의 높이(Schottky Barrier Height)을 감소시켜, 반도체층(340)과 소스 및 드레인 전극(350a,350b)의 접촉저항을 감소시킨다. 이에 따라, 박막 트랜지스터의 전류-전압 특성이 향상될 수 있다.
박막 트랜지스터 상에는 박막 트랜지스터와 전기적으로 연결된 유기 전계 발광소자가 형성된다. 유기 전계 발광소자는 화소영역에 따라 패터닝된 캐소드 전극(350), 유기물층(360) 및 애노드 전극(370)을 포함한다.
캐소드 전극(350)은 비어홀을 통해 박막 트랜지스터의 드레인 전극(350b)와 전기적으로 접속된다. 이는 박막 트랜지스터가 N형의 전기적 특성을 가지기 때문이다. 캐소드 전극(350)은 ITO(Indium Tin Oxide), Ag, 및 Al로 구성되는 군에서 선택되는 하나의 물질로 구성될 수 있다.
캐소드 전극(350) 상에는 유기물층(360)이 형성되며, 유기물층(360)은 전자주입층, 전자수송층, 정공주입층, 정공수송층이 포함될 수 있다. 유기물층(360) 상에는 애노드 전극(370)이 형성된다.
이러한 유기 전계 발광소자는 애노드 전극(370) 및 캐소드 전극(350)에 소정의 전압이 인가되면, 애노드 전극(370)으로부터 주입된 정공(hole)이 유기물층(360)을 이루는 정공수송층을 경유하여 유기물층(360)으로 이동되고, 캐소드 전극(350)으로부터 주입된 전자가 전자수송층을 경유하여 유기물층(360)으로 주입된다. 이때, 유기물층(360)에서 전자와 정공이 재결합하여 여기자(exiton)를 생성하 고, 이 여기자가 여기 상태에서 기저 상태로 변화됨에 따라, 유기물층(360)의 형광성 분자가 발광되어 화상이 형성된다.
도 5는 본 발명의 제2 실시예에 따른 박막 트랜지스터의 단면도이다.
도 5를 참조하면, 본 발명의 박막 트랜지스터(400)는 기판(410) 상에 채널 영역, 소스 영역 및 드레인 영역을 포함하는 N 타입 산화물 반도체로 이루어진 반도체층(420), 반도체층(420) 상에 형성되는 게이트 절연층(430), 반도체층(420)의 채널 영역과 대응되는 게이트 절연층(430) 상에 형성되는 게이트 전극(440), 게이트 전극(440)을 포함하는 게이트 절연층(430) 전면에 형성되는 층간 절연층(450), 게이트 절연층(430) 및 층간 절연층(450)에 형성된 콘택홀(460)을 통해 반도체층(420)의 소스 영역 및 드레인 영역과 연결되는 소스 전극(470a) 및 드레인 전극(470b)를 포함한다. 여기서, 소스 전극(470a) 및 드레인 전극(470b)과 접촉되는 반도체층(420)은 1족 원소로 구성되는 군에서 선택된 적어도 하나의 이온이 도핑된 도핑영역(425)을 포함한다.
반도체층(420)은 N 타입 산화물 반도체로 형성된다. N 타입 산화물 반도체는 산화아연(ZnO), 산화갈륨아연(ZnGaO), 산화인듐아연(ZnInO), 산화인듐(In2O3), 산화갈륨인듐아연(ZnInGaO) 및 산화주석아연(ZnSnO)로 이루어지는 군에서 선택되는 하나로 사용될 수 있다.
한편, 소스 전극(470a) 및 드레인 전극(470b)과 접촉되는 반도체층(420)은 1족 원소로 구성되는 군에서 선택된 적어도 하나의 이온이 도핑된 도핑영역(425)이 형성된다. 도핑영역(425)은 소스 및 드레인 전극(470a,470b)과 접촉되는 반도체층(420)의 일함수 차이에 의해 발생하는 전위장벽(Schottky Barrier)을 감소시켜, 소스 및 드레인 전극(470a,470b)과 반도체층(420)의 오믹 컨택을 향상시킨다. 즉, 도핑영역(425)은 소스 및 드레인 전극(470a,470b)과 접촉되는 반도체층(420)에 반도체층(420)의 재료보다 일함수(work function)가 작은 1족 원소의 이온이 도핑되어 전위장벽의 높이(Schottky Barrier Height)가 감소되어, 반도체층(420)과 소스 및 드레인 전극(470a,470b)의 접촉저항이 감소된다. 이에 따라, 박막 트랜지스터(400)의 전류-전압 특성이 향상될 수 있다.
반도체층(420)의 도핑영역(425)에는 1족 원소인 수소(H), 리튬(Li), 나트륨(Na), 칼륨(K), 루비듐(Rb), 세슘(Cs), 프랑슘(Fr)으로 구성되는 군에서 선택된 적어도 하나의 이온이 도핑될 수 있다. 도핑영역(425)의 도핑 농도는 1016 내지 1021/cm3일 수 있다. 이는 반도체층(420)과 소스/드레인 전극(470a,470b) 계면의 접촉저항을 최소화시키기 위한 수치로, 실험결과 도핑영역(425)의 도핑 농도가 1016cm3미만이면, 반도체층(420)과 소스 및 드레인 전극(470a,470b) 계면의 접촉저항이 감소되지 않으며, 도핑영역(425)의 도핑 농도가 1021cm3초과되면 반도체층(420)의 결정격자가 손상될 수 있기 때문이다.
도핑영역(425) 및 층간 절연층(450) 상에는 소스 전극(470a) 및 드레인 전극(470b)이 패터닝되어 각각 형성된다.
도 6a 내지 도 6d는 본 발명의 제2 실시예에 따른 박막 트랜지스터의 제조방법을 설명하기 위한 단면도이다.
도 6a를 참조하면, 기판(410) 상에 채널 영역, 소스 영역 및 드레인 영역을 포함하는 반도체층(420)이 형성된다. 반도체층(420)은 N 타입 산화물 반도체로, 산화아연(ZnO), 산화갈륨아연(ZnGaO), 산화인듐아연(ZnInO), 산화인듐(In2O3), 산화갈륨인듐아연(ZnInGaO) 및 산화주석아연(ZnSnO)로 이루어지는 군에서 선택되는 하나로 형성될 수 있다. 반도체층(420)을 포함하는 기판(410) 전면에 게이트 절연층(430)이 형성된다. 반도체층(420)의 채널 영역과 대응되는 게이트 절연층(430) 상에 게이트 전극(440)이 형성된다. 게이트 전극(440)을 포함하는 게이트 절연층(430) 상에 층간 절연층(450)을 형성한다. 반도체층(420)의 소스 영역과 소스 전극(470a) 및 반도체층(420)의 드레인 영역과 드레인 전극(470b)을 연결시키기 위해 게이트 절연층(430) 및 층간 절연층(450)에 콘택홀(460)이 형성된다.
도 6b를 참조하면, 반도체층(420) 상부에 마스크(480)가 배치된다. 이때, 마스크(480)는 소스 및 드레인 전극이 형성될 영역에 개구부를 갖는다. 이후, 반도체층(420)에 1족 원소인 수소(H), 리튬(Li), 나트륨(Na), 칼륨(K), 루비듐(Rb), 세슘(Cs), 프랑슘(Fr)으로 구성되는 군에서 선택된 하나를 이온화한 후 고에너지를 가해 반도체층(420)에 이온을 주입하여 도핑영역(425)을 형성한다. 이때, 도핑영역(425)의 이온 도핑 농도를 1016 내지 1021/cm3로 설정하기 위해 도핑영역(425)에 주입되는 이온을 단위면적(cm2)당, 1010 내지 1015cm2 도즈(dose)로 분포시킨다.
도 6c를 참조하면, 도핑영역(425)이 열처리되어 주입된 이온이 활성화된다.
도 6d를 참조하면, 반도체층(420)에 도핑영역(425)이 형성되면, 도핑영역(425) 및 층간 절연층(450) 상에 알루미늄(Al), 알루미늄 합금, 은(Ag), 은 합금, MoW, 몰리브덴(Mo), 구리(Cu) 또는 ITO, IZO 등과 같은 도전성 금속 산화물을 증착한 후 패터닝하여 소스 전극(470a) 및 드레인 전극(470b)를 형성한다.
도 7은 본 발명의 제2 실시예에 따른 유기 전계 발광표시장치의 단면도이다.
도 7을 참조하면, 본 발명의 유기 전계 발광표시장치(500)는 기판(510), 기판(510) 상에 N 타입 산화물 반도체로 이루어진 반도체층(520), 게이트 전극(540) 및 소스/드레인 전극(560a,560b)을 포함하는 박막 트랜지스터, 박막 트랜지스터 상에 형성되며, 박막 트랜지스터와 전기적으로 연결된 유기 전계 발광소자(570,580,590)를 포함한다. 여기서, 소스/드레인 전극(560a,560b)과 접촉되는 반도체층(520)은 1족 원소로 구성되는 군에서 선택된 적어도 하나의 이온이 도핑된 도핑영역(525)을 포함한다.
기판(510) 상에 형성된 박막 트랜지스터는 도 5의 박막 트랜지스터와 동일한 구조를 가지며, 도 6a 내지 도 6d와 같은 방법에 의해 제조될 수 있다.
박막 트랜지스터는 기판(510) 상에 채널 영역, 소스 영역 및 드레인 영역을 포함하는 반도체층(520), 반도체층(520) 상에 형성되는 게이트 절연층(530), 반도체층(520)의 채널 영역과 대응되는 게이트 절연층(530) 상에 형성되는 게이트 전극(540), 게이트 전극(540)을 포함하는 게이트 절연층(530) 전면에 형성되는 층간 절연층(550), 게이트 절연층(530) 및 층간 절연층(550)에 형성된 콘택홀(560)을 통해 반도체층(520)의 소스 영역 및 드레인 영역과 연결되는 소스 전극(560a) 및 드레인 전극(560b)이 포함된다.
한편, 소스 및 드레인 전극(560a,560b)과 접촉되는 반도체층(520)은 1족 원소로 구성되는 군에서 선택된 적어도 하나의 이온이 도핑된 도핑영역(525)이 형성된다. 도핑영역(525)은 소스 및 드레인 전극(560a,560b)과 접촉되는 반도체층(520)의 일함수 차이에 의해 발생하는 전위장벽(Schottky Barrier)을 감소시키기 위한 것이다. 즉, 도핑영역(525)은 소스 및 드레인 전극(560a,560b)과 접촉되는 반도체층(520)에 반도체층(520)의 재료보다 일함수(work function)가 작은 1족 원소의 이온이 도핑되어 전위장벽의 높이(Schottky Barrier Height)가 감소되어, 반도체층(520)과 소스 및 드레인 전극(560a,560b)의 접촉저항이 감소된다. 이에 따라, 박막 트랜지스터의 전류-전압 특성이 향상될 수 있다.
박막 트랜지스터 상에는 박막 트랜지스터와 전기적으로 연결된 유기 전계 발광소자가 형성된다. 유기 전계 발광소자는 화소영역에 따라 패터닝된 캐소드 전극(570), 유기물층(580) 및 애노드 전극(590)을 포함한다.
본 발명은 실시예들을 기준으로 주로 설명되어졌으나, 발명의 요지와 범위를 벗어나지 않고 많은 다른 가능한 수정과 변형이 이루어질 수 있다. 예컨데, 전술한 실시예에서 박막 트랜지스터는 탑게이트(코플라나)구조와 바텀게이트(역스태거드)구조 및 그의 제조방법을 설명하였으나, 스태거드 구조에서도 동일하게 N 타입 산화물 반도체로 형성할 수 있음을 당업자는 인식할 것이다.
이상 본 발명을 상세히 설명하였으나 본 발명은 이에 한정되지 않으며, 본 발명이 속하는 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 많은 변형이 될 수 있은 물론이다.
이상과 같이, 본 발명에 의하면, 소스 및 드레인 전극과 접촉되는 N 타입 산화물 반도체로 이루어진 반도체층에 1족 원소로 구성되는 군에서 선택된 적어도 하나의 이온을 도핑하여, 소스 및 드레인 전극과 반도체층 계면의 접촉저항을 감소시킬 수 있다. 이에 따라, 박막 트랜지스터의 전류-전압 특성이 향상될 수 있다. 더 나아가 오믹 콘택이 향상된 양질의 박막 트랜지스터를 제공할 수 있다.

Claims (11)

  1. 기판; 및
    상기 기판 상에 배치되며, 엔(N) 타입 산화물 반도체로 이루어진 반도체층, 게이트 전극 및 소스/드레인 전극을 포함하는 박막 트랜지스터에 있어서,
    상기 소스/드레인 전극과 접촉되는 반도체층은 1족 원소로 구성되는 군에서 선택된 적어도 하나의 이온이 도핑된 도핑영역을 포함하는 박막 트랜지스터.
  2. 제1 항에 있어서, 상기 도핑영역의 도핑 농도는 1016 내지 1021/cm3인 박막 트랜지스터.
  3. 제1 항에 있어서, 상기 1족 원소는 수소(H), 리튬(Li), 나트륨(Na), 칼륨(K), 루비듐(Rb), 세슘(Cs), 프랑슘(Fr)으로 구성되는 군에서 선택된 하나인 박막 트랜지스터.
  4. 제1 항에 있어서, 상기 반도체층은 산화아연(ZnO), 산화갈륨아연(ZnGaO), 산화인듐아연(ZnInO), 산화인듐(In2O3), 산화갈륨인듐아연(ZnInGaO) 및 산화주석아연(ZnSnO)로 구성되는 군에서 선택된 적어도 하나인 박막 트랜지스터.
  5. 기판 상에 게이트 전극을 형성하여 패터닝하는 단계;
    상기 게이트 전극 상에 게이트 절연층을 배치하는 단계;
    상기 게이트 절연층 상에 엔(N) 타입 산화물 반도체로 이루어진 반도체층을 배치하는 단계;
    상기 반도체층 상에 소스/드레인 전극이 배치될 영역에 1족 원소로 구성되는 군에서 선택된 적어도 하나의 이온을 도핑하는 단계; 및
    상기 이온이 도핑된 반도체층 상에 소스/드레인 전극을 배치하는 단계를 포함하는 박막 트랜지스터의 제조방법.
  6. 기판 상에 소스/드레인 영역 및 채널영역을 포함하는 엔(N) 타입 산화물 반도체로 이루어진 반도체층을 배치하는 단계;
    상기 반도체층 상에 게이트 절연층을 배치하는 단계;
    상기 게이트 절연층 상에 상기 반도체층의 채널영역과 대응되는 게이트 전극을 배치하는 단계;
    상기 게이트 전극 상에 층간 절연막을 배치하는 단계;
    상기 게이트 절연층 및 상기 층간 절연층에 콘택 홀을 형성하여, 상기 노출된 반도체층에 1족 원소로 구성되는 군에서 선택된 적어도 하나의 이온을 도핑하는 단계; 및
    상기 콘택 홀 및 상기 층간 절연층 상에 소스/드레인 전극을 형성하여 패터닝하는 단계를 포함하는 박막 트랜지스터의 제조방법.
  7. 제5 항 및 제6 항 중 어느 한 항에 있어서, 상기 1족 원소는 수소(H), 리튬(Li), 나트륨(Na), 칼륨(K), 루비듐(Rb), 세슘(Cs), 프랑슘(Fr)으로 구성되는 군에서 선택된 하나인 박막 트랜지스터의 제조방법.
  8. 제5 항 및 제6 항 중 어느 한 항에 있어서, 상기 반도체층에 도핑되는 이온의 도즈는 1010 내지 1015cm2인 박막 트랜지스터의 제조방법.
  9. 기판;
    상기 기판 상에 배치되며, 엔(N) 타입 산화물 반도체로 이루어진 반도체층, 게이트 전극 및 소스/드레인 전극을 포함하는 박막 트랜지스터; 및
    상기 박막 트랜지스터 상에 배치되며, 상기 박막 트랜지스터와 전기적으로 연결된 발광소자를 포함하며,
    상기 소스/드레인 전극과 접촉되는 반도체층은 1족 원소로 구성되는 군에서 선택된 적어도 하나의 이온이 도핑된 도핑영역을 포함하는 발광표시장치.
  10. 제9 항에 있어서, 상기 도핑영역의 도핑 농도는 1016 내지 1021/cm3 발광표시장치.
  11. 제9 항에 있어서, 상기 1족 원소는 수소(H), 리튬(Li), 나트륨(Na), 칼륨(K), 루비듐(Rb), 세슘(Cs), 프랑슘(Fr)으로 구성되는 군에서 선택된 하나인 발광표시장치.
KR1020070086510A 2007-08-28 2007-08-28 박막 트랜지스터 및 이를 이용한 발광표시장치 KR100907400B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020070086510A KR100907400B1 (ko) 2007-08-28 2007-08-28 박막 트랜지스터 및 이를 이용한 발광표시장치
US12/222,497 US7652287B2 (en) 2007-08-28 2008-08-11 Thin film transistor, light-emitting display device having the same and associated methods

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070086510A KR100907400B1 (ko) 2007-08-28 2007-08-28 박막 트랜지스터 및 이를 이용한 발광표시장치

Publications (2)

Publication Number Publication Date
KR20090021741A true KR20090021741A (ko) 2009-03-04
KR100907400B1 KR100907400B1 (ko) 2009-07-10

Family

ID=40405985

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070086510A KR100907400B1 (ko) 2007-08-28 2007-08-28 박막 트랜지스터 및 이를 이용한 발광표시장치

Country Status (2)

Country Link
US (1) US7652287B2 (ko)
KR (1) KR100907400B1 (ko)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150142397A (ko) * 2014-06-12 2015-12-22 인하대학교 산학협력단 박막 트랜지스터, 그 제조 방법 및 이를 포함하는 디스플레이 장치
KR20160032790A (ko) * 2014-09-16 2016-03-25 한양대학교 산학협력단 박막 트랜지스터 및 그 제조 방법
KR20170039800A (ko) * 2015-10-01 2017-04-12 삼성디스플레이 주식회사 반도체 소자 및 그의 제조 방법
US10522605B2 (en) 2014-12-29 2019-12-31 Samsung Display Co., Ltd. Thin-film transistor array substrate and organic light-emitting display apparatus including the same
JP2020178129A (ja) * 2011-03-11 2020-10-29 株式会社半導体エネルギー研究所 半導体装置
KR20210062723A (ko) * 2009-06-30 2021-05-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101671660B1 (ko) 2008-11-21 2016-11-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 표시 장치 및 전자 기기
EP2449594B1 (en) 2009-06-30 2019-08-21 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
CN102576172B (zh) * 2009-10-30 2016-01-27 株式会社半导体能源研究所 液晶显示设备、其驱动方法以及包括该液晶显示设备的电子电器
KR101329849B1 (ko) 2009-11-28 2013-11-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
KR101117737B1 (ko) 2010-03-02 2012-02-24 삼성모바일디스플레이주식회사 유기 발광 표시 장치
WO2012090973A1 (en) * 2010-12-28 2012-07-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9960278B2 (en) * 2011-04-06 2018-05-01 Yuhei Sato Manufacturing method of semiconductor device
US8809854B2 (en) * 2011-04-22 2014-08-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9076871B2 (en) * 2011-11-30 2015-07-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9419146B2 (en) 2012-01-26 2016-08-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN102629590B (zh) * 2012-02-23 2014-10-22 京东方科技集团股份有限公司 一种薄膜晶体管阵列基板及其制作方法
KR102001057B1 (ko) 2012-10-31 2019-07-18 엘지디스플레이 주식회사 어레이 기판의 제조방법
WO2014092012A1 (ja) * 2012-12-14 2014-06-19 シャープ株式会社 表示装置およびその駆動方法
KR20140128789A (ko) * 2013-04-29 2014-11-06 삼성디스플레이 주식회사 유기 발광 디스플레이 장치 및 이의 제조 방법
CN103943509B (zh) * 2014-04-11 2017-02-15 深圳市华星光电技术有限公司 薄膜晶体管的制程方法
CN104022157A (zh) * 2014-05-26 2014-09-03 京东方科技集团股份有限公司 一种薄膜晶体管、阵列基板及显示装置
KR102606281B1 (ko) 2017-07-14 2023-11-27 삼성디스플레이 주식회사 유기금속 화합물 및 이를 포함하는 유기 발광 소자
US20210066617A1 (en) * 2019-08-30 2021-03-04 Samsung Display Co., Ltd. Light-emitting device and electronic apparatus including the same
KR20210076220A (ko) * 2019-12-12 2021-06-24 삼성디스플레이 주식회사 유기 발광 소자 및 이를 포함하는 장치
KR20210152101A (ko) 2020-06-05 2021-12-15 삼성디스플레이 주식회사 표시 장치
KR20210156385A (ko) * 2020-06-17 2021-12-27 삼성디스플레이 주식회사 유기금속 화합물, 이를 포함한 발광 소자 및 상기 발광 소자를 포함한 전자 장치
US20210399239A1 (en) * 2020-06-17 2021-12-23 Samsung Display Co., Ltd. Organometallic compound, light-emitting device including the same, and electronic apparatus including the light-emitting device
KR20220016408A (ko) * 2020-07-31 2022-02-09 삼성디스플레이 주식회사 발광 소자 및 이를 포함하는 전자 장치
KR20220034277A (ko) * 2020-09-10 2022-03-18 삼성디스플레이 주식회사 유기금속 화합물 및 이를 포함한 유기 발광 소자
KR20220095398A (ko) * 2020-12-29 2022-07-07 삼성디스플레이 주식회사 발광 소자 및 이를 포함한 전자 장치

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3319057B2 (ja) 1993-07-16 2002-08-26 株式会社村田製作所 セラミック素子
US6515310B2 (en) * 2000-05-06 2003-02-04 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and electric apparatus
KR100377509B1 (ko) 2000-08-17 2003-03-26 한국과학기술연구원 아연산화물 반도체의 금속배선 형성방법
WO2002016679A1 (fr) * 2000-08-18 2002-02-28 Tohoku Techno Arch Co., Ltd. Matiere semi-conductrice polycristalline
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
US7488986B2 (en) * 2001-10-26 2009-02-10 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
JP3855051B2 (ja) 2002-12-03 2006-12-06 独立行政法人物質・材料研究機構 n型伝導性酸化亜鉛上への低接触抵抗電極の形成法
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP5326289B2 (ja) * 2007-03-23 2013-10-30 凸版印刷株式会社 有機el素子およびそれを備えた表示装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210062723A (ko) * 2009-06-30 2021-05-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
US11417754B2 (en) 2009-06-30 2022-08-16 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP2020178129A (ja) * 2011-03-11 2020-10-29 株式会社半導体エネルギー研究所 半導体装置
KR20150142397A (ko) * 2014-06-12 2015-12-22 인하대학교 산학협력단 박막 트랜지스터, 그 제조 방법 및 이를 포함하는 디스플레이 장치
KR20160032790A (ko) * 2014-09-16 2016-03-25 한양대학교 산학협력단 박막 트랜지스터 및 그 제조 방법
US10522605B2 (en) 2014-12-29 2019-12-31 Samsung Display Co., Ltd. Thin-film transistor array substrate and organic light-emitting display apparatus including the same
KR20170039800A (ko) * 2015-10-01 2017-04-12 삼성디스플레이 주식회사 반도체 소자 및 그의 제조 방법

Also Published As

Publication number Publication date
KR100907400B1 (ko) 2009-07-10
US7652287B2 (en) 2010-01-26
US20090057674A1 (en) 2009-03-05

Similar Documents

Publication Publication Date Title
KR100907400B1 (ko) 박막 트랜지스터 및 이를 이용한 발광표시장치
KR100958006B1 (ko) 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
TWI503965B (zh) 有機發光顯示器及製造其之方法
JP5368381B2 (ja) 有機発光表示装置及びその製造方法
KR100858617B1 (ko) 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
TWI524514B (zh) 有機發光顯示裝置之製造方法
KR100936871B1 (ko) 유기전계발광 표시 장치 및 그의 제조 방법
KR20090124527A (ko) 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
US20170330938A1 (en) Thin-film transistor array substrate
JP2000242196A (ja) エレクトロルミネッセンス表示装置
KR101082254B1 (ko) 유기전계발광 표시 장치 및 그의 제조 방법
JP2001109404A (ja) El表示装置
JP2011258945A (ja) 有機発光ディスプレイ装置及びその製造方法
WO2015096298A1 (zh) 薄膜晶体管及其制备方法、阵列基板、显示装置
KR20090105561A (ko) 반도체 장치 및 그를 구비하는 평판 표시 장치
KR102172972B1 (ko) 박막 트랜지스터 및 그의 제조방법
JP6082930B2 (ja) 薄膜トランジスタおよび表示装置
KR100962989B1 (ko) 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
CN111092077B (zh) 双薄膜晶体管及其制备方法、显示面板
US20030213955A1 (en) Light emitting apparatus and manufacturing method thereof
KR101920225B1 (ko) 유기전기발광소자 및 그 어레이 기판의 제조 방법
TW201431069A (zh) 基於金屬氮氧化物之異質接面場效電晶體
JP6327548B2 (ja) 薄膜トランジスタ及びその製造方法
KR100982314B1 (ko) 박막트랜지스터, 그의 제조방법 및 그를 포함하는유기전계발광표시장치
JP7492410B2 (ja) 画素回路及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130628

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140701

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20150701

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee