KR20090011934A - 반도체 소자의 소자분리막 형성방법 - Google Patents

반도체 소자의 소자분리막 형성방법 Download PDF

Info

Publication number
KR20090011934A
KR20090011934A KR1020070075997A KR20070075997A KR20090011934A KR 20090011934 A KR20090011934 A KR 20090011934A KR 1020070075997 A KR1020070075997 A KR 1020070075997A KR 20070075997 A KR20070075997 A KR 20070075997A KR 20090011934 A KR20090011934 A KR 20090011934A
Authority
KR
South Korea
Prior art keywords
film
psz
forming
device isolation
semiconductor device
Prior art date
Application number
KR1020070075997A
Other languages
English (en)
Inventor
윤양한
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070075997A priority Critical patent/KR20090011934A/ko
Publication of KR20090011934A publication Critical patent/KR20090011934A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02219—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen
    • H01L21/02222—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen the compound being a silazane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Abstract

본 발명에 따른 반도체 소자의 소자분리막 형성방법은, 소자분리를 위하여 형성된 트렌치를 PSZ(Poly Silazane)막으로 1차 갭-필(Gap-Fill)하는 단계와, 상기 PSZ막에 대하여 큐어링(Curing)을 수행하는 단계와, 상기 PSZ막에 대해 H2O 분위기의 스팀(Steam) 공정을 수행하는 단계와, 상기 PSZ막 상에 HDP(High-Density Plasma)막을 형성하여 상기 트렌치를 2차 갭-필하는 단계를 포함한다.

Description

반도체 소자의 소자분리막 형성방법{METHOD FOR FORMING ISOLATION LAYER OF SEMICONDUCTOR DEVICE}
도 1은 종래의 문제점을 도시한 그래프.
도 2a 내지 도 2f는 본 발명의 실시예에 따른 반도체 소자의 소자분리막 형성방법을 설명하기 위한 공정별 단면도.
* 도면의 주요 부분에 대한 부호의 설명 *
200 : 반도체 기판 202 : 패드산화막
204 : 패드질화막 206 : 하드마스크
208 : 측벽산화막 210 : 선형질화막
212 : 선형산화막 214 : PSZ(Poly Silazane)막
216 : HDP(High Density Plasma)막 218 : 소자분리막
T : 트렌치
본 발명은 반도체 소자의 소자분리막 형성방법에 관한 것으로, 보다 자세하게는, 소자분리용 절연막으로 PSZ(Poly Silazane)막 적용시 상기 PSZ막의 식각비의 변화를 방지할 수 있는 반도체 소자의 소자분리막 형성방법에 관한 것이다.
반도체 기술의 진보와 더불어, 반도체 소자의 고속화 및 고집적화가 급속하게 진행되고 있고, 이에 수반해서 패턴의 미세화 및 패턴 사이즈의 고정밀화에 대한 요구가 점점 높아지고 있다. 이러한 요구는 소자 영역에 형성되는 패턴은 물론 상대적으로 넓은 영역을 차지하는 소자분리막에도 적용된다.
기판의 활성 영역을 정의하는 소자분리막의 형성시 상기 소자분리막을 형성하기 위한 트렌치를 매립하는 방법으로 HDP(high density plasma) 산화막을 이용하여 DED(deposition-dep-deposition) 또는 DEDED(deposition-dep-deposition-dep-deposition) 방법을 주로 사용해 왔다. 그러나, 반도체 소자의 집적도가 증가함에 따라 디자인 룰은 감소하여 액티브 영역의 크기는 점점 감소되고 있으며, 또한 소자의 전기적 특성을 위하여 트렌치의 깊이가 점점 깊어짐에 따라 종횡비가 증가하면서 트렌치 갭-필(gap-fill) 문제가 발생하게 되었다.
따라서, 상기 언급한 트렌치의 갭-필 문제를 해결하기 위해, HARP(High aspect ratio process)나 PDL(Pulsed seposition layer)의 방식을 사용하여 트렌치의 매립이 이루어지고 있는데, 상기와 같은 HARP나 PDL 방식은 등각형의 증착방식이라는 한계가 있으므로 트렌치의 매립 모양이 일정한 경사를 가지고 있어야 한다는 단점이 생기게 된다.
이에 현재는, 트렌치의 하단부를 매립특성이 우수한 SOD(Spin-On Dielectric)막으로 증착한 다음, 상기 SOD막 상에 상기 트렌치를 완전 매립하도록 HDP(High Density Plasma)막을 증착하여 상기 SOD막과 HDP막의 적층막으로 이루어 진 소자분리막을 형성하는 방법이 제안된 바 있으며, 상기 소자분리막을 SOD막과 HDP막의 적층막 구조로 형성하면, 종횡비(aspect ratio)가 큰 트렌치의 하단부를 매립특성이 우수한 SOD막으로 형성함으로써 보이드의 발생 없이 막을 매립할 수 있으며, 후속 공정시 노출되는 트렌치의 상단부를 식각속도가 비교적 느린 HDP막으로 형성함으로써 후속으로 수행되는 세정 공정시 유발되는 소자분리막의 신뢰성 열화를 방지할 수 있는 장점이 있다.
그러나, 향후 50nm 이하의 반도체 소자에서는 상기와 같은 SOD막 및 HDP막의 적층구조 또는 HDP 단일막의 적용이 불가능할 것으로 예상되어, SOD 단일막의 단일 공정으로 소자분리막을 형성하는 방법이 제안되고 있다. 상기 SOD막을 소자분리막으로 적용시에는, PSZ(Poly Silazane)과 같은 소오스 물질막을 이용하여 형성하는 방법이 사용되고 있다.
한편, 자세하게 도시하고 설명하지는 않았지만, 상기와 같은 SOD 공정에 따라 PSZ막을 적용하여 형성하는 소자분리막은, 트렌치 내에 상기 PSZ막을 형성한 다음 상기 PSZ막에 대한 큐어링 공정 수행 후, 도 1에 도시된 바와 같이 방치 시간의 경과에 따라 상기 PSZ막의 경화도 및 식각 비율에 따른 PSZ막의 손실량이 변하는 것을 확인할 수 있다.
따라서, 후속의 HDP막 형성시, 상기 HDP막이 갭-필(Gap-Fill)되어야 할 부분의 트렌치 높이가 상기 PSZ막의 손실량의 변화로 인해 불균일하게 되어, 즉, 상기 PSZ막이 불균일하게 형성됨에 따라, 상기 PSZ막 상에 형성되는 상기 HDP막의 갭-필 특성을 저하시키게 된다.
본 발명은 PSZ(Poly Silazane)막을 소자분리막에 적용시, 상기 PSZ막의 식각 비율의 변화를 방지할 수 있는 반도체 소자의 소자분리막 형성방법을 제공한다.
또한, 본 발명은 상기와 같이 PSZ막의 식각 비율의 변화를 방지하여 소자분리막의 갭-필 특성을 향상시킬 수 있는 반도체 소자의 소자분리막 형성방법을 제공한다.
본 발명에 따른 반도체 소자분리막 형성방법은, 소자분리를 위하여 형성된 트렌치를 PSZ(Poly Silazane)막으로 1차 갭-필(Gap-Fill)하는 단계; 상기 PSZ막에 대하여 큐어링(Curing)을 수행하는 단계; 상기 PSZ막에 대해 H2O 분위기의 스팀(Steam) 공정을 수행하는 단계; 및 상기 PSZ막 상에 HDP(High-Density Plasma)막을 형성하여 상기 트렌치를 2차 갭-필하는 단계;를 포함한다.
상기 스팀 공정은 0∼100℃의 온도 범위에서 수행한다.
상기 스팀 공정은 400∼760Torr의 압력 범위에서 수행한다.
상기 스팀 공정은 1∼120분의 시간 범위에서 수행한다.
또한, 본 발명에 따른 반도체 소자분리막 형성방법은, 반도체기판 내에 트렌치를 형성하는 단계; 상기 트렌치 내에 SOD 공정에 따라 PSZ(Poly Silazane)막을 형성하는 단계; 상기 PSZ막에 대해 큐어링(Curing) 공정을 수행하는 단계; 상기 큐어링 공정이 수행된 상기 PSZ막을 산화시키는 공정을 수행하는 단계; 상기 PSZ막을 습식 식각하는 단계; 및 상기 PSZ막 상에 상기 트렌치를 매립하도록 HDP(High-Density Plamsa)막을 형성하는 단계;를 포함한다.
상기 PSZ막을 산화시키는 공정은, H2O 분위기의 스팀(Steam) 공정으로 수행한다.
상기 스팀 공정은 0∼100℃의 온도 범위에서 수행한다.
상기 스팀 공정은 400∼760Torr의 압력 범위에서 수행한다.
상기 스팀 공정은 1∼120분의 시간 범위에서 수행한다.
(실시예)
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다.
본 발명은, PSZ(Poly Silazane)막을 소자분리막에 적용시, 트렌치 내에 상기 PSZ막 형성하고 나서 큐어링 공정 수행 후, 상기 PSZ막에 대해 H2O 분위기에서의 스팀(Steam) 공정을 수행한다.
이렇게 하면, 상기와 같이 PSZ막 형성 후, 상기 PSZ막에 대해 H2O의 분위기에서 스팀 공정을 수행하여 상기 PSZ막에 인위적으로 수분이 흡수되도록 함으로써, 종래의 대기 중에서 천천히 산화시키는 것에 비해 상기 PSZ막의 산화 속도를 향상시킬 수 있다.
따라서, 상기와 같이 산화 속도를 종래의 그것에 비해 향상시킴으로써, 상기 PSZ막의 안정화를 촉진시킬 수 있으므로, 식각비의 변화를 방지할 수 있다.
결과적으로, 상기와 같이 PSZ막의 안정화를 촉진시켜 식각비의 변화를 방지함으로써, 후속의 HDP막 형성시, 상기 HDP막이 갭-필(Gap-Fill)되어야 할 부분의 트렌치 높이, 즉, 상기 PSZ막이 불균일하게 형성되는 것을 방지할 수 있어, 그에 따른 HDP막의 갭-핍 특성을 향상시킬 수 있다.
자세하게, 도 2a 내지 도 2f는 본 발명의 실시예에 따른 반도체 소자의 소자분리막 형성방법을 설명하기 위한 공정별 단면도로서, 이를 설명하면 다음과 같다.
도 2a를 참조하면, 소자분리영역을 갖는 반도체 기판(200)의 상기 소자분리영역 상에 패드산화막(202) 및 패드질화막(204)의 적층막으로 이루어진 하드마스크(206)를 형성한다.
도 2b를 참조하면, 상기 하드마스크(206) 상에 상기 소자분리영역을 노출시키기 위한 마스크 패턴(도시안됨)을 형성하고, 상기 마스크 패턴을 식각 마스크로 이용하여 상기 하드마스크(206)를 식각한 다음, 상기 식각된 하드마스크(206)에 노출된 반도체 기판(200)의 소자분리 영역을 식각하여 트렌치(T)를 형성한다.
이어서, 상기 트렌치(T) 측벽에 열 산화 공정을 거쳐 측벽산화막(208)을 형성하고, 상기 측벽산화막(208)이 형성된 트렌치(T)를 포함한 반도체 기판(200) 상에 선형질화막(210) 및 선형산화막(212)을 차례로 형성한다.
도 2c를 참조하면, 상기 선형산화막(212)을 포함하는 반도체 기판(200) 상에 상기 트렌치(T)를 매립하도록 SOD 공정에 따라 PSZ(Poly Silazane : 214)막을 형성한다.
그런다음, 상기 PSZ막(214) 상에 대해 큐어링(Curing) 공정을 수행하고, 상 기 큐어링 공정이 수행된 상기 PSZ막(214) 상에 대해 H2O 분위기의 스팀(Steam) 공정을 수행한다.
여기서, 상기 스팀 공정은 0∼100℃ 정도의 온도 범위에서 400∼760Torr 정도의 범위의 압력으로 1∼120분 정도의 시간 범위에서 수행하는 것이 바람직하다.
도 2d를 참조하면, 상기 스팀 공정이 수행된 상기 PSZ막(214) 상을 후속의 갭-필(Gap-Fill) 특성을 향상시키기 위해 일정한 높이로 습식 식각한다.
도 2e를 참조하면, 상기 PSZ막(214) 상에 상기 트렌치(T)가 완전히 매립되도록 HDP(High Density Plasma : 216)막을 형성한다.
도 2f를 참조하면, 상기 HDP막(216), 선형산화막(212), 선형질화막(210), 및 하드마스크(206)를 상기 반도체 기판(200)이 노출될때까지 CMP(Chemical Mechanical Polishing)로 제거하여, 본 발명의 실시예에 따른 반도체 소자의 소자분리막(218)을 완성한다.
전술한 바와 같이, 본 발명은 트렌치 내에 PSZ막 형성 후, 상기 PSZ막에 대해 H2O의 분위기에서 스팀 공정을 수행하여 상기 PSZ막에 인위적으로 수분이 흡수되도록 함으로써, 상기 PSZ막의 산화 속도를 향상시킬 수 있다.
따라서, 상기와 같이 산화 속도를 종래의 그것에 비해 향상시킴으로써, 상기 PSZ막의 안정화를 촉진시킬 수 있으므로, 그에 따른 상기 PSZ막의 식각비 변화를 방지할 수 있다.
그 결과, 상기와 같이 PSZ막의 안정화를 촉진시켜 식각비의 변화를 방지함으 로써, 후속의 HDP막 형성시, 상기 HDP막이 갭-필(Gap-Fill)되어야 할 부분의 트렌치 높이, 즉, 상기 PSZ막이 불균일하게 형성되는 것을 방지할 수 있어, 그에 따른 HDP막의 갭-핍 특성을 향상시킬 수 있다.
이상, 여기에서는 본 발명을 특정 실시예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위는 본 발명의 정신과 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당업계에서 통상의 지식을 가진 자가 용이하게 알 수 있다.
이상에서와 같이 본 발명은, PSZ(Poly Silazane)막을 소자분리막에 적용시, 트렌치 내에 상기 PSZ막 형성하고 나서 큐어링 공정 수행 후, 상기 PSZ막에 대해 H2O 분위기에서의 스팀(Steam) 공정을 수행하여 상기 PSZ막에 인위적으로 수분이 흡수되도록 함으로써, 상기 PSZ막의 산화 속도를 향상시킬 수 있다.
따라서, 본 발명은 상기와 같이 산화 속도를 종래의 그것에 비해 향상시킴으로써, 상기 PSZ막의 안정화를 촉진시킬 수 있고, 그래서, 식각비의 변화를 방지할 수 있으므로, 후속의 HDP막 형성시, 상기 HDP막이 갭-필(Gap-Fill)되어야 할 부분의 트렌치 높이, 즉, 상기 PSZ막이 불균일하게 형성되는 것을 방지할 수 있어, 그에 따른 HDP막의 갭-핍 특성을 향상시킬 수 있다.

Claims (9)

  1. 소자분리를 위하여 형성된 트렌치를 PSZ(Poly Silazane)막으로 1차 갭-필(Gap-Fill)하는 단계;
    상기 PSZ막에 대하여 큐어링(Curing)을 수행하는 단계;
    상기 PSZ막에 대해 H2O 분위기의 스팀(Steam) 공정을 수행하는 단계; 및
    상기 PSZ막 상에 HDP(High-Density Plasma)막을 형성하여 상기 트렌치를 2차 갭-필하는 단계;
    를 포함하는 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법.
  2. 제 1 항에 있어서,
    상기 스팀 공정은 0∼100℃의 온도 범위에서 수행하는 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법.
  3. 제 1 항에 있어서,
    상기 스팀 공정은 400∼760Torr의 압력 범위에서 수행하는 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법.
  4. 제 1 항에 있어서,
    상기 스팀 공정은 1∼120분의 시간 범위에서 수행하는 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법.
  5. 반도체기판 내에 트렌치를 형성하는 단계;
    상기 트렌치 내에 SOD 공정에 따라 PSZ(Poly Silazane)막을 형성하는 단계;
    상기 PSZ막에 대해 큐어링(Curing) 공정을 수행하는 단계;
    상기 큐어링 공정이 수행된 상기 PSZ막을 산화시키는 공정을 수행하는 단계;
    상기 PSZ막을 습식 식각하는 단계; 및
    상기 PSZ막 상에 상기 트렌치를 매립하도록 HDP(High-Density Plamsa)막을 형성하는 단계;
    를 포함하는 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법.
  6. 제 5 항에 있어서,
    상기 PSZ막을 산화시키는 공정은,
    H2O 분위기의 스팀(Steam) 공정으로 수행하는 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법.
  7. 제 6 항에 있어서,
    상기 스팀 공정은 0∼100℃의 온도 범위에서 수행하는 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법.
  8. 제 6 항에 있어서,
    상기 스팀 공정은 400∼760Torr의 압력 범위에서 수행하는 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법.
  9. 제 6 항에 있어서,
    상기 스팀 공정은 1∼120분의 시간 범위에서 수행하는 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법.
KR1020070075997A 2007-07-27 2007-07-27 반도체 소자의 소자분리막 형성방법 KR20090011934A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070075997A KR20090011934A (ko) 2007-07-27 2007-07-27 반도체 소자의 소자분리막 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070075997A KR20090011934A (ko) 2007-07-27 2007-07-27 반도체 소자의 소자분리막 형성방법

Publications (1)

Publication Number Publication Date
KR20090011934A true KR20090011934A (ko) 2009-02-02

Family

ID=40682996

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070075997A KR20090011934A (ko) 2007-07-27 2007-07-27 반도체 소자의 소자분리막 형성방법

Country Status (1)

Country Link
KR (1) KR20090011934A (ko)

Similar Documents

Publication Publication Date Title
US8187948B2 (en) Hybrid gap-fill approach for STI formation
KR100772109B1 (ko) 반도체 소자의 소자분리막 형성방법
US5981402A (en) Method of fabricating shallow trench isolation
KR20040074348A (ko) 박막 형성 방법 및 이를 이용한 트렌치 소자 분리막의형성 방법
KR100967677B1 (ko) 반도체 소자의 소자분리막 형성방법
KR20070053842A (ko) 반도체소자의 트랜치 아이솔레이션 형성방법
KR100561005B1 (ko) 반도체 소자의 제조 방법
KR20090011934A (ko) 반도체 소자의 소자분리막 형성방법
KR100866142B1 (ko) 반도체 소자의 소자분리막 형성방법
KR20120090544A (ko) 반도체 소자 및 그 제조 방법
KR100861311B1 (ko) 반도체 소자의 소자분리막 형성방법
KR100502671B1 (ko) 반도체 소자의 갭필 방법
KR100613453B1 (ko) 반도체 소자의 소자 분리층 형성 방법
KR20090053036A (ko) 플래시 메모리 소자의 제조 방법
KR20080062564A (ko) 반도체 소자의 소자분리막 형성방법
KR100912986B1 (ko) 반도체 소자의 소자 분리막 형성 방법
KR20070002550A (ko) 반도체 소자의 소자분리막 형성방법
KR20080062582A (ko) 반도체 소자의 소자분리막 형성방법
KR100920048B1 (ko) 반도체 소자의 제조방법
KR100861307B1 (ko) 반도체 소자의 소자분리막 형성방법
KR20060038243A (ko) 반도체소자의 트렌치 갭필 방법
KR20040055350A (ko) 반도체 소자의 제조방법
KR100891535B1 (ko) 반도체 소자의 소자분리막 형성방법
KR20080062533A (ko) 반도체 소자의 소자분리막 형성방법
KR100517351B1 (ko) 반도체 소자의 소자 분리막 형성 방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination