KR20090010407A - 전압 디바이더 및 이를 포함하는 내부 전원 전압 발생 회로 - Google Patents

전압 디바이더 및 이를 포함하는 내부 전원 전압 발생 회로 Download PDF

Info

Publication number
KR20090010407A
KR20090010407A KR1020070073484A KR20070073484A KR20090010407A KR 20090010407 A KR20090010407 A KR 20090010407A KR 1020070073484 A KR1020070073484 A KR 1020070073484A KR 20070073484 A KR20070073484 A KR 20070073484A KR 20090010407 A KR20090010407 A KR 20090010407A
Authority
KR
South Korea
Prior art keywords
transistor
voltage
temperature
power supply
supply voltage
Prior art date
Application number
KR1020070073484A
Other languages
English (en)
Other versions
KR101358930B1 (ko
Inventor
손종필
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020070073484A priority Critical patent/KR101358930B1/ko
Priority to US12/218,381 priority patent/US7764114B2/en
Publication of KR20090010407A publication Critical patent/KR20090010407A/ko
Application granted granted Critical
Publication of KR101358930B1 publication Critical patent/KR101358930B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00369—Modifications for compensating variations of temperature, supply voltage or other physical parameters
    • H03K19/00384—Modifications for compensating variations of temperature, supply voltage or other physical parameters in field effect transistor circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/14—Modifications for compensating variations of physical values, e.g. of temperature
    • H03K17/145—Modifications for compensating variations of physical values, e.g. of temperature in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/011—Modifications of generator to compensate for variations in physical values, e.g. voltage, temperature

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Control Of Electrical Variables (AREA)

Abstract

전압 디바이더 및 이를 포함하는 내부 전원 전압 발생 회로가 제공된다. 전압 디바이더는 온도의 변화에 비례하여 가변되는 저항값을 갖는 제1 트랜지스터 및 제1 트랜지스터와 직렬로 연결되고, 온도의 변화에 반비례하여 가변되는 저항값을 갖는 제2 트랜지스터를 포함한다.
전압 디바이더, 내부 전원 전압 발생 회로

Description

전압 디바이더 및 이를 포함하는 내부 전원 전압 발생 회로{Voltage divider and internal supply voltage generation circuit}
본 발명은 전압 디바이더 및 이를 포함하는 내부 전원 전압 발생 회로에 관한 것이다.
반도체 메모리 장치는 저전압, 저소비 전력화를 위하여, 외부 전원 전압을 입력받아 이보다 낮은 내부 전원 전압을 발생하는 내부 전원 전압 발생 회로를 포함한다. 채용하고 있다. 예를 들어, 내부 전원 전압 발생 회로는 3.3 V의 외부 전원 전압을 약 2.8V의 내부 전원 전압으로 낮추는 역할을 한다.
한편 반도체 메모리 장치에서는 온도의 변화에 따라 내부 전원 전압 레벨이 일정하게 유지될 필요가 있다. 예컨데 메모리 셀 어레이에 제공되는 내부 전원 전압 레벨은 일정하게 유지될 필요가 있다. 또는 온도의 변화에 따라 내부 전원 전압 레벨이 상승할 필요가 있다. 예컨데, 주변 회로에 제공되는 내부 전원 전압 레벨은 동작 속도를 높이기 위해 내부 전원 전압 레벨이 상승할 필요가 있다. 또는 온도 변화에 따라 내부 전원 전압 레벨이 하강할 필요가 있다. 즉, 내부 전원 전압 레벨의 온도 의존도를 제어할 필요가 있다.
본 발명이 해결하고자 하는 과제는, 온도 의존도를 제어할 수 있는 전압 디바이더를 제공하는 것이다.
본 발명이 해결하고자 하는 다른 과제는, 온도 의존도를 제어할 수 있는 내부 전원 전압 발생 회로를 제공하는 것이다.
본 발명이 해결하고자 하는 과제들은 이상에서 언급한 과제들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 기술적 과제를 달성하기 위한 본 발명의 전압 디바이더의 일 태양은 온도의 변화에 비례하여 가변되는 저항값을 갖는 제1 트랜지스터 및 상기 제1 트랜지스터와 직렬로 연결되고, 상기 온도의 변화에 반비례하여 가변되는 저항값을 갖는 제2 트랜지스터를 포함한다.
상기 기술적 과제를 달성하기 위한 본 발명의 전압 비다이더의 다른 태양은 제1 바이어스 전압을 게이트로 제공받아 제1 온도 의존 영역에서 동작하는 제1 트랜지스터로서, 상기 제1 온도 의존 영역은 상기 온도가 상승할 때 드레인-소오스 전류가 감소하는 영역인 제1 트랜지스터 및 상기 제1 트랜지스터와 직렬로 연결되고, 제2 바이어스 전압을 게이트로 제공받아 제2 온도 의존 영역에서 동작하는 제2 트랜지스터로서, 상기 제2 온도 의존 영역은 상기 온도가 상승할 때 상기 드레인- 소오스 전류가 증가하는 영역인 제2 트랜지스터를 포함한다.
상기 기술적 과제를 달성하기 위한 본 발명의 내부 전원 전압 발생 회로의 일 태양은 내부 기준 전압과 피드백 전압을 입력받아 내부 전원 전압을 출력하는 출력부 및 상기 내부 전원 전압을 전압 분배하여 상기 피드백 전압을 생성하고, 상기 출력부에 피드백하는 전압 디바이더로서, 시리얼로 연결된 제1 트랜지스터 및 제2 트랜지스터를 포함하고, 상기 제1 트랜지스터는 온도변화에 비례하여 가변되는 저항값을 갖고, 상기 제2 트랜지스터는 상기 온도 변화에 반비례하여 가변되는 저항값을 갖는 전압 디바이더를 포함한다.
본 발명의 기타 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
상기한 바와 같은 전압 디바이더 및 이를 포함하는 내부 전원 전압 발생 회로는, 온도 의존도를 제어할 수 있다. 즉, 온도 변화에 따라 내부 전원 전압을 높이거나, 낮출 수 있고, 또는 온도와 무관하게 일정한 내부 전원 전압을 제공할 수 있다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알 려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
하나의 소자(elements)가 다른 소자와 "연결된(connected to)" 또는 "커플링된(coupled to)" 이라고 지칭되는 것은, 다른 소자와 직접 연결 또는 커플링된 경우 또는 중간에 다른 소자를 개재한 경우를 모두 포함한다. 반면, 하나의 소자가 다른 소자와 "직접 연결된(directly connected to)" 또는 "직접 커플링된(directly coupled to)"으로 지칭되는 것은 중간에 다른 소자를 개재하지 않은 것을 나타낸다.
비록 제1, 제2 등이 다양한 소자, 구성요소 및/또는 섹션들을 서술하기 위해서 사용되나, 이들 소자, 구성요소 및/또는 섹션들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 소자, 구성요소 또는 섹션들을 다른 소자, 구성요소 또는 섹션들과 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 소자, 제1 구성요소 또는 제1 섹션은 본 발명의 기술적 사상 내에서 제2 소자, 제2 구성요소 또는 제2 섹션일 수도 있음은 물론이다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprises)" 및/또는 "포함하는(comprising)"은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.
다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어(기술 및 과학적 용 어를 포함)는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다. 또 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않는 한 이상적으로 또는 과도하게 해석되지 않는다.
청구항에 사용된 드레인-소오스 전류는 트랜지스터의 형태에 따라 소오스-드레인 전류로 해석될 수 있다.
도 1 내지 도 4를 참조하여 본 발명의 일 실시예에 따른 전압 디바이더를 설명한다. 도 1은 본 발명의 일 실시예에 따른 전압 다바이더의 회로도이고, 도 2a는 피모스 트랜지스터를 나타내는 회로도이고, 도 2b는 피모스 트랜지스터의 온도에 대한 소오스-드레인 전류를 나타내는 그래프이고, 도 3a는 전압 디바이더의 등가 회로도이고, 도 3b 및 도 3c는 도 3a의 각 저항 값의 온도에 대한 변화를 정리한 표이고, 전압 디바이더의 도 4는 도 1의 전압 디바이더의 동작을 설명하기 위한 그래프이다.
먼저 도 1을 참조하면, 본 발명의 일 실시예에 따른 전압 디바이더(10)는 직렬로 연결된 제1 트랜지스터(M1)와 제2 트랜지스터(M2)를 포함한다. 예컨데 제1 트랜지스터(M1)는 제1 노드(N_1)와 제2 노드(N_2) 사이에 연결되고, 제2 트랜지스터(M2)는 제2 노드(N_2)와 그라운드 사이에 연결될 수 있다. 제1 트랜지스터(M1)는 제1 온도 의존 영역(REGION1)에서 동작하도록 제1 바이어스 전압(BIAS1)을 제공받는다. 제2 트랜지스터(M2)는 제2 온도 의존 영역(REGION2)에서 동작하도록 제2 바이어스 전압(BIAS2)을 제공받는다. 여기서 제1 온도 의존 영역(REGION1)은 온도가 상승할 때 소오스-드레인 전류(Isd)가 감소하는 영역이다. 제2 온도 의존 영역(REGION2)은 온도가 상승할 때 소오스-드레인 전류(Isd)가 증가하는 영역이다. 제1 바이어스 전압(BIAS1) 및 제2 바이어스 전압(BIAS2)은 외부에서 제공된다. 제1 트랜지스터(M1) 및 제2 트랜지스터(M2)는 피모스 트랜지스터일 수 있다. 또는 제1 트랜지스터(M1)는 제1 바이어스 전압(BIAS1)을 제공받아 제2 온도 의존 영역(REGION2)에서 동작하고, 제2 트랜지스터(M2)는 제2 바이어스 전압(BIAS2)을 제공받아 제1 온도 의존 영역(REGION1)에서 동작할 수도 있다. 제1 트랜지스터(M1) 및 제2 트랜지스터(M2)중 적어도 하나는 다이오드 연결(diode-connected)되지 않는다. 또한 제1 트랜지스터(M1) 및 제2 트랜지스터(M2) 사이에는 다른 소자, 예컨데 저항 또는 다이오드 등이 더 연결될 수 있다.
도 2a 및 도 2b를 참조하여 좀더 구체적으로 설명한다. 도 2a 및 도 2b를 참조하면, 그래프는 2개의 영역, 즉 제1 온도 의존 영역(REGION1)과 제2 온도 의존 영역(REGION2)으로 구분된다. 제1 온도 의존 영역(REGION1)은 온도(T)가 상승할 때 소오스-드레인 전류(Isd)가 감소하고, 온도가 하강할 때 소오스-드레인 전류(Isd)가 증가하는 영역이다. 제2 온도 의존 영역(REGION2)은 온도가 상승할 때 소오스-드레인 전류(Isd)가 증가하고, 온도가 하강할 때 소오스-드레인 전류(Isd)가 감소하는 하는 영역이다.
여기서 피모스 트랜지스터(PM)가 제1 온도 의존 영역(REGION1) 또는 제2 온도 의존 영역(REGION2)에서 동작하는지 여부는 소오스(s)와 게이트(g) 사이의 전압에 의해 결정된다. 이하에서 수식들을 이용하여 좀더 구제적으로 설명한다. 다만, 설명의 편의상 포화 영역인 경우를 예로 들어 설명하나, 본 발명이 이에 한정되는 것은 아니다.
Figure 112007053229619-PAT00001
수학식 1은 포화 영역에서 피모스 트랜지스터(PM)의 소오스-드레인 전류(Isd)를 나타낸다. 여기서 μp는 케리어의 이동도이고, Cox는 게이트 커패시턴스이고, m은 몸체 효과(body effect)이고, Vsg는 피모스 트랜지스터(PM)의 소오스(s)와 게이트(g) 사이의 전압이고, Vtp는 피모스 트랜지스터(PM)의 문턱 전압이다.
수학식 1을 온도(T)에 대해서 미분하면 다음과 같이 된다.
Figure 112007053229619-PAT00002
수학식 2를 통해 온도(T)에 대한 소오스-드레인 전류(Isd)의 변화의 부호(sign)가 다음 표와 같이 결정된다.
조건 부호 온도의존영역
제1 조건
Figure 112007053229619-PAT00003
 양 제2 온도 의존 영역
제2 조건
Figure 112007053229619-PAT00004
 음 제1 온도 의존 영역
표 1에 도시된 바와 같이, 제1 조건인 경우, 온도(T)에 대한 소오스-드레인 전류(Isd)의 변화의 부호(sign)가 양이된다. 즉, 온도(T)가 상승하면, 소오스-드레인 전류(Isd)가 증가한다. 제2 조건인 경우, 온도(T)에 대한 소오스-드레인 전류(Isd)의 변화의 부호(sign)가 음이 된다. 즉, 온도(T)가 상승하면, 소오스-드레인 전류(Isd)가 감소한다. 여기서 각 조건은 피모스 트랜지스터(PM)의 소오스(s)와 게이트(g) 사이의 전압에 따라 결정될 수 있다.
도 1의 제1 트랜지스터(M1) 및 제2 트랜지스터(M2)의 경우에는, 각 게이트에 인가되는 제1 바이어스 전압(BIAS1) 및 제2 바이어스 전압(BIAS2)에 따라 각 조건이 결정될 수 있다. 예컨데, 제1 트랜지스터(M1)의 소오스와 게이트 사이의 전압이 제2 조건이 되도록 제1 바이어스 전압(BIAS1)이 제공될 수 있다. 이러한 경우, 제1 트랜지스터(M1)는 제1 온도 의존 영역(REGION1)에서 동작하게 된다. 제2 트랜지스터(M2)의 소오스와 게이트 사이의 전압이 제1 조건이 되도록 제2 바이어스 전압(BIAS2)이 제공될 수 있다. 이러한 경우, 제2 트랜지스터(M2)는 제2 온도 의존 영역(REGION2)에서 동작하게 된다.
이러한 전압 디바이더(10)는 도 3a의 등가 회로로 나타내어질 수 있다. 제1 트랜지스터(M1)는 제1 노드(N_1)와 제2 노드(N_2) 사이에 연결되고, 제2 트랜지스터(M2)는 제2 노드(N_2)와 그라운드 사이에 연결될 수 있다. 제1 트랜지스터(M1) 및 제2 트랜지스터(M2)는 각각 가변 저항(R1, R2)으로 표시될 수 있다. 즉, 제1 트랜지스터(M1)는 제1 저항(R1)으로 표시되고, 제2 트랜지스터(M2)는 제2 저항(R2)으로 표시될 수 있다. 여기서 제1 저항(R1)은 온도의 변화에 비례하여 가변되는 저항값을 갖고, 제2 저항(R2)은 온도의 변화에 반비례하여 가변되는 저항값을 갖을 수 있다. 따라서 전압 디바이더(10)는 내부 전원 전압(Vint)를 전압 분배하여, 피드백 전압(Vfeed)을 출력하는데, 피드백 전압(Vfeed) 레벨은 각 가변 저항(R1, R2)의 값에 따라 가변될 수 있다.
먼저, 도 2b, 도 3a, 도 3b 및 표 1을 참조하여, 제1 트랜지스터(M1)가 제1 온도 의존 영역(REGION1)에서 동작하고, 제2 트랜지스터(M2)가 제2 온도 의존 영역(REGION2)에서 동작할 때, 온도 변화에 대한 각 저항(R1, R2)의 값에 대해 좀더 구체적으로 설명한다. 제1 트랜지스터(M1)의 소오스-드레인 전류(Isd)는 온도(T)가 상승하면 감소한다. 따라서 제1 저항(R1)의 값은, 도 3b에 도시된 바와 같이, 온도(T)가 상승하면 증가한다. 즉, 제1 저항(R1)은 온도(T)의 변화에 비례하여 가변되는 저항값을 갖는다. 제2 트랜지스터(M2)의 소오스-드레인 전류(Isd)는 온도(T)가 상승하면 증가한다. 따라서 제2 저항(R2)의 값은, 도 3b에 도시된 바와 같이, 온도(T)가 상승하면 감소한다. 즉, 제2 저항(R2)은 온도(T)의 변화에 반비례하여 가변되는 저항값을 갖는다.
다음으로, 도 2b, 도 3a, 도 3c 및 표 1을 참조하여, 제1 트랜지스터(M1)가 제2 온도 의존 영역(REGION2)에서 동작하고, 제2 트랜지스터(M2)가 제1 온도 의존 영역(REGION1)에서 동작할 때, 온도 변화에 대한 각 저항(R1, R2)의 값에 대해 좀더 구체적으로 설명한다. 먼저, 제1 트랜지스터(M1)의 소오스-드레인 전류(Isd)는 온도(T)가 상승하면 증가한다. 따라서 제1 저항(R1)의 값은, 도 3c에 도시된 바와 같이, 온도(T)가 상승하면 감소한다. 즉, 제1 저항(R1)은 온도(T)의 변화에 반비례하여 가변되는 저항값을 갖는다. 제2 트랜지스터(M2)의 소오스-드레인 전류(Isd)는 온도(T)가 상승하면 감소한다. 따라서 제2 저항(R2)의 값은, 도 3c에 도시된 바와 같이, 온도(T)가 상승하면 증가한다. 즉, 제2 저항(R2)은 온도(T)의 변화에 비례하여 가변되는 저항값을 갖는다.
도 3a 내지 도 3c 및 도 4를 참조하여 전압 디바이더(10)의 동작을 상세히 설명한다.
전압 디바이더(10)는 내부 전원 전압을 전압 분배하고, 피드백 전압(Vfeed)을 출력한다. 여기서 피드백 전압(Vfeed)은 다음의 수학식과 같이 표현된다.
Vfeed=Vint×{R2/(R1+R2)}
제1 트랜지스터(M1)가 제1 온도 의존 영역(REGION1)에서 동작하고, 제2 트랜지스터(M2)가 제2 온도 의존 영역(REGION2)에서 동작할 때, 온도(T)가 상승하면, 제1 트랜지스터(M1)의 저항값은 증가하고, 제2 트랜지스터(M2)의 저항값은 감소하므로, 수학식 3에 의하여 피드백 전압(Vfeed)은 감소한다. 즉, 피드백 전압(Vfeed)은 도 4의 제1 곡선(G1)으로 나타내어질 수 있다.
제1 트랜지스터(M1)가 제2 온도 의존 영역(REGION2)에서 동작하고, 제2 트랜지스터(M2)가 제1 온도 의존 영역(REGION1)에서 동작할 때, 온도(T)가 상승하면, 제1 트랜지스터(M1)의 저항값은 감소하고, 제2 트랜지스터(M2)의 저항값은 증가하므로, 수학식 3에 의하여 피드백 전압(Vfeed)은 증가한다. 즉, 피드백 전압(Vfeed)은 도 4의 제2 곡선(G2)으로 나타내어질 수 있다.
이러한 전압 디바이더(10)에 의하면, 제1 바이어스 전압(BIAS1) 및 제2 바이 어스 전압(BIAS2)에 따라 온도 의존도를 제어할 수 있다.
도 5 및 도 6을 참조하여 본 발명의 일 실시예에 따른 내부 전원 전압 발생 회로를 설명한다. 도 5는 본 발명의 일 실시예에 따른 내부 전원 전압 발생 회로의 회로도이고, 도 6은 도 5의 내부 전원 전압 발생 회로의 동작을 설명하기 위한 예시적인 회로도이다. 도 1에 도시된 구성 요소와 동일한 기능을 하는 구성 요소에 대해서는 동일한 도면 부호를 사용하고, 설명의 편의상 해당 구성 요소에 대한 상세한 설명은 생략한다.
도 5를 참조하면, 내부 전원 전압 발생 회로(40)는 내부 기준 전압(Vref)과 피드백 전압(Vfeed)을 입력받아 내부 전원 전압(Vint)을 출력하는 출력부와, 내부 전원 전압(Vint)을 전압 분배하여 피드백 전압(Vfeed)을 생성하고, 출력부에 피드백 전압(Vfeed)을 피드백하는 전압 디바이더(10)를 포함한다. 출력부는 비교기(20)와 구동부(30)를 포함한다.
도 5 및 도 6을 참조하여 내부 전원 전압 발생 회로(40)의 동작을 좀더 구체적으로 설명한다.
출력부는 내부 기준 전압과 피드백 전압(Vfeed)을 비교하고, 그 결과에 따라 비교 전압(Vc)을 출력하는 비교기(20)와, 비교 전압(Vc) 레벨에 응답하여 내부 전원 전압(Vint)을 출력하는 구동부(30)를 포함한다.
비교기(20)는 2개의 피모스 트랜지스터(P1, P2)와 2개의 엔모스 트랜지스터(N1, N2) 및 정전류원(Is)을 포함할 수 있다. 외부 전원 전압(EVCC)이 2개의 피모스 트랜지스터(P1, P2)의 소오스에 연결되어 있으며, 상기 피모스 트랜지스 터(P1, P2)의 게이트가 서로 연결되어 있다. 상기 2개의 피모스 트랜지스터(P1, P2)의 드레인에 2개의 엔모스 트랜지스터(N1, N2)의 드레인이 각각 연결되며, 상기 2개의 엔모스 트랜지스터(N1, N2)의 소오스가 정전류원(Is)에 연결된다. 엔모스 트랜지스터(N1)의 게이트로 내부 기준 전압(Vref)이 인가되고, 엔모스 트랜지스터(N2)의 게이트로 피드백 전압(Vfeed)이 인가된다.
그리고 구동부(30)는 피모스 트랜지스터를 포함할 수 있다. 구동부(30)의 피모스 트랜지스터의 소오스에는 외부 전원 전압(EVCC)이 인가되고, 피모스 트랜지스터의 게이트는 피모스 트랜지스터(P1)의 드레인과 연결되어 있다. 피모스 트랜지스터의 드레인은 전압 디바이더(10)와 연결되고, 내부 전원 전압(Vint)을 출력한다.
전압 디바이더(10)는 2개의 피모스 트랜지스터(M1, M2)를 포함한다. 제1 트랜지스터(M1)가 제2 온도 의존 영역(REGION2)에서 동작하고, 제2 트랜지스터(M2)가 제1 온도 의존 영역(REGION1)에서 동작할 수 있다. 즉, 온도가 증가하면, 제1 트랜지스터(M1)의 저항값은 감소하고, 제2 트랜지스터(M2)의 저항값은 증가하고, 피드백 전압(Vfeed)은 증가한다. 이러한 내부 전원 전압 발생 회로(40)는, 온도가 상승할 때 내부 기준 전압(Vref)이 상승하여도, 일정한 레벨의 내부 전원 전압(Vint)을 출력할 수 있다. 또는 온도가 상승할 때, 전압 레벨이 낮아지는 내부 전원 전압(Vint)을 출력할 수 있다. 제1 트랜지스터(M1) 및 제2 트랜지스터(M2)중 적어도 하나는 다이오드 연결(diode-connected)되지 않는다. 또한 제1 트랜지스터(M1) 및 제2 트랜지스터(M2) 사이에는 다른 소자, 예컨데 저항 또는 다이오드 등이 더 연결될 수 있다.
좀더 구체적으로 설명하면, 비교기(20)는 차동 증폭기로서, 내부 기준 전압(Vref)과 전압 디바이더(10)로부터 출력된 피드백 전압(Vfeed)을 비교하여 노드(N_3)의 전압 레벨을 결정한다. 온도가 상승할 때, 내부 기준 전압(Vref)은 상승하고, 피드백 전압(Vfeed)도 상승한다. 예컨데, 피드백 전압(Vfeed)이 내부 기준 전압(Vref)보다 높으면, 비교기(20)는 노드(N3)의 전압 레벨을 높인다. 즉, 비교 전압(Vc)의 전압 레벨이 높아진다. 구동부(30)의 피모스 트랜지스터는 비교 전압(Vc)을 게이트로 인가받아 내부 전원 전압(Vint) 레벨을 낮춘다. 즉, 내부 전원 전압 발생 회로(40)는, 온도가 상승으로 인해 내부 기준 전압(Vref)이 상승하여도, 내부 전원 전압(Vint)이 상승하는 것을 방지한다. 다시 말해서, 내부 전원 전압(Vint)은 온도가 상승할 때, 일정한 레벨을 갖거나, 또는 전압 레벨이 낮아진다. 이러한 내부 전원 전압 발생 회로(40)는 메모리 셀 어레이에 내부 전원 전압(Vint)을 제공하는 회로일 수 있다. 이러한 내부 전원 전압 발생 회로(40)는 메모리 셀 어레이에 내부 전원 전압(Vint)을 안정적으로 제공한다.
또는 전압 디바이더(10)의 제1 트랜지스터(M1)가 제1 온도 의존 영역(REGION1)에서 동작하고, 제2 트랜지스터(M2)가 제2 온도 의존 영역(REGION2)에서 동작할 수 있다. 즉, 온도가 증가하면, 제1 트랜지스터(M1)의 저항값은 증가하고, 제2 트랜지스터(M2)의 저항값은 감소하고, 피드백 전압(Vfeed)은 감소한다. 이러한 내부 전원 전압 발생 회로(40)는, 온도 상승에 의해 내부 기준 전압(Vref)이 상승하면, 내부 전원 전압(Vint)레벨을 상승시킨다.
좀더 구체적으로 설명하면, 온도가 상승할 때, 내부 기준 전압(Vref)은 상승 하고, 피드백 전압(Vfeed)은 감소한다. 예컨데, 피드백 전압(Vfeed)이 내부 기준 전압(Vref)보다 낮으면, 비교기(20)는 노드(N_3)의 전압 레벨을 낮춘다. 즉, 비교 전압(Vc)의 전압 레벨이 낮아진다. 구동부(30)의 피모스 트랜지스터는 비교 전압(Vc)을 게이트로 인가받아 내부 전원 전압(Vint) 레벨을 낮춘다. 피모스 트랜지스터의 게이트에 인가되는 전압 레벨이 낮아지므로, 구동부(30)는 내부 전원 전압 레벨을 높인다. 즉, 내부 전원 전압 발생 회로(40)는, 온도가 상승하면 내부 전원 전압(Vint)을 상승시킨다. 이러한 내부 전원 전압 발생 회로(40)는 메모리 반도체 장치의 주변 회로에 내부 전원 전압(Vint)을 제공하는 회로일 수 있다. 즉, 이러한 내부 전원 전압 발생 회로(40)는, 온도 상승시에 높은 내부 전원 전압(Vint)을 주변 회로에 제공하여, 동작 속도를 높일 수 있다. 다만 본 발명에 따른 내부 전원 전압 발생 회로(40)의 비교기(20)의 내부 회로가 도 6에 도시된 바에 한정되는 것은 아니다.
도 7을 참조하여 본 발명의 다른 실시예에 따른 전압 디바이더 및 이를 포함하는 내부 전원 전압 발생 회로를 설명한다. 도 7은 본 발명의 다른 실시예에 따른 전압 디바이더 및 이를 포함하는 내부 전원 전압 발생 회로를 설명하기 위한 회로도이다. 도 5에 도시된 구성 요소와 동일한 기능을 하는 구성 요소에 대해서는 동일한 도면 부호를 사용하고, 설명의 편의상 해당 구성 요소에 대한 상세한 설명은 생략한다.
도 7을 참조하면, 본 발명의 다른 실시예에 따른 전압 디바이더(11)는 엔모스 트랜지스터(M3, M4)를 포함한다. 즉, 전압 디바이더(11)는 직렬로 연결된 제1 트랜지스터(M3)와 제2 트랜지스터(M4)를 포함하고, 제1 트랜지스터(M3) 및 제2 트랜지스터(M4)는 각각 엔모스 트랜지스터이다. 제1 바이어스 전압(BIAS1) 및 제2 바이어스 전압(BIAS2)에 따라 제1 트랜지스터(M3)는 제1 온도 의존 영역(REGION1)에서 동작하고, 제2 트랜지스터(M4)는 제2 온도 의존 영역(REGION2)에서 동작할 수 있다. 또는 제1 바이어스 전압(BIAS1) 및 제2 바이어스 전압(BIAS2)에 따라 제1 트랜지스터(M3)는 제2 온도 의존 영역(REGION2)에서 동작하고, 제2 트랜지스터(M4)는 제1 온도 의존 영역(REGION1)에서 동작할 수 있다. 제1 트랜지스터(M3) 및 제2 트랜지스터(M4)중 적어도 하나는 다이오드 연결(diode-connected)되지 않는다. 또한 제1 트랜지스터(M3) 및 제2 트랜지스터(M4) 사이에는 다른 소자, 예컨데 저항 또는 다이오드 등이 더 연결될 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
도 1은 본 발명의 일 실시예에 따른 전압 다바이더를 설명하기 위한 회로도이다.
도 2a는 피모스 트랜지스터를 나타내는 회로도이다.
도 2b는 도 2a의 피모스 트랜지스터의 온도에 대한 소오스-드레인 전류를 나타내는 그래프이다.
도 3a는 도 1의 전압 디바이더의 등가 회로도이다.
도 3b 및 도 3c는 도 3a의 각 저항 값의 온도에 대한 변화를 정리한 표이다.
도 4는 도 1의 전압 디바이더의 동작을 설명하기 위한 그래프이다.
도 5는 본 발명의 일 실시예에 따른 내부 전원 전압 발생 회로를 설명하기 위한 회로도이다.
도 6은 도 5의 내부 전원 전압 발생 회로의 동작을 설명하기 위한 예시적인 회로도이다.
도 7은 본 발명의 다른 실시예에 따른 전압 디바이더 및 이를 포함하는 내부 전원 전압 발생 회로를 설명하기 위한 회로도이다.
(도면의 주요부분에 대한 부호의 설명)
10, 11 : 전압 디바이더 20 : 비교기
30 : 구동부 40, 41 : 내부 전원 전압 발생 회로
BIAS1 : 제1 바이어스 전압 BIAS2 : 제2 바이어스 전압
M1, M3 : 제1 트랜지스터 M2, M4 : 제2 트랜지스터
R1 : 제1 저항 R2 : 제2 저항

Claims (19)

  1. 온도의 변화에 비례하여 가변되는 저항값을 갖는 제1 트랜지스터; 및
    상기 제1 트랜지스터와 직렬로 연결되고, 상기 온도의 변화에 반비례하여 가변되는 저항값을 갖는 제2 트랜지스터를 포함하는 전압 디바이더.
  2. 제 1항에 있어서,
    상기 제1 트랜지스터는 제1 온도 의존 영역에서 동작하도록 제1 바이어스 전압을 제공받고, 상기 제2 트랜지스터는 제2 온도 의존 영역에서 동작하도록 제2 바이어스 전압을 제공받고,
    상기 제1 온도 의존 영역은 상기 온도가 상승할 때 드레인-소오스 전류가 감소하는 영역이고, 상기 제2 온도 의존 영역은 상기 온도가 상승할 때 상기 드레인-소오스 전류가 증가하는 영역인 전압 디바이더.
  3. 제 2항에 있어서,
    상기 제1 바이어스 전압은 외부로부터 상기 제1 트랜지스터의 게이트로 인가되고,
    상기 제2 바이어스 전압은 외부로부터 상기 제2 트랜지스터의 게이트로 인가되는 전압 디바이더.
  4. 제 1항에 있어서,
    상기 제1 트랜지스터 및 상기 제2 트랜지스터는 피모스 트랜지스터인 전압 디바이더.
  5. 제 1항에 있어서,
    상기 제1 트랜지스터 및 상기 제2 트랜지스터는 엔모스 트랜지스터인 전압 디바이더.
  6. 제 1항에 있어서,
    상기 제1 트랜지스터 및 상기 제2 트랜지스터중 적어도 하나는 다이오드 연결(diode-connected)되지 않은 전압 디바이더.
  7. 제1 바이어스 전압을 게이트로 제공받아 제1 온도 의존 영역에서 동작하는 제1 트랜지스터로서, 상기 제1 온도 의존 영역은 상기 온도가 상승할 때 드레인-소오스 전류가 감소하는 영역인 제1 트랜지스터; 및
    상기 제1 트랜지스터와 직렬로 연결되고, 제2 바이어스 전압을 게이트로 제공받아 제2 온도 의존 영역에서 동작하는 제2 트랜지스터로서, 상기 제2 온도 의존 영역은 상기 온도가 상승할 때 상기 드레인-소오스 전류가 증가하는 영역인 제2 트랜지스터를 포함하는 전압 디바이더.
  8. 제 7항에 있어서,
    상기 온도가 상승할 때, 상기 제1 트랜지스터의 저항값은 증가하고 상기 제2 트랜지스터의 저항값은 감소하는 전압 디바이더.
  9. 제 7항에서,
    상기 제1 트랜지스터 및 상기 제2 트랜지스터는 피모스 트랜지스터인 전압 디바이더.
  10. 제 7항에 있어서,
    상기 제1 트랜지스터 및 상기 제2 트랜지스터중 적어도 하나는 다이오드 연결(diode-connected)되지 않은 전압 디바이더.
  11. 내부 기준 전압과 피드백 전압을 입력받아 내부 전원 전압을 출력하는 출력부; 및
    상기 내부 전원 전압을 전압 분배하여 상기 피드백 전압을 생성하고, 상기 출력부에 상기 피드백 전압을 피드백하는 전압 디바이더로서, 시리얼로 연결된 제1 트랜지스터 및 제2 트랜지스터를 포함하고, 상기 제1 트랜지스터는 온도변화에 비례하여 가변되는 저항값을 갖고, 상기 제2 트랜지스터는 상기 온도 변화에 반비례하여 가변되는 저항값을 갖는 전압 디바이더를 포함하는 내부 전원 전압 발생 회로.
  12. 제 11항에 있어서,
    상기 제1 트랜지스터는 제1 온도 의존 영역에서 동작하도록 제1 바이어스 전압을 제공받고, 상기 제2 트랜지스터는 제2 온도 의존 영역에서 동작하도록 제2 바이어스 전압을 제공받고,
    상기 제1 온도 의존 영역은 상기 온도가 상승할 때 드레인-소오스 전류가 감소하는 영역이고, 상기 제2 온도 의존 영역은 상기 온도가 상승할 때 상기 드레인-소오스 전류가 증가하는 영역인 내부 전원 전압 발생 회로.
  13. 제 12항에 있어서,
    상기 제1 바이어스 전압은 외부로부터 상기 제1 트랜지스터의 게이트로 인가되고,
    상기 제2 바이어스 전압은 외부로부터 상기 제2 트랜지스터의 게이트로 인가되는 내부 전원 전압 발생 회로.
  14. 제 11항에 있어서,
    상기 제1 트랜지스터 및 상기 제2 트랜지스터는 피모스 트랜지스터인 내부 전원 전압 발생 회로.
  15. 제 11항에 있어서,
    상기 제1 트랜지스터 및 상기 제2 트랜지스터는 엔모스 트랜지스터인 내부 전원 전압 발생 회로.
  16. 제 11항에 있어서,
    상기 제1 트랜지스터 및 상기 제2 트랜지스터중 적어도 하나는 다이오드 연결(diode-connected)되지 않은 내부 전원 전압 발생 회로.
  17. 제 11항에 있어서,
    출력 노드로 상기 내부 전원 전압이 인가되고, 피드백 노드로 상기 피드백 전압이 인가될 때,
    상기 제1 트랜지스터는 상기 출력 노드 및 상기 피드백 노드 사이에 연결되고, 상기 제2 트랜지스터는 상기 피드백 노드와 그라운드 노드 사이에 연결된 내부 전원 전압 발생 회로.
  18. 제 11항에 있어서,
    출력 노드로 상기 내부 전원 전압이 인가되고, 피드백 노드로 상기 피드백 전압이 인가될 때,
    상기 제2 트랜지스터는 상기 출력 노드 및 상기 피드백 노드 사이에 연결되고, 상기 제1 트랜지스터는 상기 피드백 노드와 그라운드 노드 사이에 연결된 내부 전원 전압 발생 회로.
  19. 제 11항에 있어서,
    상기 출력부는 상기 내부 기준 전압과 상기 피드백 전압을 비교하고, 그 결과에 따라 비교 전압을 출력하는 비교기와, 상기 비교 전압 레벨에 응답하여 상기 내부 전원 전압을 출력하는 구동부를 포함하는 내부 전원 전압 발생 회로.
KR1020070073484A 2007-07-23 2007-07-23 전압 디바이더 및 이를 포함하는 내부 전원 전압 발생 회로 KR101358930B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020070073484A KR101358930B1 (ko) 2007-07-23 2007-07-23 전압 디바이더 및 이를 포함하는 내부 전원 전압 발생 회로
US12/218,381 US7764114B2 (en) 2007-07-23 2008-07-15 Voltage divider and internal supply voltage generation circuit including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070073484A KR101358930B1 (ko) 2007-07-23 2007-07-23 전압 디바이더 및 이를 포함하는 내부 전원 전압 발생 회로

Publications (2)

Publication Number Publication Date
KR20090010407A true KR20090010407A (ko) 2009-01-30
KR101358930B1 KR101358930B1 (ko) 2014-02-05

Family

ID=40294754

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070073484A KR101358930B1 (ko) 2007-07-23 2007-07-23 전압 디바이더 및 이를 포함하는 내부 전원 전압 발생 회로

Country Status (2)

Country Link
US (1) US7764114B2 (ko)
KR (1) KR101358930B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108709646A (zh) * 2018-08-08 2018-10-26 上海艾为电子技术股份有限公司 一种温度检测采样电路

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5285371B2 (ja) * 2008-09-22 2013-09-11 セイコーインスツル株式会社 バンドギャップ基準電圧回路
KR100950486B1 (ko) 2008-10-02 2010-03-31 주식회사 하이닉스반도체 내부전압 생성회로
KR100930394B1 (ko) * 2008-10-02 2009-12-08 주식회사 하이닉스반도체 내부전압 생성회로
US20100259315A1 (en) * 2009-04-08 2010-10-14 Taiwan Semiconductor Manufacturing Company, Ltd. Circuit and Methods for Temperature Insensitive Current Reference
US8504313B2 (en) 2010-03-22 2013-08-06 Dennis Cardinale Electronic vacuum gauge and systems and methods of calibration and operation of same
CN102566633B (zh) * 2010-12-07 2014-02-12 华邦电子股份有限公司 低压差稳压器
TWI580984B (zh) * 2015-10-27 2017-05-01 力晶科技股份有限公司 電壓校正電路及電壓校正系統
US10447508B2 (en) 2018-01-16 2019-10-15 Micron Technology, Inc. Multi-bias level generation and interpolation

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR940003406B1 (ko) * 1991-06-12 1994-04-21 삼성전자 주식회사 내부 전원전압 발생회로
JP2851767B2 (ja) * 1992-10-15 1999-01-27 三菱電機株式会社 電圧供給回路および内部降圧回路
US5654645A (en) * 1995-07-27 1997-08-05 Cypress Semiconductor Corp. Buffer with controlled hysteresis
KR100236534B1 (ko) * 1997-03-27 2000-01-15 윤종용 음의 온도계수를 가지는 기준전압 발생회로
KR100630542B1 (ko) 2000-11-29 2006-09-29 주식회사 하이닉스반도체 온도 변화에 따른 전압 보상이 가능한 기준 전압 발생기
KR100393226B1 (ko) * 2001-07-04 2003-07-31 삼성전자주식회사 온도변화에 따라 내부 기준전압 값을 조절할 수 있는 내부기준전압 생성회로 및 이를 구비하는 내부 공급전압생성회로
JP2003258105A (ja) * 2002-02-27 2003-09-12 Ricoh Co Ltd 基準電圧発生回路及びその製造方法、並びにそれを用いた電源装置
KR20050041592A (ko) 2003-10-31 2005-05-04 주식회사 하이닉스반도체 온도 보상이 가능한 내부전압 발생장치
US7116158B2 (en) * 2004-10-05 2006-10-03 Texas Instruments Incorporated Bandgap reference circuit for ultra-low current applications
JP4522299B2 (ja) * 2005-03-29 2010-08-11 富士通セミコンダクター株式会社 定電流回路
US20060232326A1 (en) 2005-04-18 2006-10-19 Helmut Seitz Reference circuit that provides a temperature dependent voltage
KR100933797B1 (ko) * 2005-12-29 2009-12-24 주식회사 하이닉스반도체 반도체 메모리 소자의 승압전압 레벨 감지기

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108709646A (zh) * 2018-08-08 2018-10-26 上海艾为电子技术股份有限公司 一种温度检测采样电路
CN108709646B (zh) * 2018-08-08 2024-06-04 上海艾为电子技术股份有限公司 一种温度检测采样电路

Also Published As

Publication number Publication date
US7764114B2 (en) 2010-07-27
KR101358930B1 (ko) 2014-02-05
US20090027105A1 (en) 2009-01-29

Similar Documents

Publication Publication Date Title
KR101358930B1 (ko) 전압 디바이더 및 이를 포함하는 내부 전원 전압 발생 회로
US9030186B2 (en) Bandgap reference circuit and regulator circuit with common amplifier
JP3304539B2 (ja) 基準電圧発生回路
JP4648346B2 (ja) 調整可能なトランジスタボディバイアス回路網
US7119604B2 (en) Back-bias voltage regulator having temperature and process variation compensation and related method of regulating a back-bias voltage
US7944271B2 (en) Temperature and supply independent CMOS current source
US20040233771A1 (en) Stack element circuit
KR102277392B1 (ko) 버퍼 회로들 및 방법들
US5136182A (en) Controlled voltage or current source, and logic gate with same
KR100792370B1 (ko) 내부전압 발생 장치
KR20160038665A (ko) 밴드갭 회로 및 관련 방법
EP1644783B1 (en) Semiconductor device with high-breakdown-voltage regulator
US7068024B1 (en) Voltage regulator having positive temperature coefficient for self-compensation and related method of regulating voltage
US20120249187A1 (en) Current source circuit
US8810306B2 (en) Negative voltage regulation circuit and voltage generation circuit including the same
JP4477373B2 (ja) 定電流回路
US6060871A (en) Stable voltage regulator having first-order and second-order output voltage compensation
US9419596B2 (en) Sense amplifier with improved margin
US8970257B2 (en) Semiconductor device for offset compensation of reference current
US11966246B2 (en) Electronic circuit for generating reference current with low temperature coefficient
CN114489213B (zh) 线性稳压电路
US20220317718A1 (en) Reference current source
JP2013054535A (ja) 定電圧発生回路
CN110365293B (zh) 振荡装置
KR0172436B1 (ko) 반도체 장치의 기준전압 발생회로

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170102

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20191226

Year of fee payment: 7