KR20080106034A - 반도체 장치의 제조 방법 및 기판 처리 장치 - Google Patents

반도체 장치의 제조 방법 및 기판 처리 장치 Download PDF

Info

Publication number
KR20080106034A
KR20080106034A KR1020080049537A KR20080049537A KR20080106034A KR 20080106034 A KR20080106034 A KR 20080106034A KR 1020080049537 A KR1020080049537 A KR 1020080049537A KR 20080049537 A KR20080049537 A KR 20080049537A KR 20080106034 A KR20080106034 A KR 20080106034A
Authority
KR
South Korea
Prior art keywords
film
processing chamber
deposit
cleaning
substrate
Prior art date
Application number
KR1020080049537A
Other languages
English (en)
Other versions
KR100989028B1 (ko
Inventor
히데하루 이타타니
카즈히로 하라다
Original Assignee
가부시키가이샤 히다치 고쿠사이 덴키
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 히다치 고쿠사이 덴키 filed Critical 가부시키가이샤 히다치 고쿠사이 덴키
Publication of KR20080106034A publication Critical patent/KR20080106034A/ko
Application granted granted Critical
Publication of KR100989028B1 publication Critical patent/KR100989028B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • C23C16/18—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material from metallo-organic compounds
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/4401—Means for minimising impurities, e.g. dust, moisture or residual gas, in the reaction chamber
    • C23C16/4405—Cleaning of reactor or parts inside the reactor by using reactive gases
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/4401—Means for minimising impurities, e.g. dust, moisture or residual gas, in the reaction chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/318—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor the storage electrode having multiple segments

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Metallurgy (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Chemical Vapour Deposition (AREA)
  • ing And Chemical Polishing (AREA)

Abstract

클리닝에 있어서의 다운 타임을 짧게 하고, 생산성을 향상시킬 수 있는 반도체 장치의 제조 방법 및 기판 처리 장치를 제공한다.
본 반도체 장치의 제조 방법은, 처리실 내에 기판을 반입하는 공정과, 상기 처리실 내에 원료 가스를 공급하여 기판상에 루테늄을 포함하는 막을 성막하는 공정과, 성막 후의 기판을 상기 처리실 내로부터 반출하는 공정과, 상기 처리실 내에 불소 원자 또는 염소 원자를 포함하는 클리닝 가스를 공급하여 상기 처리실 내에 부착한 루테늄을 포함하는 퇴적물을 제거하는 공정과, 상기 퇴적물을 제거할 때 상기 퇴적물의 표면을 덮도록 생성된 부(副)생성물을 제거하여 상기 퇴적물의 표면을 노출시키는 공정을 교대로 복수 회 반복함으로써, 상기 처리실 내를 클리닝하는 공정을 포함한다.
퇴적물, 루테늄, 클리닝 가스,

Description

반도체 장치의 제조 방법 및 기판 처리 장치{METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE AND SUBSTRATE PROCESSING APPARATUS}
본 발명은 반도체 프로세스에 있어서 웨이퍼 기판 표면에 루테늄(Ru)막, 산화 루테늄(RuO2) 또는 그것들의 적층막을 형성하는 반도체 장치의 제조 방법 및 기판 처리 장치에 관한 것이다.
차세대 DRAM 커패시터(capacitor) 전극의 후보인 Ru막 또는 RuO2막의 성막에 대해서는 스퍼터링(sputtering)에 의한 성막이 기술적으로 확립되어 있고, 연구 레벨에서는 많이 사용되고 있다. 그러나, 이 방식에서는 단차 피복성이 저하되기 때문에, 양산(量産) 프로세스에는 단차 피복성이 뛰어난 열 CVD법의 적용이 요망되고 있고, 개발이 활발히 이루어지고 있다. 열 CVD법에 있어서, 성막용의 원료는 일반적으로 유기 금속의 액체나 유기 금속의 분말을 용매에 용해한 용액의 형태이고, 이것들은 기화기(氣化器)나 버블링에 의해 기화되고, 기판상으로 공급된다. 열 CVD법에 의해 기판상에 Ru막 또는 RuO2막을 성막한 경우, 처리실 내에서의 기판 주변의 부재, 예를 들면 기판 홀더 등에도 Ru막 또는 RuO2막이 퇴적하여, 성막을 계속하면 이 막이 벗겨지고, 기판상의 파티클 형성의 원인이 되어, 디바이스 제조에서는 수율이 저하되는 것을 초래한다. 또한, 상기와 같이 파티클이 발생하면 제조 장치의 가동을 정지하고, 막이 부착한 부품을 신품(新品)으로 교환하거나, 웨트(wet) 세정을 실시할 필요가 있다. 이에 따라 장치 가동률이 저하되고, 양산성도 부족해진다.
상기와 같은 문제점의 대응으로서는 처리실 내를 클리닝하여, 퇴적한 막을 제거하는 방법이 있다. 처리실 내에 퇴적한 Ru막 또는 RuO2막의 클리닝법으로서는, 드라이 클리닝(dry cleaning, 건식 세정)법 및 웨트 클리닝(wet cleaning)법이 있다. 드라이 클리닝법으로서는, ClF3 가스를 이용하는 방법이 알려져 있다(예를 들면 특허 문헌 1).
<특허 문헌 1> 일본 특허 공개 2002-180250호 공보
그러나, 종래에는 클리닝에 의한 장치의 다운 타임이 길어, 생산성에 있어서 문제가 있었다. 다운 타임이 길어지는 원인으로서는, 클리닝 시간이 길어지거나 클리닝 후에 파티클이 발생하는 것을 들 수 있다.
본 발명은 상기 문제를 해소하고, 클리닝에 의한 장치의 다운 타임을 짧게 하며, 생산성을 향상시킬 수 있는 반도체 장치의 제조 방법 및 기판 처리 장치를 제공하는 것을 목적으로 하고 있다.
본 발명의 제1의 특징은, 처리실 내에 기판을 반입하는 공정과, 상기 처리실 내에 원료 가스를 공급하여 기판상에 루테늄을 포함하는 막을 성막하는 공정과, 성막 후의 기판을 상기 처리실 내로부터 반출하는 공정과, 상기 처리실 내에 불소 원자 또는 염소 원자를 포함하는 클리닝 가스를 공급하여 상기 처리실 내에 부착한 루테늄을 포함하는 퇴적물을 제거하는 공정과, 상기 퇴적물을 제거할 때 상기 퇴적물의 표면을 덮도록 생성된 부생성물을 제거하여 상기 퇴적물의 표면을 노출시키는 공정을 교대로 복수 회 반복함으로써, 상기 처리실 내를 클리닝하는 공정을 포함하는 반도체 장치의 제조 방법에 있다.
본 발명의 제2의 특징은, 기판을 처리하는 처리실과, 상기 처리실 내에 루테늄을 포함하는 막을 성막하기 위한 원료 가스를 공급하는 원료 가스 공급구와, 상기 처리실 내에 불소 원자 또는 염소 원자를 포함하는 클리닝 가스를 공급하는 클리닝 가스 공급구와, 상기 처리실 내에 상기 클리닝 가스를 공급하여 성막시에 상기 처리실 내에 부착한 루테늄을 포함하는 퇴적물을 제거하고, 그 때에 상기 퇴적물의 표면을 덮도록 생성된 부생성물을 제거하여 상기 퇴적물의 표면을 노출시키고, 이것을 교대로 복수 회 반복하여 상기 처리실 내를 클리닝하도록 제어하는 컨트롤러를 가지는 기판 처리 장치에 있다.
바람직하게는, 상기 반도체 장치의 제조 방법 또는 상기 기판 처리 장치에 있어서, 상기 부생성물은 불화물(弗化物) 또는 염화물이다.
바람직하게는, 상기 반조체 장치의 제조 방법 또는 상기 기판 처리 장치에 있어서, 상기 부생성물은 RuF5 또는 RuCl3이다.
바람직하게는, 상기 반도체 장치의 제조 방법 또는 상기 기판 처리 장치에 있어서, 상기 부생성물의 제거는 상기 퇴적물의 표면이 상기 부생성물에 의해 완전히 덮여진 후, 또는 상기 퇴적물의 표면이 상기 부생성물에 의해 완전히 덮여지기 직전에 개시한다.
바람직하게는, 상기 반도체 장치의 제조 방법 또는 상기 기판 처리 장치에 있어서, 상기 부생성물의 제거는 상기 클리닝 가스에 의한 상기 퇴적물의 에칭(etching)이 반응이 생기지 않게 되었을 때, 또는 상기 에칭 반응이 생기지 않게 되기 직전에 개시한다.
바람직하게는, 상기 반도체 장치의 제조 방법 또는 상기 기판 처리 장치에 있어서, 상기 부생성물의 제거는 상기 클리닝 가스에 의한 상기 퇴적물의 에칭이 상기 부생성물에 의해 완전히 블록되었을 때, 또는 상기 에칭이 상기 부생성물에 의해 완전히 블록(block)되기 직전에 개시한다.
바람직하게는, 상기 반도체 장치의 제조 방법 또는 상기 기판 처리 장치에 있어서, 상기 부생설물의 제거는 상기 부생성물이 완전히 제거되고, 상기 퇴적물의 표면이 완전히 노출할 때까지 실시한다.
바람직하게는, 상기 반도체 장치의 제조 방법 또는 상기 기판 처리 장치에 있어서, 상기 부생성물의 제거는 상기 클리닝 가스에 의한 상기 퇴적물의 에칭 레이트(etching rate)가, 상기 부생성물이 생성되기 전의 레벨로 회복할 때까지 실시 한다.
바람직하게는, 상기 부생성물의 제거는 상기 클리닝 가스의 공급을 정지하고 상기 처리실 내를 진공 배기함으로써 실시한다.
바람직하게는, 상기 반도체 장치의 제조 방법 또는 상기 기판 처리 장치에 있어서, 상기 부생성물의 제거는 상기 클리닝 가스의 공급을 정지하고, 상기 처리실 내에 불활성 가스를 공급하면서 상기 처리실 내를 진공 배기함으로써 이루어진다.
바람직하게는, 상기 반도체 장치의 제조 방법 또는 상기 기판 처리 장치에 있어서, 상기 처리실 내를 클리닝할 때의 상기 처리실 내의 온도를 250 ~ 500℃로 하고, 상기 퇴적물을 제거할 때의 상기 처리실 내의 압력을 665 ~ 13300Pa로 하며, 상기 부생성물을 제거할 때의 상기 처리실 내의 압력을 0.1 ~ 100Pa로 한다.
바람직하게는, 상기 반도체 장치의 제조 방법 및 상기 기판 처리 장치에 있어서, 상기 클리닝 가스는, ClF3이다.
바람직하게는, 상기 반도체 장치의 제조 방법 또는 상기 기판 처리 장치에 있어서, 상기 루테늄을 포함하는 막은, 루테늄막, 산화 루테늄막, 또는 루테늄막과 산화 루테늄막의 적층막이다.
본 발명에 따르면, 처리실 내에 불소 원자 또는 염소 원자를 포함하는 클리닝 가스를 공급하여 처리실 내에 부착한 루테늄을 포함하는 퇴적물을 제거하는 공 정과, 퇴적물을 제거할 때 퇴적물의 표면을 덮도록 생성된 부생성물을 제거하여 퇴적물의 표면을 노출시키는 공정을 교대로 복수 회 반복하도록 했기 때문에, 퇴적물과 부생성물을 제거할 수 있고, 클리닝에 있어서의 다운 타임을 단축하고, 생산성을 향상시킬 수 있다.
이하에 본 발명의 실시 형태를 설명한다.
본 발명의 실시 형태에 있어서는, Ru(루테늄)막 또는 RuO2(이산화 루테늄)막을 ClF3(3 불화염소)를 이용하여 가스 클리닝한다. 이 가스 클리닝에 있어서는, Ru막 또는 RuO2막은 RuF5(5 불화 루테늄)이나 RuCl3(3 염화 루테늄) 등의 불화물이나 염화물로써 제거된다고 생각할 수 있다. 이 중 RuF5는 상온에서는 고체이고, 비점(沸点)이 227℃인 물질이다.
클리닝시의 처리실 내의 온도는 100 ~ 350℃의 범위에 있는데, 예를 들면 처리실 저부나 배기 배관 등의 저온부는 100℃ 이하로 되는 경우가 있다. 이 때문에, 저온부에 있어서는, Ru5가 고체의 상태로 축적될 가능성이 있다. 또한, 피(被)클리닝막인 Ru막 또는 RuO2막의 표면을 Ru5가 덮음으로써, 클리닝의 진행이 방해될 가능성이 있다.
본 발명자는 예의검토한 결과, ClF3를 이용하여 Ru막 또는 RuO2막 또는 그것들의 적층막을 형성하는 처리실을 클리닝할 때, 클리닝의 과정에서 생성된 RuF5 등 의 부생성물이 피클리닝막인 Ru막 또는 RuO2막의 표면을 덮는 일이 있고, 이 부생성물에 의해, ClF3에 의한 Ru 또는 RuO2막의 클리닝이 블록되고, 클리닝의 진행이 방해되며, 경우에 따라서는 클리닝할 수 없게 되는 경우도 있음을 발견하였다. 또한, 그 경우에 있어서도, Ru막 또는 RuO2막의 표면을 덮은 RuF5 등의 부생성물을 제거하여 Ru막 또는 RuO2막의 표면을 노출시키는 공정을 수행하면, 다시 클리닝이 가능하게 됨을 발견하였다.
즉, 본 발명자는 클리닝을 복수 회로 분할하여, 클리닝과 클리닝과의 사이에, 진공 배기를 수행함으로써 RuF5의 축적을 억제할 수 있음을 발견하였다. RuF5의 비점은 227℃인데, 진공 상태로 할 때는 처리실 내의 압력이, 0.1 ~100Pa 정도로 되기 때문에, 227℃ 이하의 저온부에 있어서도, 충분히 RuF5 가 기화할 가능성이 있다.
본 발명의 실시 형태는, Ru막 또는 RuO2막 또는 그것들의 적층막을 성막하는 기판 처리 장치에 있어서, ClF3 가스를 이용하여 처리실을 클리닝하는 경우, Ru막 또는 RuO2막을 제거하는 공정과, RuF5 등의 부생성물을 제거하는 공정을 반복함으로써, 종래의 부품 교환이나 웨트 세정에 비하여 다운 타임을 현격히 단축하고, 저(低)파티클의 반도체 장치의 제조 방법을 제공하는 것이다.
도 1은 발명을 실시하기 위한 기판 처리 장치로서 이용 가능한 매엽식(枚葉 式) 열 CVD 장치의 구성예를 나타내는 개략도이다. 매엽식 열 CVD 장치는 실리콘 웨이퍼 등의 기판(1) 상에 도전성의 금속막을 형성하는 처리 용기(7)를 구비하고 있고, 처리 용기(7) 내에 처리실(8)이 형성되어 있다. 처리실(8)의 측부에는 기판 반송구(2a)가 설치되어 있고, 처리실(8)의 외부에는 이 기판 반송구(2a)를 개폐하는 게이트 밸브(2)가 설치되어 있으며, 반송 로봇(도시하지 않음)을 이용하여 게이트 밸브(2)를 연 상태의 기판 반송구(2a)를 개재하여 기판(1)을 처리실 내외로 반송할 수 있도록 되어 있다.
처리실(8)의 내부에는, 기판(1)을 지지하는 서셉터(suscepter)가 설치된다. 서셉터(6)는 기판(1)을 가열하는 히터(5)를 내장하는 히터 유닛(4) 상에 설치되어 있다. 히터 유닛(4)은 승강 장치(12)에 의해 처리실(8) 내를 승강 자재(自在)로 설치되고, 필요에 따라서 회전 자재로도 설치된다. 히터 유닛(4)은 기판 반송시는 실선으로 나타내는 위치로 하강하고, 돌상(突上) 핀(3)이 서셉터(6) 표면으로부터 돌출하여 기판(1)을 지지할 수 있도록 되어 있다. 또한, 성막시는 점선으로 나타내는 위치까지 상승하고 돌상 핀(3)이 서셉터 표면으로부터 몰입(沒入)하여 서셉터(6)가 기판(1)을 지지하도록 되어 있다. 히터 유닛(4)은 온도 제어기(온도 제어 수단)(19)에 의해 제어되어 서셉터(6) 상의 기판(1)을 소정의 온도로 가열한다. 한편, 온도 제어기(19)는 제어 장치(제어 수단)로서의 컨트롤러(60)에 의해 제어된다.
처리실(8)의 상부에는, 가스 공급구로서의 샤워 헤드(shower head)(13)가 설치된다. 샤워 헤드(13)는 이것에 공급되는 가스를 확산시키는 확산판과, 확산된 가스를 분산하는 버퍼 공간과, 다수의 구멍을 갖고 가스를 처리실(8) 내로 샤워 형상 으로 분사하는 샤워 플레이트(shower plate)를 갖는다.
처리실(8)의 하부에는, 처리실(8) 내를 배기하는 배기구(9a)가 설치되고, 배기구(9a)에는 배기관(9)이 접속되며, 배기관(9)은 압력 제어기(압력 제어 수단)로서의 컨덕턴스 제어부(10)를 개재하여 배기 장치로서의 진공 펌프(11)에 접속되어 있다. 배기관(9)에 설치한 컨덕턴스 제어부(10)를 컨트롤러(60)로 제어함으로써 처리실(8) 내의 압력을 조정한다.
샤워 헤드(13)에는, 샤워 헤드(13) 내로 가스를 공급하기 위한 배관으로서의 가스 공급관(14)이 접속되어 있다. 가스 공급관(14)에는, 루테늄 액체 원료를 기화한 원료 가스를 공급하는 원료 가스 공급관(17), 불활성 가스를 공급하는 불활성 가스 공급관(15), 반응 가스를 공급하는 반응 가스 공급관(16), 클리닝 가스를 공급하는 클리닝 가스 공급관(18)의 4개의 배관이 접속되어 있고, 각 배관에 흐르는 가스를, 가스 공급관(14)을 개재하여 샤워 헤드(13)에 공급할 수 있도록 되어 있다.
불활성 가스 공급관(15), 반응 가스 공급관(16), 클리닝 가스 공급관(18)은 각각 개폐 밸브(21, 22, 24), 유량 제어기로서의 매스 플로우 컨트롤러(31, 32, 34), 개폐 밸브(25, 26, 28)를 개재하여, 불활성 가스로서의 질소(N2) 가스를 공급하는 불활성 가스 공급원(41), 반응 가스로서의 산소(O2) 가스를 공급하는 반응 가스 공급원(42), 클리닝 가스로서의 불화 염소(ClF3) 가스를 공급하는 클리닝 가스 공급원(44)에 접속되어 있다.
원료 가스 공급관(17)은 개폐 밸브(23)를 개재하여 루테늄 액체 원료를 기화하는 기화기(50)에 접속되어 있다. 기화기(50)에는 액체 원료 공급관(17a)이 접속되어 있고, 액체 원료 공급관(17a)은 액체 유량 제어기로서의 액체 매스 플로우 컨트롤러(33), 개폐 밸브(27)를 개재하여 루테늄 액체 원료로서의 루테늄 유기 액체 원료를 공급하는 루테늄 액체 원료 공급원에 접속되어 있다. 루테늄 액체 원료로서는, 예를 들면 Ru(C7H7) (C7H11) (2, 4 - 디메틸펜타디에닐 에틸시클로펜타디에닐 루테늄. 이하 DER이라고 약칭함)이 이용된다.
개폐 밸브(21, 22, 23, 24, 25, 26, 27, 28), 유량 제어기(31, 32, 34), 액체 유량 제어기(33), 기화기(50), 온도 제어기(19), 컨덕턴스 제어부(10), 진공 펌프(11), 승강 장치(12) 등, 매엽식 열 CVD 장치를 구성하는 각 부의 동작은 컨트롤러(60)에 의해 제어된다.
다음에, 상술한 바와 같은 구성의 매엽식 열 CVD 장치를 이용하여, 반도체 장치(디바이스)의 제조 공정의 일공정으로서 처리실 내에서 기판상에 Ru막 또는 RuO2막을 성막하는 방법 및 처리실 내를 클리닝하는 방법에 대해서 설명한다. 성막 방법으로서는, 상온에서 액체인 루테늄 유기 금속 액체 원료로서 DER을, 반응 가스로서 O2 가스를 이용하여, CVD(Chemical Vapor Deposition)법, 특히 MOCVD(Metal Organic Chemical Vapor Deposition)법에 의해 성막하는 경우에 대해서 설명한다. 또한, 클리닝 방법으로서는, 클리닝 가스로서 ClF3 가스를 이용하여 열화학 반응에 의해 클리닝하는 경우에 대해서 설명한다. 한편, 이하의 설명에 있어서, 매엽식 열 CVD 장치를 구성하는 각 부의 동작은 컨트롤러(60)에 의해 제어된다.
우선, 처리실 내에서 기판상에 Ru막 또는 RuO2막을 성막하는 방법에 대해서 설명한다. 게이트 밸브(2)가 열리면, 실리콘 기판(1)은 반송 로봇(도시하지 않음)에 의해, 기판 반송구(2a)를 통하여 처리실(8) 내로 반입되고, 하강시의 히터 유닛(4) 상부, 즉 서셉터(6)로부터 돌출하고 있는 돌상 핀(3) 상에 재치된다(기판 반입 공정). 히터 유닛(4)을 승강 장치(12)에 의해 정해진 성막 위치(점선으로 나타내는 위치)까지 상승시키고, 기판(1)을 돌상 핀(3)으로부터 서셉터(6) 상으로 옮겨 놓는다. 이에 따라 기판(1)이 서셉터(6) 상에 재치된다(기판 재치 공정).
온도 제어기(19)에 의해 히터 유닛(4)의 히터(5)를 제어하고 서셉터(6)를 개재하여 기판(1)을 일정 시간 가열하고, 기판 온도를 250 ~ 350℃로 보지(保持)시킨다(온도 안정화 공정). 또한, 컨트롤러(60)에 의해 컨덕턴스 제어부(10)를 제어하고, 처리실(8) 내를 배기관(9)으로부터 배기하여 처리실 내의 압력치를 0.1 ~ 수 십Torr(13.3 ~ 수 천 Pa)로 안정시킨다(압력 안정화 공정). 이 단계에서 밸브(22, 23, 24, 26, 27, 28)는 컨트롤러(60)의 제어에 의해 닫힘으로 하고 있다. 또한, 밸브(21, 25)는 열림으로 하고 처리실(8) 내에는 항상 유량 제어기(31)에 의해 유량 제어된 N2를 공급하면서 배기한 상태로 해 둔다.
이것과 병행하여, 액체 원료 공급관(17a)의 밸브(27)를 열림으로 하고, DER를 액체 유량 제어기(33)에 의해 유량 제어하면서 기화기(50)에 공급하고 DER를 기화한다. 기화한 DER 가스는 도시하지 않은 벤트 라인에 의해 처리실(8) 외부로 배 기해 둔다.
처리실(8) 내의 온도, 압력이 안정된 후, 원료 가스 공급관(17)의 밸브(23)를 열림으로 함으로써, 기화기(50)로부터 DER 가스를 원료 가스 공급관(17), 가스 공급관(14)을 개재하여 샤워 헤드(13) 내로 공급한다. 동시에 반응 가스 공급관(16)의 밸브(22, 26)를 열림으로 함으로써, 반응 가스 공급원으로부터 산소 가스를 유량 제어기(32)에 의해 유량 제어하면서 반응 가스 공급관(16), 가스 공급관(14)을 개재하여 샤워 헤드(13) 내로 공급한다. 샤워 헤드(13) 내로 공급된 DER 가스와 산소 가스는 처리실(8) 내에 샤워형상으로 공급되고, 처리실(8) 내를 흘러 내려 기판(1)에 접촉한 후, 배기 배관(9)으로부터 배기된다. 이 때, 열 CVD 반응에 의해, 기판(1) 상에 Ru막 또는 RuO2막이 형성된다(성막 공정).
기판(1) 상에 소정 막 두께의 Ru막 또는 RuO2막이 형성된 후, 밸브(22, 23)를 닫힘으로 함으로써, 산소 가스, DER 가스의 공급을 정지한다. 그 후, 불활성 가스 공급원(41)으로부터 질소 가스를 불활성 가스 공급관(15), 가스 공급관(14), 샤워 헤드(13)를 개재하여 처리실(8) 내로 공급하면서, 배기 배관(9)으로부터 배기함으로써, 처리실(8) 내의 퍼지(purge)를 수행한다(퍼지 공정).
처리실(8) 내의 퍼지 종료 후, 히터 유닛(4)을 승강 장치(12)에 의해 성막 위치(점선으로 나타내는 위치)로부터 반송 위치(실선으로 나타내는 위치)까지 하강시키고, 하강 과정에서 기판(1)을 서셉터(6)로부터 돌상 핀(3) 상으로 옮겨 놓는다. 그 후, 게이트 밸브(2)를 열고 기판(1)을 반송 로봇(도시하지 않음)에 의해, 기판 반송구(2a)를 통하여 처리실(5) 외부로 반출한다.
한편, 본 실시의 형태에 있어서, 열 CVD법에 의해 기판상에 Ru막 또는 RuO2막을 형성할 때의 처리 조건으로서는, 처리 온도 250 ~ 350℃, 처리 압력 0.1 ~ 수 십Torr(13.3 ~ 수 천Pa), DER 공급 유량 0.01 ~ 0.2g/min, 산소 가스 공급 유량 1 ~ 1000sccm이 예시되고, 상기 처리 조건 범위 내에서 성막 조건을 목적에 따라서 적절히 결정(決定)하면, Ru막 또는 RuO2막, 양 쪽 모두를 성막하는 것도 가능하다.
한편, 상기 실시 형태에서는, CVD(Chemical Vapor Deposition)법, 특히 MOCVD(Metal Organic Chemical Vapor Deposition)법에 의해 성막하는 경우에 대해서 설명했는데, ALD(Atomic Layer Deposition)법에 의해 성막하도록 해도 된다. 그 경우, 처리실 내의 온도 및 압력을, DER 가스를 단독으로 흘린 경우에 DER 가스가 열 분해하지 않을 정도의 온도 및 압력으로 하고, DER 가스의 공급과 반응 가스의 공급을, 불활성 가스에 의한 퍼지를 사이에 두고 교대로 복수 회 반복함으로써 성막한다.
이와 같이 성막을 계속하면, 기판(1) 이외의 처리 용기(7)의 내벽[처리실(8)의 내벽], 히터 유닛(4)의 상부, 즉 서셉터(6)의 상면, 측면이나 히터 유닛(4)의 상부 측면에도 막이 퇴적되고, 일정 막두께를 넘으면 막의 스트레스(stress)에 의해 벗겨지는 일이 발생한다. 이것이 원인이 되어 발생한 파티클이 기판(1) 상에 부착하고 수율 저하의 원인이 된다.
따라서, 처리실(8) 내에 부착한 막(이하, 퇴적물이라고 칭함)의 벗겨짐이 발 생하기 전에, 처리실(8) 내의 클리닝을 수행한다. 구체적으로는, 미리, 처리실(8) 내에 부착한 퇴적물의 벗겨짐이 생기기 시작하는 성막 회수를 측정해 두고, 그 성막 회수가 되기 전에 처리실(8) 내의 클리닝을 수행한다. 즉, 기판(1)에 대한 성막을 소정 회수 실시한 후, 처리실(8) 내의 클리닝을 실시한다.
한편, 처리실(7) 내에 부착한 막은 온도, 압력, 가스 유량 등의 성막 조건에 의해 Ru막, RuO2막 또는 Ru막과 RuO2막이 혼재하는 막이 된다. 나아가서는 Ru막과 RuO2막의 적층막의 형태로 되는 경우가 있다.
다음에, 처리실 내를 클리닝하는 방법에 대해서 도 2를 사용하여 설명한다.
게이트 밸브(2)가 열리면, 더미(dummy) 기판(1a)이 반송 로봇(도시하지 않음)에 의해, 기판 반송구(2a)를 통하여 처리실(8) 내에 반입되고, 하강시의 히터 유닛(4) 상부, 즉 서셉터(6)로부터 돌출하고 있는 돌상 핀(3) 상에 재치된다(더미 기판 반입 공정). 히터 유닛(4)을 승강 장치(12)에 의해 정해진 클리닝 장치(점선으로 나타내는 위치)까지 상승시켜, 더미 기판(1a)을 돌상 핀(3)으로부터 서셉터(6) 상으로 옮겨 놓는다. 이에 따라 더미 기판(1a)이 서셉터(6) 상에 재치된다(더미 기판 재치 공정). 한편, 서셉터(6) 상에 더미 기판(1a)을 재치함으로써, 클리닝시에 서셉터(6)의 기판 재치 영역을 보호할 수 있고, 또한, 히터 유닛(4) 내부에 대한 클리닝 가스의 침입을 방지할 수 있다.
온도 제어기(19)에 의해 히터 유닛(4)의 히터(5)를 제어하여 처리실(8) 내를 일정 시간 가열하고, 처리실 내의 온도를 250 ~ 500℃로 보지시킨다(온도 안정화 공정). 또한, 컨트롤러(60)에 의해 컨덕턴스 제어부(10)를 제어하고, 처리실(8) 내를 배기관(9)으로부터 배기하여 처리실 내의 압력치를 5 ~ 100Torr(665 ~ 13300Pa)로 안정시킨다(압력 안정화 공정). 이 단계에서 밸브(22, 23, 24, 26, 27, 28)는 컨트롤러(60)의 제어에 의해 닫힘으로 하고 있다. 또한, 밸브(21, 25)는 열림으로 하고 처리실(8) 내에는 항상 유량 제어기(31)에 의해 유량 제어된 N2 가스를 공급하면서, 배기한 상태로 해 둔다.
처리실(8) 내의 온도, 압력이 안정된 후, 클리닝 가스 공급관(18)의 밸브(24, 28)를 열림으로 함으로써, 클리닝 가스 공급원(44)으로부터 ClF3 가스를 유량 제어기(34)에 의해 유량 제어하면서 클리닝 가스 공급관(18), 가스 공급관(14)을 개재하여 샤워 헤드(13) 내로 공급한다. 이 때 상술한 바와 같이 샤워 헤드(13) 내로 N2 가스도 공급된다.
샤워 헤드(13) 내에 공급된 ClF3 가스, N2 가스는 처리실(8) 내에 샤워형상으로 공급되고, 처리실(8) 내를 흘러내려 처리실(8) 내의 서셉터(6)나 히터 유닛(4)이나, 처리 용기(7)의 내벽 등의 부재에 접촉한 후, 배기 배관(9)으로부터 배기된다. 이 때, 열화학 반응에 의해, 처리실(3) 내에 부착한 퇴적물이 제거(에칭)된다(퇴적물 제거 공정). 즉, 도 2(a)에 나타내는 바와 같이, ClF3 가스에 의해 퇴적물이 에칭된다. 이 때, 도 2(b)에 나타내는 바와 같이, 클리닝의 과정에서 퇴적물의 표면을 덮도록 퇴적물의 위에 RuF5나 RuCl3 등의 불화물이나 염화물로 이루어 지는 부생성물이 생성된다.
소정 시간 퇴적물의 제거를 수행한 후, 밸브(24, 28)를 닫힘으로 함으로써, ClF3 가스의 공급을 정지하고 처리실(8) 내를 진공 배기한다. 이 때, 배기 속도가 최대가 되도록 압력 조정을 수행한다. 구체적으로는, 컨트롤러(60)에 의해 컨덕턴스 제어부(10)를 제어하여 처리실(8) 내의 압력이 0.1 ~ 100 Pa가 되도록 제어한다. 이에 따라, 도 2(c)에 나타내는 바와 같이, 퇴적물의 제거를 수행할 때, 퇴적물의 표면을 덮도록 생성된 부생성물, 즉, RuF5나 RuCl3 등의 불화물이나 염화물을 기화하여 제거하고, 도 2(d)에 나타내는 바와 같이, 퇴적물의 표면을 노출시킬 수 있다[부생성물 제거 공정(퇴적물 표면 노출 공정)]. 한편, 이 때, 밸브(21, 25)를 열림으로 한 상태를 유지하고, 처리실(8) 내에 불활성 가스를 공급하면서 처리실(8) 내를 진공 배기하도록 해도 무방하며, 밸브(21, 25)를 닫음으로써, 처리실(8) 내에 대한 불활성 가스의 공급을 정지하고 처리실(8) 내를 진공 배기하도록 해도 된다.
상기의 퇴적물 제거 공정과 부생성물 제거 공정(퇴적물 표면 노출 공정)의 사이클을 처리실(8) 내에 부착한 퇴적물이 제거될 때까지 반복한다.
처리실(8) 내의 클리닝 종료 후, 히터 유닛(4)을 승강 장치(12)에 의해 클리닝 위치(점선으로 나타내는 위치)로부터 반송 위치(실선으로 나타내는 위치)까지 하강시키고, 하강 공정에서 더미 기판(1a)을 서셉터(6)로부터 돌상 핀(3) 상으로 옮겨 놓는다. 그 후, 게이트 밸브(2)를 열고, 더미 기판(1a)을 반송 로봇(도시하지 않음)에 의해, 기판 반송구(2a)를 통하여 처리실(5) 외부로 반출한다.
한편, RuF5 등의 부생성물 제거 공정(진공 배기 공정)은, ClF3에 의한 Ru막 또는 RuO2막의 에칭 반응이 생기지 않게 되었을 때, 또는 에칭 반응이 생기지 않게 되기 직전에 개시하는 것이 바람직하다. 한편, 에칭 반응이 생기지 않게 되었는지의 여부는 예를 들면, 사전에 ClF3를 흘리기 시작하고 나서 에칭 반응이 생기지 않게 될 때까지의 시간 T1을 측정해 두고, ClF3를 흘리기 시작하고 나서 그 시간 T1이 경과했는지의 여부로 판단한다. 이 경우, 에칭 반응이 생기지 않게 되었을 때라고 하는 것은 시간 T1이 경과한 시점의 것이고, 에칭 반응이 생기지 않게 되기 직전이라고 하는 것은 시간 T1이 경과하기 바로 전 또는 시간 T1이 경과하기 이전의 짧은 시간 구간을 의미한다.
또한, RuF5 등의 부생성물 제거 공정(진공 배기 공정)은 도 3의 (a)에 나타내는 바와 같이, Ru막 또는 RuO2막의 표면을 덮은 RuF5 등의 부생성물이 완전히 제거되고, Ru막 또는 RuO2막의 표면이 완전히 노출한 후에 종료하는 것이 바람직하다. 이와 같이 하면 ClF3를 흘리는 퇴적물 제거 공정을 재개했을 때의 에칭 레이트가 퇴적물 표면이 부생성물에 의해 덮여지기 전의 레벨로 회복하기 때문에, 전체적으로 보면 클리닝 효율이 양호하게 된다. 이에 대하여, 공정 도3(b)에 나타내는 바와 같이, 부생성물이 완전히 제거되기 전에 부생성물 제거 공정(진공 배기 공정)을 종료 하고, ClF3를 흘리는 퇴적물 제거 공정을 재개하면, 부생성물에 의해 ClF3에 따른 Ru막 또는 RuO2막의 클리닝이 블록된 상태, 즉 클리닝의 진행이 방해된 상태가 유지되기 때문에, 클리닝 재개 후의 에칭 레이트를 충분히 회복할 수 없고, 전체로 보면 클리닝 시간이 길어져 버린다. 즉, 부생성물 제거 공정의 시간은 짧게 할 수 있는데, 전체로 보면 클리닝 효율이 나빠진다. 한편, RuF5 등의 부생성물이 완전히 제거되었는지의 여부는 예를 들면, 사전에 진공 배기를 개시하고 나서 RuF5 등의 부생성물이 완전히 제거될 때까지의 시간 T2를 측정해 두고, 진공 배기를 개시한 후 그 시간 T2가 경과했는지의 여부로 판단한다. 이 경우, RuF5 등의 부생성물이 완전히 제거되었을 때라고 하는 것은 시간 T2가 경과한 시점의 것이 된다.
한편, 본 실시의 형태에 있어서, 처리실 내를 클리닝할 때의 조건으로서는, 온도 250 ~ 500℃, 퇴적물 제거시의 압력 5 ~ 100Torr(665 ~ 13300Pa), 부생성물 제거시의 압력 0.1 ~ 100Pa, ClF3 가스 공급 유량 100 ~ 2000sccm, N2가스 공급 유량 100 ~ 2000sccm, 토탈 클리닝 시간 30 ~ 120분, 부생성물 제거 시간 1 ~ 30분, 사이클 수는 수 사이클 ~ 10사이클이 예시되고, 각각의 조건을 각각의 범위 내의 어떤 값으로 일정하게 유지함으로써 클리닝이 이루어진다. 한편, 클리닝 온도는 성막 온도보다 높게 해도 되는데, 성막 온도와 동일 온도로 하는 것이 바람직하다. 이와 같이 하면, 성막 공정으로부터 클리닝 공정에 걸쳐서, 그리고, 클리닝 공정으로부터 성막 공정에 걸친 처리실 내의 온도 변경 공정[승온(昇溫) 공정, 강온(降 溫) 공정]이 불필요하게 되고, 장치의 다운 타임을 더욱 단축할 수 있다.
다음에, DRAM의 커패시터를 제조할 때, 본 발명을 적용하는 예, 즉, DRAM의 커패시터의 하부 전극막, 상부 전극막을 형성할 때, 본 발명의 클리닝 후의 기판 처리 장치를 이용하는 예에 대해서 설명한다. 도 4는 하부 전극막, 상부 전극막을 포함하는 DRAM 커패시터의 일부를 도시하는 단면도이다.
처음에, 실리콘 기판(1) 상에, SiO2 등의 절연체로 이루어지는 층간 절연막(100)을 형성한다. 그 후, 층간 절연막(100)을 관통하도록 컨택트 홀(107)을 개구한다.
이어서, 개구한 컨택트 홀(107)의 내부에, 실리콘 기판(1)과 접속하기 위한 컨택트 플러그(contact plug)(101)를 형성한다. 컨택트 플러그(101)의 재료로서는 텅스텐(W) 등이 예시된다.
이어서, 컨택트 플러그(101)의 상부 공간을 매립하도록 배리어 메탈(barrier metal)막(102)을 형성한다. 배리어 메탈막(102)의 재료로서는 TiN 이나 TaN이 예시된다. 한편, 배리어 메탈막(102)은 전극을 구성하는 재료나 산화제가, 컨택트 플러그(101)에 확산하는 것을 방지한다.
이어서, 층간 절연막(100) 상과 배리어 메탈막(102) 상의 전면(全面)에 층간 절연막(103)을 형성한다. 그 후, 층간 절면막(103)을 관통하도록 컨택트 홀(108)을 개구한다.
이어서, 본 발명의 클리닝 후의 기판 처리 장치를 이용하여 컨택트 홀(108) 내와 층간 절연막(103) 상의 전면에 Ru막, RuO2막, 또는 Ru막과 RuO2막의 적층막으로 이루어지는 하부 전극막(104)을 형성한다.
이어서, 컨택트 홀(108) 내의 하부 전극막(104)을 잔류시키면서, 층간 절연막(103) 상의 하부 전극막(104)을 제거한다. 그 후, 잔류시킨 컨택트 홀(108) 내의 하부 전극막(104)의 내부를 에칭하고, 하부 전극막(104)의 형상을 실린더형상으로 한다.
이어서, 하부 전극막(104) 상과 층간 절연막(103) 상의 전면에, 용량 절연막(105)을 형성한다. 용량 절연막(105)의 재료로서는 Ta2O5나 Al2O3나 ZrO2 등이 예시된다.
마지막으로, 본 발명의 클리닝 후의 기판 처리 장치를 이용하여 용량 절연막(105) 상의 전면에 Ru막, RuO2 막, 또는 Ru막과 RuO2막의 적층막으로 이루어지는 상부 전극막(106)을 형성하여, 도 4에 도시하는 DRAM 커패시터의 제조를 완료한다.
본 발명은 루테늄을 포함하는 퇴적물을 제거하는 공정과, 이 퇴적물을 제거할 때 퇴적물의 표면을 덮도록 생성된 부생성물을 제거하여 퇴적물의 표면을 노출시키는 공정을 교대로 복수 회 반복함으로써, 양산성이 뛰어나며 파티클이 적어 탁월한 막을 형성하고, 반도체 장치의 제조에 있어서의 수율을 향상시키는 기판 처리 장치에 이용할 수 있다.
도 1은 본 발명의 실시 형태에 따른 기판 처리 장치를 나타내는 개략도.
도 2는 본 발명의 실시 형태에 클리닝 공정을 나타내는 공정도이고, (a)는 퇴적물이 제거되는 상태를 나타내는 도면이며, (b)는 퇴적물의 표면이 부생성물에 의해 덮인 상태를 나타내는 도면이고, (c)는 부생성물이 제거되는 상태를 나타내는 도면이며, (d)는 부생성물이 제거되고, 퇴적물 표면이 노출한 상태를 나타내는 도면.
도 3의 (a)는 본 발명의 실시 형태에 있어서의 퇴적물 제거 공정과 부생성물 제거 공정의 시간과 에칭 레이트의 변화를 나타내는 선도(線圖)이고, (b)는 비교예에 있어서의 퇴적물 제거 공정과 부생성물 제거 공정의 시간과 에칭 레이트의 변화를 나타내는 선도.
도 4는 본 발명을 이용하여 제조된 하부 전극막, 상부 전극막을 포함하는 DRAM 커패시터의 일부를 나타내는 단면도.
<도면 주요 부호의 설명>
1 : 기판 6 : 서셉터
8 : 처리실 9 : 배기관
9a : 배기구 17 : 원료 가스 공급관
18 : 클리닝 가스 공급관 60 : 컨트롤러

Claims (14)

  1. 처리실 내에 기판을 반입하는 공정과,
    상기 처리실 내에 원료 가스를 공급하여 기판상에 루테늄(ruthenium)을 포함하는 막을 성막하는 공정과,
    성막 후의 기판을 상기 처리실 내로부터 반출하는 공정과,
    상기 처리실 내에 불소 원자 또는 염소 원자를 포함하는 클리닝 가스를 공급하여 상기 처리실 내에 부착한 루테늄을 포함하는 퇴적물을 제거하는 공정과,
    상기 퇴적물을 제거할 때 상기 퇴적물의 표면을 덮도록 생성된 부(副)생성물을 제거하여 상기 퇴적물의 표면을 노출시키는 공정을 교대로 복수 회 반복함으로써 상기 처리실 내를 클리닝하는 공정
    을 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  2. 제1항에 있어서, 상기 부생성물은 불화물 또는 염화물인 것을 특징으로 하는 반도체 장치의 제조 방법.
  3. 제1항에 있어서, 상기 부생성물은 RuF5 또는 RuCl3인 것을 특징으로 하는 반도체 장치의 제조 방법.
  4. 제1항에 있어서, 상기 부생성물의 제거는, 상기 퇴적물의 표면이 상기 부생성물에 의해 완전히 덮인 후, 또는 상기 퇴적물의 표면이 상기 부생성물에 의해 완전히 덮이기 직전에 개시하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  5. 제1항에 있어서, 상기 부생성물의 제거는, 상기 클리닝 가스에 의한 상기 퇴적물의 에칭 반응이 생기지 않게 되었을 때, 또는 상기 에칭 반응이 생기지 않게 되기 직전에 개시하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  6. 제1항에 있어서, 상기 부생성물의 제거는, 상기 클리닝 가스에 의한 상기 퇴적물의 에칭이 상기 부생성물에 의해 완전히 블록(block)되었을 때, 또는 상기 에칭이 상기 부생성물에 의해 완전히 블록되기 직전에 개시하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  7. 제1항에 있어서, 상기 부생성물의 제거는, 상기 부생성물이 완전히 제거되고, 상기 퇴적물의 표면이 완전히 노출할 때까지 실시하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  8. 제1항에 있어서, 상기 부생성물의 제거는 상기 클리닝 가스에 의한 상기 퇴적물의 에칭 레이트가, 상기 부생성물이 생성되기 전의 레벨로 회복할 때까지 실시하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  9. 제1항에 있어서, 상기 부생성물의 제거는 상기 클리닝 가스의 공급을 정지하고 상기 처리실 내를 진공 배기함으로써 실시하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  10. 제1항에 있어서, 상기 부생성물의 제거는 상기 클리닝 가스의 공급을 정지하고 상기 처리실 내로 불활성 가스를 공급하면서 상기 처리실 내를 진공 배기함으로써 실시하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  11. 제1항에 있어서, 상기 처리실 내를 클리닝할 때의 상기 처리실 내의 온도를 250 ~ 500℃로 하고, 상기 퇴적물을 제거할 때의 상기 처리실 내의 압력을 665 ~ 13300Pa로 하며, 상기 부생성물을 제거할 때의 상기 처리실 내의 압력을 0.1 ~ 100Pa로 하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  12. 제1항에 있어서, 상기 클리닝 가스는 ClF3 가스인 것을 특징으로 하는 반도체 장치의 제조 방법.
  13. 제1항에 있어서, 상기 루테늄을 포함하는 막은, 루테늄막, 산화 루테늄막, 또는 루테늄막과 산화 루테늄막의 적층막인 것을 특징으로 하는 반도체 장치의 제 조 방법.
  14. 기판을 처리하는 처리실과,
    상기 처리실 내에 루테늄을 포함하는 막을 성막하기 위한 원료 가스를 공급하는 원료 가스 공급구와,
    상기 처리실 내에 불소 원자 또는 염소 원자를 포함하는 클리닝 가스를 공급하는 클리닝 가스 공급구와,
    상기 처리실 내에 상기 클리닝 가스를 공급하여 성막시에 상기 처리실 내에 부착한 루테늄을 포함하는 퇴적물을 제거하고, 그 때 상기 퇴적물의 표면을 덮도록 생성된 부생성물을 제거하여 상기 퇴적물의 표면을 노출시키고, 이것을 교대로 복수 회 반복하여 상기 처리실 내를 클리닝하도록 제어하는 컨트롤러
    를 포함하는 것을 특징으로 하는 기판 처리 장치.
KR1020080049537A 2007-05-31 2008-05-28 반도체 장치의 제조 방법 및 기판 처리 장치 KR100989028B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007145870A JP5078444B2 (ja) 2007-05-31 2007-05-31 半導体装置の製造方法、クリーニング方法及び基板処理装置
JPJP-P-2007-00145870 2007-05-31

Publications (2)

Publication Number Publication Date
KR20080106034A true KR20080106034A (ko) 2008-12-04
KR100989028B1 KR100989028B1 (ko) 2010-10-20

Family

ID=40096272

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080049537A KR100989028B1 (ko) 2007-05-31 2008-05-28 반도체 장치의 제조 방법 및 기판 처리 장치

Country Status (3)

Country Link
US (1) US7709276B2 (ko)
JP (1) JP5078444B2 (ko)
KR (1) KR100989028B1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7927993B2 (en) * 2008-12-26 2011-04-19 Texas Instruments Incorporated Cross-contamination control for semiconductor process flows having metal comprising gate electrodes
US20110088718A1 (en) * 2009-10-16 2011-04-21 Matheson Tri-Gas, Inc. Chamber cleaning methods using fluorine containing cleaning compounds
KR101514159B1 (ko) 2010-09-29 2015-04-21 가부시키가이샤 아루박 박막 제조 방법 및 박막 제조 장치
JP6055637B2 (ja) * 2012-09-20 2016-12-27 株式会社日立国際電気 クリーニング方法、半導体装置の製造方法、基板処理装置及びプログラム
JP6403577B2 (ja) * 2013-02-05 2018-10-10 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ クリーニング方法、半導体装置の製造方法、基板処理装置及びプログラム並びにクリーニング終了判定方法
JP7053991B2 (ja) * 2017-03-28 2022-04-13 セントラル硝子株式会社 ドライエッチング方法、半導体素子の製造方法及びチャンバークリーニング方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3592878B2 (ja) * 1997-02-20 2004-11-24 株式会社日立製作所 プラズマクリーニング方法
JPH10280151A (ja) * 1997-04-08 1998-10-20 Fujitsu Ltd Ｃｖｄ装置のクリーニング方法
JPH11345778A (ja) * 1998-05-29 1999-12-14 Tokyo Electron Ltd 成膜装置のクリーニング方法及びそのクリーニング機構
JP4060526B2 (ja) 2000-12-13 2008-03-12 株式会社日立国際電気 半導体装置の製造方法
JP2002203833A (ja) * 2000-12-27 2002-07-19 Hitachi Kokusai Electric Inc 半導体装置の製造方法
JP3990881B2 (ja) * 2001-07-23 2007-10-17 株式会社日立製作所 半導体製造装置及びそのクリーニング方法
KR20040035280A (ko) * 2002-10-19 2004-04-29 주성엔지니어링(주) 증착 챔버의 인시튜 세정방법

Also Published As

Publication number Publication date
US7709276B2 (en) 2010-05-04
KR100989028B1 (ko) 2010-10-20
JP2008297605A (ja) 2008-12-11
US20080305633A1 (en) 2008-12-11
JP5078444B2 (ja) 2012-11-21

Similar Documents

Publication Publication Date Title
JP4803578B2 (ja) 成膜方法
JP7453958B2 (ja) チャンバからＳｎＯ２膜を洗浄するための方法
KR100684910B1 (ko) 플라즈마 처리 장치 및 그의 클리닝 방법
JP5222652B2 (ja) 基板処理装置及び半導体装置の製造方法
KR100960273B1 (ko) 반도체 장치의 제조 방법 및 기판 처리 장치
US7737005B2 (en) Method for forming Ti film and TiN film, contact structure, computer readable storing medium and computer program
KR102582496B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 기록 매체
JP2017069313A (ja) 半導体装置の製造方法、基板処理装置、ガス供給システムおよびプログラム
JP2011068984A (ja) 半導体装置の製造方法、クリーニング方法および基板処理装置
JP2011006783A (ja) 半導体デバイスの製造方法及び基板処理装置
KR100989028B1 (ko) 반도체 장치의 제조 방법 및 기판 처리 장치
JP2001053030A (ja) 成膜装置
WO2020016914A1 (ja) 半導体装置の製造方法、基板処理装置及びプログラム
US20090029047A1 (en) Film-forming apparatus and film-forming method
US20050250341A1 (en) Method for manufacturing semiconductor device and substrate processing apparatus
US10276393B2 (en) Method of manufacturing semiconductor device
JP6910118B2 (ja) 成膜方法および成膜システム、ならびに表面処理方法
KR100919527B1 (ko) 루테늄 막 형성 방법
KR20010107744A (ko) 에칭방법, 처리장치 및 에칭장치
JP5568342B2 (ja) 半導体装置の製造方法、基板処理方法および基板処理システム
JP2008205325A (ja) 半導体装置の製造方法、及び基板処理装置
JP2007077455A (ja) 半導体デバイスの製造方法
JP7110468B2 (ja) 半導体装置の製造方法、基板処理装置、プログラム及び基板処理方法。
JP2009299101A (ja) 半導体装置の製造方法および基板処理装置
JP4529261B2 (ja) 複合金属酸化物膜の除去方法、クリーニング方法及びエッチング方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130924

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20141001

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150918

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160921

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20170920

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20180920

Year of fee payment: 9