KR20080105258A - 플래쉬 메모리의 제조방법 - Google Patents

플래쉬 메모리의 제조방법 Download PDF

Info

Publication number
KR20080105258A
KR20080105258A KR1020070052593A KR20070052593A KR20080105258A KR 20080105258 A KR20080105258 A KR 20080105258A KR 1020070052593 A KR1020070052593 A KR 1020070052593A KR 20070052593 A KR20070052593 A KR 20070052593A KR 20080105258 A KR20080105258 A KR 20080105258A
Authority
KR
South Korea
Prior art keywords
flash memory
manufacturing
photosensitive film
photoresist
etching
Prior art date
Application number
KR1020070052593A
Other languages
English (en)
Inventor
정태웅
Original Assignee
주식회사 동부하이텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 동부하이텍 filed Critical 주식회사 동부하이텍
Priority to KR1020070052593A priority Critical patent/KR20080105258A/ko
Publication of KR20080105258A publication Critical patent/KR20080105258A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 플래시 메모리의 제조방법에서 메모리 소자의 데이터 보존특성의 향상을 제공하기 위한 것으로서, 특히 플라즈마를 이용한 아싱 방식 대신에 테트라메틸 암모늄 수산화물(TMH), 과산화수소, 물이 혼합된 식각 용액을 사용하는 습식 공정만을 이용하여, 감광막 제거시에 생성되는 모바일 이온을 억제하는 효과가 있다. 이로 인해 플래쉬 메모리 소자의 향상된 프로그램, 이레이즈 구동 및 데이터 보존 효과를 얻을 수 있게 된다.
감광막, 습식 공정, 데이터 보존

Description

플래쉬 메모리의 제조방법{Method of Fabricating Flash Memory}
도 1a 내지 도 1b는 본 발명의 실시예에 따른 플래쉬 메모리 제조공정 단면도
도 2는 본 발명의 실시예에 따른 모바일 이온의 강도를 이차이온질량분석기를 이용해 분석한 그래프도
*도면의 주요 부분에 대한 부호의 설명
100 : 감광막 101 : 실리콘 산화막
102 : 실리콘
본 발명은 플래쉬 메모리(Flash memory)의 제조방법에 관한 것으로, 더욱 상세하게는 사진공정(photo-lithography) 후 감광막(Photo resist)제거 방법에 관한 것이다.
반도체 제조공정에 있어서는 각각의 단계마다 사진공정이 필수적으로 쓰여 지고 있는데, 이 사진공정은 감광막을 웨이퍼 상에 균일하게 도포하고, 스텝퍼(stepper)와 같은 노광(exposing)장비를 사용하여, 마스크 혹은 레티클(reticle) 상의 패턴을 축소 투영 노광시킨 후, 현상(developing)과정을 거쳐 원하는 2차원 패턴의 감광막을 형성시키기까지의 모든 공정을 말한다.
사진 공정에 의한 패턴형성 후, 감광막을 마스크로 사용하여 식각(etching) 혹은 이온주입(ion implantation) 공정 등을 실시하고, 이후 불필요해진 감광막을 제거하는 공정을 실시하게 되는데, 이를 감광막 제거(PR stripping 또는 Ashing)라고 한다.
감광막 제거방법은 크게 건식(Dry)과 습식(Wet) 방식으로 나눌 수 있으며, 이 중 습식방식은 건식작업 후 잔여물(Residue) 제거용으로 사용되고 있고, 일반적으로 아싱(Ashing)이라고 할 때에는 건식 방식을 일컬으며 현재에는 주로 플라즈마 감광막 제거방법, 또는 플라즈마 감광막 제거방법과 그 후의 습식클리닝(Wet cleaning)에 의하고 있다.
그런데, 플래쉬 메모리 소자에서 가장 중요한 신뢰성 중 하나가 데이터 보존(Data retention) 특성이고, 이는 셀(Cell) 구조 및 제조과정에서의 데미지에 크게 민감한 특성인데, 플라즈마를 이용한 아싱으로 인해 메모리 셀 주변에 생성되는 모바일 이온(Na+, K+등)은 플래쉬 메모리 셀에 프로그램(Program) 또는 이레이즈(Erase) 된 데이터를 소멸 또는 생성시키는 원인이 될 수 있다.
플래쉬 메모리 셀은 전하가 저장되는 플로팅 게이트(floating gate)와, 상기 플로팅 게이트의 전압을 조절하는 컨트롤 게이트(control gate)로 구성된다. 상기 플로팅 게이트와 반도체 기판 사이에는 터널 산화막이 존재하고, 플로팅 게이트와 컨트롤 게이트 사이에는 층간 유전막이 위치된다.
이러한 플래쉬 메모리 셀의 상태는 플로팅 게이트(12)의 전하에 따라서 프로그램(program) 또는 이레이즈(erase) 상태로 나누어지며, 셀의 문턱전압(threshold voltage)으로 표현된다.
프로그램 셀(program cell)의 경우에는 플로팅 게이트에 전자들이 모여서 네거티브 차지(negative charge)를 띠게 되며, 이레이즈 셀(erase cell)의 경우에는 포지티브 차지(positive charge)를 띠게 된다.
그런데, 전도체인 플로팅 게이트와 컨트롤 게이트를 둘러싸고 있는 절연막들 내에 모바일 이온(mobile ion)이 있는 경우, 프로그램 셀 주위에 포지티브 모바일 이온들이 배열되어 있다가, 포지티브 모바일 이온들이 프로그램 셀 주위에 몰려들게 되면 프로그램 문턱전압이 낮아져 페일 셀(fail cell)이 발생되게 된다.
한편, 이레이즈 셀 주변의 포지티브 모바일 이온들은 전기적 반발력에 의해 밀려나게 되어, 소거 문턱전압은 높아지게 된다.
이러한 모바일 이온들은 플래쉬 메모리 셀의 게이트를 형성한 이후에 실시되는 감광막 제거 공정이나, 수소가 많이 포함된 절연막 혹은 전도막을 증착할 때 발생하는 것으로 알려져 있다.
따라서, 데이터 보존특성 향상을 위해, 감광막 제거 방법인 플라즈마를 이용한 아싱(Ashing)으로 인해 셀 주변에 생성되는 모바일 이온의 억제가 요구된다.
따라서 본 발명의 목적은 플라즈마를 이용한 아싱대신, 습식 방식을 이용하 여 감광막을 제거함으로써, 셀 주변의 모바일 이온의 생성을 억제하여 데이터 보존특성이 좋은 플래쉬 메모리의 제조방법을 제공함에 있다.
상기 목적을 달성하기 위하여, 본 발명은 플래쉬 메모리의 제조방법에 있어서, 사진 공정에 의해 감광막을 형성하는 단계; 상기 감광막을 마스크로 사용하여 식각 또는 이온주입 공정 등을 실시하는 단계; 상기 식각 또는 이온 주입 공정 등을 행한 후 테트라메틸 암모늄 수산화물(TMH, Trimethyl-oxyethyl ammonium hydroxide), 과산화수소, 및 물이 혼합된 식각 용액을 사용하는 습식공정으로 상기 감광막을 제거하는 단계를 포함하여 이루어지는 것을 특징으로 한다.
여기서 상기 TMH(테트라메틸 암모늄 수산화물, Trimethyl-oxyethyl-ammonium-hydroxide)은 CH303N(CH2CH2OH)OH이다.
본 발명의 다른 목적, 특징 및 잇점들은 첨부한 도면을 참조한 실시예들의 상세한 설명을 통해 명백해질 것이다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예의 구성과 그 작용을 설명하며, 도면에 도시되고 또 이것에 의해서 설명되는 본 발명의 구성과 작용은 적어도 하나의 실시예로서 설명되는 것이며, 이것에 의해서 상기한 본 발명의 기술적 사상과 그 핵심 구성 및 작용이 제한되지는 않는다.
도 1a 내지 도 1b는 본 발명의 실시예에 따른 플래쉬 메모리 제조공정 일부의 단면도이다.
도 1a는 사진공정에 의해 실리콘(Si ; 102), 실리콘 산화막(SiO2 ; 101), 및 감광막(100)이 적층구조로 형성된 단면도이다.
이어, 도 1b는 TMH(Trimethyl-oxyethyl ammonium hydroxide), 과산화수소(H2O2), 물(H2O)이 혼합된 식각 용액을 사용하는 습식(WET)공정으로 감광막을 제거한 후의 단면도이다.
상기 식각 용액은 여러 가지 부피비율을 가질 수 있으나, 바람직하게는 TMH:H2O2:H2O의 부피비가 1: 2 내지 10 : 30 내지 40이 될 수 있다.
도 1b를 보면, 감광막(100)이 제거된 채, 실리콘(102)과 실리콘 산화막(101)층 만 남아있고, 현재의 주로 쓰이는 플라즈마 감광막 제거방법, 또는 플라즈마 감광막 제거방법과 그 후의 습식클리닝(Wet cleaning)에 의하는 경우와 비교하여 감광막(100)이 제거되었다는 점에서는 결과가 같으나, 다음의 도 2에 나타난 실험 결과에 의하면 모바일 이온의 생성 억제 효과가 본 발명에서 더 유리함을 알 수 있다.
도 2는 모바일 이온 Na+의 이차이온질량분석기(SIMS, Secondary Ion Mass Spectrometry)분석 도면으로서, 기존의 플라즈마를 이용한 아싱과 본 발명의 일 실시예로서, TMH:H2O2(31%):H2O의 부피비가 1 : 2.3 : 36.7의 비율로 혼합된 식각 용액을 사용하는 습식(WET)공정으로 감광막을 제거하는 방식에 따른 생성 모바일 이온, Na+의 강도(Intensity)를 나타낸다.
상기 분석을 위하여, 시료 제작 방법은 배어 웨이퍼(Bare wafer)에 실리콘 산화막 생성 후 감광막을 도포하고, 시료 오염방지를 위한 SiN 캐핑막(Silicon nitride capping layer)을 적층구조로 형성한다.
도 2에서 가로축은 표면에서 웨이퍼로 Na+ 이온이 파고들어가는 시간으로, 그래프에서와 같이 SiN 캐핑막, SiO2 및 Si의 영역으로 나뉜 적층구조의 SiN 캐핑막으로 부터의 Si영역 방향으로의 깊이(Depth)와 같은 개념이고, 세로축은 감광막 제거시 발생되는 Na+이온의 강도이다.
이온 강도의 단위는 C/S(Counts/Sec)로 나타내었으며, Na+_Asher의 그래프는 기존의 플라즈마를 이용한 아싱의 경우를, Na+_WET은 TMH:H2O2(31%):H2O의 부피비가 1 : 2.3 : 36.7의 비율로 혼합된 식각 용액을 사용하는 습식(WET)공정으로 감광막 제거시 생성되는 Na+ 이온의 강도를 나타낸다.
도 2의 결과를 보면, 감광막 제거시 발생되는 모바일 이온인 Na+는 기존의 플라즈마를 이용한 아싱의 경우보다 상기 혼합된 식각 용액을 사용하는 습식공정으로 감광막을 제거하는 경우 현저히 줄어듦을 알 수 있다.
이와 같이 본 발명은 감광막 제거시 생성되는 모바일 이온의 양을 효과적으로 억제시킨다.
또한, 바람직하게는 본 발명의 특징에 따른 일 실시예는, 제거될 감광막이 프로그램 또는 이레이즈 되는 플래쉬 메모리 셀 주변에 형성되는 감광막일 수 있 다.
지금까지 설명한 본 발명은 상술한 실시예에 한정되지 않으며, 첨부된 청구범위에서 알 수 있는 바와 같이 본 발명이 속한 분야의 통상의 지식을 가지 자에 의해 변형이 가능하고 이러한 변형은 본 발명의 범위에 속한다.
이상에서 설명한 바와 같이 본 발명에 따른 플래쉬 메모리의 제조방법은 플라즈마를 이용한 아싱 또는 플라즈마를 이용한 아싱과 습식클리닝을 이용하여 사진공정 후 감광막을 제거하던 방식에 비해 메모리 셀 주변의 모바일 이온(Na+, K+ 등) 발생을 효과적으로 억제함으로써 플래쉬 메모리의 프로그램, 이레이즈 구동 및 데이터 보존특성의 향상효과를 얻을 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술 사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다.
따라서, 본 발명의 기술적 범위는 실시 예에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의하여 정해져야 한다.

Claims (4)

  1. 플래쉬 메모리의 제조방법에 있어서,
    사진 공정에 의해 감광막을 형성하는 단계;
    상기 감광막을 마스크로 사용하여 식각 또는 이온주입 공정 등을 실시하는 단계;
    상기 식각 또는 이온 주입 공정 등을 행한 후 테트라메틸 암모늄 수산화물(TMH), 과산화수소, 및 물이 혼합된 식각 용액을 사용하는 습식공정으로 상기 감광막을 제거하는 단계;
    를 포함하여 이루어지는 것을 특징으로 하는 플래쉬 메모리의 제조방법.
  2. 제 1 항에 있어서,
    상기 식각 용액은 TMH:과산화수소:물의 부피비가 1: 2 내지 10 : 30 내지 40 정도인 것을 특징으로 하는 플래쉬 메모리의 제조방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 식각 용액의 과산화 수소는 31% 농도 정도인 것을 특징으로 하는 플래쉬 메모리의 제조방법.
  4. 제 1 항에 있어서,
    상기 제거되는 감광막은 프로그램 또는 이레이즈 되는 플래쉬 메모리 셀 주변에 형성되는 감광막인 것을 특징으로 하는 플래쉬 메모리의 제조방법.
KR1020070052593A 2007-05-30 2007-05-30 플래쉬 메모리의 제조방법 KR20080105258A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070052593A KR20080105258A (ko) 2007-05-30 2007-05-30 플래쉬 메모리의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070052593A KR20080105258A (ko) 2007-05-30 2007-05-30 플래쉬 메모리의 제조방법

Publications (1)

Publication Number Publication Date
KR20080105258A true KR20080105258A (ko) 2008-12-04

Family

ID=40366576

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070052593A KR20080105258A (ko) 2007-05-30 2007-05-30 플래쉬 메모리의 제조방법

Country Status (1)

Country Link
KR (1) KR20080105258A (ko)

Similar Documents

Publication Publication Date Title
KR101926298B1 (ko) 집적 회로 패터닝 방법
KR101010467B1 (ko) 반도체 소자의 콘택 플러그 형성방법
CN101894756B (zh) 形成沟槽的方法、形成金属连线的方法、光刻方法及设备
US20050106890A1 (en) Method for forming a trench in a layer or a layer stack on a semiconductor wafer
US8518634B2 (en) Cleaning process for semiconductor device fabrication
US6461973B1 (en) Method for forming high quality multiple thickness oxide layers by reducing descum induced defects
US7202170B2 (en) Method of improving etching profile of floating gates for flash memory devices
KR20080105258A (ko) 플래쉬 메모리의 제조방법
KR100672723B1 (ko) 플래시 메모리 소자의 제조방법
KR100525925B1 (ko) 반도체 소자의 트렌치 형성방법
KR20060136077A (ko) 플래시 메모리 소자의 제조방법
JP2008277740A (ja) 半導体素子の製造方法
CN110491877B (zh) 闪存制造方法
US7517755B2 (en) Method for fabricating semiconductor device
CN107799417B (zh) 晶体管的制造方法
KR100641493B1 (ko) 플래시 메모리의 자기 정렬 소스 산화막 형성 방법
KR100635193B1 (ko) 플래쉬 메모리 소자의 제조 방법 및 소거 방법
KR20050064652A (ko) 플래시 메모리 소자의 제조 방법
KR100423576B1 (ko) 플래쉬 메모리 소자의 제조 방법
KR100672161B1 (ko) 플래쉬 메모리 소자의 메탈 라인 형성 방법
CN115799063A (zh) 一种氧化物层的刻蚀方法
KR101060716B1 (ko) 반도체 소자의 형성 방법
KR100772102B1 (ko) 반도체 소자의 제조방법
KR100673227B1 (ko) 플래시 메모리 소자의 제조방법
KR100953021B1 (ko) 반도체 소자의 게이트 패턴 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E601 Decision to refuse application