KR20080103897A - 반도체 장치, 리드프레임, 및 반도체 장치의 실장 구조 - Google Patents

반도체 장치, 리드프레임, 및 반도체 장치의 실장 구조 Download PDF

Info

Publication number
KR20080103897A
KR20080103897A KR1020080039177A KR20080039177A KR20080103897A KR 20080103897 A KR20080103897 A KR 20080103897A KR 1020080039177 A KR1020080039177 A KR 1020080039177A KR 20080039177 A KR20080039177 A KR 20080039177A KR 20080103897 A KR20080103897 A KR 20080103897A
Authority
KR
South Korea
Prior art keywords
lead
leads
semiconductor device
semiconductor element
die stage
Prior art date
Application number
KR1020080039177A
Other languages
English (en)
Inventor
다카히로 유리노
Original Assignee
후지쯔 마이크로일렉트로닉스 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지쯔 마이크로일렉트로닉스 가부시키가이샤 filed Critical 후지쯔 마이크로일렉트로닉스 가부시키가이샤
Publication of KR20080103897A publication Critical patent/KR20080103897A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48638—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48639—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
    • H01L2224/487—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48738—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48739—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48799—Principal constituent of the connecting portion of the wire connector being Copper (Cu)
    • H01L2224/488—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48838—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48839—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49433—Connecting portions the connecting portions being staggered outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85439—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01031—Gallium [Ga]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 발명은 반도체 소자의 주위에 배열 설치되는 리드의 배열 설치되는 간격을 좁히는 것을 가능하게 하고, 또한 당해 리드의 수의 증가를 가능하게 하는 동시에, 당해 리드 서로의 전기적 간섭을 방지·저감하여 당해 리드 사이에 크로스토크(cross-talk) 등이 생기지 않는 반도체 장치 구조를 제공하는 것을 과제로 한다.
본 발명의 반도체 장치는 반도체 소자와, 상기 반도체 소자의 주위에 배열 설치된 복수의 리드를 구비하는 반도체 장치로서, 상기 복수의 리드는 상기 반도체 소자의 전극 단자와 접속 부재를 통하여 접속된 복수의 제 1 리드와, 상기 제 1 리드 사이에 배열 설치되고, 상기 반도체 소자의 전극 단자와는 접속되지 않는 제 2 리드를 포함하는 것을 특징으로 한다.
리드프레임, 다이 스테이지, 밀봉 수지, 지지 기판

Description

반도체 장치, 리드프레임, 및 반도체 장치의 실장 구조{SEMICONDUCTOR DEVICE, LEAD FRAME AND STRUCTURE FOR MOUNTING SEMICONDUCTOR DEVICE}
본 발명은 반도체 장치, 리드프레임, 및 반도체 장치의 실장 구조에 관한 것으로서, 특히, 이너(inner) 리드의 협소 피치화, 다(多)핀화를 용이하게 하는 반도체 장치, 리드프레임, 및 반도체 장치의 실장 구조에 관한 것이다.
전자기기의 고기능화, 소형화에 따라, 상기 전자기기에 탑재되는 반도체 집적 회로 장치 등의 반도체 장치에 대해서도, 더 고기능화, 고속 동작화를 도모하는 동시에, 더 소형화, 경량화가 요구되고 있다.
예를 들어, 반도체 장치의 형태의 하나로서 사용되고 있는 경우의 수지 밀봉형 반도체 장치에서도, 그 외부 접속 단자(리드)의 배치 밀도를 높이는 것이 필요해지고 있다.
따라서, 당해 수지 밀봉형 반도체 장치에서는, 반도체 소자(반도체 칩)를 지지하는 다이 스테이지의 주위에 배열 설치되는 외부 접속 단자(리드)의 배치 밀도를 높임으로써, 상기 요구에 대응하는 것이 도모된다.
이러한 종래의 반도체 장치의 일례인 반도체 장치(600)에 대해서, 도 8을 사 용하여 설명한다.
당해 도 8에 있어서, 도 8의 (a)는 당해 반도체 장치(600)에서의, 리드프레임과 당해 리드프레임에 탑재된 반도체 소자의 배치 구성을 나타낸다. 또한, 도 8의 (b)는 도 8의 (a)의 요부(要部)를 확대하여 나타내고 있다.
즉, 당해 반도체 장치(600)에서는, 반도체 소자(60)는 리드프레임(70)에서, 다이 스테이지 바(71)에 의해 네 모서리가 지지된 직사각형 형상의 다이 스테이지(72) 상에 탑재·고착되어 있고, 당해 반도체 소자(60)의 전극 단자는 본딩 와이어(80)에 의해, 당해 리드프레임(70)에서의 리드(73)에 접속되어 있다.
당해 리드(73)는 상기 다이 스테이지(72)의 주위에서, 거의 동일한 평면 상에 나열되어 복수개 배열 설치되어 있고, 각각, 타이바(tie-bar)(댐 바)(74)를 통하여, 다이 스테이지(72) 측(내측)에 이너 리드로 불리는 부위(73A), 외측에 아우터(outer) 리드로 불리는 부위(73B)를 구비한다.
이와 같이, 직사각형 형상의 다이 스테이지(72)의 4변을 따라, 각각 복수의 리드(73)가 배열 설치되는 형태를 갖는 반도체 장치는 QFP(4방향 플랫 리드 패키지)형 반도체 장치라고도 한다.
그리고, 상기 복수의 리드(73) 각각의 이너 리드(73A)에는, 상기 반도체 소자(60)에서의 입/출력 신호 단자, 전원 단자 또는 접지 단자 등의 전극 단자가 본딩 와이어(80)를 통하여 접속되어 있다.
당해 반도체 장치(600)에서는, 리드(73)의 이너 리드(73A) 상호간을 좁게 함으로써, 반도체 소자(60) 근방에서의 당해 리드(73)의 배열 설치 밀도(피치)를 높 일 수 있고, 또한 당해 리드(73)의 배열 설치 수를 증가시킴으로써, 반도체 소자(60)의 고기능화에 대응할 수 있다.
그러나, 당해 리드(73) 상호의 간격을 좁히는 것은 당해 리드의 형성을 더 곤란하게 하는 것 외에, 반도체 장치로서의 동작 시에 리드(73) 상호간의 간섭을 생성하여, 크로스토크(cross-talk)를 초래하게 되는 하나의 원인으로 된다.
따라서, 종래, 한편으로는, 다이 스테이지 바(서포트 바)를, 그라운드(접지) 리드 및/또는 전원 리드 등의 공통화 가능한 단자로서 적용하고, 반도체 소자의 주위에 평행하게 연장시켜, 공통의 그라운드(접지) 단자 및/또는 전원 단자로서 사용하는 것이 제안되고 있다(예를 들어, 특허문헌 1 및 특허문헌 2 참조).
이에 따라, 리드의 개수를 저감할 수 있고, 당해 리드의 배치 밀도를 적절한 것으로 할 수 있다.
다만, 이러한 경우에는, 다이 스테이지 바(서포트 바)에 연장시킨 다이 스테이지의 적용을 할 수 없기 때문에, 반도체 소자는 다른 지지 부재에 의해 지지될 필요가 있다.
한편, 특허문헌 3에는, 복수의 신호용 리드의 선단부 상호간에, 노이즈 저감용 금속편을 밀봉 수지 중에 매설하는 형태를 갖고, 배열 설치한 구성이 개시되어 있다.
당해 노이즈 저감용 금속편으로서는, 상기 리드와는 상이한 부재가 적용되고, 또한 다이 패드(다이 스테이지)는 접속용 도체 또는 접속용 금속선을 통하여 접속되어 있다.
따라서, 당해 반도체 장치에서는, 그 제조 공정이 번잡해지고, 또한 신호용리드 사이의 차폐가 충분히 이루어지지 않는다.
또한, 특허문헌 4에는, 다핀 QFN의 제조 방법으로서, 다이 패드(다이 스테이지)의 주위에, 길이가 상이한 리드를 번갈아(지그재그 형상으로 2열) 배치함으로써 다수의 리드의 배열 설치를 가능하게 하고, 또한 와이어의 루프 높이를 변경하여 접속하는, 반도체 장치의 제조 방법이 개시되어 있다.
이러한 반도체 장치에서는, 상기 도 8에 나타낸 종래 기술과 마찬가지로, 리드 상호간에서의 전기적 간섭에 대해서는 고려되어 있지 않고, 대책도 실시되어 있지 않다.
[특허문헌 1] 국제공개 제98/31051호 팸플릿
[특허문헌 2] 국제공개 제03/105226호 팸플릿
[특허문헌 3] 일본국 공개특허 평11-40721호 공보
[특허문헌 4] 일본국 공개특허2006-19767호 공보
본 발명은 반도체 소자의 주위에 배열 설치되는 리드의 배열 설치되는 간격을 좁히는 것을 가능하게 하고, 또한 당해 리드의 수의 증가를 가능하게 하는 동시에, 당해 리드 상호의 전기적 간섭을 방지·저감하여 당해 리드 사이에 크로스토크 등이 생기지 않는 반도체 장치 구조를 제공한다.
또한, 당해 반도체 장치의 구조에 대응한 리드프레임 구조를 제공한다.
또한, 당해 반도체 장치의 특징적 구성에 의해서도 효과를 발휘할 수 있는 실장 구조를 제공한다.
상기 과제를 해결하기 위한 수단으로서는, 이하에 나타낸 바와 같다.
즉, 본 발명의 반도체 장치는, 반도체 소자와, 상기 반도체 소자의 주위에 배열 설치된 복수의 리드를 구비하는 반도체 장치로서, 상기 복수의 리드는 상기 반도체 소자의 전극 단자와는 접속 부재를 통하여 접속된 복수의 제 1 리드와, 상기 제 1 리드 사이에 배열 설치되어, 상기 반도체 소자의 전극 단자와는 접속되지 않는 제 2 리드를 포함하는 것을 특징으로 한다.
본 발명의 리드프레임은, 반도체 소자가 탑재되는 다이 스테이지와, 상기 다이 스테이지의 주위에 배열 설치된 복수의 리드를 포함하는 리드프레임(lead frame)으로서, 상기 복수의 리드는, 상기 다이 스테이지에 탑재되는 반도체 소자의 전극 단자와 접속 부재를 통하여 접속된 복수의 제 1 리드와, 상기 제 1 리드 사이 에, 당해 제 1 리드의 선단부(先端部)에 비하여 상기 다이 스테이지로부터 이간된 위치에 배열 설치되고, 또한 상기 반도체 소자의 전극 단자와는 접속되지 않는 제 2 리드를 포함하는 것을 특징으로 한다.
본 발명에 의하면, 상기 종래에서의 문제를 해결하여, 반도체 소자의 전극 단자에 접속되는 리드의 선단부에서의 피치를 좁히는 동시에, 당해 리드 사이의 크로스토크를 저감하여 반도체 장치로서의 동작 특성을 향상시킬 수 있다.
이하, 본 발명의 반도체 장치 및 반도체 장치의 실장 구조에 대해서, 실시예를 들어 상세하게 설명한다. 물론, 본 발명 사상은 이들 실시예에 한정되지 않는다.
(실시예 1)
본 발명에 의한 반도체 장치의 제 1 실시예인 반도체 장치(100)에 대해서, 도 1 및 도 2를 사용하여 설명한다.
당해 도 1에 있어서, 도 1의 (a)는 당해 반도체 장치(100)에서의 리드프레임과 당해 리드프레임에 탑재된 반도체 소자의 배치 구성을 나타낸다. 또한, 도 1의 (b)는 도 1의 (a)의 요부를 확대하여 나타내고 있다.
본 실시예에서는, 반도체 소자(10)는 리드프레임(20)에서, 다이 스테이지 바(21)에 의해 네 모서리가 지지된 직사각형 형상 다이 스테이지(22) 상에 탑재·고착되어 있고, 당해 반도체 소자(10)의 전극 단자는 본딩 와이어(31)에 의해, 당 해 리드프레임(20)에서의 리드(23)에, 또한 필요에 따라 다이 스테이지(22)에 접속되어 있다.
당해 리드(23)(제 1 리드)는 상기 다이 스테이지(22)의 주위에서, 거의 동일한 평면 상에 나열되어 복수개 배열 설치되어 있고, 각각, 타이바(댐 바)(24)를 통하여, 다이 스테이지(22) 측(내측)에 이너 리드로 불리는 부위(23A), 외측에 아우터 리드로 불리는 부위(23B)를 구비한다.
도시한 바와 같이, 직사각형 형상 다이 스테이지(22)의 4변을 따라, 각각 복수의 리드(23)가 배열 설치되는 형태를 갖는 반도체 장치는 QFP(4방향 플랫 리드 패키지)형 반도체 장치라고도 한다.
그리고, 상기 복수의 리드(23) 각각의 이너 리드(23A)에는, 상기 반도체 소자(10)에서의 입/출력 신호 단자, 전원 단자 또는 접지 단자 등의 전극 단자가 본딩 와이어(31)를 통하여 접속되어 있다.
또한, 여기서는, 상기 리드(23) 사이에, 당해 리드(23)와 동일한 길이를 갖는 리드(23S)(이너 리드(23SA))를 배열 설치하고, 당해 이너 리드(23SA)의 선단부가 본딩 와이어(33)를 통하여 상기 다이 스테이지(22)에 접속되는 구성을 채용하고 있다.
그리고, 본딩 와이어(31)가 접속되는 이너 리드(23A), 본딩 와이어(33)가 접속되는 이너 리드(23SA)의 피(被)본딩 영역 표면에는, 당해 본딩 와이어(31, 33)의 접속을 가능하게 하도록, 은(Ag) 도금이 선택적으로 실시되어 있다.
본 실시예에서는, 특징적 구성으로서, 상기 다이 스테이지(22)의 주위에서, 거의 동일한 평면 상에 나열되어 복수개 배열 설치된 상기 리드(23)(제 1 리드)의 사이에, 상기 반도체 소자(10)의 전극 단자에는 본딩 와이어(31)를 통하여 접속되지 않는 리드(25)(제 2 리드)가 선택적으로 배열 설치되어 있다.
당해 리드(25)도 상기 타이바(댐 바)(24)를 통하여, 다이 스테이지(22) 측(내측)에 이너 리드 부위를, 또한 외측에 아우터 리드부를 구비한다.
그리고, 당해 리드(25)에서의 이너 리드(25A)의 길이는 상기 리드(23)의 이너 리드(23A)의 길이보다도 짧은 것으로 되어 있다.
따라서, 상기 다이 스테이지(22)의 근방, 즉 반도체 소자(10) 근방에서의 리드(23) 상호간의 배치 밀도(피치)의 저하를 초래하지 않는다.
또한, 당해 리드(25)에는, 반도체 소자(10)의 전극 단자로부터 본딩 와이어(31)의 접속이 이루어지지 않기 때문에, 그 표면에는 은(Ag) 도금은 실시되지 않는다.
이와 같이, 리드프레임(20)의 다이 스테이지(22) 상에 고착·지지된 반도체 소자(10), 본딩 와이어(31), 및 상기 리드(23) 및 리드(25)의 이너 리드부는 주지의 수지 몰드법에 의해 수지 밀봉된다.
또한, 상기 리드프레임(20)은 구리(Cu) 합금, 또는 42알로이(철(Fe)-42% 니켈(Ni) 합금)로 형성된다.
그리고, 당해 리드프레임(20)의 리드(23)에서의, 본딩 와이어(31)의 피접속부에는, 미리 은(Ag) 도금이 실시된다.
또한, 상기 반도체 소자(10)는 실리콘(Si) 또는 갈륨비소(GaAs) 등의 반도체 기재의 한쪽의 주면(主面)에, 소위 웨이퍼 프로세스가 적용되어, 트랜지스터 등의 능동 소자, 용량 소자 등의 수동 소자, 및 이들 기능 소자를 접속하는 배선층을 포함하는 활성 영역(전자 회로 형성 영역)이 형성되어 구성되어 있다. 그리고, 당해 배선층에 접속된 전극 단자가 당해 반도체 기재의 한쪽 주면 상에 배열 설치되어 있다.
상기 본딩 와이어(31)는 금(Au), 구리(Cu), 알루미늄(Al) 또는 이들 중 어느 하나를 포함하는 합금 세선(細線)을 갖고 형성된다.
또한, 상기 수지 밀봉용 수지로서는, 에폭시계 수지가 적용된다.
그리고, 상기 수지 밀봉 처리 후, 리드프레임(20)으로부터의, 각 리드의 아우터 리드부 및 다이 스테이지 바(21)의 분리와 동시에, 상기 리드 사이의 타이바(댐 바)(24)의 제거, 및 당해 리드의 정형(整形)이 이루어져, 도 2에 나타낸 반도체 장치(100)가 형성된다.
또한, 도 2에서는, 당해 반도체 장치(100)에서의 리드(23, 25) 등의 형태를 나타내기 위해, 밀봉 수지(40)의 일부를 제거한 상태를 나타내고 있다.
즉, 다이 스테이지(22)의 반도체 소자(10)의 탑재면과 동일한 평면 측에서의, 리드(23, 25)의 상기 표면이 노출된 상태를 나타내고 있다.
당해 도 2에 나타낸 바와 같이, 반도체 장치(100)에서는, 상기 리드(25)는 상기 반도체 소자(10)의 전극 단자와의 접속이 행해지지 않고, 당해 리드(25)는 독립적으로 외부의 전극 단자부 등에 접속 가능하게 되어 있다.
따라서, 당해 반도체 장치(100)를, 전자기기 등에 내장되는 배선 기판 등에 탑재한 때, 당해 배선 기판 상의 전극 단자 또는 소켓을 통하여, 리드(25)에 대하여 예를 들어, 접지 전위 등의 기준 전위를 인가할 수 있다.
즉, 이러한 구조를 갖는 반도체 장치(100)에서는, 리드(25)에 대하여 접지 전위 등의 기준 전위를 인가함으로써, 당해 리드(25)의 양측에 위치하는 리드(23) 사이의 전기적 차폐(실드)를 도모할 수 있고, 당해 리드(23) 상호간의 크로스토크를 방지 또는 저감할 수 있다.
또한, 본 실시예에서 적용되는 리드프레임(20)은, 상술한 바와 같이, 반도체 소자(10)가 탑재되는 다이 스테이지(22), 및 상기 다이 스테이지(22)의 주위에 배열 설치된 복수의 리드를 포함하는 리드프레임으로서, 당해 복수의 리드는 다이 스테이지(22)에 탑재되는 반도체 소자(10)의 전극 단자와는 본딩 와이어(31) 등의 접속 부재를 통하여 접속되는 복수의 리드(23)(제 1 리드)와, 당해 리드(23) 사이에 선택적으로 배열 설치되고, 상기 반도체 소자(10)의 전극 단자와는 접속 부재를 통하여 접속되지 않는 제 2 리드(25)(제 2 리드)로 구성되어 있다.
즉, 당해 리드프레임(20)에서는, 리드(23) 및 리드(25)가 일체로 형성되어 있기 때문에, 당해 리드프레임(20)을 사용하면, 반도체 장치(100)를, 종래의 수지 밀봉형 반도체 장치와 동일한 제조 방법에 의해서 효율적으로, 가격의 상승을 초래하지 않고 제조할 수 있다.
(실시예 2)
본 발명에 의한 반도체 장치의 제 2 실시예인 반도체 장치(200)에 대해서, 도 3을 사용하여 설명한다.
당해 도 3에 있어서, 도 3의 (a)는 당해 반도체 장치(200)에서의 리드프레임과 당해 리드프레임에 탑재된 반도체 소자의 배치 구성을 나타낸다. 또한, 도 3의 (b)는 도 3의 (a)의 요부를 확대하여 나타내고 있다.
또한, 상기 도 1, 도 2에 나타낸 경우의 반도체 장치(100)의 구성에 대응하는 부위에는, 동일한 부호를 부여하고 있다.
본 실시예에서도, 반도체 소자(10)는 리드프레임(20)에서, 다이 스테이지 바(21)에 의해 네 모서리가 지지된 직사각형 형상 다이 스테이지(22) 상에 탑재·고착되어 있고, 당해 반도체 소자(10)의 전극 단자는 본딩 와이어(31)에 의해, 당해 리드프레임(20)에서의 리드(23)에, 또한 필요에 따라 다이 스테이지(22)에 접속되어 있다.
그리고, 당해 리드(23)(제 1 리드)는 상기 다이 스테이지(22)의 주위에서, 거의 동일한 평면 상에 나열되어 복수개 배열 설치되어 있고, 각각, 타이바(댐 바)(24)를 통하여, 다이 스테이지(22) 측(내측)에 이너 리드로 불리는 부위(23A), 외측에 아우터 리드로 불리는 부위(23B)를 구비한다.
그리고, 상기 복수의 리드(23) 각각의 이너 리드(23A)에는, 상기 반도체 소자(10)에서의 입/출력 신호 단자, 전원 단자 또는 접지 단자 등의 전극 단자가 본딩 와이어(31)를 통하여 접속되어 있다.
본 실시예에서도, 거의 동일한 평면 상에 나열되어 복수개 배열 설치된 상기 리드(23)의 사이에서, 상기 반도체 소자(10)의 전극 단자에는 접속되지 않는 리드(25)(제 2 리드)가 선택적으로 배열 설치되어 있다.
당해 리드(25)도 상기 타이바(댐 바)(24)를 통하여, 다이 스테이지(22) 측(내측)에 이너 리드 부위를, 또한 외측에 아우터 리드부를 구비한다.
그리고, 본 실시예에서의 특징적 구성으로서, 상기 다이 스테이지 바(21)에 근접하는 리드(26)가 당해 다이 스테이지 바(21)에 일체로 접속되어 있다.
따라서, 반도체 장치로서 형성된 후에, 리드(25)와 마찬가지로, 당해 리드(26)에 접지 전위 등의 기준 전위를 인가함으로써, 다이 스테이지 바(21)의 양측에 위치하는 리드(23) 사이의 전기적 차폐(실드)가 이루어지고, 당해 리드(23) 상호간의 크로스토크를 방지 또는 저감할 수 있다.
또한, 당해 리드(26)를 배열 설치함으로써, 상기 제 1 실시예에서의 경우의 리드(23S)(이너 리드(23SA))를 배열 설치할 필요가 없어지고, 리드(23)의 배열 설치를 더 용이하게 행할 수 있다.
(실시예 3)
본 발명에 의한 반도체 장치의 제 3 실시예인 반도체 장치(300)에 대해서, 도 4를 사용하여 설명한다.
당해 도 4에 있어서, 도 4의 (a)는 당해 반도체 장치(300)에서의 리드프레임과 당해 리드프레임에 탑재된 반도체 소자의 배치 구성을 나타낸다. 또한, 도 4의 (b)는 도 4의 (a)의 요부를 확대하여 나타내고 있다.
또한, 상기 도 1, 도 2 및 도 3에 나타낸 경우의 반도체 장치(100) 또는 반도체 장치(200)의 구성에 대응하는 부위에는, 동일한 부호를 부여하고 있다.
본 실시예에서도, 반도체 소자(10)는 리드프레임(20)에서, 다이 스테이지 바(21)에 의해 네 모서리가 지지된 직사각형 형상 다이 스테이지(22) 상에 탑재·고착되어 있고, 당해 반도체 소자(10)의 전극 단자는 본딩 와이어(31)에 의해, 당해 리드프레임(20)에서의 리드(23)에, 또한 필요에 따라 다이 스테이지(22)에 접속되어 있다.
그리고, 당해 리드(23)(제 1 리드)는 상기 다이 스테이지(22)의 주위에서, 거의 동일한 평면 상에 나열되어 복수개 배열 설치되어 있고, 각각, 타이바(댐 바)(24)를 통하여, 다이 스테이지(22) 측(내측)에 이너 리드로 불리는 부위(23A), 외측에 아우터 리드로 불리는 부위(23B)를 구비한다.
그리고, 상기 복수의 리드(23) 각각의 이너 리드(23A)에는, 상기 반도체 소자(10)에서의 입/출력 신호 단자, 전원 단자 또는 접지 단자 등의 전극 단자가 본딩 와이어(31)를 통하여 접속되어 있다.
본 실시예에서도, 거의 동일한 평면 상에 나열되어 복수개 배열 설치된 상기 리드(23)의 사이에서, 상기 반도체 소자(10)의 전극 단자에는 접속되지 않는 리드(25)(제 2 리드)가 선택적으로 배열 설치되어 있다.
당해 리드(25)도 상기 타이바(댐 바)(24)를 통하여, 다이 스테이지(22) 측(내측)에 이너 리드 부위를, 또한 외측에 아우터 리드부를 구비한다.
그리고, 본 실시예에서의 특징적 구성으로서, 상기 리드(23)의 사이에 선택적으로 배열 설치된 리드(25)의 상호간이 본딩 와이어(35)로 이루어지는 접속 부재에 의해 접속되어 있다.
즉, 당해 리드(25)의 이너 리드(25A)의 선단부(25AA), 즉 반도체 소자(10)에 가까운 위치에서, 본딩 와이어(35)의 일단(一端)이 접속되고, 당해 본딩 와이어(35)의 타단(他端)은 근접하는 리드(23)를 넘어, 다른 리드(25)의 선단부(25AA)에 접속되어 있다.
이와 같이, 본딩 와이어(35)의 접속이 이루어지기 때문에, 본 실시예에서는, 당해 리드(25)의 선단부(25AA)의 표면에는, 은(Ag) 도금층이 형성되어 있다.
그리고, 복수의 리드(25)가 그 선단부(25AA)에서, 본딩 와이어(35)에 의해 서로 접속됨으로써, 당해 리드(25)의 리드(23)를 따르는 길이가 최장으로 되어, 당해 리드(25)가 초래하는 차폐(실드) 효과가 더 강화된다.
가령, 당해 본딩 와이어(35)를, 리드(25)의 선단부(25AA)로부터 이간하여, 더 아우터 리드 측에 위치하여 접속하면, 반도체 소자(10) 측에는 당해 리드(23)의 유단(遊端)이 생기게 되고, 당해 리드(25)가 초래하는 차폐(실드) 효과는 저감되게 된다.
또한, 당해 본딩 와이어(35)를, 리드(25)의 선단부(25AA)로의 배치에 더하여, 당해 리드(25)의 다른 부위, 예를 들어 아우터 리드 측에 위치하여 배치하는 것, 즉 병행하여 복수개 배열 설치하는 것은 임의이다(도시 생략).
또한, 이러한 리드(25)의 선단부(25AA)에 대한 본딩 와이어(35)의 접속 공정과, 상기 반도체 소자(10)에서의 복수의 전극 단자와 이것에 대응하는 리드(23) 사이를 본딩 와이어(31)에 의해 접속하는 공정 중 어느 것을 먼저 행할지, 또는 양쪽공정을 번갈아 행할지는 필요에 따라 선택할 수 있다.
또한, 도 4에서는, 상기 제 2 실시예에 나타낸 경우의, 다이 스테이지 바(21)에 근접하는 리드(26)가 당해 다이 스테이지 바(21)에 일체로 접속된 구성도 함께 나타내고 있다.
이러한 구성을 부가하면, 반도체 장치로서 형성된 후, 리드(25)의 상호 접속에 의한 효과에 더하여, 다이 스테이지 바(21)의 양측에 위치하는 리드(23) 사이의 전기적 차폐가 이루어지고, 당해 리드(23) 상호간의 크로스토크를 방지 또는 저감할 수 있다.
그리고, 당해 리드(26)의 배열 설치에 의해, 상기 실시예 1(제 1 실시예)에서의 경우의 리드(23S)(이너 리드(23SA))를 배열 설치할 필요가 없고, 리드(23)의 배열 설치를 더 용이하게 행할 수 있다.
(실시예 4)
본 발명에 의한 반도체 장치의 제 4 실시예인 반도체 장치(400)에 대해서, 도 5를 사용하여 설명한다.
당해 도 5에 있어서, 도 5의 (a)는 당해 반도체 장치(400)에서의, 리드프레임과 당해 리드프레임에 탑재된 반도체 소자의 배치 구성을 나타낸다. 또한, 도 5의 (b)는 도 5의 (a)의 요부를 확대하여 나타내고 있다.
또한, 여기에서도, 상기 도 1, 도 2, 도 3 또는 도 4에 나타낸 구성에 대응하는 부위에는, 동일한 부호를 부여하고 있다.
본 실시예에서도, 반도체 소자(10)는 리드프레임(20)에서, 다이 스테이지 바(21)에 의해 네 모서리가 지지된 직사각형 형상 다이 스테이지(22) 상에 탑재·고착되어 있고, 당해 반도체 소자(10)의 전극 단자는 본딩 와이어(31)에 의해, 당 해 리드프레임(20)에서의 리드(23)에, 또한 필요에 따라 다이 스테이지(22)에 접속되어 있다.
그리고, 당해 리드(23)(제 1 리드)는 상기 다이 스테이지(22)의 주위에서, 거의 동일한 평면 상에 나열되어 복수개 배열 설치되어 있고, 각각, 타이바(댐 바)(24)를 통하여, 다이 스테이지(22) 측(내측)에 이너 리드로 불리는 부위(23A), 외측에 아우터 리드로 불리는 부위(23B)를 구비한다.
그리고, 상기 복수의 리드(23) 각각의 이너 리드(23A)에는, 상기 반도체 소자(10)에서의 입/출력 신호 단자, 전원 단자 또는 접지 단자 등의 전극 단자가 본딩 와이어(31)를 통하여 접속되어 있다.
본 실시예에서도, 거의 동일한 평면 상에 나열되어 복수개 배열 설치된 상기 리드(23)의 사이에서, 상기 반도체 소자(10)의 전극 단자에는 접속되지 않는 리드(25)(제 2 리드)가 선택적으로 배열 설치되어 있다.
당해 리드(25)도 상기 타이바(댐 바)(24)를 통하여, 다이 스테이지(22) 측(내측)에 이너 리드 부위를, 또한 외측에 아우터 리드부를 구비한다.
그리고, 본 실시예에서의 특징적 구성으로서, 상기 리드(23)의 사이에 선택적으로 배열 설치된 리드(25)가 리드(23) 사이에 연장되고, 그 선단부(25AW)가 당해 리드(23)의 선단부(23AA)와 거의 동일한 거리를 가지며, 다이 스테이지(22) 또는 반도체 소자(10)에 근접하여 배열 설치되어 있다.
당해 리드(25)에 대해서는, 본딩 와이어(31)의 접속이 이루어지지 않기 때문에, 그 선단부(25AW)의 폭은 리드(23)의 선단부(23AA)의 폭보다도 작게(좁게) 되 고, 당해 리드(23)의 선단부(23AA)의 폭의 80% 이하의 폭으로 된다.
이와 같이, 당해 리드(25)는 적어도 그 선단부(25AW)의 폭이 작기 때문에, 상기 리드(23)의 선단부(23AA)의 배열 설치 밀도는 크게는 저하되지 않는다.
이와 같이, 리드(25)가 리드(23)의 선단부 근방에까지 연장되어 배열 설치됨으로써, 당해 리드(25)는 그 양측에 위치하는 리드(23)의 거의 전체 길이를 따라 존재한다. 따라서, 당해 리드(25)가 초래하는 차폐(실드) 효과는 더 효과적으로 발휘된다.
또한, 도 5에서도, 상기 제 2 실시예에 나타낸 경우의, 다이 스테이지 바(21)에 근접하는 리드(26)가 당해 다이 스테이지 바(21)에 일체로 접속된 구성도 함께 나타내고 있다.
이러한 구성을 부가하면, 연장되거나 리드(25)의 배열 설치에 의한 효과에 더하여, 다이 스테이지 바(21)의 양측에 위치하는 리드(23) 사이의 전기적 차폐가 이루어지고, 당해 리드(23) 사이의 크로스토크를 방지 또는 저감할 수 있다.
또한, 당해 리드(26)의 배열 설치에 의해, 상기 실시예 1(제 1 실시예)에서의 경우의 리드(23S)(이너 리드(23SA))를 배열 설치할 필요가 없고, 리드(23)의 배열 설치를 더 용이하게 행할 수 있다.
(실시예 5)
상기 본 발명에 의한 반도체 장치의 실장 구조에 대해서, 실시예 5에 의해서 설명한다.
여기서는, 상기 제 1 실시예에서의 반도체 장치(100)를 게재하고, 당해 반도 체 장치(100)를 배선 기판 등의 지지 기판 상에 탑재·실장할 때의 구조를 가지고 실시예로 한다. 물론, 반도체 장치(200), 반도체 장치(300), 또는 반도체 장치(400)에 대해서도, 동일한 실장 형태를 채용할 수 있다.
당해 반도체 장치(100)를, 배선 기판 등의 지지 기판(50) 상에 탑재한 상태를, 도 6에 나타낸다.
또한, 당해 도 6에서도, 상기 도 2와 마찬가지로, 반도체 장치(100)에서의, 밀봉 수지(40)의 일부를 제거한 상태에 의해서 나타내고 있다. 즉, 다이 스테이지(22)의 반도체 소자(10)의 탑재면과 동일한 평면 측에서의, 리드(23)(제 1 리드) 및 리드(25)(제 2 리드)의 상(上)표면이 노출된 상태를 나타내고 있다.
당해 반도체 장치(100)는 상기 리드(23)의 아우터 리드부(23B), 및 리드(25)의 아우터 리드부(25B)가 지지 기판(50)의 한쪽 주면에서, 이들 아우터 리드부에 대응하여 배열 설치된 단자부(51)에 접속·고착됨으로써, 당해 지지 기판(50) 상에 탑재된다.
당해 지지 기판(50)은 유리 에폭시 수지, 유리 BT(비스말레이미드트리아진), 또는 폴리이미드 등의 유기재 절연성 수지, 또는 세라믹, 유리 등의 무기 절연 재료로 형성된 절연성 기재로 하고, 그 표면 및/또는 이면(裏面), 더 나아가서는 필요에 따라 내부(내층)에 배열 설치된 도전층이 배열 설치된다.
또한, 당해 도전층은 구리(Cu)를 주체로 하고, 그 표면에 하층으로부터 니켈(Ni) 및 금(Au)의 2층 도금이 실시되어 형성된다.
당해 지지 기판(10)은 배선 기판, 회로 기판, 또는 인터포저(interposer)라 고도 한다.
그리고, 상기 단자부(51)는 당해 지지 기판(50)의 한쪽 주면(상면), 다른 쪽 주면(이면), 또는 내부에 배열 설치된 도전 패턴에 접속되어 있다.
이러한 지지 기판(50) 상으로의 반도체 장치(100)의 탑재에 앞서, 당해 반도체 장치(100)의 아우터 리드부, 및 지지 기판(50)의 단자부(51)에는 예비 땜납 피복 처리가 이루어지고, 양자를 접촉시킨 상태에서 당해 땜납을 재용융(리플로(reflow))함으로써, 양자의 접속이 이루어진다.
이러한 실장 구조에서, 상기 반도체 장치(100)에서의 리드(23) 및 리드(25)가 접속되는 복수의 단자부(51)에는, 신호 전위에 접속되는 도전 패턴(52S), 전원에 접속되는 도전 패턴(52B), 및 접지 전위에 접속되는 도전 패턴(52G) 등이 선택적으로 접속되어 있다.
즉, 당해 반도체 장치(100)에서의 입출력 신호 단자에 접속된 리드(23)는 도전 패턴(52S)에 접속되고, 반도체 장치(100)에서의 전원 단자에 접속된 리드(23)는 도전 패턴(52B)에 접속되며, 또한 반도체 장치(100)에서의 접지 단자에 접속된 리드(23)는 도전 패턴(52G)에 접속된다.
한편, 리드(25)는 접지 전위에 접속되는 도전 패턴(52G)에 접속된다.
상술한 바와 같이, 당해 리드(25)는 당해 접지 전위 등의 기준 전위에 접속됨으로써, 그 양측에 배열 설치된 리드(23) 상호간의 차폐를 행할 수 있고, 또한 당해 반도체 장치(100)의 동작 특성의 향상을 도모할 수 있다.
최근의 전자기기의 고기능화의 요구에 따라, 하나의 반도체 장치에서, 복수 의 기능 회로가 내장되는 경우가 증가하고 있다.
이러한 경우에는, 상기 복수의 기능 회로는 신호 회로가 분리되는 것은 물론, 각각 상이한 동작 전압을 필요로 하는 경우가 있다.
당해 상이한 동작 전압을 외부로부터 인가할 때에는, 당해 복수의 기능 회로는 지지 기판에서 각각 상이한 도전 패턴을 통하여, 대응하는 전원 회로에 접속된다.
그리고, 하나의 기능 회로에 인가되는 기준 전위도, 다른 기능 회로에 인가되는 기준 전위와는 상이한 도전 패턴을 통하여 인가된다.
도 6에 나타낸 반도체 장치(100)에서는, 내장되는 복수의 기능 회로에 인가되는 기준 전위가 상이한 경우에 대해서 나타내고 있다.
즉, 리드(23a) 내지 리드(23d) 사이에서, 각 리드(23) 사이에 배열 설치된 리드(25a) 내지 리드(25c)는 공통적으로 제 1 도전 패턴(52G1)에 접속되고, 당해 제 1 도전 패턴(52G1)을 통하여 제 1 기준 전위에 접속된다.
또한, 리드(23e) 내지 리드(23g) 사이에서, 각 리드(23) 사이에 배열 설치된 리드(25d) 및 리드(25e)는 반도체 소자(100)의 아래에 위치하여 배열 설치된 도전 패턴(52Gs)에 의해 공통 접속되고, 또한 제 2 도전 패턴(52G2)을 통하여, 제 2 기준 전위에 접속된다.
또한, 리드(23h) 내지 리드(23j) 사이에서, 각 리드(23) 사이에 배열 설치된 리드(25f) 및 리드(25g)는 제 3 도전 패턴(52G3)을 통하여, 제 3 기준 전위에 접속된다.
이와 같이, 리드(23) 상호간에, 접지 전위 등의 기준 전위에 접속된 리드(25)가 배열 설치됨으로써, 당해 반도체 장치(100)에서의 복수의 기능 회로는 리드 상호간에서의 크로스토크의 발생을 초래하지 않고, 각각 필요로 되는 동작을 행할 수 있다.
또한, 이들 제 1 내지 제 3 기준 전위는 회로 구성상 필요에 따라 당해 지지 기판(50) 상 등에서, 서로 접속되는 경우도 있을 수 있다.
또한, 도 6에서는, 상기 도 3 등에 나타낸 경우의, 다이 스테이지 바(21)를, 리드(26)를 통하여 기준 전위에 접속하는 구성에 대해서는 나타내고 있지 않다. 그러나, 이러한 구성은 필요에 따라 적용할 수 있다.
상기 지지 기판(50)에 배열 설치된 도전 패턴(52Gs)에 대해서, 도전 패턴(52G2)과 함께 도 7에 나타낸다.
즉, 당해 도전 패턴(52Gs)은 반도체 장치(100)의 아래에 위치하는 지지 기판(50)에, 리드(25)가 접속되는 단자부(51)의 사이를 접속하여, 예를 들어 U자 형상 또는 ㄷ자 형상으로 배열 설치된다.
당해 도전 패턴(52Gs)은 지지 기판(50)의 표면에 형성되는 도전층에 한하지 않고, 내부의 도전층을 갖고 형성할 수 있다.
또한, 이상의 본 발명의 실시예에서는, 리드프레임에서의 다이 스테이지에 한 개의 반도체 소자를 탑재하여 이루어지는 구성을 나타냈지만, 본 발명 사상은 상기 구성에 그치지 않는다.
즉, 하나의 다이 스테이지 상에 복수개의 반도체 소자를 적층 배치하는 구 성, 또는 대판(大判)의 다이 스테이지 상 또는 복수개 연장 설치된 다이 스테이지 상에 복수의 반도체 소자를 나열하여 탑재하는 구성에서도, 본 발명의 발명 사상을 적용할 수 있다.
본 발명의 바람직한 태양을 부기하면, 이하와 같다.
(부기 1) 반도체 소자와, 상기 반도체 소자의 주위에 배열 설치된 복수의 리드를 구비하는 반도체 장치로서, 상기 복수의 리드는 상기 반도체 소자의 전극 단자와는 접속 부재를 통하여 접속된 복수의 제 1 리드와, 상기 제 1 리드 사이에 배열 설치되어, 상기 반도체 소자의 전극 단자와는 접속되지 않는 제 2 리드를 포함하는 것을 특징으로 하는 반도체 장치.
(부기 2) 상기 제 1 리드와 제 2 리드는 동일한 부재로 형성되어 있는 것을 특징으로 하는 부기 1에 기재된 반도체 장치.
(부기 3) 상기 제 2 리드의 선단부는 상기 제 1 리드의 선단부에 비하여, 상기 반도체 소자로부터 이간된 위치에 배열 설치되는 것을 특징으로 하는 부기 1 또는 2에 기재된 반도체 장치.
(부기 4) 복수의 상기 제 2 리드의 선단부 사이가 상기 제 1 리드 위를 넘어 배열 설치된 접속 부재에 의해 서로 접속되어 이루어지는 것을 특징으로 하는 부기 1 내지 3 중 어느 하나에 기재된 반도체 장치.
(부기 5) 선단부가 상기 반도체 소자 근방에 위치하는 상기 제 1 리드와, 선단부가 상기 반도체 소자 근방에 위치하는 상기 제 2 리드를 구비하고, 당해 제 2 리드의 선단부의 폭은 제 1 리드의 선단부에 비하여 좁은 폭으로 되어 이루어지는 것을 특징으로 하는 부기 1 내지 4 중 어느 하나에 기재된 반도체 장치.
(부기 6) 상기 반도체 소자가 탑재되는 다이 스테이지를 지지하는 다이 스테이지 바가 상기 제 2 리드에 접속되어 이루어지는 것을 특징으로 하는 부기 1 내지 5 중 어느 하나에 기재된 반도체 장치.
(부기 7) 상기 제 2 리드에 인가되는 전위는 기준 전위인 것을 특징으로 하는 부기 1 내지 6 중 어느 하나에 기재된 반도체 장치.
(부기 8) 반도체 소자가 탑재되는 다이 스테이지와, 상기 다이 스테이지의 주위에 배열 설치된 복수의 리드를 포함하는 리드프레임으로서, 상기 복수의 리드는 상기 다이 스테이지에 탑재되는 반도체 소자의 전극 단자와 접속 부재를 통하여 접속된 복수의 제 1 리드와, 상기 제 1 리드 사이에, 당해 제 1 리드의 선단부에 비하여 상기 다이 스테이지로부터 이간된 위치에 배열 설치되고, 또한 상기 반도체 소자의 전극 단자와는 접속되지 않는 제 2 리드를 포함하는 것을 특징으로 하는 리드프레임.
(부기 9) 상기 다이 스테이지를 지지하는 다이 스테이지 바가 상기 제 2 리드에 접속되어 이루어지는 것을 특징으로 하는 부기 8에 기재된 리드프레임.
(부기 10) 반도체 소자가 탑재되는 다이 스테이지와, 상기 다이 스테이지의 주위에 배열 설치된 복수의 리드를 포함하는 리드프레임으로서, 상기 복수의 리드는 선단부가 상기 다이 스테이지 근방에 위치하는 제 1 리드와, 선단부가 상기 다이 스테이지 근방에 위치하고, 당해 선단부의 폭이 상기 제 1 리드의 선단부에 비하여 좁은 폭으로 되어 이루어지는 제 2 리드를 포함하는 것을 특징으로 하는 리드 프레임.
(부기 11) 반도체 소자와, 상기 반도체 소자의 주위에 배열 설치되고, 상기 반도체 소자의 전극 단자와 접속 부재를 통하여 접속된 복수의 제 1 리드와, 상기 제 1 리드 사이에 배열 설치되고, 상기 반도체 소자의 전극 단자와는 접속되어 있지 않은 제 2 리드를 포함하는 반도체 장치가 지지 기판 상에 실장되는 구조로서, 상기 반도체 장치의 제 2 리드가 상기 지지 기판 상에 배열 설치된 기준 전위 단자에 접속되어 이루어지는 것을 특징으로 하는 반도체 장치의 실장 구조.
(부기 12) 반도체 소자와, 상기 반도체 소자의 주위에 배열 설치되고, 상기 반도체 소자의 전극 단자와 접속 부재를 통하여 접속된 복수의 제 1 리드와, 상기 제 1 리드 사이에 배열 설치되고, 상기 반도체 소자의 전극 단자와는 접속되어 있지 않은 제 2 리드를 포함하는 반도체 장치가 지지 기판 상에 실장되는 구조로서, 상기 반도체 장치의 제 2 리드가 상기 반도체 소자에서의 기능 회로에 대응하여 상기 지지 기판 상에 배열 설치된 기준 전위 단자에 접속되어 이루어지는 것을 특징으로 하는 반도체 장치의 실장 구조.
본 발명의 반도체 장치, 리드프레임, 및 반도체 장치의 실장 구조를 가지면, 전자기기 등에 탑재되는 수지 밀봉형 반도체 장치에서 요구되는 고기능화, 고속 동작화에 대응할 수 있고, 또한 소형화, 경량화에도 대응할 수 있다.
도 1의 (a)는 본 발명의 제 1 실시예(실시예 1)의 반도체 장치에서의 수지 밀봉 전의 구조를 나타내는 평면도, 도 1의 (b)는 도 1의 (a)의 부분 확대도.
도 2는 도 1에 나타낸 제 1 실시예(실시예 1)의 반도체 장치의 구조를 나타내는 외관 사시도.
도 3의 (a)는 본 발명의 제 2 실시예(실시예 2)의 반도체 장치에서의 수지 밀봉 전의 구조를 나타내는 평면도, 도 3의 (b)는 도 3의 (a)의 부분 확대도.
도 4의 (a)는 본 발명의 제 3 실시예(실시예 3)의 반도체 장치에서의 수지 밀봉 전의 구조를 나타내는 평면도, 도 4의 (b)는 도 4의 (a)의 부분 확대도.
도 5의 (a)는 본 발명의 제 4 실시예(실시예 4)의 반도체 장치에서의 수지 밀봉 전의 구조를 나타내는 평면도, 도 5의 (b)는 도 5의 (a)의 부분 확대도.
도 6은 본 발명에 의한 반도체 장치의 지지 기판 상으로의 실장 형태를 나타내는 외관 사시도.
도 7은 도 6에 나타낸 지지 기판에서의 도전 패턴의 형태를 나타내는 부분 확대 평면도.
도 8의 (a)는 종래의 반도체 장치에서의 수지 밀봉 전의 구조를 나타내는 평면도, 도 8의 (b)는 도 8의 (a)의 부분 확대도.
도면의 주요 부분에 대한 부호의 설명
10, 60: 반도체 소자 20, 70: 리드프레임
21, 71: 다이 스테이지 바 22, 72: 다이 스테이지
23, 25, 26, 73:리드 31, 33, 35, 80: 본딩 와이어
40: 밀봉 수지 50: 지지 기판

Claims (10)

  1. 반도체 소자와,
    상기 반도체 소자의 주위에 배열 설치된 복수의 리드를 구비하는 반도체 장치로서,
    상기 복수의 리드는,
    상기 반도체 소자의 전극 단자와 접속 부재를 통하여 접속된 복수의 제 1 리드와,
    상기 제 1 리드 사이에 배열 설치되어, 상기 반도체 소자의 전극 단자와는 접속되지 않는 제 2 리드를 포함하는 것을 특징으로 하는 반도체 장치.
  2. 제 1 항에 있어서,
    상기 제 1 리드와 제 2 리드는 동일한 부재로 형성되어 있는 것을 특징으로 하는 반도체 장치.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 제 2 리드의 선단부(先端部)는 상기 제 1 리드의 선단부에 비하여, 상기 반도체 소자로부터 이간된 위치에 배열 설치되는 것을 특징으로 하는 반도체 장치.
  4. 제 1 항 또는 제 2 항에 있어서,
    복수의 상기 제 2 리드의 선단부 사이가 상기 제 1 리드 상(上)을 넘어 배열 설치된 접속 부재에 의해 서로 접속되어 이루어지는 것을 특징으로 하는 반도체 장치.
  5. 제 1 항 또는 제 2 항에 있어서,
    선단부가 상기 반도체 소자 근방에 위치하는 상기 제 1 리드와,
    선단부가 상기 반도체 소자 근방에 위치하는 상기 제 2 리드를 구비하고,
    당해 제 2 리드의 선단부의 폭은 제 1 리드의 선단부에 비하여 좁은 폭으로 되어 이루어지는 것을 특징으로 하는 반도체 장치.
  6. 제 1 항 또는 제 2 항에 있어서,
    상기 반도체 소자가 탑재되는 다이 스테이지를 지지하는 다이 스테이지 바가 상기 제 2 리드에 접속되어 이루어지는 것을 특징으로 하는 반도체 장치.
  7. 제 1 항 또는 제 2 항에 있어서,
    상기 제 2 리드에 인가되는 전위는 기준 전위인 것을 특징으로 하는 반도체 장치.
  8. 반도체 소자가 탑재되는 다이 스테이지와,
    상기 다이 스테이지의 주위에 배열 설치된 복수의 리드를 포함하는 리드프레임(lead frame)으로서,
    상기 복수의 리드는,
    상기 다이 스테이지에 탑재되는 반도체 소자의 전극 단자와 접속 부재를 통하여 접속된 복수의 제 1 리드와,
    상기 제 1 리드 사이에, 당해 제 1 리드의 선단부에 비하여 상기 다이 스테이지로부터 이간된 위치에 배열 설치되고, 또한 상기 반도체 소자의 전극 단자와는 접속되지 않는 제 2 리드를 포함하는 것을 특징으로 하는 리드프레임.
  9. 제 8 항에 있어서,
    상기 다이 스테이지를 지지하는 다이 스테이지 바가 상기 제 2 리드에 접속되어 이루어지는 것을 특징으로 하는 리드프레임.
  10. 반도체 소자가 탑재되는 다이 스테이지와, 상기 다이 스테이지의 주위에 배열 설치된 복수의 리드를 포함하는 리드프레임으로서, 상기 복수의 리드는 선단부가 상기 다이 스테이지 근방에 위치하는 제 1 리드와, 선단부가 상기 다이 스테이지 근방에 위치하고, 당해 선단부의 폭이 상기 제 1 리드의 선단부에 비하여 좁은 폭으로 되어 이루어지는 제 2 리드를 포함하는 것을 특징으로 하는 리드프레임.
KR1020080039177A 2007-05-25 2008-04-28 반도체 장치, 리드프레임, 및 반도체 장치의 실장 구조 KR20080103897A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2007-00138984 2007-05-25
JP2007138984A JP2008294278A (ja) 2007-05-25 2007-05-25 半導体装置、リードフレーム、及び半導体装置の実装構造

Publications (1)

Publication Number Publication Date
KR20080103897A true KR20080103897A (ko) 2008-11-28

Family

ID=40071634

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080039177A KR20080103897A (ko) 2007-05-25 2008-04-28 반도체 장치, 리드프레임, 및 반도체 장치의 실장 구조

Country Status (5)

Country Link
US (1) US20080290483A1 (ko)
JP (1) JP2008294278A (ko)
KR (1) KR20080103897A (ko)
CN (1) CN101312176A (ko)
TW (1) TW200905840A (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007250262A (ja) * 2006-03-14 2007-09-27 Omron Corp マトリックスリレー
KR101122463B1 (ko) * 2010-01-04 2012-02-29 삼성전기주식회사 리드 프레임
US9337240B1 (en) * 2010-06-18 2016-05-10 Altera Corporation Integrated circuit package with a universal lead frame
US9196504B2 (en) * 2012-07-03 2015-11-24 Utac Dongguan Ltd. Thermal leadless array package with die attach pad locking feature
US9147656B1 (en) * 2014-07-11 2015-09-29 Freescale Semicondutor, Inc. Semiconductor device with improved shielding
US9337140B1 (en) 2015-09-01 2016-05-10 Freescale Semiconductor, Inc. Signal bond wire shield
JP6352876B2 (ja) * 2015-09-15 2018-07-04 東芝メモリ株式会社 半導体装置の製造方法
JP6695156B2 (ja) * 2016-02-02 2020-05-20 エイブリック株式会社 樹脂封止型半導体装置
US11631623B2 (en) * 2018-09-06 2023-04-18 Mitsubishi Electric Corporation Power semiconductor device and method of manufacturing the same, and power conversion device

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6552417B2 (en) * 1993-09-03 2003-04-22 Asat, Limited Molded plastic package with heat sink and enhanced electrical performance
US6329705B1 (en) * 1998-05-20 2001-12-11 Micron Technology, Inc. Leadframes including offsets extending from a major plane thereof, packaged semiconductor devices including same, and method of designing and fabricating such leadframes
KR100319616B1 (ko) * 1999-04-17 2002-01-05 김영환 리드프레임 및 이를 이용한 버텀리드 반도체패키지
JP4054188B2 (ja) * 2001-11-30 2008-02-27 富士通株式会社 半導体装置
JP4173346B2 (ja) * 2001-12-14 2008-10-29 株式会社ルネサステクノロジ 半導体装置
CN100508175C (zh) * 2002-06-05 2009-07-01 株式会社瑞萨科技 半导体器件
US7157790B2 (en) * 2002-07-31 2007-01-02 Microchip Technology Inc. Single die stitch bonding

Also Published As

Publication number Publication date
CN101312176A (zh) 2008-11-26
TW200905840A (en) 2009-02-01
JP2008294278A (ja) 2008-12-04
US20080290483A1 (en) 2008-11-27

Similar Documents

Publication Publication Date Title
KR20080103897A (ko) 반도체 장치, 리드프레임, 및 반도체 장치의 실장 구조
JP4071914B2 (ja) 半導体素子及びこれを用いた半導体装置
US7986032B2 (en) Semiconductor package system with substrate having different bondable heights at lead finger tips
US9136215B2 (en) Manufacturing method for semiconductor package
US7531895B2 (en) Integrated circuit package and method of manufacture thereof
JP3483132B2 (ja) 高周波半導体装置
US7064420B2 (en) Integrated circuit leadframe with ground plane
KR100662070B1 (ko) 반도체 장치
JP2008103685A (ja) 半導体装置及びその製造方法
US7332803B2 (en) Circuit device
JPH0936297A (ja) 半導体装置及び半導体装置ユニット及び半導体装置用リードフレーム
US8030766B2 (en) Semiconductor device
JP2020025076A (ja) モジュール
US10707153B2 (en) Semiconductor device having die pad
EP1944802A2 (en) Method for manufacturing a leadframe, packaging method for using the leadframe and semiconductor package product
US11211349B2 (en) Semiconductor device including a plurality of bonding pads
KR100772103B1 (ko) 적층형 패키지 및 그 제조 방법
JP4744269B2 (ja) 半導体装置とその製造方法
JP2004221260A (ja) 半導体装置
CN101150105A (zh) 半导体器件及其制造方法
JP5390494B2 (ja) 半導体装置
WO2011064937A1 (ja) 半導体装置及びその製造方法
JP2003282622A (ja) 半導体装置
JP2009224350A (ja) 半導体装置
JP2004273904A (ja) 半導体装置及びワイヤボンディング方法

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E601 Decision to refuse application