KR20080091752A - 시험 장치 - Google Patents

시험 장치 Download PDF

Info

Publication number
KR20080091752A
KR20080091752A KR1020087005365A KR20087005365A KR20080091752A KR 20080091752 A KR20080091752 A KR 20080091752A KR 1020087005365 A KR1020087005365 A KR 1020087005365A KR 20087005365 A KR20087005365 A KR 20087005365A KR 20080091752 A KR20080091752 A KR 20080091752A
Authority
KR
South Korea
Prior art keywords
block
fail
information
memory
test
Prior art date
Application number
KR1020087005365A
Other languages
English (en)
Other versions
KR100914023B1 (ko
Inventor
시냐 사토
Original Assignee
가부시키가이샤 어드밴티스트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 어드밴티스트 filed Critical 가부시키가이샤 어드밴티스트
Priority to KR1020087005365A priority Critical patent/KR100914023B1/ko
Publication of KR20080091752A publication Critical patent/KR20080091752A/ko
Application granted granted Critical
Publication of KR100914023B1 publication Critical patent/KR100914023B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals

Abstract

본 발명에 따른 시험 장치는 시험 결과를 효율적으로 관리하는 것을 목적으로 한다. 이 시험 장치는 피시험 메모리의 각 셀의 시험을 수행하는 시험부, 피시험 메모리의 각 셀에 대응하여 당해 셀의 양부를 나타내는 페일 정보를 페일 메모리에 저장하는 페일 정보 저장부, 피시험 메모리에 포함되는 블록마다 당해 블록 내에서 검출된 불량 셀의 수를 카운트 하는 카운트부, 블록에 포함되는 각 셀의 페일 정보의 판독 요구를 수신하는 판독 요구 수신부, 판독 대상 블록 내의 불량 셀의 수와 미리 정해진 기준수를 비교하는 비교부, 판독 대상 블록 내의 불량 셀의 수가 기준수를 넘는 것을 조건으로 해서 판독 요구에 대하여 회신해야 할 판독 대상 블록 내의 각 셀의 페일 정보를 포함하는 회신 데이타 열에서의 연속하는 복수의 페일 정보를 불량을 나타내는 값으로 변환하는 변환부, 및 회신 데이타 열을 압축해서 회신하는 압축부를 포함한다.
Figure P1020087005365
시험 장치, 페일 정보, 불량 셀, 런 렝스 압축, 피시험 메모리

Description

시험 장치{Test apparatus}
본 발명은 메모리를 시험하는 시험 장치에 관한 것이다. 특히, 본 발명은 시험의 결과로서 얻어진 불량 셀의 정보를 기억하는 시험 장치에 관한 것이다.
반도체 디바이스의 제조에 있어서, 제품 수율을 향상시켜서 비용을 절감하기 위해서는 제조 공정을 효율화하기 위한 설계(DFM: Design for Manufacturing)가 필요해지고 있다. 예를 들면, 반도체 디바이스의 제조 공정을 새롭게 가동시킨 경우에는 그 초기 단계에서 충분한 제품 수율이 얻어지지 않을 경우가 있다. 이 경우, 그 원인을 추구하여 노광 장치의 마스크 패턴의 설계를 변경하거나 또는 웨이퍼 상에서의 반도체 디바이스의 배치를 변경한다. 이 개량은 한 번으로 충분하다고는 할 수 없으며, 원인 추구 및 그 해결의 프로세스를 몇 번이나 반복할 경우가 있다. 참고로서, 반도체 디바이스인 플래시 메모리의 시험을 수행하는 기술에 대해서는 특허문헌 1(일본특허공개 1998-125092호 공보)을 참조하면 된다.
이 프로세스를 효율화해서 조기에 효율적인 제조를 시작하기 위해서는 장해의 원인 추구를 효율화하는 것이 바람직하다. 종래, 반도체 디바이스의 시험 장치는 원인 추구를 지원하기 위해서 반도체 디바이스에 생긴 장해를 기억 셀마다 기록해서 설계자에게 제공하고 있었다. 그러나, 제조 공정을 가동시키는 초기 단계에 서는 동일한 반도체 디바이스 내에서도 일부의 셀에만 장해가 발생한 블록과 많은 셀에 장해가 발생한 블록이 혼재할 경우가 있다. 일부의 셀에만 장해가 발생한 블록에 대해서는 그 발생 위치가 원인 추구에 도움이 되기 쉽다. 한편, 다수의 셀에 장해가 발생한 블록에 대해서는 블록 전체에 관계되는 현상이 장해 원인이 될 수도 있으므로, 각 불량 셀의 위치를 파악해도 원인 추구에는 도움이 되기 어렵다.
또한, 셀 마다의 장해 정보는 방대한 데이타량이 되기 때문에, 당해 정보는 데이타 압축해서 보존하는 것이 바람직하다. 그러나, 장해가 발생한 셀을 어드레스 순으로 기록할 경우, 장해의 발생 장소가 다수이며 이산적이면 데이타 압축의 압축율은 저하하기 쉽다. 즉, 장해가 지나치게 많은 블록은 원인 추구에 도움이 되기 어려울 뿐만 아니라, 장해 정보를 기록할 경우에 기억 용량을 불필요하게 압박할 우려가 있다. 이와 같이, 일률적으로 모든 블록에 대해서 셀마다의 장해를 기록하는 것은 효율적이지 않다.
따라서, 본 발명은 상기의 과제를 해결할 수 있는 시험 장치 및 시험 방법을 제공하는 것을 목적으로 한다. 이 목적은 청구의 범위의 독립항에 기재된 특징의 조합에 의해 달성된다. 또한, 종속항은 본 발명의 또 다른 유리한 구체예를 규정한다.
본 발명의 제1 형태에 의하면, 피시험 메모리를 시험하는 시험 장치에 있어서, 상기 피시험 메모리의 각 셀의 시험을 수행하는 시험부, 상기 피시험 메모리의 각 셀에 대응하여 당해 셀의 양부를 나타내는 페일 정보를 페일 메모리에 저장하는 페일 정보 저장부, 피시험 메모리에 포함되는 블록마다 당해 블록 내에서 검출된 불량 셀의 수를 카운트 하는 카운트부, 블록에 포함되는 각 셀의 상기 페일 정보의 판독 요구를 수신하는 판독 요구 수신부, 판독 대상 블록 내의 불량 셀의 수와 미리 정해진 기준수를 비교하는 비교부, 상기 판독 대상 블록 내의 불량 셀의 수가 상기 기준수를 넘는 것을 조건으로 해서 상기 판독 요구에 대하여 회신해야 할 상기 판독 대상 블록 내의 각 셀의 상기 페일 정보를 포함하는 회신 데이타 열에서의 연속하는 복수의 페일 정보를 불량을 나타내는 값으로 변환하는 변환부, 및 상기 회신 데이타 열을 압축해서 회신하는 압축부를 포함하는 시험 장치를 제공한다.
또한, 상기 변환부는 상기 판독 대상 블록 내의 불량 셀의 수가 상기 기준수를 넘는 것을 조건으로 해서 상기 판독 대상 블록 내의 모든 셀이 불량인 것을 나타내는 상기 회신 데이타 열을 출력해도 된다. 또한, 상기 압축부는 연속하는 복수의 상기 페일 정보가 같은 값일 경우에 연속하는 복수의 상기 페일 정보를 상기 페일 정보의 값 및 연속하는 개수를 나타내는 정보로 치환하는 런 렝스 압축(run length compression)을 수행해도 된다.
또한, 상기 피시험 메모리의 각 블록에 대응하여 당해 블록 내에 불량 셀이 존재하는 지의 여부를 나타내는 불량 블록 정보와 당해 블록 내의 불량 셀의 수가 상기 기준수를 넘을 것인 지의 여부를 나타내는 불량 초과 정보를 불량 블록 메모리에 저장하는 블록 정보 저장부를 더 포함하며, 상기 변환부는 상기 판독 대상 블록 내의 불량 셀의 수가 상기 기준수를 넘는 것을 나타내는 상기 불량 초과 정보가 상기 불량 블록 메모리에 저장되어 있는 것을 조건으로 해서 상기 판독 요구에 대하여 회신해야 할 상기 판독 대상 블록 내의 각 셀의 상기 페일 정보를 포함하는 회신 데이타 열에서의 연속하는 복수의 페일 정보를 불량을 나타내는 값으로 변환해도 된다.
또한, 상기 발명의 개요는 본 발명이 필요로 하는 특징의 모두를 열거한 것이 아니며, 이들 특징군의 서브 콤비네이션도 또한 발명이 될 수 있다.
도 1은 본 발명의 실시 형태에 관한 시험 장치(10)의 전체 구성을 나타낸다.
도 2는 본 발명의 실시 형태에 관한 피시험 메모리(100)의 내부 구성의 구체 예를 나타낸다.
도 3은 본 발명의 실시 형태에 관한 페일 메모리(40)에 기록된 페일 정보의 일례이며, 페일이 집중적으로 발생할 경우와 이산적으로 발생할 경우를 대비해서 나타낸다.
도 4는 본 발명의 실시 형태에 관한 불량 기록 모듈(180) 가운데 페일 정보를 저장하는 기능의 구성을 나타낸다.
도 5는 본 발명의 실시 형태에 관한 불량 기록 모듈(180) 가운데 페일 정보를 판독하는 기능의 구성을 나타낸다.
도 6은 본 발명의 실시 형태에 관한 불량 기록 모듈(180)에 의해 페일 정보가 독출되는 처리의 플로우 챠트를 나타낸다.
<부호의 설명>
10 시험 장치
40 페일 메모리
50 불량 블록 메모리
60 카운트 메모리
65 리미트 레지스터
100 피시험 메모리
110 제어부
120 타이밍 발생기
130 패턴 발생기
140 파형 정형기
150 드라이버
160 컴퍼레이터
170 비교부
180 불량 기록 모듈
210 데이타
220 오류 정정 부호
230 제어 정보
240 메인 영역
250 엑스트라 영역
400 어드레스 선택부
410 어드레스 선택부
420 카운트부
500 판독 요구 수신부
510 비교부
520 변환부
530 압축부
이하, 발명을 실시하기 위한 최상의 형태(이하, 실시 형태라고 칭한다)를 통해서 본 발명을 설명하지만, 이하의 실시 형태는 청구의 범위에 따른 발명을 한정하는 것이 아니며 또한 실시 형태에서 설명되는 특징의 조합의 모두가 발명의 해결 수단에 필수적인 것은 아니다.
도 1은 본 발명의 실시 형태에 관한 시험 장치(10)의 전체 구성을 나타낸다. 시험 장치(10)는 각각이 협동해서 본 발명에 따른 시험부로서 동작하는, 제어부(110), 타이밍 발생기(120), 패턴 발생기(130), 파형 정형기(140), 드라이버(150), 컴퍼레이터(160), 및 비교부(170)를 포함한다. 또한, 시험 장치(10)는 시험 결과를 취득하거나 또는 취득한 시험 결과를 출력하는 불량 기록 모듈(180)을 포함한다. 타이밍 발생기(120)는 패턴 발생기(130)로부터 출력되는 타이밍 세트 신호(TS 신호)에 의해 지정된 타이밍 데이타를 이용하여 시험의 1사이클을 나타내는 주기 클럭과 시험 사이클의 시작 타이밍을 나타내는 RATE 신호를 생성한다. 그리고, 타이밍 발생기(120)는 주기 클럭을 패턴 발생기(130)에 공급하며, RATE 신호 및 타이밍 클럭을 파형 정형기(140)에 공급한다.
패턴 발생기(130)는 주기 클럭에 기초하여 피시험 메모리(100)에 공급하는 시험 패턴의 데이타를 생성하고 파형 정형기(140)에 공급한다. 이 시험 패턴 데이타는 데이타 열을 피시험 메모리(100)에 기입하기 위해서 피시험 메모리(100)에 공급해야 할 신호로 이루어지는 시험 패턴 및 기입한 데이타 열을 피시험 메모리(100)로부터 판독하기 위해서 피시험 메모리(100)에 공급해야 할 신호로 이루어지는 시험 패턴을 포함한다. 파형 정형기(140)는 시험용의 데이타 열을 피시험 메모리(100)의 시험 대상의 페이지에 기입한다. 이 때, 파형 정형기(140)는 타이밍 클럭 및 RATE 신호에 기초하여 이 데이타 열을 피시험 메모리(100)에 공급해야 할 타이밍의 파형으로 정형 한다.
드라이버(150)는 파형 정형기(140)에 의해 정형된 시험 패턴 데이타를 시험 패턴 신호로서 피시험 메모리(100)에 공급한다. 컴퍼레이터(160)는 시험 대상의 페이지에 기입된 시험용의 데이타 열을 판독한다. 상세하게는, 컴퍼레이터(160)는 시험 패턴에 따라 피시험 메모리(100)가 출력하는 출력 신호를 미리 정해진 기준 전압과 비교하여 출력 신호의 논리값을 취득하고, 순차 취득되는 논리값을 데이타 열로 한다. 비교부(170)는 시험 패턴에 따라 피시험 메모리(100)로부터 판독된 데이타 열에 포함되는 데이타의 각각을 패턴 발생기(130)에 의해 미리 생성된 기대치와 비교한다. 이 기대치는, 즉, 파형 정형기(140)에 의해 피시험 메모리(100)에 대하여 기입된 데이타 열이다.
불량 기록 모듈(180)은 패턴 발생기(130)로부터 어드레스를 수취한다. 또한, 불량 기록 모듈(180)은 피시험 메모리(100)의 각 셀에 대응하여 당해 셀의 양 부를 나타내는 페일 정보를 비교부(170)로부터 수취한다. 그리고, 불량 기록 모듈(180)은 페일 메모리(40)를 포함하고 있으며, 페일 메모리(40) 가운데 패턴 발생기(130)로부터 수취한 어드레스에 대응하는 어드레스에 비교부(170)로부터 수취한 페일 정보를 기억한다. 즉, 패턴 발생기(130)는 본 발명에 따른 페일 정보 저장부로서 기능하고, 불량 기록 모듈(180)에 대하여 시험 대상의 어드레스를 순차 공급함으로써 페일 메모리(40)에 페일 정보를 순차 저장해 간다. 또한, 불량 기록 모듈(180)은 불량 블록 정보를 기억하는 불량 블록 메모리(50)를 포함한다. 불량 블록 정보는 블록마다 당해 블록에 불량 셀이 존재할 것인 지의 여부를 나타낸다. 또한, 불량 기록 모듈(180)은 카운트 정보를 기억하는 카운트 메모리(60)를 포함한다. 카운트 정보는 블록마다 당해 블록에 포함되는 불량 셀의 수를 나타낸다.
제어부(110)는 이상에 예시한 시험 처리의 시작을 상기 각 부재에 대하여 지시한다. 예를 들면, 제어부(110)는 몇 개인가의 시험 처리를 타이밍 발생기(120)에 순차 지시해서 실행하게 하고, 그 실행 완료후에 불량 기록 모듈(180)에 지시해서 시험 결과를 판독하고 외부의 장치에 출력한다. 본 실시 형태에 관한 시험 장치(10)는 이상과 같은 구성에 의한 시험 처리에서 마스크 패턴이나 제조 공정에 생긴 장해의 원인 해석을 저해하지 않는 범위내에서 시험 결과를 그 일부를 생략해서 출력한다. 이에 따라, 시험 결과를 나타내는 데이타의 사이즈를 감소시키고, 기억 장치의 필요 용량이나 통신 네트워크의 부하를 저감하며, 나아가서는 장해의 원인 해석의 효율을 높이는 것을 목적으로 한다.
도 2는 본 발명의 실시 형태에 관한 피시험 메모리(100)의 내부 구성의 구체 예를 나타낸다. 본 실시 형태에 관한 피시험 메모리(100)는 예를 들면 불휘발성의 기억 디바이스인 플래시 메모리이며, 피시험 메모리(100)의 기억 영역은 복수의 블록으로 분할된다. 각 블록은 예를 들면 64KB의 데이타 기억 용량을 가지며, 예를 들면 32개 등의 복수의 페이지로 구성된다. 블록이란 불량이 발생한 경우에 예비의 기억 영역으로 치환되는 단위를 나타낸다. 즉, 페이지마다 치환가능하면, 블록은 하나의 페이지만을 포함해서 구성되어도 된다.
본 실시 형태에서 일례로서 설명하는 피시험 메모리(100)는 예를 들면 2KB 등의 데이타 기억 용량을 가지는 페이지 단위로 데이타 열의 읽고 쓰기를 수행한다. 보다 구체적으로는, 피시험 메모리(100)는 예를 들면 8비트 등의 복수의 데이타 IO 단자를 포함하며, 이들 복수의 데이타 IO 단자를 통해서 1입출력 사이클당 1워드(예를 들면 8비트)의 데이타를 전송한다. 그리고, 1회의 판독 또는 기입 처리에서 페이지 내의 각 워드를 컬럼 방향으로 차례로 전송함으로써 페이지 단위로 읽고 쓰기를 수행한다.
피시험 메모리(100) 내의 기억 영역은 메인 영역(240) 및 엑스트라 영역(250)을 포함한다. 메인 영역(240)은 피시험 메모리(100)가 기억해야 할 데이타(210)를 기억하는 영역이다. 엑스트라 영역(250)은 데이타(210)에 생긴 비트 에러를 정정하기 위한 오류 정정 부호(220) 및 당해 페이지의 사용 금지 등을 나타내는 제어 정보(230)를 기억하는 영역이다. 이 엑스트라 영역(250)에 제어 정보(230)로서 특정한 수치가 기억되면, 그 제어 정보(230)를 포함하는 블록 전체가 사용 불능으로 설정되거나, 그 제어 정보(230)를 포함하는 페이지 전체가 사용 불 능으로 설정된다. 어떤 수치의 기입에 의해 어떤 설정이 행해질 것인가 및 어떤 설정이 가능할 것인가에 대해서는 피시험 메모리(100)의 사양에 따라 다르다.
도 3은 본 발명의 실시 형태에 관한 페일 메모리(40)에 기록된 페일 정보의 일례이며, 페일이 집중적으로 발생할 경우와 이산적으로 발생할 경우를 대비해서 나타낸다. 가로축은 컬럼 방향을 나타내고 세로축은 페이지 방향을 나타내며 불량 셀에는 사선을 첨부해서 나타낸다. 또한, 컬럼 방향으로 연속하는 복수의 기억 셀에는 연속한 복수의 어드레스 값이 할당되고 있다. 도 3(a)에 나타내는 바와 같이, 불량 셀이 컬럼 방향에 대해서 연속하고 있으면, 불량 셀의 어드레스는 연속한다. 이 때문에, 예를 들면 런 렝스(run length) 방식의 데이타 압축 등에 의해 데이타를 압축하면, 연속하는 다수의 셀을 나타내는 비트 데이타가 그 개수를 나타내는 미소한 데이타로 압축되므로 페일 정보의 데이타 사이즈는 대폭 압축된다.
한편, 도 3(b)에 나타내는 바와 같이, 불량 셀이 컬럼 방향에 대해서 연속하고 있지 않으며 또한 불량 셀 자체의 수가 많으면, 불량 셀의 어드레스는 연속하지 않으며 또한 불량 셀로서 관리해야 할 어드레스의 개수는 많아진다. 이 때문에, 예를 들면 런 렝스 방식의 데이타 압축 등에서는 연속하는 셀의 수가 소수이므로 페일 정보의 데이타 사이즈는 압축되기 어렵다. 이와 같이, 다수의 불량 셀이 이산적으로 존재할 경우에는, 그 불량 셀의 소재는 중요하지 않을 경우가 있음에도 불구하고, 페일 정보의 데이타 사이즈는 커진다. 이에 대하여, 본 실시 형태에 관한 불량 기록 모듈(180)에 의하면, 페일 정보를 그 내용에 근거해 다른 방식으로 압축함으로써 장해 해석에서 중요한 정보는 남기면서도 전체로서 관리해야 할 데이 타의 사이즈를 압축할 수 있다.
도 4는 본 발명의 실시 형태에 관한 불량 기록 모듈(180) 가운데 페일 정보를 저장하는 기능의 구성을 나타낸다. 불량 기록 모듈(180)은 페일 메모리(40), 불량 블록 메모리(50), 카운트 메모리(60), 어드레스 선택부(400), 어드레스 선택부(410), 및 카운트부(420)를 포함한다. 페일 메모리(40)는 피시험 메모리(100)의 각 기억 셀에 대응하여 당해 기억 셀의 양부를 나타내는 페일 정보를 기억한다. 구체적으로는, 페일 메모리(40)는 시험 대상의 기억 셀의 어드레스를 패턴 발생기(130)로부터 입력하고, 당해 기억 셀의 양부를 나타내는 페일 정보를 비교부(170)로부터 입력한다. 그리고, 페일 메모리(40)는 당해 어드레스에 대응하는 어드레스에 당해 페일 정보를 기억한다.
어드레스 선택부(400)는 본 발명에 따른 블록 정보 저장부의 일례이며, 패턴 발생기(130)로부터 어드레스를 입력하고 입력한 그 어드레스의 예를 들면 하위 몇 비트를 마스크 등 함으로써 그 어드레스가 나타내는 기억 셀이 속하는 블록의 식별 정보를 생성하여 불량 블록 메모리(50)에 공급한다. 불량 블록 메모리(50)는 공급받은 그 식별 정보에 대응하는 어드레스에 비교부(170)로부터 공급받은 페일 정보를 기억한다. 불량 블록 메모리(50)는 어떤 블록에 대해서 불량을 나타내는 페일 정보를 기억한 경우에 그 후 그 블록에 대해서 정상을 나타내는 페일 정보를 입력해도 기억하고 있는 페일 정보를 유지한다. 이에 따라, 어드레스 선택부(400)는 각 블록에 대응하여 당해 블록 내에 불량 셀이 존재하는 지의 여부를 나타내는 불량 블록 정보를 불량 블록 메모리(50)에 저장해 갈 수 있다.
어드레스 선택부(410)는 패턴 발생기(130)로부터 어드레스를 입력하고, 입력한 그 어드레스의 예를 들면 하위 몇 비트를 마스크 등 함으로써 그 어드레스가 나타내는 기억 셀이 속하는 블록의 식별 정보를 생성하여 카운트 메모리(60)에 공급한다. 카운트부(420)는 기억 셀이 불량인 취지의 페일 정보를 비교부(170)로부터 입력할 때마다 카운트 값을 증분한다. 그리고, 카운트 메모리(60)는 각 블록의 시험이 종료할 때마다 카운트 값의 저장을 지시하는 신호를 패턴 발생기(130)로부터 받는다. 이것을 받고, 카운트 메모리(60)는 카운트부(420)의 카운트 값을 어드레스 선택부(410)로부터 공급받은 식별 정보에 대응하는 어드레스에 기억한다. 이와 같이, 카운트부(420)는 어드레스 선택부(410) 및 패턴 발생기(130)와 협동함으로써 피시험 메모리(100)에 포함되는 블록마다 당해 블록 내에서 검출된 불량 셀의 수를 카운트 해 나갈 수 있다.
도 5는 본 발명의 실시 형태에 관한 불량 기록 모듈(180) 가운데 페일 정보를 판독하는 기능의 구성을 나타낸다. 불량 기록 모듈(180)은 도 4에 나타내는 구성에 더하여 판독 요구 수신부(500), 비교부(510), 변환부(520), 및 압축부(530)를 더 포함한다. 제1 단계의 처리로서, 판독 요구 수신부(500)는 각 블록에서의 불량 셀의 수를 불량 블록 메모리(50)에 저장해야 할 요구를 제어부(110)로부터 수신한다. 이것을 받고, 판독 요구 수신부(500)는 각 블록 내의 각 기억 셀의 어드레스를 어드레스 선택부(400) 및 어드레스 선택부(410)의 각각에 대하여 순차 출력한다. 또한, 판독 요구 수신부(500)는 카운트 메모리(60)에 대하여는 어드레스 선택부(410)를 경유해서 판독 커맨드를, 불량 블록 메모리(50)에 대하여는 어드레스 선 택부(400)를 경유해서 기입 커맨드를 각 어드레스에 대응시켜서 출력한다.
그러면, 우선 어드레스 선택부(410)는 입력한 그 어드레스의 예를 들면 하위 몇 비트를 마스크 등 함으로써 그 어드레스가 나타내는 기억 셀이 속하는 블록의 식별 정보를 생성하여 카운트 메모리(60)에 공급한다. 카운트 메모리(60)는 공급받은 그 식별 정보에 대응하는 어드레스에 기억하고 있는 불량 셀의 카운트 값을 비교부(510)에 출력한다. 비교부(510)는 판독 대상 블록 내의 불량 셀의 수와 미리 정해진 기준수를 비교한다. 리미트 레지스터(65)는 당해 미리 정해진 기준수를 기억하고 있다. 이 기준수는 장해 해석의 관점에서 실용적으로 충분하지 않다고 해서 사용자에 의해 미리 정해진 수이다. 이 기준수는 시험 대상이 되는 피시험 메모리(100)의 종류나 시험의 종류 등에 따라 변경되는 것이어도 된다.
순차 출력되는 비교 결과는 그 블록에 대해서 불량 셀의 수가 기준수를 넘을 것인 지의 여부를 나타내는 불량 초과 정보로서 불량 블록 메모리(50)에 저장된다. 어드레스 선택부(400)는 판독 요구 수신부(500)로부터 입력한 그 어드레스의 예를 들면 하위 몇 비트를 마스크 등 함으로써 그 어드레스가 나타내는 기억 셀이 속하는 블록의 식별 정보를 생성하여 불량 블록 메모리(50)에 공급한다. 이에 따라, 어드레스 선택부(400)는 불량 블록 메모리(50)에서 그 식별 정보에 대응하는 어드레스에 당해 불량 초과 정보를 저장해 갈 수 있다.
계속해서, 제2 단계의 처리로서, 판독 요구 수신부(500)는 블록에 포함되는 각 셀의 페일 정보의 판독 요구를 제어부(110)로부터 수신한다. 이것을 받고, 판독 요구 수신부(500)는 각 블록 내의 각 기억 셀의 어드레스를 페일 메모리(40) 및 어드레스 선택부(400)에 대하여 순차 출력한다. 또한, 판독 요구 수신부(500)는 페일 메모리(40)에 대하여는 판독 커맨드를, 불량 블록 메모리(50)에 대하여는 어드레스 선택부(400)를 경유해서 판독 커맨드를 각 어드레스에 대응시켜서 출력한다. 또한, 피시험 메모리(100)의 모든 블록에 대해서 불량 셀의 수가 기준수를 넘고 있을 경우에는 페일 메모리(40)를 판독할 필요가 없다. 이 경우, 판독 요구 수신부(500)는 페일 메모리(40)에 판독 커맨드를 출력하지 않아도 된다.
변환부(520)는 판독 대상 블록 내의 불량 셀의 수가 이 기준수를 넘는 것을 조건으로 해서 이 판독 대상 블록 내의 모든 셀이 불량인 것을 나타내는 데이타 열을 압축부(530)에 대하여 출력한다. 변환부(520)는 예를 들면 논리합 게이트 등에 의해 실현된다. 이 논리합 게이트는 각 블록에 대해서 불량 블록 메모리(50)로부터 판독한 불량 초과 정보 및 페일 메모리(40)로부터 판독한 페일 정보의 논리합을 압축부(530)에 출력한다. 이에 따라, 어떤 블록에 대해서 불량 셀의 수가 기준수를 넘은 불량 초과 정보(논리값 1)가 불량 블록 메모리(50)로부터 독출되었을 경우에는, 페일 메모리(40)로부터 공급되는 페일 정보의 내용에 관계없이 모든 기억 셀에 대해서 불량인 취지의 신호가 압축부(530)에 공급된다.
압축부(530)는 이렇게 하여 출력된 데이타 열을 데이타 압축해서 제어부(110)에 출력한다. 예를 들면, 압축부(530)는 데이타 열을 런 렝스 압축해서 출력한다. 런 렝스 압축이란 연속하는 복수의 페일 정보가 같은 값일 경우에 연속하는 복수의 페일 정보를 페일 정보의 값 및 연속하는 개수를 나타내는 정보로 치환하는 압축이다. 따라서, 어떤 블록의 모든 기억 셀이 불량이면, 압축 효율은 대단 히 높아져서 압축 후의 데이타 열의 사이즈는 대단히 작아진다. 이와 같이, 변환부(520)에 의한 변환 처리를 압축부(530)에 의한 런 렝스 압축과 조합시킴으로써 압축 후의 데이타 사이즈를 대단히 작게 할 수 있다.
또한, 이상에 나타낸 처리는 제1 단계에서 불량 초과 정보를 불량 블록 메모리(50)에 저장하고, 제2 단계에서 그 불량 초과 정보에 근거해 데이타 열을 압축하고 있지만, 이들 2개의 단계는 병합되어 실행되어도 된다. 다시 말해, 예를 들면 판독 요구 수신부(500)는 페일 메모리(40) 및 카운트 메모리(60)의 각각에 대하여 각 블록의 각 어드레스를 판독 커맨드와 함께 순차 공급한다. 그리고, 변환부(520)는 불량 초과 정보를 불량 블록 메모리(50)로부터 판독하는 것이 아니라, 비교부(510)로부터 순차 출력되는 신호를 불량 초과 정보로서 입력한다. 이러한 구성에 의하면, 불량 초과 정보는 비교부(510)로부터 변환부(520)에 대하여 직접 출력되므로, 불량 블록 메모리(50) 내에서 불량 초과 정보를 기억하기 위한 영역이 필요하지 않을 수 있다.
도 6은 본 발명의 실시 형태에 관한 불량 기록 모듈(180)에 의해 페일 정보가 독출되는 처리의 플로우 챠트를 나타낸다. 우선, 타이밍 발생기(120), 패턴 발생기(130), 파형 정형기(140), 드라이버(150), 컴퍼레이터(160), 및 비교부(170)는 협동하여 피시험 메모리(100)의 판독 시험을 수행한다 (S600). 즉, 피시험 메모리(100)의 각 기억 셀에 대해서 이미 저장된 논리값이 정확하게 판독될 것인가의 여부가 시험되고, 그 결과는 페일 정보로서 페일 메모리(40)에 기억된다. 다음에, 시험 장치(10)는 각각의 블록에 대해서 이하의 처리를 반복한다 (S610). 이하, 처 리 대상의 블록을 당해 블록이라고 한다.
우선, 판독 요구 수신부(500)는 어드레스 선택부(410)에 작용하여 당해 블록에 포함되는 불량 셀의 수를 나타내는 카운트 값을 카운트 메모리(60)로부터 판독한다 (S620). 비교부(510)는 당해 불량 셀의 수가 미리 정해진 기준수를 넘을 경우에는 (S630: 예), 그 취지를 나타내는 불량 초과 정보를 당해 블록의 불량 블록 정보에 대응시켜서 불량 블록 메모리(50)에 저장한다 (S640). 그 불량 초과 정보는 예를 들면 논리값 1이다. 이상의 처리를 각 블록에 대해서 반복한다 (S650).
다음에, 시험 장치(10)는 각각의 블록에 대해서 이하의 처리를 반복한다 (S660). 우선, 판독 요구 수신부(500)는 어드레스 선택부(400)에 작용하여 당해 블록의 불량 블록 정보에 대응시켜서 기억되어 있는 불량 초과 정보를 불량 블록 메모리(50)로부터 판독한다 (S670). 불량 초과 정보가 불량 셀의 수가 기준수보다 많은 것을 나타내는 논리값 1인 것을 조건으로 (S675: 예), 변환부(520)는 당해 블록 내의 모든 셀이 불량인 것을 나타내는 데이타 열을 출력한다 (S680). 이것을 받아서 압축부(530)는 이 데이타 열을 압축해서 회신한다.
또한, 상기 설명에서는 모든 셀이 불량으로서 변환하는 단위가 블록이지만, 그 단위는 블록의 일부이어도 된다. 즉, 변환부(520)는 당해 블록 내의 불량 셀의 수가 기준수를 넘는 것을 조건으로 해서 판독 요구에 대하여 제어부(110)에 회신해야 할 회신 데이타 열에서의 연속하는 복수의 페일 정보를 불량을 나타내는 값으로 변환하면 된다. 즉, 회신 데이타 열은 당해 블록 내의 각 기억 셀의 페일 정보인 것에 대하여 변환 대상이 되는 페일 정보는 그 일부이어도 된다.
한편, 불량 초과 정보가 불량 셀의 수가 기준수 이하인 것을 나타내는 논리값 0인 것을 조건으로 (S675: 아니오), 변환부(520)는 페일 정보를 변환하지 않고 압축부(530)에 대하여 출력하고 압축부(530)는 그 페일 정보를 압축해서 회신한다 (S685). 시험 장치(10)는 이상의 처리를 각 블록에 대해서 반복한다 (S690). 이상, 본 실시 형태에 관한 시험 장치(10)에 의하면, 피시험 메모리(100) 내의 모든 블록에 대해서 일률적으로 같은 데이타 압축을 수행하는 것이 아니라, 불량 해석에 도움이 되기 어려우며 또한 충분한 압축 효율을 기대할 수 없는 블록에 대해서만 전부 불량 셀이었던 것으로서 데이타 압축한다. 이에 따라, 제조 공정의 가동 개시 직후의 장해가 발생하기 쉬운 상황에서도, 그 장해 원인의 해석을 효율화할 수 있으며, 더욱이 장해의 정보를 기억하며 또는 전송하기 위한 계산기 리소스를 절약할 수 있다.
이상, 본 발명을 실시 형태를 이용해서 설명하였지만, 본 발명의 기술적 범위는 상기 실시 형태에 기재된 범위에 한정되지는 않는다. 상기 실시 형태에 다양한 변경 또는 개량을 추가할 수 있다는 것이 당업자에게 명확하다. 예를 들면, 불량 초과 정보는 리페어 처리에 이용되어도 된다. 구체적으로는, 시험 장치(10)는 불량 셀이 기준수를 넘은 블록에 대해서는 당해 블록을 동일한 피시험 메모리(100) 내에 설치된 예비의 블록으로 치환하는 처리를 수행해도 된다. 이와 같은 변경 또는 개량을 추가한 형태도 본 발명의 기술적 범위에 포함될 수 있다는 것이 청구의 범위의 기재로부터 명확하다.

Claims (4)

  1. 피시험 메모리를 시험하는 시험 장치에 있어서,
    상기 피시험 메모리의 각 셀의 시험을 수행하는 시험부,
    상기 피시험 메모리의 각 셀에 대응하여 당해 셀의 양부를 나타내는 페일 정보를 페일 메모리에 저장하는 페일 정보 저장부,
    피시험 메모리에 포함되는 블록마다 당해 블록 내에서 검출된 불량 셀의 수를 카운트 하는 카운트부,
    블록에 포함되는 각 셀의 상기 페일 정보의 판독 요구를 수신하는 판독 요구 수신부,
    판독 대상 블록 내의 불량 셀의 수와 미리 정해진 기준수를 비교하는 비교부,
    상기 판독 대상 블록 내의 불량 셀의 수가 상기 기준수를 넘는 것을 조건으로 해서 상기 판독 요구에 대하여 회신해야 할 상기 판독 대상 블록 내의 각 셀의 상기 페일 정보를 포함하는 회신 데이타 열에서의 연속하는 복수의 페일 정보를 불량을 나타내는 값으로 변환하는 변환부, 및
    상기 회신 데이타 열을 압축해서 회신하는 압축부
    를 포함하는 시험 장치.
  2. 제1항에 있어서,
    상기 변환부는 상기 판독 대상 블록 내의 불량 셀의 수가 상기 기준수를 넘는 것을 조건으로 해서 상기 판독 대상 블록 내의 모든 셀이 불량인 것을 나타내는 상기 회신 데이타 열을 출력하는 시험 장치.
  3. 제2항에 있어서,
    상기 압축부는 연속하는 복수의 상기 페일 정보가 같은 값일 경우에 연속하는 복수의 상기 페일 정보를 상기 페일 정보의 값 및 연속하는 개수를 나타내는 정보로 치환하는 런 렝스 압축을 수행하는 시험 장치.
  4. 제1항에 있어서,
    상기 피시험 메모리의 각 블록에 대응하여 당해 블록 내에 불량 셀이 존재하는 지의 여부를 나타내는 불량 블록 정보와 당해 블록 내의 불량 셀의 수가 상기 기준수를 넘을 것인 지의 여부를 나타내는 불량 초과 정보를 불량 블록 메모리에 저장하는 블록 정보 저장부를 더 포함하며,
    상기 변환부는 상기 판독 대상 블록 내의 불량 셀의 수가 상기 기준수를 넘는 것을 나타내는 상기 불량 초과 정보가 상기 불량 블록 메모리에 저장되어 있는 것을 조건으로 해서 상기 판독 요구에 대하여 회신해야 할 상기 판독 대상 블록 내의 각 셀의 상기 페일 정보를 포함하는 회신 데이타 열에서의 연속하는 복수의 페일 정보를 불량을 나타내는 값으로 변환하는 시험 장치.
KR1020087005365A 2008-03-04 2007-02-16 시험 장치 KR100914023B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020087005365A KR100914023B1 (ko) 2008-03-04 2007-02-16 시험 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020087005365A KR100914023B1 (ko) 2008-03-04 2007-02-16 시험 장치

Publications (2)

Publication Number Publication Date
KR20080091752A true KR20080091752A (ko) 2008-10-14
KR100914023B1 KR100914023B1 (ko) 2009-08-28

Family

ID=40152214

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020087005365A KR100914023B1 (ko) 2008-03-04 2007-02-16 시험 장치

Country Status (1)

Country Link
KR (1) KR100914023B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100911252B1 (ko) * 2008-12-31 2009-08-06 주식회사 네오셈 메모리 테스트장치 및 방법

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11213695A (ja) * 1998-01-21 1999-08-06 Advantest Corp 半導体メモリ試験装置
US7404109B2 (en) 2003-06-12 2008-07-22 Verigy (Singapore) Pte. Ltd. Systems and methods for adaptively compressing test data
JP4704131B2 (ja) 2005-07-04 2011-06-15 株式会社アドバンテスト 試験装置、及び試験方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100911252B1 (ko) * 2008-12-31 2009-08-06 주식회사 네오셈 메모리 테스트장치 및 방법

Also Published As

Publication number Publication date
KR100914023B1 (ko) 2009-08-28

Similar Documents

Publication Publication Date Title
JP4472004B2 (ja) 試験装置
JP4435833B2 (ja) 試験装置および選択装置
JP4864006B2 (ja) 試験装置および試験方法
JP5100663B2 (ja) 試験装置および試験方法
US7733721B2 (en) Semiconductor testing device and method of testing semiconductor memory
WO2008001543A1 (fr) Appareil de test de semi-conducteur et procédé de test de mémoire semi-conductrice
JPWO2006040900A1 (ja) 試験装置及び試験方法
CN111078459B (zh) 半导体芯片的测试方法、装置及系统
US20080282120A1 (en) Memory structure, repair system and method for testing the same
JP2003338197A (ja) 消去/プログラミングに不具合を生じた不揮発性メモリ装置の自己修復方法およびそれに関する不揮発性メモリ装置
US6584014B2 (en) Nonvolatile storage system
US10043588B2 (en) Memory device
US6449704B1 (en) Memory failure analysis device that records which regions have at least one defect
JP4130811B2 (ja) 試験装置及び試験方法
KR100914023B1 (ko) 시험 장치
US8587978B2 (en) Nonvolatile memory apparatus, repair circuit for the same, and method for reading code addressable memory data
CN102360568B (zh) 一种并行异步存储器及其数据读取方法
JP5029883B2 (ja) 半導体試験装置
CN100444286C (zh) 存储单元信号窗测试方法和设备
KR100911252B1 (ko) 메모리 테스트장치 및 방법
US20040223387A1 (en) Method and test device for determining a repair solution for a memory module
KR20100085657A (ko) 불휘발성 메모리 소자 및 그 동작 방법
US11657888B1 (en) Test platform and redundancy fuse latch analysis method thereof
US11954329B2 (en) Memory management method, memory storage device and memory control circuit unit
JP2000123595A (ja) メモリ試験装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120802

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20130801

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140808

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20150724

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160726

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20170725

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20180725

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20190724

Year of fee payment: 11