KR20080091391A - 발광 다이오드 - Google Patents

발광 다이오드 Download PDF

Info

Publication number
KR20080091391A
KR20080091391A KR1020087021445A KR20087021445A KR20080091391A KR 20080091391 A KR20080091391 A KR 20080091391A KR 1020087021445 A KR1020087021445 A KR 1020087021445A KR 20087021445 A KR20087021445 A KR 20087021445A KR 20080091391 A KR20080091391 A KR 20080091391A
Authority
KR
South Korea
Prior art keywords
light emitting
emitting diode
electrode
layer
light
Prior art date
Application number
KR1020087021445A
Other languages
English (en)
Other versions
KR100992496B1 (ko
Inventor
쿄우스케 마스야
Original Assignee
쇼와 덴코 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 쇼와 덴코 가부시키가이샤 filed Critical 쇼와 덴코 가부시키가이샤
Publication of KR20080091391A publication Critical patent/KR20080091391A/ko
Application granted granted Critical
Publication of KR100992496B1 publication Critical patent/KR100992496B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49107—Connecting at different heights on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Led Devices (AREA)
  • Led Device Packages (AREA)

Abstract

발광 다이오드(10)는 메인 광추출면을 갖고, 반도체층(130~135)을 포함하는 화합물 반도체층(13), 상기 화합물 반도체층에 포함되는 발광부(12), 상기 발광부에 포함되는 발광층(133), 상기 화합물 반도체층에 접합된 투명 기판(14), 및 투명 기판과 반대측 상의 메인 광추출면에 형성된 반대 극성의 제 1 및 제 2 전극을 포함한다. 상기 제 2 전극은 반도체층(132~134)을 제거함으로써 노출된 화합물 반도체층의 일부 위치에 형성되어 반도체층으로 둘러싸인 주위를 갖는다. 상기 메인 광추출면은 0.8㎜ 이상의 최대폭을 갖는 외형을 갖는다.
발광 다이오드, 광추출면, 화합물 반도체층, 발광부, 발광층, 투명 기판

Description

발광 다이오드{LIGHT-EMITTING DIODE}
본 출원은 35 U.S.C. §111(b)에 따라 2006년 2월 22일에 출원된 미국 가특허 출원 60/775,359호 및 2006년 2월 14일에 출원된 일본 특허 출원 2006-036169호의 출원일의 35 U.S.C. §119(e)(1)에 따른 이득을 주장하는 35 U.S.C. §111(a) 하에 제출된 출원이다.
본 발명은 발광 다이오드에 관한 것으로서, 특히 투명 기판 접합형의 대형이고 고휘도의 발광 다이오드에 관한 것이다.
적색, 오렌지색, 황색 또는 황녹색의 가시광을 방사할 수 있는 발광 다이오드(LED)로서, 인화 알루미늄-갈륨-인듐[(AlXGa1 -X)YIn1 - YP(여기서, 0≤X≤1, 0≤Y≤1)]으로 형성된 발광층을 제공하는 화합물 반도체 LED가 알려져 있다. 이러한 종류의 LED에서 발광부는 일반적으로 발광층으로부터 방사되는 광에 대하여 광학적으로 불투명하고 기계적으로 그렇게 강도가 크지 않은 비화 갈륨(GaAs) 등의 기판 재료로 형성된 (AlXGa1 -X)YIn1 - YP(여기서, 0≤X≤1, 0≤Y≤1)로 형성된 발광층을 제공한다.
그러므로, 최근에는 고휘도의 가시 LED를 얻기 위해, 또한 소자의 기계적 강 도를 더 향상시키기 위한 목적으로 방사된 광에 대하여 불투명한 기판 재료를 제거한 후 광을 투과할 수 있을 뿐만 아니라 종래보다 기계적 강도가 뛰어난 투명한 재료로 형성된 지지층(투명 기판)을 새로이 설치함으로써 접합형 LED를 구성하는 기술이 개발되어 왔다(예를 들면, 일본 특허 3230638호 공보, 일본 특허 공개 평6-302857호 공보, 일본 특허 공개 2002-246640호 공보, 일본 특허 2588849호 공보 및 일본 특허 공개 2001-57441호 공보 참조).
고휘도의 가시 LED를 얻기 위해서 소자 형상을 이용하여 광 추출 효율을 향상시키는 방법이 사용되어 왔다. 반도체 발광 다이오드의 표면과 배면에 각각 형성된 전극을 갖는 소자의 구성에서 측면 형상을 이용하여 고휘도를 성취하는 기술이 개시되어 있다(예를 들면, 일본 특허 공개 소58-34985호 공보 및 미국 특허 6229160호 공보 참조).
접합형 LED에 의해 고휘도의 LED를 제공하는 것이 가능해졌지만, 더 높은 휘도의 LED를 추구하는 요구는 여전히 지속된다. 발광 다이오드의 표면과 배면에 각각 전극이 형성되도록 구성된 소자를 위해 많은 형상이 제안되어 있다. 광추출면에 2개의 전극이 형성되는 구성의 소자는 형상이 복잡하고 측면 상태와 전극 배치에 있어서 최적화되지 않는다.
본 발명은 상술된 문제를 해결하기 위해 이루어진 것으로, 2개의 전극을 갖는 광추출면 상에 제공되는 발광 다이오드에 관한 것이고, 광추출에서 높은 효율을 나타내는 고휘도의 발광 다이오드를 제공하는 것을 목적으로 한다.
본 발명의 제 1 실시형태로서, 본 발명은 메인 광추출면을 갖고, 반도체층을 포함하는 화합물 반도체층, 상기 화합물 반도체층에 포함되는 발광부, 상기 발광부에 포함되는 발광층, 상기 화합물 반도체층에 접합된 투명 기판, 및 상기 투명 기판과 반대측 상의 메인 광추출면에 형성된 반대 극성의 제 1 및 제 2 전극을 포함하는 발광 다이오드를 제공하며, 상기 제 2 전극은 반도체층을 제거함으로써 노출된 화합물 반도체층의 일부 위치에 형성되어 반도체층으로 둘러싸인 주위를 갖고, 상기 메인 광추출면은 0.8㎜ 이상의 최대폭을 갖는 외형을 갖는다.
본 발명의 제 2 실시형태는 제 1 실시형태의 발광 다이오드로에 관한 것이고, 상기 투명 기판은 발광부로부터 방사된 광을 투과시키는 기판이다.
본 발명의 제 3 실시형태는 제 1 또는 제 2 실시형태의 발광 다이오드로에 관한 것이고, 상기 투명 기판은 대략 수직한 발광부측의 제 1 측면, 및 제 1 측면에 연속되고 발광층으로부터 떨어진 측에 형성된 경사면을 갖는 제 2 측면을 포함한다.
본 발명의 제 4 실시형태는 제 3 실시형태의 발광 다이오드로에 관한 것이고, 상기 제 2 측면의 경사면은 10°이상 20°미만인 경사각을 갖고, 발광면에 투영하여 보았을 때 발광부는 제 2 측면 상방에 형성된 일부를 갖는다.
본 발명의 제 5 실시형태는 제 1 내지 제 4 실시형태 중 어느 하나의 발광 다이오드에 관한 것이고, 상기 투명 기판은 0.1㎛~10㎛ 범위의 높이 차이를 갖는 요철이 형성된 저면을 갖는다.
본 발명의 제 6 실시형태는 제 1 내지 제 5 실시형태 중 어느 하나의 발광 다이오드에 관한 것이고, 상기 투명 기판은 GaP로 형성된다.
본 발명의 제 7 실시형태는 제 6 실시형태의 발광 다이오드로에 관한 것이고, 상기 투명 기판은 n형 GaP로 형성되고, 그 주면으로서 대략 (111)면을 갖는다.
본 발명의 제 8 실시형태는 제 1 내지 제 7 실시형태 중 어느 하나의 발광 다이오드에 관한 것이고, 상기 투명 기판은 50~300㎛ 범위의 두께를 갖는다.
본 발명의 제 9 실시형태는 제 1 내지 제 8 실시형태 중 어느 하나의 발광 다이오드에 관한 것이고, 상기 발광 다이오드가 100% 면적의 발광면 외형을 갖는 조건에서 상기 발광층, 제 1 전극, 및 제 2 전극은 각각 80%<SA<90%, 10%<S1<20%, 및 5%<S2<10%의 관계를 만족하는 면적(SA, S1, S2)을 갖는다.
본 발명의 제 10 실시형태는 제 1 내지 제 9 실시형태 중 어느 하나의 발광 다이오드에 관한 것이고, 상기 제 2 전극은 서로 평행하게 연장되고, 각 측의 극단점을 접속하는 가상선이 발광 다이오드의 측면과 평행하게 대략 놓여 있는 그 반대측에 극단점을 갖는 동일한 길이의 2개 이상의 직선, 및 평행 직선의 반대 부분 중 한쪽을 임의로 선택된 것에서 2개의 인접한 평행 직선의 가까운 측의 극단점을 접속하는 1개 이상의 선으로 구성된다.
본 발명의 제 11 실시형태는 제 3 내지 제 10 실시형태 중 어느 하나의 발광 다이오드에 관한 것이고, 상기 제 2 전극은 상기 발광면에 투영했을 때 상기 제 2 측면의 경사면의 범위 외에 배치된다.
본 발명의 제 12 실시형태는 제 1 내지 제 11 실시형태 중 어느 하나의 발광 다이오드에 관한 것이고, 상기 제 2 전극의 단부와 상기 발광부의 단부 사이의 거리(E)(㎛) 및 메인 발광 파장(λD)(㎚)은 570<λD<635 및 0.8×λD-350<E<1.6×λD-750의 관계를 만족한다.
본 발명의 제 13 실시형태는 제 1 내지 제 12 실시형태 중 어느 하나의 발광 다이오드에 관한 것이고, 상기 제 1 전극은 15㎛ 이하의 폭을 갖는 선을 조합시킴으로써 형성되고, 인접한 선 사이의 간격(D)(㎛) 및 메인 발광 파장(λD)(㎚)은 570<λD<635 및 0.4×λD-200<D<0.8×λD-400의 관계를 만족한다.
본 발명의 제 14 실시형태는 제 1 내지 제 13 실시형태 중 어느 하나의 발광 다이오드에 관한 것이고, 상기 제 1 전극과 광추출면의 적어도 일부를 커버하도록 형성된 투명 도전막을 더 포함한다.
본 발명의 제 15 실시형태는 제 1 내지 제 14 실시형태 중 어느 하나의 발광 다이오드에 관한 것이고, 상기 투명 도전막은 ITO로 형성된다.
본 발명의 제 16 실시형태는 제 1 내지 제 15 실시형태 중 어느 하나의 발광 다이오드에 관한 것이고, 상기 발광부는 GaP층을 포함하고, 상기 제 2 전극은 상기 GaP층 상에 형성된다.
본 발명의 제 17 실시형태는 제 1 내지 제 16 실시형태 중 어느 하나의 발광 다이오드에 관한 것이고, 상기 제 1 전극의 극성은 n형이고, 상기 제 2 전극의 극성은 p형이다.
본 발명의 제 18 실시형태는 제 1 내지 제 17 실시형태 중 어느 하나의 발광 다이오드에 관한 것이고, 상기 발광부를 포함하는 화합물 반도체층은 (AlxGa1 -x)YIn1 -YP(0≤X≤1, 0<Y≤1)의 조성식으로 형성된다.
본 발명의 제 19 실시형태는 제 1 내지 제 18 실시형태 중 어느 하나의 발광 다이오드에 관한 것이고, 상기 발광부는 AlGaInP를 포함한다.
본 발명의 제 20 실시형태는 제 3 내지 제 19 실시형태 중 어느 하나의 발광 다이오드에 관한 것이고, 상기 제 1 측면 및 상기 제 2 측면은 다이싱법에 의해 형성된다.
본 발명에 의하면, LED의 발광부로부터의 광추출 효율을 더 높일 수 있고, 따라서 고휘도를 나타내는 발광 다이오드 제공을 성취할 수 있다.
본 발명의 상기 및 다른 목적, 특유의 특징 및 이점은 첨부 도면을 참조하여 이하 주어진 설명에 의해 당업자에게 명백해질 것이다.
도 1은 본 발명의 실시예 1에 의한 반도체 발광 다이오드의 평면도이다.
도 2는 도 1의 Ⅱ-Ⅱ선에 따른 반도체 발광 다이오드의 단면도이다.
도 3은 본 발명의 실시예 1, 및 비교예 1에 의한 에피택셜 웨이퍼의 단면도이다.
도 4는 본 발명의 실시예 1, 및 비교예 1에 의한 반도체 발광 다이오드 램프의 평면도이다.
도 5는 도 4의 반도체 발광 다이오드 램프의 단면도이다.
도 6은 본 발명의 실시예 2에 의한 반도체 발광 다이오드의 평면도이다.
도 7은 본 발명의 실시예 2에 의한 또 다른 반도체 발광 다이오드의 평면도이다.
도 8은 비교예 2에 의한 반도체 발광 다이오드의 평면도이다.
도 9는 본 발명의 실시예 3에 의한 반도체 발광 다이오드의 평면도이다.
도 10은 본 발명의 실시예 3에 의한 또 다른 반도체 발광 다이오드의 평면도이다.
도 11은 본 발명의 실시예 3에 의한 또 다른 반도체 발광 다이오드의 평면도이다.
도 12는 본 발명의 실시예 3에 의한 또 다른 반도체 발광 다이오드의 평면도이다.
도 13는 본 발명의 실시예 3에 의한 또 다른 반도체 발광 다이오드의 평면도이다.
도 14는 본 발명의 실시예 3에 의한 또 다른 반도체 발광 다이오드의 평면도이다.
도 15는 본 발명의 실시예 3에 의한 또 다른 반도체 발광 다이오드의 평면도이다.
도 16은 본 발명의 실시예 4에 의한 반도체 발광 다이오드의 평면도이다.
도 17은 도 16의 ⅩⅦ-ⅩⅦ선에 따른 반도체 발광 다이오드의 단면도이다.
도 18은 발광 파장(㎚)과 전극으로부터의 발광 거리(E)(㎛) 사이의 관계를 나타내는 도면이다.
도 19는 제 1 전극의 간격(D)(㎛)과 발광 파장(㎚) 사이의 관계를 나타내는 도면이다.
본 발명에 의한 발광부는 발광층을 포함하는 p-n접합을 갖는 화합물 반도체 적층 구조이다. 발광층은 n형 및 p형의 어느 전도형의 화합물 반도체로도 구성될 수 있다. 화합물 반도체는 일반식 (AlxGa1 -X)YIn1 - YP(0≤X≤1, 0≤Y≤1)에 의해 나타내어지는 것이 바람직하다. 발광부는 더블 헤테로, 단일 양자 우물(Single Quantum Well)(SQW), 멀티 양자 우물(Multi-Quantum Well)(MQW)의 어느 구조로도 될 수 있지만, 단색성이 우수한 발광을 얻기 위해 MQW 구조를 선택하는 것이 바람직하다. 양자 우물(QW)을 구성하는 배리어층, 및 우물층을 형성하는 (AlxGa1 -X)YIn1 - YP(0≤X≤1, 0≤Y≤1)의 조성은 예상 파장의 발광을 유도하는 양자 레벨이 우물층에 형성되도록 결정된다.
방사 재결합을 야기할 수 있는 캐리어 및 방사된 광을 발광부에 "인트랩핑(entrapping)"할 수 있게 할 목적으로 발광부는 발광층, 및 서로 대향되도록 발광층의 반대측에 각각 배치된 클래드층을 포함하여 소위 더블 헤테로(DH) 구조를 형성한다. 이것은 고강도의 발광을 확보하기에 가장 유리하다. 클래드층은 발광층을 형성하는 화합물 반도체보다 더 넓은 금지 대역을 갖고 높은 굴절률을 나타내는 반도체 재료로 형성되는 것이 바람직하다. 예를 들면, 약 570㎚ 파장의 황녹색광을 방사할 수 있는 (Al0 .4Ga0 .6)0.5In0 .5P의 조성식으로 형성된 발광층에 대하여 클래드층은 (Al0.7Ga0.3)0.5In0.5P의 조성식으로 형성된다[Y. Hosokawa et al., J. Crystal Growth, 221(2000), 652-656]. 발광층과 각 클래드층 사이에서 2개의 층 사이의 대역 불연속성을 적절하게 변화시키기 위해 채택된 중간층이 개재될 수 있다. 이 경우에 중간층은 발광층과 클래드층 사이에 금지 대역 폭 중간물을 갖는 반도체 재료로 형성되는 것이 바람직하다.
본 발명은 휘도, 방열성 및 기계적인 강도를 향상시키기 위해서 반도체 기판에 성장된 발광층을 포함하는 발광부에 투명 기판을 접합시킴으로써 특성적으로 우수한 기판이 생산된다. 투명 기판은 예를 들면, 인화 칼륨(GaP), 비화 알루미늄 갈륨(AlGaAs) 등의 Ⅲ-Ⅴ족 화합물 반도체 결정, 황화 아연(ZnS) 또는 셀렌화 아연(ZnSe) 등의 Ⅱ-Ⅵ족 반도체 결정, 및 육각형 또는 입방체 탄화 규소(SiC) 등의 Ⅳ족 반도체 결정으로 형성될 수 있다.
투명 기판은 기계적으로 충분한 강도로 발광부를 지지할 수 있도록 약 50㎛ 이상의 두께를 갖는 것이 바람직하다. 또한, 그것은 접합 후에 기계적인 가공을 쉽게 하기 위해 약 300㎛를 초과하지 않는 두께를 갖는 것이 바람직하다. 예를 들면, (AlxGa1 -X)YIn1 - YP(0≤X≤1, 0≤Y≤1)로 형성된 발광층을 제공하는 화합물 반도체 LED에서 약 50㎛ 이상 약 300㎛ 이하의 두께를 갖는 n형 GaP 단일 결정으로 형성된 투명 기판을 갖는 것이 가장 적합하다.
특히, (AlxGa1 -X)YIn1 - YP(0≤X≤1, 0≤Y≤1)로 형성된 발광층으로부터 방사되는 광을 외부로 투과시키기에 좋은 재료로서 투명 기판이 인화 갈륨(GaP)을 선택했을 때 동일한 재질을 갖는 GaP 표면으로의 접합은 높은 기계적 강도 및 열 팽창 계수 일치 등의 양호한 상태를 얻을 수 있는 이점이 있다.
본 발명은 메인 광추출면의 외형이 0.8㎜ 이상의 최대폭을 가질 때 큰 효과를 나타낸다. "최대폭"이란 표면 외형의 가장 긴 부분을 말한다. 예를 들면, 직사각형 또는 사각형의 경우에 대각선이 최대폭이 된다. 이러한 구조의 채택은 최근 요구되는 고전류 사용에 적합한 발광 다이오드에 필요한 것이다. 사이즈가 연장되면 전류의 균일한 흐름이 가능하기 위해서 전극 설계로부터 특별 소자 구성이 중요하다.
또한, 본 발명은 그 주위가 반도체층으로 둘러싸여져 있는 위치에 제 2 전극이 형성될 필요가 있다. 이러한 구조를 채택함으로써 반도체층으로부터 제 2 전극의 거리를 균일하게 할 수 있고, 전류의 흐름을 균일하게 하고 저항이 더해지는 일없이 제 2 전극의 면적을 최소화할 수 있다. 제 2 전극은 발광층을 제거한 후 남은 영역에 형성되므로 면적의 최소화는 고휘도 효과를 야기한다.
특히, 본 발명은 발광부가 GaP층을 포함하고 제 2 전극이 CaP층 상에 형성되는 구조를 갖는 것이 바람직하다. 이러한 구성의 채택뿐 아니라 GaP가 투명한 재료라는 사실에 의해 금속에 대한 접촉 저항이 낮은 오믹 전극이 형성될 수 있고 저항 차단의 효과를 야기한다.
접합될 투명 기판은 대량 생산되어 안정된 품질을 나타내는 기판이 되는 것이 바람직하고, 특히 저렴하게 입수가능한 GaP 단결정으로 구성되는 것이 바람직하 다. 기판은 (100)면 또는 (111)면을 갖는 것이 바람직하다. 특히, 주면으로서 대략 (111)면을 갖는 n형 GaP 단결정을 사용하는 것이 바람직하다. 동일한 불순물 농도에 대하여 p형 기판과 비교하여 n형 기판은 높은 투과율을 가짐으로 고휘도를 얻기 위해 바람직하다. 그것은 (111)면이 요철을 쉽게 형성하는 특성을 갖기 때문이다.
발광부는 비화 갈륨(GaAs), 인화 인듐(InP) 또는 인화 갈륨(GaP) 등의 Ⅲ-Ⅴ족 화합물 반도체 단일 결정 기판이나 또는 실리콘(Si) 기판의 표면에 형성될 수 있다. 발광부는 방사 재결합을 유도하는 캐리어와의 접속으로 방사되는 광을 "인트랩핑"할 수 있는 더블 헤테로(DH) 구조로 형성되는 것이 바람직하다. 그 후, 발광층은 단색성이 우수한 발광을 얻기 위해서 SQW 구조 또는 다중 양자 우물(MQW) 구조로 형성되는 것이 바람직하다. 발광부의 구성층을 형성하는 수단의 예로서 유기 금속 화학 기상 성장(MOCVD) 수단, 분자선 에피택셜(MBE) 수단 및 액상 에피택셜(LPE) 수단이 인용될 수 있다.
기판과 발광부 사이에, 기판의 재료와 발광부의 구성층 사이의 격자 불일치를 완화하는 기능을 지원하는 버퍼층, 발광층으로부터의 방사된 광을 소자 외부로 반사시키는 브래그 반사층, 선택적인 에칭에 이용된 에칭 스톱층 등이 개재된다. 그 다음에, 발광부의 구성층에 오믹 전극의 접촉 저항을 줄이는 콘택트층, 발광부의 전체 평면에 소자 구동 전류를 확산시키는 전류 확산층 및 소자 구동 전류가 통과할 수 있는 영역을 제한하는 전류 저지층, 전류 협착층 등이 설치될 수 있다.
본 발명은 발광 다이오드의 메인 광추출면에 제 1 전극, 및 제 1 전극과 극성이 다른 제 2 전극을 형성하는 것을 특징으로 한다. 본 발명에서 사용되는 "메인 광추출면"이란 투명 기판이 접합되는 표면의 반대측에 놓여 있는 발광부의 면이다.
본 발명에서 이러한 구조에 전극을 형성함으로써 접합되는 투명 기판에 전류를 흘릴 필요가 없어진다. 그러므로, 절연체 및 고저항의 반도체 등의 여러가지 재료 중에서 투과율이 높은 재료가 선택될 수 있고, 투과율이 높은 기판의 접합은 고휘도를 얻을 수 있다.
또한, 본 발명은 투명 기판이 그 측면 중에서 발광층에 가까운 측의 부분에서 발광층의 발광면에 대하여 대략 수직인 제 1 측면, 및 발광층으로부터 떨어진 측의 부분에서 발광면에 대하여 경사진 제 2 측면을 사용하는 것이 바람직하다. 제 2 측면은 제 1 측면으로 연속된다. 경사는 반도체층의 내측을 향하는 것이 바람직하다. 본 발명이 이러한 구성을 채택하는 이유는 발광층으로부터 투명 기판측을 향하여 방사된 광을 외부로 효율적으로 추출할 수 있기 때문이다. 즉, 발광층으로부터 투명 기판측을 향하여 방사된 광 중 일부는 제 1 측면에 반사되어 제 2 측면을 통하여 추출된다. 제 2 측면에 반사된 광은 제 1 측면을 통하여 추출된다. 제 1 측면과 제 2 측면의 상승 효과는 광의 추출 확률을 높일 수 있다.
본 발명은 제 2 측면의 경사 구조의 상방 위치(투영하여 볼 때) 이외의 위치에 제 2 전극이 형성되는 것이 바람직하다. 제 2 측면의 경사각은 10°이상 20°미만이다. 발광면에 투영하여 볼 때 발광부의 일부는 제 2 측면의 상방에 형성되는 것이 바람직하다. 본 발명에서 그러한 위치에 제 2 전극을 형성함으로써 고휘도를 얻을 수 있고 경사면을 통하여 광추출 효율이 향상된다.
본 발명에서 제 2 전극은 서로 평행하게 연장되고, 각 측의 극단점을 접속하 는 가상선이 칩의 측면과 평행하게 대략 놓여 있는 그 극단점을 갖는 동일한 길이의 2개 이상의 직선, 및 평행 직선의 반대측의 임의로 선택된 것에서 2개의 인접한 평행 직선의 가까운 측의 극단점을 접속하는 1개 이상의 선으로 구성되는 것이 바람직하다(도 1, 도 6, 도 7, 도 9 참조). 이러한 형상을 채택함으로써 제 2 전극은 발광부 전체를 커버하고, 그 고유 면적을 최소화할 수 있다. 평행선의 수를 증가시킴으로써 더 큰 칩에 대응될 수 있다. 평행선의 끝점을 접속하는 선은 전극 면적이 최소화될 수 있는 것이 가장 바람직하다. 제 2 전극은 와이어 본딩을 위해 필요한 패드부를 제공할 필요가 있으므로 선은 패드부 위치결정의 자유도를 증가시키는 점에서 곡선이나 꺾인 선이 될 수 있다. 패드부 위치결정의 자유도의 증가는 칩의 제작을 용이하게 하는 결과를 초래한다.
발광부에 전류를 균일하게 확산시키기 위해서 발광부에 대하여 제 2 전극을 균등하게 배치할 필요가 있다. 전극과 발광부의 전극으로부터 가장 먼 부분 사이의 거리가 지나치게 큰 경우에 전류는 발광부 전체에 확산되지 않는다. 이 거리가 지나치게 작은 경우에 전류의 확산은 문제없지만 전극의 개수(면적)는 증가하므로 광추출 면적은 감소되고 휘도는 저하된다. 전극으로부터 전류의 확산을 허용하는 거리는 발광 파장에 의해 변한다. AlGaInP의 발광층(발광 파장: 570㎚ 이상 635㎚ 이하)에서 파장에 따라 전류의 확산 거리는 증가한다. 그러므로, 전극과 발광부의 전극으로부터 가장 먼 부분 사이의 거리는 발광 파장에 대하여 최적의 범위를 갖는다. 제 2 전극에 대해서 본 발명은 E(㎛)로 나타내어지는 제 2 전극의 끝(전극의 소자 주변에 대략 가장 가까운 부분)과 발광부의 끝(발광부의 소자 주변에 대략 가 장 가까운 부분) 사이의 거리 및 λD(㎚)로 나타내어지는 메인 발광 파장이 570<λD<635의 발광 파장에 대하여 0.8×λD-350<E<1.6×λD-750의 관계를 만족하는 구조로 형성되는 것이 바람직하다.
도 18에 나타낸 바와 같이, 가로축에 할당된 발광 파장, 및 세로축에 할당된 제 2 전극의 끝과 발광부의 끝 사이의 거리에 대하여 발광부 전체를 통한 전류의 확산 영역을 플로팅함으로써 유도되는 상술된 관계식은 그 좌측항이 영역의 하한을 나타내고 그 우측항이 영역의 상한을 나타내게 하고 발광 파장을 증가함에 따라 상기거리의 범위가 확장하는 형상을 나타낸다. 상술된 형상을 채택함으로써 발광부 전체를 통한 전류의 확산은 전극 면적의 추가를 억제할 뿐만 아니라 광추출 면적의 감소에 의한 휘도 저하를 방지하고 고휘도를 얻을 수 있다. 또한, 경사 측면의 상방 이외의 위치에 제 2 전극이 배치되어야 하는 상기 조건도 만족시킨다.
마찬가지로, 제 1 전극은 발광 파장에 대하여 전류 확산 거리의 최적의 범위를 갖는다. 본 발명은 제 1 전극이 15㎛ 이하의 폭을 갖는 선을 조합하여 형성되고, 인접한 선 사이의 간격을 D(㎛)로 나타내고, 메인 발광 파장을 λD(㎚)로 나타내는 조건에서, 도 19에 나타낸 바와 같이, 570<λD<635, 0.4×λD-200<D<0.8×λD-400의 관계를 만족하는 구조로 형성되는 것이 바람직하다. 상기 관계식은 발광부에 전류가 균일하게 확산하게 할 수 있는 영역을 나타낸다. 제 1 전극의 간격이 지나치게 넓으면 전류의 확산을 허용하지 않는 부분이 발생한다. 지나치게 좁으면 전극 면적이 증가될 필요가 있다. 이러한 구조를 채택함으로써 발광부 전체를 통한 전류 의 확산은 전극 면적의 추가를 억제하고, 광추출 면적의 감소에 의한 휘도 저하를 방지하고 고휘도를 얻을 수 있다.
본 발명은 제 2 측면과 제 1 측면 사이의 각도가 10°이상 20°미만의 범위 내인 것이 바람직하다. 이러한 범위를 채택함으로써 외부로 투명 기판의 저부에 반사된 광을 효율적으로 추출할 수 있다.
그 다음에, 본 발명은 제 1 측면의 폭(두께 방향)이 30㎛~100㎛의 범위 내인 것이 바람직하다. 이 범위 내의 제 1 측면의 폭을 가짐으로써 투명 기판의 저부에 반사된 광은 제 1 측면의 부분에서 발광면으로 효율적으로 리턴되고, 또한 메인 광추출면을 통하여 해방될 수 있으므로 발광 다이오드에 의한 발광 효율을 성공적으로 얻을 수 있다는 결과를 초래한다.
본 발명은 GaP층을 포함하는 구조의 발광부를 형성하고, 제 2 전극을 GaP층 상에 형성하도록 하는 것이 바람직하다. 이러한 구성의 채택은 작동 전압을 낮추는 효과를 얻을 수 있다. 제 2 전극을 GaP층 상에 형성함으로써 양호한 오믹 콘택트를 얻을 수 있고 작동 전압을 낮출 수 있다.
본 발명은 n형 극성의 제 1 전극, 및 p형 극성의 제 2 전극으로 형성하는 것이 바람직하다. 이러한 구조의 채택은 고휘도 효과를 초래한다. p형으로 제 1 전극을 형성하면 전기 저항이 높기 때문에 전류 확산이 악화되고 휘도 저하를 초래한다. n형으로 제 1 전극을 형성하면 전류 확산이 향상되고 고휘도를 얻을 수 있다.
본 발명은 투명 기판의 경사면을 조면화하는 것이 바람직하다. 이러한 구조의 채택은 경사면을 통하여 광추출 효율을 향상시키는 효과를 얻을 수 있다. 경사 면을 조면화함으로써 경사면 상의 전체 반사를 억제하고, 광추출 효율을 향상시킬 수 있다. 면은 인산, 과산화 수소 및 물로 구성된 혼합액 + 염산에 의한 화학 에칭에 의해 조면화될 수 있다.
그 다음에, 본 발명은 투명 기판의 저면에 0.1㎛~10㎛ 범위 내의 높이 차이를 갖는 요철을 형성하는 것이 바람직하다. 이러한 구조의 채택은 칩에 인터랩핑된 광이 난반사되고 칩 외부로 효율적으로 추출되는 효과를 초래한다.
본 발명은 다이싱법에 의해 제 2 측면을 형성하는 것이 바람직하다. 이러한 생산 방법의 채택은 생산량을 향상시키는 효과를 초래한다. 제 2 측면의 형성은 습식 에칭, 건식 에칭, 스크라이브법, 레이저 처리 방법 등의 방법의 조합에 의해 얻어질 수 있지만, 다이싱법이 형상의 제어성을 갖고 생산성의 높으므로 가장 바람직하다.
본 발명은 다이싱법에 의해 제 1 측면을 형성하는 것이 바람직하다. 이러한 생산 방법의 채택은 생산 비용을 저하시킬 수 있다. 구체적으로, 그 결과 수많은 발광다이오드를 생산할 수 있고 생산 비용을 저하시킬 수 있다. 이러한 생산 방법의 채택은 제 1 측면을 통하여 광추출 효율을 향상시키고 고휘도를 얻을 수 있다.
본 발명은 발광 다이오드의 발광면 외형이 100%의 면적을 갖는 조건에서 SA, S1, S2에 의해 각각 나타내어지는 발광층의 면적, 제 1 전극의 면적, 및 제 2 전극의 면적이 80%<SA<90%, 10%<S1<20%, 및 5%<S2<10%의 관계를 만족하는 구조로 발광 다이오드를 형성하는 것이 바람직하다. 이러한 형상의 채택은 작은 전극 면적이 큰 발광 면적으로부터 효율적인 발광을 만족시키므로 고휘도를 얻을 수 있다.
본 발명은 제 1 전극과 광추출면의 일부를 커버하도록 형성된 투명 도전막을 갖는 것이 바람직하다. 이러한 형상의 채택은 투명 도전막이 전류의 확산을 용이하게 하고, 낮은 작동 전압의 LED 칩을 생산할 수 있다. 또한, 본 발명은 ITO의 투명 도전막을 형성하는 것이 바람직하다. ITO는 저저항을 나타내며 고투과율을 갖고, 광의 추출을 방해하지 않고 작동 전압을 낮추는 효과를 초래한다.
실시예 1:
실시예 1은 본 발명에 의한 발광 다이오드를 제작한 예를 구체적으로 설명한다.
도 1 및 도 2는 실시예 1에서 제작된 반도체 발광 다이오드를 나타내는 도면이고, 도 1은 평면도, 도 2는 도 1의 Ⅱ-Ⅱ선에 따른 단면도이다. 도 3은 반도체 발광 다이오드에 사용되는 반도체 에피택셜 웨이퍼의 적층 구조의 단면도이다.
실시예 1에서 제작된 반도체 발광 다이오드(10)는 AlGaInP 발광부를 갖는 적색 LED였다.
실시예 1은 GaAs 기판 상에 배치된 에피택셜 적층 구조(에피택셜 웨이퍼)에 GaP 기판을 접합시킴으로써 발광 다이오드를 제작하는 경우를 예로서 인용하여 본 발명을 구체적으로 설명한다.
LED(10)는 (100)면으로부터 15°경사진 면을 갖는 Si이 도핑된 n형 GaAs 단결정으로 형성된 반도체 기판(11) 상에 순차적으로 적층된 반도체층(13)을 제공하는 에피택셜 웨이퍼를 사용해서 제작되었다. 적층된 반도체층은 Si이 도핑된 n형 GaAs로 형성된 버퍼층(130), Si이 도핑된 n형 (Al0 .5Ga0 .5)0.5In0 .5P로 형성된 콘택트층(131), Si이 도핑된 n형 (Al0 .7Ga0 .3)0.5In0 .5P로 형성된 하부 클래드층(132), 도핑되지 않은 20쌍의 (Al0 .2Ga0 .8)0.5In0 .5P 및 (Al0 .7Ga0 .3)0.5In0 .5P로 형성된 발광층(133), Mg이 도핑된 p형 (Al0 .7Ga0 .3)0.5In0 .5P로 형성된 상부 클래드층(134), 및 Mg이 도핑된 p형 GaP층(135)이다.
실시예 1에서 구성 반도체층(130~135)은 트리메틸 알루미늄[(CH3)3Al], 트리메틸 갈륨[(CH3)3Ga] 및 트리메틸 인듐[(CH3)3In]을 Ⅲ족 구성 원소의 원료로서 사용하는 감압 유기 금속 화학 기상 성장법(MOCVD법)에 의해 GaAs 기판(11) 상에 적층되어 에피택셜 웨이퍼가 형성되었다. Mg 도핑의 원료로서 비스시클로펜타디에틸 마그네슘[bis-(C5H5)2Mg]이 사용되었다. Si 도핑의 원료로서 디실란(Si2H6)이 사용되었다. 그리고, V족 구성 원소의 원료로서 포스핀(PH3) 또는 아르신(AsH3)이 사용되었다. 상기 GaP층(135)은 750℃에서 성장되었고, 반도체층(13)을 형성하는 다른 구성 반도체층(130~134)은 730℃에서 성장되었다.
GaAs 버퍼층(130)은 2×1018cm-3의 캐리어 농도 및 0.2㎛의 층 두께를 가졌다. 콘택트층(131)은 (Al0 .5Ga0 .5)0.5In0 .5P로 형성되었고, 2×1018cm-3의 캐리어 농도 및 1.5㎛의 층 두께를 가졌다. n-클래드층(132)은 8×1017cm-3의 캐리어 농도 및 1㎛ 의 층 두께를 가졌다. 발광층(133)은 0.8㎛의 두께의 도핑되지 않은 층이었다. p-클래드층(134)은 2×1017cm-3의 캐리어 농도 및 1㎛의 층 두께를 가졌다. GaP층(135)은 약 3×1018cm-3의 캐리어 농도 및 9㎛의 층 두께를 가졌다.
표면으로부터 1㎛의 깊이에 이르는 p형 GaP층(135)의 영역이 연마되어 경면 가공되었다. 경면 연마에 의해서 p형 GaP층(135)의 표면은 0.18㎚의 거칠기가 주어졌다. 한편, p형 GaP층(135)의 경면 가공된 표면에 첨부되는 n형 GaP 기판(14)이 준비되었다. 첨부를 위해 준비된 GaP 기판(14)에 대하여 2×1017cm-3의 캐리어 농도가 될 때까지 Si이 첨가되었다. (111)의 면 방위를 갖는 단결정이 사용되었다. 첨부를 대기하는 GaP 기판(14)은 50㎚의 직경 및 250㎛의 두께를 가졌다. 이 GaP 기판(14)은 p형 GaP층(135)에 접합되기 이전에 경면 연마된 표면을 가지고 제곱 평균값이 0.12㎚이다.
GaP 기판(14) 및 에피택셜 웨이퍼는 처리 장치로 반입되어 진공이 될 때까지 장치 내부는 배기된다. 그 후, 표면의 오염을 제거하기 위해서 GaP 기판(14) 및 에피택셜 웨이퍼의 표면은 가속된 Ar 빔으로 조사되었다. 그 후 2개의 구성 성분은 실온에서 접합되었다.
다음에, 접합된 웨이퍼로부터 GaAs기판(11) 및 GaAs 버퍼층(130)은 A암모니아계 에천트에 의해 선택적으로 제거되었다.
콘택트층(131)의 표면에 n형 오믹 전극(15)을 형성하기 위해 진공 증착법에 의해 0.15㎛의 두께 AuGe(Ge 질량비 12%), 0.05㎛의 두께의 Ni, 및 1㎛의 두께의 Au이 퇴적되었다. 이 전극은 일반적인 포토리소그래피 방법에 따라 마무리됨으로써 패턴화된다. n형 오믹 전극은 10㎛의 폭 및 60㎛의 간격으로 측정되는 격자 형상으로 형성된다(도 1).
다음에, p전극을 형성하는 영역에 에피택셜층(131~134)의 부분을 선택적으로 제거함으로써 GaP층(135)이 노출되었다. GaP층의 표면에 p형 오믹 전극(16)을 형성하기 위해 진공 증착법에 의해 AuBe는 0.2㎛의 두께, Au는 1㎛의 두께로 퇴적되었다. p형 오믹 전극(16)은 25㎛의 폭을 갖는 사각형의 3개의 측면을 각각 구성하는 2개의 적층 형상으로 형성되었다(도 1). 이때, 발광부의 끝으로부터 p형 오믹 전극의 끝까지의 거리는 130㎛이었다. 그 후에 결과물인 접합된 층은 450℃에서 10분 동안 합금화를 위해 열처리되어 저저항의 p형 및 n형 오믹 전극이 형성되었다.
그 후에 진공 증착법을 이용함으로써 n형 오믹 전극의 일부에 Au가 1㎛의 두께가 될 때까지 퇴적되어 본딩 패드를 형성하였다. 또한, 반도체층은 0.3㎛의 두께가 될 때까지 퇴적된 SiO2막으로 덮여지고 보호막으로 사용되었다.
다음에, 다이싱 소(dicing saw)를 이용하여 경사면의 각도(도 2에서 참조 번호 20에 의해 나타냄)가 15°가 되도록 그 배면으로부터 GaP 기판(14)으로 V자형상의 홈이 삽입되었다. 그 후에 발광 다이오드의 표면은 레지스트를 보호하고, GaP 기판(14)의 배면(23)은 인산, 과산화 수소 및 물의 혼합액 + 염산으로 에칭됨으로써 조면화되었다. GaP 기판(14)의 배면은 500㎚의 평균 제곱(rms)을 가졌다.
다음에, 웨이퍼는 표면측으로부터 다이싱 소를 사용하여 1㎜의 간격으로 칩 으로 절단되었다. 제 1 측면(21)은 80㎛의 길이를 가졌고, 발광층에 대략 수직으로 놓인다.
파쇄층은 다이싱에 의해 제거되었고, 오염은 황산 및 과산화 수소의 혼합액으로 에칭됨으로써 제거되어 반도체 발광 다이오드(칩)(10)가 제작되었다.
상술된 바와 같이 제작된 LED 칩(10)에 관하여, 도 4 및 도 5에 개략적으로 나타낸 바와 같이, 발광 다이오드 램프(42)가 조립되었다. 이 LED 램프(42)는 마운팅 기판(45)에 은(Ag) 페이스트로 LED 칩을 빠르게 마운팅하고, LED 칩(10)의 n형 오믹 전극(15)과 마운팅 기판(45)의 표면에 설치된 n전극 단자(43), p형 오믹 전극(16)과 p전극 단자(44)를 금 와이어(46)로 와이어 본딩한 후 일반적인 에폭시 수지(41)로 접합 코너를 밀봉함으로써 제조되었다.
마운팅 기판(45)의 표면에 배치된 n전극 단자(43) 및 p전극 단자(44)를 통해서 n형 및 p형 오믹 전극(15 및 16) 사이에 전류가 통하는 경우, 620㎚의 메인 파장을 갖는 적색광이 방사되었다. 순방향에서 400mA의 전류가 통과하는 동안의 순전압(Vf)은 오믹 전극(15 및 16)의 양호한 오믹 특성을 반영하는 크기인 2.3V에 이르렀다. 순전류가 400mA로 설정되는 경우에 발광 강도는 발광의 효율이 높은 발광부의 구조 및 웨이퍼의 분리 동안에 칩으로 파쇄층을 제거하는 등에 의해 외부로의 추출 효율이 향상된다는 사실을 반영하는 크기인 4000mcd의 고휘도에 이르렀다.
비교예 1:
실시예 1은 발광면에 대하여 대략 수직인 제 1 측면과 발광면에 대하여 경사진 제 2 측면을 포함하는 칩 측면을 갖는 반면에, 비교예 1은 측면 형상을 변경하 고 발광면에 대하여 대략 수직인 제 1 측면만을 포함하는 측면을 가졌다. 비교예 1은 p형 및 n형 오믹 전극의 형성까지 실시예 1과 동일한 공정을 갖고, 배면측으로부터 GaP 기판으로 다이싱 소를 사용하여 V자 형상의 홈을 삽입하지 않고 에칭에 의해 측면을 조면화 하지 않고 표면측으로부터 다이싱 소를 사용하여 1㎜ 간격으로 절단하여 칩을 생산하였다. 칩 측면은 발광층에 대하여 대략 수직으로 놓이도록 형성되었다. 다음에, 다이싱으로 인한 파쇄층 및 오염을 황산 및 과산화 수소의 혼합액으로 제거함으로써 칩을 제작되었다. 실시예 1과 동일한 방식으로 칩이 평가되는 경우 칩 측면을 통하여 광추출 효율은 하위로 평가되고 발광 강도는 단지 2500mcd이었다.
실시예 2:
발광 다이오드는 p형 오믹 전극의 형상을 변경하면서 실시예 1의 공정에 따라 제작되었다. 관련 형상은 도 6에 나타내어진다. 이와 같이 얻어진 발광 다이오드는 p형 오믹 전극의 사각형의 3개의 측면의 글자 중 한쪽이 도 6에 나타낸 바와 같이 좌우 반전되어도 실시예 1의 생산품과 같이 저저항 및 고휘도의 이점을 갖고 있었다. 그 외에도, p형 오믹 전극은 수많은 다른 형상 및 패턴을 가질 수 있다. LED 칩의 사이즈가 더 추가되는 것은 사각형의 3개의 측면의 글자의 수를 증가시키는 것으로 대응될 수 있다(도 7).
비교예 2:
p형 오믹 전극을 발광부의 끝 부근에 배치하는 것만 제외하고 실시예 1의 공정을 따르면(도 8), GaP 기판의 경사면 상방에 발광부가 존재하지 않으므로 광추출 효율이 저하되었다. 생산품이 실시예 1과 동일한 방식으로 평가되면 발광 강도는 단지 3500mcd이었다. p형 오믹 전극을 중앙 부근에 배치함으로써 광추출 효율을 높일 수 있었다.
실시예 3:
발광 다이오드는 p형 오믹 전극 및 n형 오믹 전극을 도 9 내지 도 15에 나타내는 형상으로 형성하면서 실시예 1의 공정에 따라 제작되었다. 이러한 생산품을 실시예 1과 마찬가지로 저저항 및 고휘도의 동일한 이점을 가졌다.
실시예 4:
본 실시예 4에서 실시예 1로 동일한 기판 및 에피택셜 웨이퍼를 이용하여 투명 도전막을 설치한 발광 다이오드 칩이 제작되었다. 도 16 및 도 17은 실시예 4에서 제작된 반도체 발광 다이오드를 나타낸 도면이고, 도 16은 그 평면도, 도 17은 도 16의 ⅩⅦ-ⅩⅦ선에 따른 단면도이다. 콘택트층의 표면에 n형 오믹 전극을 형성하기 위해 진공 증착법에 의해 0.15㎛의 두께 AuGe(Ge 질량비 12%), 0.05㎛의 두께의 Ni이 퇴적되었다. 일반적인 포토리소그래피 방법 이용하여 결과물 적층을 패터닝하는 것은 30㎛의 직경을 갖는 원형의 전극을 형성했다. 가장 인접한 n형 오믹 전극 사이의 중심 거리는 0.25㎜로 설정되었다. 그 후에 p형 오믹 전극이 형성되어, 450℃에서 10분 동안 열처리함으로써 합금화되었다.
다음에, 상부 클래드층의 발광면과 n형 오믹 전극을 커버하는 ㅋ듐 주석(ITO)으로 형성되는 투명 도전막은 일반의 마그네트론 스퍼터링(magnetron sputtering)법에 의해 300㎚의 두께로 퇴적되었다. 투명 도전막은 2×10-4Ω·cm의 비저항을 갖고 발광 파장의 광에 대하여 94%의 투과율을 나타낸다.
다음에, 진공 증착법에 의해 투명 도전막의 일부에 Au가 1㎛의 두께로 퇴적되으로써 본딩 패드가 형성되었다. 반도체층은 0.3㎛의 두께가 될 때까지 퇴적된 SiO2막으로 덮여지고 보호막으로 사용되었다. 그 후에 실시예 1의 공정에 따라 발광 다이오드 칩이 얻어졌다.
이 발광 다이오드가 실시예 1과 동일한 방식으로 평가되면 투명 도전막은 균일하게 전류를 확산시키는 효과, 및 발광 파장의 광을 거의 손실없이 추출하는 효과를 나타내므로 실시예 1의 생산품과 같이 저저항 및 고휘도의 동일한 이점을 가졌다.
본 발명은 전극의 배치 및 칩 형상의 최적화에 의해 지금까지는 얻을 수 없었던 고휘도, 낮은 작동 전압을 나타내고 신뢰성이 높은 대형 발광 다이오드를 제공할 수 있고, 각종 표시 램프에 이용할 수 있다.

Claims (20)

  1. 메인 광추출면을 갖고;
    반도체층을 포함하는 화합물 반도체층;
    상기 화합물 반도체층에 포함되는 발광부;
    상기 발광부에 포함되는 발광층;
    상기 화합물 반도체층에 접합된 투명 기판; 및
    상기 투명 기판과 반대측 상의 메인 광추출면에 형성된 반대 극성의 제 1 및 제 2 전극을 포함하는 발광 다이오드에 있어서:
    상기 제 2 전극은 반도체층을 제거함으로써 노출된 화합물 반도체층의 일부 위치에 형성되어 상기 반도체층으로 둘러싸인 주위를 갖고;
    상기 메인 광추출면은 0.8㎜ 이상의 최대폭을 갖는 외형을 갖는 것을 특징으로 하는 발광 다이오드.
  2. 제 1 항에 있어서,
    상기 투명 기판은 발광부로부터 방사된 광을 투과시키는 기판인 것을 특징으로 하는 발광 다이오드.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 투명 기판은 대략 수직한 발광부측의 제 1 측면, 및 제 1 측면에 연속 되고 발광층으로부터 떨어진 측에 형성된 경사면을 갖는 제 2 측면을 포함하는 것을 특징으로 하는 발광 다이오드.
  4. 제 3 항에 있어서,
    상기 제 2 측면의 경사면은 10°이상 20°미만인 경사각을 갖고; 발광면에 투영하여 보았을 때 발광부는 제 2 측면 상방에 형성된 일부를 갖는 것을 특징으로 하는 발광 다이오드.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 투명 기판은 0.1㎛~10㎛ 범위의 높이 차이를 갖는 요철이 형성된 저면을 갖는 것을 특징으로 하는 발광 다이오드.
  6. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 투명 기판은 GaP로 형성되는 것을 특징으로 하는 발광 다이오드.
  7. 제 6 항에 있어서,
    상기 투명 기판은 n형 GaP로 형성되고, 그 주면으로서 대략 (111)면을 갖는 것을 특징으로 하는 발광 다이오드.
  8. 제 1 항 내지 제 7 항 중 어느 한 항에 있어서,
    상기 투명 기판은 50~300㎛ 범위의 두께를 갖는 것을 특징으로 하는 발광 다이오드.
  9. 제 1 항 내지 제 8 항 중 어느 한 항에 있어서,
    상기 발광 다이오드가 100% 면적의 발광면 외형을 갖는 조건에서 상기 발광층, 제 1 전극, 및 제 2 전극은 각각 80%<SA<90%, 10%<S1<20%, 및 5%<S2<10%의 관계를 만족하는 면적(SA, S1, S2)을 갖는 것을 특징으로 하는 발광 다이오드.
  10. 제 1 항 내지 제 9 항 중 어느 한 항에 있어서,
    상기 제 2 전극은 서로 평행하게 연장되고, 각 측의 극단점을 접속하는 가상선이 발광 다이오드의 측면과 평행하게 대략 놓여 있는 그 반대측에 극단점을 갖는 동일한 길이의 2개 이상의 직선, 및 평행 직선의 반대 부분 중 한쪽을 임의로 선택된 것에서 2개의 인접한 평행 직선의 가까운 측의 극단점을 접속하는 1개 이상의 선으로 구성되는 것을 특징으로 하는 발광 다이오드.
  11. 제 3 항 내지 제 10 항 중 어느 한 항에 있어서,
    상기 제 2 전극은 상기 발광면에 투영했을 때 상기 제 2 측면의 경사면의 범위 외에 배치되어 있는 것을 특징으로 하는 발광 다이오드.
  12. 제 1 항 내지 제 11 항 중 어느 한 항에 있어서,
    상기 제 2 전극의 단부와 상기 발광부의 단부 사이의 거리(E)(㎛) 및 메인 발광 파장(λD)(㎚)은 570<λD<635 및 0.8×λD-350<E<1.6×λD-750의 관계를 만족하는 것을 특징으로 하는 발광 다이오드.
  13. 제 1 항 내지 제 12 항 중 어느 한 항에 있어서,
    상기 제 1 전극은 15㎛ 이하의 폭을 갖는 선을 조합시킴으로써 형성되고; 인접한 선 사이의 간격(D)(㎛) 및 메인 발광 파장(λD)(㎚)은 570<λD<635 및 0.4×λD-200<D<0.8×λD-400의 관계를 만족하는 것을 특징으로 하는 발광 다이오드.
  14. 제 1 항 내지 제 13 항 중 어느 한 항에 있어서,
    상기 제 1 전극과 광추출면의 적어도 일부를 커버하도록 형성된 투명 도전막을 더 포함하는 것을 특징으로 하는 발광 다이오드.
  15. 제 14 항에 있어서,
    상기 투명 도전막은 ITO로 형성되는 것을 특징으로 하는 발광 다이오드.
  16. 제 1 항 내지 제 15 항 중 어느 한 항에 있어서,
    상기 발광부는 GaP층을 포함하고; 상기 제 2 전극은 상기 GaP층 상에 형성되 는 것을 특징으로 하는 발광 다이오드.
  17. 제 1 항 내지 제 16 항 중 어느 한 항에 있어서,
    상기 제 1 전극의 극성은 n형이고; 상기 제 2 전극의 극성은 p형인 것을 특징으로 하는 발광 다이오드.
  18. 제 1 항 내지 제 17 항 중 어느 한 항에 있어서,
    상기 발광부를 포함하는 화합물 반도체층은 (AlxGa1 -x)YIn1 -YP(0≤X≤1, 0<Y≤1)의 조성식으로 형성되는 것을 특징으로 하는 발광 다이오드.
  19. 제 1 항 내지 제 18 항 중 어느 한 항에 있어서,
    상기 발광부는 AlGaInP를 포함하는 것을 특징으로 하는 발광 다이오드.
  20. 제 3 항 내지 제 19 항 중 어느 한 항에 있어서,
    상기 제 1 측면 및 상기 제 2 측면은 다이싱법에 의해 형성되는 것을 특징으로 하는 발광 다이오드.
KR1020087021445A 2006-02-14 2007-02-09 발광 다이오드 KR100992496B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006036169A JP5032033B2 (ja) 2006-02-14 2006-02-14 発光ダイオード
JPJP-P-2006-00036169 2006-02-14

Publications (2)

Publication Number Publication Date
KR20080091391A true KR20080091391A (ko) 2008-10-10
KR100992496B1 KR100992496B1 (ko) 2010-11-08

Family

ID=38497700

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020087021445A KR100992496B1 (ko) 2006-02-14 2007-02-09 발광 다이오드

Country Status (4)

Country Link
JP (1) JP5032033B2 (ko)
KR (1) KR100992496B1 (ko)
CN (1) CN101490858B (ko)
TW (1) TWI376039B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011008038A2 (ko) * 2009-07-15 2011-01-20 주식회사 에피밸리 3족 질화물 반도체 발광소자
KR20160148304A (ko) * 2015-06-16 2016-12-26 삼성전자주식회사 발광 소자 패키지

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5205047B2 (ja) * 2007-12-18 2013-06-05 ローム株式会社 半導体発光素子
JP5276959B2 (ja) 2008-11-19 2013-08-28 昭和電工株式会社 発光ダイオード及びその製造方法、並びにランプ
JP5343018B2 (ja) * 2010-02-08 2013-11-13 昭和電工株式会社 発光ダイオード及びその製造方法、並びに発光ダイオードランプ
JP2013120936A (ja) 2011-12-07 2013-06-17 Ultratech Inc パターン効果を低減したＧａＮＬＥＤのレーザーアニール
JP6352068B2 (ja) 2014-06-20 2018-07-04 日本オクラロ株式会社 光送受信機
CN105742446B (zh) 2016-04-29 2018-09-04 京东方科技集团股份有限公司 发光元件及其制备方法
CN107482098B (zh) * 2017-09-20 2023-05-09 南昌大学 一种薄膜led芯片结构
US10985022B2 (en) * 2018-10-26 2021-04-20 Taiwan Semiconductor Manufacturing Co., Ltd. Gate structures having interfacial layers

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6791119B2 (en) * 2001-02-01 2004-09-14 Cree, Inc. Light emitting diodes including modifications for light extraction
JP2003243709A (ja) * 2002-02-15 2003-08-29 Matsushita Electric Works Ltd 半導体発光素子
JP3896027B2 (ja) * 2002-04-17 2007-03-22 シャープ株式会社 窒化物系半導体発光素子およびその製造方法
JP2004128321A (ja) * 2002-10-04 2004-04-22 Matsushita Electric Works Ltd 半導体発光素子
JP3953070B2 (ja) * 2005-03-01 2007-08-01 松下電工株式会社 半導体発光素子

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011008038A2 (ko) * 2009-07-15 2011-01-20 주식회사 에피밸리 3족 질화물 반도체 발광소자
WO2011008038A3 (ko) * 2009-07-15 2011-04-28 주식회사 에피밸리 3족 질화물 반도체 발광소자
KR20160148304A (ko) * 2015-06-16 2016-12-26 삼성전자주식회사 발광 소자 패키지

Also Published As

Publication number Publication date
JP5032033B2 (ja) 2012-09-26
TWI376039B (en) 2012-11-01
CN101490858B (zh) 2011-06-08
JP2007220709A (ja) 2007-08-30
TW200739968A (en) 2007-10-16
CN101490858A (zh) 2009-07-22
KR100992496B1 (ko) 2010-11-08

Similar Documents

Publication Publication Date Title
US8097892B2 (en) Light-emitting diode
KR100992496B1 (ko) 발광 다이오드
US8022436B2 (en) Light emitting diode, production method thereof and lamp
KR100992497B1 (ko) 발광 다이오드 및 그 제조 방법
JP4974867B2 (ja) 発光ダイオード及びその製造方法
TWI447956B (zh) 發光二極體及其製造方法以及發光二極體燈
KR101290836B1 (ko) 발광 다이오드 및 그의 제조 방법, 및 발광 다이오드 램프
KR101296959B1 (ko) 발광 다이오드, 발광 다이오드 램프 및 조명 장치
JP2010098068A (ja) 発光ダイオード及びその製造方法、並びにランプ
WO2011034080A1 (ja) 発光ダイオード、発光ダイオードランプ及び照明装置
JP5427585B2 (ja) フリップチップ型発光ダイオード及びその製造方法
JP2007173551A (ja) 発光ダイオード及びその製造方法
JP2011171695A (ja) 発光ダイオード、発光ダイオードランプ及び照明装置
JP5586371B2 (ja) 発光ダイオード、発光ダイオードランプ及び照明装置
JP5557648B2 (ja) 発光ダイオード、発光ダイオードランプ及び照明装置
KR101318492B1 (ko) 발광 다이오드 및 발광 다이오드 램프
JP5876897B2 (ja) 発光ダイオード、発光ダイオードランプ及び照明装置
JP2007173575A (ja) 発光ダイオード及びその製造方法
JP2014158057A (ja) 発光ダイオード、発光ダイオードランプ及び照明装置
JP2011176269A (ja) 発光ダイオード、発光ダイオードランプ及び照明装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20131022

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20141021

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20151016

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee