KR20080084729A

KR20080084729A - 탑재대

Info

Publication number: KR20080084729A
Application number: KR1020080023868A
Authority: KR
Inventors: 에이이치 시노하라; 히로시 야마다
Original assignee: 도쿄엘렉트론가부시키가이샤
Priority date: 2007-03-14
Filing date: 2008-03-14
Publication date: 2008-09-19
Also published as: KR100934507B1; TW200901364A; TWI437658B; CN101266261B; CN101266261A; JP2008227206A; JP4965287B2

Abstract

(과제) 탑 플레이트의 표면 저항을 저하시켜 안정한 측정 결과를 얻을 수 있음과 아울러 탑 플레이트로부터의 누설 전류를 방지하고, 또한 제조 비용을 저감할 수 있는 탑재대를 제공한다.

(해결 수단) 본 발명의 탑재대(20)는, 반도체 웨이퍼 W의 탑재면을 갖는 무산소 구리로 이루어지는 탑 플레이트(21)와, 이 탑 플레이트(21)의 아랫면(21A) 및 측면(21B)의 하부를 연속적으로 피복하는 알루미나로 이루어지는 절연 피막(22)과, 이 절연 피막(22)과 접촉하도록 배치되고 또한 무산소 구리로 이루어지는 냉각 재킷(23)을 구비하고 있다.

Description

탑재대{LOADING TABLE}

본 발명은, 반도체 웨이퍼 등의 피검사체의 전기적 특성 검사를 행할 때에, 피검사체를 탑재하는 탑재대에 관한 것으로, 더 자세하게는, 예컨대, 안정한 인가 전압을 얻을 수 있는 탑재대에 관한 것이다.

검사 장치는, 일반적으로, 피검사체(예컨대, 반도체 웨이퍼)를 반송하는 로더(loader)실과, 로더실로부터 반송된 반도체 웨이퍼의 전기적 특성 검사를 행하는 프로버(prober)실을 구비하고 있다. 프로버실은, 반도체 웨이퍼를 탑재하는 이동 가능한 탑재대와, 탑재대의 위쪽에 배치된 프로브 카드와, 반도체 웨이퍼와 프로브 카드의 복수의 프로브와의 얼라인먼트(alignment)를 행하는 얼라인먼트 기구를 구비하고, 얼라인먼트 후의 반도체 웨이퍼와 복수의 프로브를 전기적으로 접촉시켜, 테스터로부터의 검사용 신호에 근거하여 소정의 전기적 특성 검사를 행한다.

탑재대는, 예컨대, 도 3(a)에 나타내는 바와 같이, 반도체 웨이퍼(도시하지 않음)를 탑재하는 탑 플레이트(1)와, 이 탑 플레이트(1)의 아랫면에 절연 시트(2)를 사이에 두고 배치된 냉각 재킷(3) 및 가열 플레이트(도시하지 않음)와, 가열 플 레이트의 아랫면에 절연 링(4)을 사이에 두고 배치된 절연체(5)와, 탑 플레이트(1) 상에 반도체 웨이퍼를 흡착 고정하는 흡착 수단을 구비하고, XY 스테이지(도시하지 않음) 상에 승강 가능하게 배치되어 있다. 반도체 웨이퍼의 검사를 행할 때에는, 반도체 웨이퍼는 탑 플레이트(1) 상에 흡착 고정되고, 탑재대가 XY 스테이지를 거쳐 X, Y 방향으로 이동함과 아울러 승강 기구를 거쳐 반도체 웨이퍼를 승강시켜, 반도체 웨이퍼와 프로브 카드의 복수의 프로브가 전기적으로 접촉하여, 소정의 전기적 특성 검사가 행해진다.

그런데, 탑 플레이트(1)는, 도 3(b)에 나타내는 바와 같이, 예컨대, 두께 약 15㎜이고 순도 99.5 중량%의 알루미나 등의 세라믹스 소결체(1A)와, 이 세라믹스 소결체(1A)의 상하 양면에 형성된 금, 니켈 등의 도전성 금속으로 이루어지는 제 1, 제 2 도전체막(1B, 1C)을 갖고 있다. 제 1, 제 2 도전체막(1B, 1C)은, 모두, 예컨대, 이온 플레이팅 등에 의해 제 1, 제 2 전극으로서 형성되어 있다. 그래서, 이하에서는, 제 1 도전체막(1B)을 제 1 전극(1B), 제 2 도전체막(1C)을 제 2 전극(1C)으로 하여 설명한다. 제 1, 제 2 전극(1B, 1C)은, 각각 테스터측에 접속되고, 테스터측으로부터 소정의 검사용 신호가 인가된다. 또한, 절연 시트(2)는, 예컨대, 실리콘 고무 등의 내열성 수지에 의해 형성되고, 냉각 재킷(3)을 탑 플레이트(1)로부터 전기적으로 절연하고 있다. 냉각 재킷(3)은, 구리 등의 도전성 금속에 의해 형성되고, 제 2 전극(1C)과 마찬가지로 검사용 신호가 인가된다. 이 냉각 재킷(3)의 내부에 냉매가 순환하는 유로(3A)가 형성되고, 냉매가 냉각 재킷(3) 내를 순환하는 동안에 탑 플레이트(1)를 거쳐 반도체 웨이퍼를 냉각한다. 절연 링(4)은, 운모 등의 절연 재료에 의해 형성되고, 절연체(5)는, 지르콘 근청석 등의 세라믹 소결체에 의해 형성되어 있다.

그리고, 반도체 웨이퍼의 전기적 특성 검사를 행하는 경우에는, 탑 플레이트(1) 상에 반도체 웨이퍼를 탑재하고, X, Y 및 Z 방향으로 이동하여, 반도체 웨이퍼에 형성된 전극 패드와 프로브(도시하지 않음)를 전기적으로 접촉시켜 소정의 검사를 행한다. 이때, 프로브 카드의 프로브로부터 검사용 전압을 인가함과 아울러 제 1 전극(1B)에 바이어스 전압을 인가하여, 예컨대, C-V법 등에 의한 용량 측정 등을 행한다.

또한, 예컨대, 특허 문헌 1~3에 이러한 종류의 탑재대가 기재되어 있다. 특허 문헌 1의 탑재대는, 탑 플레이트가 석영, 폴리테트라플루오로에틸렌 등의 절연재에 의해 형성되고, 그 윗면에 금 증착 등에 의해 형성된 도전체층이 형성되고, 그 아랫면에 실드 부재가 배치되어 있다. 특허 문헌 2의 탑재대는, 탑 플레이트 자체가 스테인리스강 등의 도전체에 의해 형성되고, 그 아랫면에 절연층을 사이에 두고 실드판이 배치되어 있다. 특허 문헌 3에는 절연 재료로 이루어지는 탑 플레이트의 윗면에만 도전체막이 형성된 탑재대가 기재되어 있다.

(특허 문헌 1) 일본 특허 공개 소 63-138745 호

(특허 문헌 2) 일본 특허 공개 소 58-220438 호

(특허 문헌 3) 일본 특허 공개 소 62-291937 호

그러나, 종래의 도 3에 나타내는 탑재대는, 탑 플레이트(1)가 세라믹 소결체(1A)를 주체로 하여 형성되고, 이 세라믹 소결체(1A)의 상하 양면에 이온 플레이팅에 의해 제 1, 제 2 전극(1B, 1C)이 형성되어 있으므로, 세라믹 소결체(1A)를 일정한 품질로 유지하는 것이 어렵고, 그 표면에 형성된 제 1, 제 2 전극(1B, 1C)이 1㎛ 정도로 지극히 얇아 표면 저항이 높아져, 반도체 웨이퍼의 전기적 특성의 측정 결과에 오차를 발생시킬 우려가 있었다. 또한, 탑 플레이트(1)는, 세라믹 소결체(1A)의 표면에 제 1, 제 2 전극(1B, 1C)이 이온 플레이팅에 의해 형성되어 있으므로, 탑 플레이트(1)의 제조 비용이 높다고 하는 문제도 있었다. 제 1, 제 2 전극(1B, 1C)의 표면 저항을 낮게 하기 위해, 제 1, 제 2 전극을 무전해 도금이나 전해 도금에 의해 두껍게 하는 방법도 있지만. 이 경우에는 고온 측정시의 온도 변화에 의해 세라믹 소결체(1A)로부터 박리될 우려가 있었다.

한편, 특허 문헌 1, 3의 기술의 경우에도 탑 플레이트가 절연 재료와 그 윗면에 형성된 도전체막으로 이루어지므로, 도전체막의 표면 저항이 높아, 측정 결과에 악영향을 미칠 우려가 있다. 또한, 특허 문헌 2의 기술의 경우에는 탑 플레이트와 실드판이 절연 시트를 사이에 두고 인접하여, 양자가 서로 근접하고 있으므로, 탑 플레이트로부터 실드판으로 전류가 누설될 우려가 있었다.

본 발명은, 상기 과제를 해결하기 위해 이루어진 것으로, 탑 플레이트(상부 판형상체)의 표면 저항을 저하시켜 안정한 측정 결과를 얻을 수 있음과 아울러 탑 플레이트로부터의 누설 전류를 방지하고, 또한 제조 비용을 저감할 수 있는 탑재대를 제공하는 것을 목적으로 하고 있다.

본 발명의 제 1 국면의 탑재대는, 피검사체를 탑재하는 탑재대에 있어서, 상기 피검사체의 탑재면을 갖는 도전성 재료로 이루어지는 상부 판형상체와, 이 상부 판형상체의 상기 탑재면과는 반대쪽의 면 및 측면의 적어도 하부를 연속적으로 피복하는 전기 절연 재료로 이루어지는 절연 피막과, 이 절연 피막과 접촉하도록 배치되고 또한 도전성 재료로 이루어지는 하부 판형상체를 구비한 것을 특징으로 하는 것이다.

또한, 본 발명의 제 2 국면의 탑재대는, 제 1 국면의 탑재대에 있어서, 상기 도전성 재료는 구리인 것을 특징으로 하는 것이다.

또한, 본 발명의 제 3 국면의 탑재대는, 제 1 국면 또는 제 2 국면의 탑재대에 있어서, 상기 전기 절연 재료는 비금속의 무기 재료인 것을 특징으로 하는 것이다.

또한, 본 발명의 제 4 국면의 탑재대는, 제 1 국면 또는 제 2 국면의 탑재대에 있어서, 상기 무기 재료는 세라믹스인 것을 특징으로 하는 것이다.

또한, 본 발명의 제 5 국면의 탑재대는, 제 4 국면의 탑재대에 있어서, 상기 세라믹스는 알루미나를 주체로 하는 것을 특징으로 하는 것이다.

또한, 본 발명의 제 6 국면의 탑재대는, 제 5 국면의 탑재대에 있어서, 상기 알루미나의 순도는 99.99 중량% 이상인 것을 특징으로 하는 것이다.

또한, 본 발명의 제 7 국면의 탑재대는, 제 5 국면의 탑재대에 있어서, 상기 절연 피막의 막 두께는 0.3~1.5㎜인 것을 특징으로 하는 것이다.

또한, 본 발명의 제 8 국면의 탑재대는, 제 1 국면 내지 제 7 국면 중 어느 한 국면의 탑재대에 있어서, 상기 절연 피막은 용사에 의해 형성되어 이루어지는 것을 특징으로 하는 것이다.

또한, 본 발명의 제 9 국면의 탑재대는, 제 1 국면 내지 제 7 국면 중 어느 한 국면의 탑재대에 있어서, 상기 절연 피막은 도포 또는 증착에 의해 형성되어 이루어지는 것을 특징으로 하는 것이다.

또한, 본 발명의 제 10 국면의 탑재대는, 제 1 국면 내지 제 9 국면 중 어느 한 국면의 탑재대에 있어서, 상기 상부 판형상체와 상기 절연 피막의 사이에, 이들 양자 각각의 열팽창 계수의 사이에 있는 열팽창 계수를 갖는 중간층이 개재되는 것을 특징으로 하는 것이다.

또한, 본 발명의 제 11 국면의 탑재대는, 제 1 국면 내지 제 10 국면 중 어느 한 국면의 탑재대에 있어서, 상기 상부 판형상체는 적어도 10㎜의 두께를 갖는 것을 특징으로 하는 것이다.

또한, 본 발명의 제 12 국면의 탑재대는, 제 1 국면 내지 제 11 국면 중 어느 한 국면의 탑재대에 있어서, 상기 상부 판형상체의 탑재면에는 상기 피검사체를 흡착하는 홈이 형성되어 있는 것을 특징으로 하는 것이다.

또한, 본 발명의 제 13 국면의 탑재대는, 제 1 국면 내지 제 12 국면 중 어 느 한 국면의 탑재대에 있어서, 상기 탑재면 상의 상기 피검사체의 전기적 특성 검사를 행할 때에 검사용 신호를 인가하기 위해 이용되는 배선이 상기 상부 판형상체와 상기 하부 판형상체에 각각 접속되어 있는 것을 특징으로 하는 것이다.

본 발명에 의하면, 탑 플레이트(상부 판형상체)의 표면 저항을 저하시켜 안정한 측정 결과를 얻을 수 있음과 아울러 탑 플레이트로부터의 누설 전류를 방지하고, 또한 제조 비용을 저감할 수 있는 탑재대를 제공할 수 있다.

이하, 도 1, 도 2에 나타내는 실시예에 근거하여 본 발명을 설명한다. 또, 각 도면 중, 도 1은 본 발명의 탑재대의 일실시예를 적용한 검사 장치의 구조의 일례를 부분적으로 파단하여 나타내는 정면도, 도 2(a)~(c)는 모두 도 1에 나타내는 검사 장치에 적용된 탑재대를 나타내는 도면으로, (a)는 그 단면도, (b)는 탑재대의 절연 피막의 일부를 확대하여 나타내는 단면도, (c)는 탑재대의 일부를 확대하여 나타내는 단면도이다.

우선, 본 실시예의 탑재대를 구비한 검사 장치에 대하여 도 1을 참조하면서 설명한다. 검사 장치는, 예컨대, 도 1에 나타내는 바와 같이, 반도체 웨이퍼 W의 전기적 특성 검사를 행하는 프로버실(10)과, 프로버실(10)에 반도체 웨이퍼 W를 반송하는 로더실(도시하지 않음)을 구비하고 있다.

프로버실(10)은, 도 1에 나타내는 바와 같이, 반도체 웨이퍼 W를 탑재하는 탑재대(20)와, 탑재재(20)를 X, Y 방향으로 이동시키는 XY 테이블(30)과, 탑재대(20)의 상방에 배치된 프로브 카드(40)와, 프로브 카드(40)의 복수의 프로브(41)와 탑재대(20) 상의 반도체 웨이퍼 W의 얼라인먼트를 행하는 얼라인먼트 기구(도시하지 않음)와, 프로브 카드(40)의 윗면의 복수의 단자 전극과 전기적으로 접속된 테스트 헤드(50)를 구비하고, 얼라인먼트 기구에 의해 탑재대(20) 상의 반도체 웨이퍼 W와 프로브 카드(40)의 복수의 프로브(15A)의 얼라인먼트를 행한 후, 복수의 프로브(41)와 반도체 웨이퍼 W를 전기적으로 접속시켜 반도체 웨이퍼 W의 전기적 특성 검사를 행한다. 전기적 특성 검사를 행할 때에는, 테스터(도시하지 않음)로부터 테스트 헤드(50)를 거쳐 프로브 카드(40)의 복수의 프로브(41)에 고주파 신호 등의 검사용 신호를 인가함과 아울러 탑재대(20)의 탑재면에 바이어스 전압을 인가하여, C-V법에 의한 용량 측정 등의 전기적 특성 검사를 행한다. 또, 프로브 카드(40)는, 헤드 플레이트(11)의 개구부에 고정되어 있다.

탑재대(20)는, 예컨대, 도 2(a)에 나타내는 바와 같이, 예컨대, 반도체 웨이퍼 W를 탑재면에서 진공 흡착할 수 있는 상부 판형상체(탑 플레이트)(21)와, 탑 플레이트(21)의 탑재면과는 반대쪽의 면(아랫면)(21A) 및 측면(21B)의 상부 근방까지를 연속적으로 피복하는 전기 절연 재료로 이루어지는 절연 피막(22)과, 이 절연 피막(22)과 접촉하도록 배치되고 또한 도전성 재료로 이루어지는 하부 판형상체(냉각 재킷)(23)와, 냉각 재킷(23)에 하방으로 절연 링(24)을 사이에 두고 배치된 절연체(25)와, 이들 부재를 일체적으로 승강시키는 승강 기구(도시하지 않음)를 구비 하고 있다. 또한, 탑 플레이트(21)로부터 절연체(25)에 이르는 부재는, 소정의 각도 범위 내에서 일체적으로 θ 방향으로 회전 가능하게 되어 있다.

그리고, 탑 플레이트(21)는, 도전성 재료에 의해 형성되어 있다. 도전성 재료는, 도전성 금속이라면 특별히 제한되지 않는다. 탑 플레이트(21)의 도전성 재료로서는, 예컨대, 전도성에 우수한 무산소 구리가 바람직하다. 탑 플레이트(21)의 두께는, 반도체 웨이퍼 W의 크기에도 따르지만, 예컨대, 300㎜ 지름의 반도체 웨이퍼 W용의 탑 플레이트(21)는, 검사용의 고주파 신호 등에 대한 낮은 저항성과 기계적 강도를 확보하기 위해, 두께가 적어도 10㎜인 것이 바람직하다. 본 실시예에서는, 탑 플레이트(21)는, 예컨대, 14.8㎜의 두께로 형성되어 있다. 측면(21B)을 피복하는 절연 피막(22)은, 탑 플레이트(21)의 깨끗한 면과 냉각 재킷(23)의 사이에서의 누설 전류를 방지하기 위해, 아랫면(21A)으로부터 10㎜ 이상 형성되어 있는 것이 바람직하다.

또한, 무산소 구리로 이루어지는 탑 플레이트(21)의 표면에는 니켈, 알루미늄 등의 산화하기 어려운 금속의 무전해 도금에 의해 도금층(도시하지 않음)이 마련되어 있는 것이 바람직하다. 이 도금층에 의해 탑 플레이트(21)의 무산소 구리에 대하여 내산화성이 부여되어, 탑 플레이트(21)로서의 전기적 특성을 장시간에 걸쳐 유지할 수 있다. 도금층은, 무산소 구리의 산화를 방지할 수 있으면, 그 두께는 특별히 제한되지 않는다. 본 실시예에서는, 도금층은, 예컨대, 3㎛의 두께로 형성되어 있다.

이 탑 플레이트(21)는, 도 2(a)에 나타내는 바와 같이 테스트 헤드(50)에 동 축 케이블(51)의 중심 도체(51A)를 거쳐 전기적으로 접속되어 있다. 그리고, 검사시에 프로브(41)로부터 반도체 웨이퍼 W의 전극 패드에 검사용 신호를 인가함과 동시에 테스트 헤드(50)로부터 탑 플레이트(21)에 검사용 신호를 인가하여, C-V법 등에 의해 반도체 웨이퍼 W의 소정의 용량 측정 등을 행한다. 탑 플레이트(21)를 상술한 두께로 함으로써, 탑 플레이트(21)의 표면 저항이 작으므로, 테스트 헤드(50)로부터 인가된 검사용 신호가 안정하여, 신뢰성이 높은 검사를 행할 수 있다.

또한, 탑 플레이트(21)의 윗면에는 웨이퍼 흡착용의 제 1 홈(21C)이 동심원 형상으로 복수 형성되고, 이들 홈(21C)은 서로 지름 방향으로 형성된 웨이퍼 흡착용의 제 2 홈(도시하지 않음)에 의해 서로 연결되어 있다. 각 제 1 홈(21C)의 바닥부에는 탑 플레이트(21)의 내부에 형성된 배기용의 통로(도시하지 않음)가 복수 부분에서 개구하고, 배기용의 통로에 접속된 배기 장치에 의해 탑 플레이트(21) 상의 반도체 웨이퍼 W를 진공 흡착하여, 반도체 웨이퍼 W를 탑 플레이트(21) 상에 고정하도록 하고 있다.

절연 피막(22)은, 전기 절연 재료에 의해 형성되어 있다. 전기 절연 재료는, 전기 절연성이 있는 재료라면 특별히 제한되지 않지만, 고절연성, 고내전압성 및 고내열성의 재료가 바람직하다. 이러한 전기 절연 재료로서는, 예컨대, 비금속의 무기 재료가 바람직하고, 그 중에서도 알루미나 등의 세라믹스가 바람직하다. 예컨대, 알루미나라면, 그 순도가 99.99 중량% 이상인 것이 바람직하다. 종래 기술에서는, 순도 99.5 중량%의 알루미나 소결체로 실현하고 있던 내전압성을, 순도 99.99 중량% 이상의 알루미나의 용사 피막으로 실현할 수 있다. 용사라면, 용사 피막이 탑 플레이트(21)의 아랫면과 측면에 용이하게 밀착하여 절연 피막을 형성할 수 있으므로, 용사 피막은, 비용면 및 절연 성능면의 양쪽에 있어서 우수하다.

절연 피막(22)은, 탑 플레이트(21)의 아랫면(21A) 및 측면(21B)에서 동일한 두께로 형성되어 있는 것이 바람직하지만, 측면(21B)을 아랫면(21A)보다 얇게 함으로써 비용을 저감할 수 있다. 절연 피막(22)이 탑 플레이트(21)의 측면(21B)의 상단 근방까지 형성되어 있음으로써, 탑 플레이트(21)의 깨끗한 측면을 도전성 재료로 이루어지는 냉각 재킷(23)으로부터 멀리하여, 고전압이 인가된 경우에도 탑 플레이트(21)로부터 냉각 재킷(23)으로의 누설 전류를 확실히 방지하여, 탑 플레이트(21)의 전위를 안정화할 수 있다. 이 절연 피막(22)은, 여러 가지 수법에 의해 형성할 수 있지만, 예컨대, 용사 기술에 의해 형성되어 있는 것이 바람직하다. 절연 피막(22)이 알루미나 용사에 의해 형성되어 있는 경우에는, 알루미나 용사막의 마이크로 크랙에 실리카(SiO₂)를 함침시켜, 절연 피막(22)의 표면에서의 흡습성을 억제하는 것이 바람직하다. 절연 피막(22)은, 용사 기술 이외에도, 도포나 증착에 의해서도 형성할 수 있다.

절연 피막(22)의 두께는, 특별히 제한되지 않지만, 예컨대, 0.3∼1.5㎜의 범위가 바람직하다. 0.3㎜ 미만이 되면 내전압성이 저하하고, 1.5㎜를 초과하면 필요 이상의 내전압의 오버스펙이 되어 비용적으로 비싸진다. 본 실시예에서는, 절연 피막(22)은, 순도 99.99 중량% 이상의 알루미나로, 예컨대, 0.7㎜의 두께로 형성되어 있다. 이 경우에는, 실험에 의해, 250℃, 12㎸에서도 절연 파괴가 없는 것 이 확인되고 있다.

또한, 도 2(b)에 나타내는 바와 같이 절연 피막(22)에는 탑 플레이트(21)와의 중간층(22A)이 형성되어 있다. 이 중간층(22A)은, 탑 플레이트(21)의 열팽창 계수와 절연 피막(22)의 열팽창 계수의 사이의 열팽창 계수를 갖는 무기 재료이며, 고온시의 열팽창에 의한 절연 피막(22)의 파괴를 방지하고 있다. 중간층(22A)의 무기 재료로서는, 그 열팽창 계수가 탑 플레이트(21)의 열팽창 계수와 절연 피막(22)의 열팽창 계수의 중간 정도라면 특별히 제한되지 않지만, 예컨대, 니켈과 알루미늄을 주성분으로 하는 재료가 바람직하다. 본 실시예에서는, 중간층(22A)은, 예컨대, 60㎛의 두께로 형성되어 있다.

냉각 재킷(23)은, 상술한 바와 같이 도전성 재료에 의해 형성되어 있다. 도전성 재료는, 도전성이 있는 금속이라면 특별히 제한되지 않는다. 냉각 재킷(23)의 도전성 재료로서는, 예컨대, 무산소 구리가 바람직하다. 이 냉각 재킷(23)에는 동축 케이블(51)의 외부 도체(51B)가 접속되고, 냉각 재킷(23)은, 탑 플레이트(21)와 같은 검사용 신호가 인가되어, 탑 플레이트(21)로부터 전류가 누설하지 않도록 하고 있다. 냉각 재킷(23)의 두께는, 반도체 웨이퍼 W의 크기에 따라 바람직한 범위가 다르다. 본 실시예에서는, 냉각 재킷(23)은, 10.0㎜의 두께로 형성되어 있다.

냉각 재킷(23) 내에는 냉매의 통로(23A)가 형성되고, 이 통로(23)에는 냉매의 공급부(23B)가 접속되어 있다. 이 공급부(23B)에는 냉매 탱크(도시하지 않음)가 접속되고, 냉매 탱크의 냉매가 공급부(23B)를 거쳐 냉각 재킷(23)의 유로(23A) 내를 순환하여 탑 플레이트(21)를 냉각해서, 저온 검사를 하도록 하고 있다. 또한, 도시하고 있지 않지만, 냉각 재킷(23)의 아랫면에는 면 히터가 배치되고, 면 히터에 의해 탑 플레이트(21)를 가열하여, 고온 검사를 행하도록 하고 있다.

또한, 절연 링(24)은, 냉각 재킷(23) 및 면 히터를 하부의 절연체(35)로부터 열적으로 차단함과 아울러 전기적으로 차단하고 있다. 절연 링(24)은, 예컨대, 내열성에도 우수한 운모 등의 무기 재료에 의해 형성되고, 절연체(25)는, 예컨대, 알루미나 등의 세라믹스에 의해 형성되어 있다. 본 실시예에서는, 절연 링(24)은, 예컨대, 8.54㎜의 두께로 형성되고, 절연체(25)는, 예컨대, 10.9㎜의 두께로 형성되어 있다.

또한, 도 2(c)에 나타내는 바와 같이 상기 각 부재에는 관통 구멍(20A)이 복수 부분(예컨대, 3부분)에 둘레 방향으로 등간격을 두고 형성되고, 이들 관통 구멍(20A)에 핀(26)이 승강 가능하게 배치되어 있다. 이들 핀(26)은, 탑 플레이트(21)의 탑재면에 있어서 반도체 웨이퍼 W를 승강시키고, 로더실과의 사이에서 반도체 웨이퍼 W를 주고받기 위해 이용된다. 관통 구멍(20A)의 내주면에는 부시(bush)(27)가 장착되어 있다. 이 부시(27)는 알루미나 소결체나 수지(예컨대, 사불화(tetrafluoride)에틸렌 수지, 폴리이미드) 등의 절연 재료에 의해 형성되어 있는 것이 바람직하다. 또한, 부시(27) 대신에 관통 구멍(20A)에 알루미나 용사를 실시하여도 좋다. 이렇게 관통 구멍(20A)의 내주면에 절연 재료를 마련함으로써, 탑 플레이트(21)와 냉각 재킷(23)의 사이의 누설 전류를 보다 확실히 방지할 수 있다.

다음으로, 동작에 대하여 설명한다. 로더실(10) 내에서 탑재대(20)가 로더실로부터 프리얼라인먼트된 반도체 웨이퍼 W를 받으면, 핀(26)이 하강하여 웨이퍼 W를 탑 플레이트(21) 상에 탑재하고, 배기 장치가 구동되어 반도체 웨이퍼 W를 탑 플레이트(21)의 탑재면에 흡착 고정한다. 이어서, XY 테이블(30)이 동작하여 탑재대(20)가 X 방향 및 Y 방향으로 이동하고, 얼라인먼트 기구를 거쳐 반도체 웨이퍼 W와 프로브 카드(40)의 프로브(41)의 얼라인먼트를 행한다.

그러한 후, 탑재대(20)가 프로브(41)의 바로 아래로 이동하고, 승강 기구를 거쳐 탑 플레이트(21) 등이 일체적으로 상승하여, 반도체 웨이퍼 W의 전극 패드와 프로브(41)가 접촉하고, 또한 탑 플레이트(21)가 오버드라이브되어 반도체 웨이퍼 W의 전극 패드와 프로브(41)가 전기적으로 접촉한다. 이 상태로 테스트 헤드(50)로부터 프로브(41)를 거쳐 반도체 웨이퍼 W에 고주파 신호를 인가함과 아울러 탑 플레이트(21)에 검사용 신호를 인가한다.

이때, 탑 플레이트(21)는, 무산소 구리에 의해 소정의 두께로 형성되어 표면 저항이 낮으므로, 탑 플레이트(21)에는 소망하는 검사용 신호가 인가되고, 0V의 전압이어도 전위가 안정하여, C-V법 등에 의한 용량 측정 등의 전기적 특성 검사를 확실하고 안정적으로 행할 수 있다. 또한, 탑 플레이트(21)의 측면(21B)은 상단 근방까지 절연 피막(22)에 의해 피복되어 있으므로, 탑 플레이트(21)에 고전압을 인가하여도 탑 플레이트(21)로부터 냉각 재킷(23)으로의 누설 전류를 방지할 수 있어, 안정한 검사를 행할 수 있고, 신뢰성을 높일 수 있다. 또한, 절연 피막(22)은 지극히 내전압성이 높으므로, 탑 플레이트(21)에 고전압의 검사용 신호를 인가하여 도 절연 피막(22)이 절연 파괴하는 일도 없다.

또한, 냉각 재킷(23)이 탑 플레이트(21)의 보호 전극으로서 기능하므로, 고주파 검사를 행하여도 고주파의 누설을 방지할 수 있어, 반도체 웨이퍼 W의 게이트 산화막이 초박막화하여도 C-V법에 의한 용량 측정 등을 확실히 행할 수 있다.

반도체 웨이퍼 W의 검사를 종료한 후, 탑재대(20)는 로더실 쪽으로 이동하고, 검사가 끝난 반도체 웨이퍼를 로더실로 인도함과 아울러 다음 반도체 웨이퍼를 받아 상술한 검사를 반복한다.

이상 설명한 바와 같이 본 실시예에 의하면, 반도체 웨이퍼 W의 탑재면을 갖는 무산소 구리로 이루어지는 탑 플레이트(21)와, 이 탑 플레이트(21)의 아랫면(21A) 및 측면(21B)의 하부를 연속적으로 피복하는 알루미나로 이루어지는 절연 피막(22)과, 이 절연 피막(22)과 접촉하도록 배치되고 또한 무산소 구리로 이루어지는 냉각 재킷(23)을 구비하고 있으므로, 탑 플레이트(21)의 표면 저항이 낮고, 탑 플레이트(21)에 저전압으로부터 고전압까지 어떠한 검사용 신호를 인가하더라도 안정한 전위를 얻을 수 있어, 안정한 신뢰성이 높은 C-V법 등에 의한 용량 측정 등의 전기적 특성 검사를 행할 수 있다.

이때, 절연 피막(22)은 지극히 높은 절연성을 갖고, 더구나 탑 플레이트(21)의 아랫면(21A)은 물론 측면(21B)의 상단 근방까지 피복하고 있으므로, 고전압을 인가하여도 절연 파괴하는 일이 없고, 또한, 탑 플레이트(21)로부터 냉각 재킷(23)으로의 누설 전류를 방지할 수 있어, 고전압을 인가하는 파워 디바이스 등이라도 신뢰성이 높은 검사를 행할 수 있다.

또한, 본 실시예에 의하면, 탑 플레이트(21)가 무산소 구리로 형성되고, 절연 피막(22)이 용사 기술에 의해 형성되어 있으므로, 탑재대(20)의 제조 비용을 종래보다 저감할 수 있다. 탑 플레이트(21)에 흡착용의 홈(21C)이 형성되어 있으므로, 반도체 웨이퍼를 탑 플레이트(21) 상에 확실히 고정할 수 있다. 또한, 절연 피막(22)은, 순도 99.99 중량% 이상의 알루미나에 의해 0.3~1.5㎜의 두께로 형성되어 있으므로, 내전압성이 지극히 높고, 250℃, 12㎸의 고전압에서도 절연 파괴하지 않는 높은 내전압성을 얻을 수 있다. 탑 플레이트(21)와 절연 피막(22)의 사이에, 이들 양자(21, 22)와 중간의 열팽창 계수를 갖는 중간층(22A)이 개재되므로, 고온 검사에 의한 큰 온도 변화가 있어도 절연 피막(22)에 균열이 발생할 우려가 없다. 또한, 탑 플레이트(21)는, 적어도 10㎜의 두께로 형성되어 있으므로, 저전압으로부터 고전압까지 안정한 전위를 유지할 수 있다.

또, 본 발명은, 상기 실시예에 하등 제한되는 것이 아니고, 필요에 따라 적당히 설계 변경할 수 있다. 또한, 상기 실시예에서는, 절연 피막을 용사 기술에 의해 형성하는 경우에 대하여 설명했지만, 그 밖에, 도포나 증착 등의 수단에 의해서도 형성할 수 있다.

본 발명은, 검사 장치의 탑재대에 적합하게 이용할 수 있다.

도 1은 본 발명의 탑재대의 일실시예를 적용한 검사 장치의 구조의 일례를 부분적으로 파단하여 나타내는 정면도,

도 2(a)∼(c)는 모두 도 1에 나타내는 검사 장치에 적용된 탑재대를 나타내는 도면으로, (a)는 그 단면도, (b)는 탑재대의 절연 피막의 일부를 확대하여 나타내는 단면도, (c)는 탑재대의 일부를 확대하여 나타내는 단면도,

도 3은 종래의 탑재대의 일례를 나타내는 단면도이다.

도면의 주요 부분에 대한 부호의 설명

20 : 탑재대 21 : 탑 플레이트(상부 판형상체)

21A : 아랫면 21B : 측면

21C : 흡착용의 홈 22 : 절연 피막

22A : 중간층 23 : 냉각 재킷(하부 판형상체)

51A : 중심 도체(검사용 신호를 인가하기 위한 배선)

51B : 외부 도체(검사용 신호를 인가하기 위한 배선)

Claims

피검사체를 탑재하는 탑재대에 있어서,

상기 피검사체의 탑재면을 갖는 도전성 재료로 이루어지는 상부 판형상체와,

상기 상부 판형상체의 상기 탑재면과는 반대쪽의 면 및 측면의 적어도 하부를 연속적으로 피복하는 전기 절연 재료로 이루어지는 절연 피막과,

상기 절연 피막과 접촉하도록 배치되고 또한 도전성 재료로 이루어지는 하부 판형상체

를 구비한 것을 특징으로 하는 탑재대.
제 1 항에 있어서,

상기 도전성 재료는 구리인 것을 특징으로 하는 탑재대.
제 1 항에 있어서,

상기 전기 절연 재료는 비금속의 무기 재료인 것을 특징으로 하는 탑재대.
제 1 항에 있어서,

상기 무기 재료는 세라믹스인 것을 특징으로 하는 탑재대.
제 4 항에 있어서,

상기 세라믹스는 알루미나를 주체로 하는 것을 특징으로 하는 탑재대.
제 5 항에 있어서,

상기 알루미나의 순도는 99.99 중량% 이상인 것을 특징으로 하는 탑재대.
제 5 항에 있어서,

상기 절연 피막의 막 두께는 0.3~1.5㎜인 것을 특징으로 하는 탑재대.
제 1 항 내지 제 7 항 중 어느 한 항에 있어서,

상기 절연 피막은 용사에 의해 형성되어 이루어지는 것을 특징으로 하는 탑재대.
제 1 항 내지 제 7 항 중 어느 한 항에 있어서,

상기 절연 피막은 도포 또는 증착에 의해 형성되어 이루어지는 것을 특징으로 하는 탑재대.
제 1 항 내지 제 7 항 중 어느 한 항에 있어서,

상기 상부 판형상체와 상기 절연 피막의 사이에, 이들 양자 각각의 열팽창 계수의 사이에 있는 열팽창 계수를 갖는 중간층이 개재되는 것을 특징으로 하는 탑재대.
제 1 항 내지 제 7 항 중 어느 한 항에 있어서,

상기 상부 판형상체는 적어도 10㎜의 두께를 갖는 것을 특징으로 하는 탑재대.
제 1 항 내지 제 7 항 중 어느 한 항에 있어서,

상기 상부 판형상체의 탑재면에는 상기 피검사체를 흡착하는 홈이 형성되어 있는 것을 특징으로 하는 탑재대.
제 1 항 내지 제 7 항 중 어느 한 항에 있어서,

상기 탑재면 상의 상기 피검사체의 전기적 특성 검사를 행할 때에 검사용 신호를 인가하기 위해 이용되는 배선이 상기 상부 판형상체와 상기 하부 판형상체에 각각 접속되어 있는 것을 특징으로 하는 탑재대.