KR20100035606A - 탑재대 - Google Patents

탑재대 Download PDF

Info

Publication number
KR20100035606A
KR20100035606A KR1020090090675A KR20090090675A KR20100035606A KR 20100035606 A KR20100035606 A KR 20100035606A KR 1020090090675 A KR1020090090675 A KR 1020090090675A KR 20090090675 A KR20090090675 A KR 20090090675A KR 20100035606 A KR20100035606 A KR 20100035606A
Authority
KR
South Korea
Prior art keywords
upper plate
insulating film
test
mounting table
semiconductor wafer
Prior art date
Application number
KR1020090090675A
Other languages
English (en)
Inventor
에이이치 시노하라
히로시 야마다
요이치로 하부
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20100035606A publication Critical patent/KR20100035606A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68757—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a coating or a hardness or a material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

본 발명은 상부 플레이트의 표면 저항을 저하시켜서 안정한 측정 결과를 얻을 수 있는 동시에 제조 비용을 저감하는 것이 가능하고, 또한 상부 플레이트에 고전압을 인가해도 상부 플레이트를 하측의 부재로부터 전기적으로 확실하게 절연하고, 상부 플레이트로부터의 리크 전류를 확실하게 방지할 수 있는 탑재대를 제공하는 것에 관한 것이다. 본 발명의 탑재대(20)는, 반도체 웨이퍼(W)의 탑재면을 갖는 무산소동으로 이루어지는 상부 플레이트(21)와, 이 상부 플레이트(21)의 하면(21A) 및 측면(21B)의 하부를 연속적으로 피복하는 알루미나로 이루어지는 절연 피막(22)과, 이 절연 피막(22)과 접촉하도록 배치되고, 또한 무산소동으로 이루어지는 냉각 재킷(23)을 구비하고, 알루미나는 순도가 99.99중량% 이상이며, 상부 플레이트(21)의 하면(21A)에서는 0.4㎜ 이상 1.0㎜ 미만의 두께로 형성되어 있다.

Description

탑재대{MOUNTING TABLE}
본 발명은, 반도체 웨이퍼 등의 피검사체의 전기적 특성 검사를 실행할 때에, 피검사체를 탑재하는 탑재대에 관한 것이고, 더욱 상세하게 예를 들면 안정한 인가 전압을 얻을 수 있는 탑재대에 관한 것이다.
검사 장치는 일반적으로 피검사체(예컨대, 반도체 웨이퍼)를 반송하는 로더실과, 로더실로부터 반송된 반도체 웨이퍼의 전기적 특성 검사를 실행하는 프로버실을 구비하고 있다. 프로버실은 반도체 웨이퍼를 탑재하는 이동 가능한 탑재대와, 탑재대의 윗쪽에 배치된 프로브 카드와, 반도체 웨이퍼와 프로브 카드의 복수의 프로브와의 얼라인먼트를 실행하는 얼라인먼트 기구를 구비하고, 얼라인먼트후의 반도체 웨이퍼와 복수의 프로브를 전기적으로 접촉시켜, 테스터로부터의 검사용 신호에 근거해서 소정의 전기적 특성 검사를 실행한다.
탑재대는, 예를 들면 도 3 및 도 4의 (a)에 도시하는 바와 같이, 반도체 웨이퍼(도시하지 않음)를 탑재하는 상부 플레이트(1)와, 이 상부 플레이트(1)의 하면에 절연 시트(2)를 거쳐서 배치된 냉각 재킷(3) 및 면 히터(4)와, 면 히터(4)의 하면에 간극을 거쳐서 배치된 절연체(5)와, 상부 플레이트(1)상에 반도체 웨이퍼를 흡착 고정하는 흡착 수단을 구비하고, XY 스테이지(stage)(도시하지 않음)상에 승강 가능하게 배치되어 있다. 냉각 재킷(3) 및 면 히터(4)는 상부 플레이트(1)보다 소경으로 형성되고, 각각의 외주면에는 링 부재(6)가 배치되어 있다. 이 링 부재(6)는 냉각 재킷(3) 및 면 히터(4)의 외주면에 밀착하고, 외경이 상부 플레이트(1)의 외경과 실질적으로 동일 직경으로 형성되어 있다. 또한, 절연체(5)의 외주연부에는 링형상 돌기(5A)가 전체 주위에 걸쳐서 형성되고, 이 링형상 돌기(5A)가 링 부재(6)와 밀착하고 있다. 반도체 웨이퍼의 검사를 행할 시에는, 반도체 웨이퍼는 상부 플레이트(1)상에 흡착 고정되고, 탑재대가 XY 스테이지를 거쳐서 X, Y 방향으로 이동하는 동시에 승강 기구를 거쳐서 반도체 웨이퍼를 승강시키고, 반도체 웨이퍼와 프로브 카드의 복수의 프로브가 전기적으로 접촉하고, 소정의 전기적 특성 검사가 행하여진다.
그런데, 상부 플레이트(1)는, 도 4의 (b)에 도시하는 바와 같이, 예를 들면 순도 99.5중량%의 알루미나 등의 세라믹 소결체(1A)와, 이 세라믹 소결체(1A)의 상하 양면에 형성된 금, 니켈 등의 도전성 금속으로 이루어지는 제 1, 제 2 도전체막(1B, 1C)을 갖고 있다. 제 1, 제 2 도전체막(1B, 1C)은 어느 것이나 예컨대 이온 플래팅 등에 의해 제 1, 제 2 전극으로서 형성되어 있다. 여기에서, 이하에서는, 제 1 도전체막(1B)을 제 1 전극(1B), 제 2 도전체막(1C)을 제 2 전극(1C)으로서 설명한다. 제 1, 제 2 전극(1B, 1C)은 각각 테스터측에 접속되고, 테스터측에서 소정의 검사용 신호가 인가된다. 또한, 절연 시트(2)는, 예를 들면 실리콘 고무 등의 내열성 수지에 의해 형성되어, 냉각 재킷(3)을 상부 플레이트(1)로부터 전 기적으로 절연하고 있다. 냉각 재킷(3) 및 링형상 부재(6)는 동 등의 도전성 금속에 의해 형성되고, 제 2 전극(1C)과 마찬가지로 검사용 신호가 인가된다. 이 냉각 재킷(3)의 내부에 냉매가 순환하는 유로(3A)가 형성되고, 냉매가 냉각 재킷(3A)내를 순환하는 사이에 상부 플레이트(1)를 거쳐서 반도체 웨이퍼를 냉각한다. 절연체(5)는 지르콘 코디어라이트 등의 세라믹 소결체에 의해 형성되어 있다.
그러나, 반도체 웨이퍼의 전기적 특성 검사를 실행할 경우에는, 상부 플레이트(1)상에 반도체 웨이퍼를 탑재하고, 탑재대가 X, Y 및 Z 방향으로 이동하고, 반도체 웨이퍼에 형성된 전극 패드와 프로브(도시하지 않음)를 전기적으로 접촉시켜서 소정의 검사를 실행한다. 이 때, 프로브 카드의 프로브로부터 검사용 전압을 인가하는 동시에 제 1 전극(1B)에 바이어스 전압을 인가해서, 예를 들면 C-V법 등에 의한 용량 측정 등을 실행한다.
또한, 예를 들면 특허문헌 1, 2에 이 종류의 탑재대가 기재되어 있다. 특허문헌 1의 탑재대는, 상부 플레이트가 석영, 폴리데트라플루오로에틸렌 등의 절연재에 의해 형성되고, 그 상면에 금 증착 등에 의해 형성된 도전체층이 형성되고, 그 하면에 실드(shield) 부재가 배치되어 있다. 특허문헌 2에는 절연 재료로 이루어지는 상부 플레이트의 상면에만 도전체막이 형성된 탑재대가 기재되어 있다.
[특허문헌 1] 일본 특허 공개 제 1988-138745 호
[특허문헌 2] 일본 특허 공개 제 1987-291937 호
그러나, 종래의 도 3 및 도 4에 도시하는 탑재대는, 상부 플레이트(1)가 세라믹 소결체(1A)를 주체로 하여 형성되고, 이 세라믹 소결체(1A)의 상하 양면에 이온 플래팅에 의해 제 1, 제 2 전극(1B, 1C)이 형성되어 있기 때문에, 세라믹 소결체(1A)를 일정한 품질로 유지하는 것이 어렵고, 그 표면에 형성된 제 1, 2 전극(1B, 1C)이 1㎛ 정도로 극히 얇고 표면 저항이 높게 되고, 반도체 웨이퍼의 전기적 특성의 측정 결과에 오차를 발생시킬 우려가 있다. 또한, 상부 플레이트(1)는 세라믹 소결체(1A)를 주체로 형성되고, 더구나 그 표면에 제 1, 제 2 전극(1B, 1C)을 이온 플래팅해서 형성되어 있기 때문에, 상부 플레이트(1)의 제조 비용이 높다고 하는 문제가 있다. 제 1, 제 2 전극(1B, 1C)의 표면 저항을 낮게 하기 위해서, 제 1, 제 2 전극을 무전해 도금이나 전해 도금에 의해 두껍게 하는 방법도 있지만, 이 경우에는 고온 측정시의 온도 변화에 의해 세라믹 소결체(1A)로부터 박리할 우려가 있다.
한편, 특허문헌 1, 2의 기술의 경우에도 상부 플레이트가 절연 재료와 그 상면(1)에 형성된 도전체막으로 이루어지기 때문에, 도전체막의 표면 저항이 높고, 측정 결과에 악영향을 미치게 할 우려가 있다.
본 발명은, 상기 과제를 해결하기 위해서 이루어진 것으로, 상부 플레이트(상부 판형상체)의 표면 저항을 저하시켜서 안정한 측정 결과를 얻을 수 있는 동시에 제조 비용을 저감하는 것이 가능하고, 또한 상부 플레이트에 고전압을 인가해도 상부 플레이트를 하측의 부재로부터 전기적으로 확실하게 절연하고, 상부 플레이트로부터의 리크 전류를 확실하게 방지할 수 있는 탑재대를 제공하는 것을 목적으로 하고 있다.
본 발명의 청구항 1에 기재의 탑재대는, 피검사체를 탑재하는 탑재대에 있어서,
상기 피검사체의 탑재면을 갖는 도전성 재료로 이루어지는 상부 판형상체와,
상기 상부 판형상체의 상기 탑재면과는 반대측의 면 및 측면의 적어도 하부를 연속적으로 피복하는 전기 절연 재료로 이루어지는 절연 피막과,
상기 절연 피막과 접촉하도록 배치되고, 또한 도전성 재료로 이루어지는 하부 판형상체를 구비하고,
상기 전기 절연성 재료는 순도가 99.99중량% 이상의 알루미나이며, 상기 상부 판형상체의 하면에서는 0.4㎜ 이상에서 1.0㎜ 미만의 두께로 형성되어 있는 것을 특징으로 하는 탑재대이다.
또한, 본 발명의 청구항 2에 기재의 탑재대는, 청구항 1에 기재의 발명에 있어서, 상기 절연 피막은 절연성 무기 재료에 의해 함침 처리되어 있는 것을 특징으로 하는 탑재대이다.
또한, 본 발명의 청구항 3에 기재의 탑재대는, 청구항 1 또는 청구항 2에 기재의 발명에 있어서, 상기 절연성 피막은 용사에 의해 형성되어 있는 것을 특징으로 하는 탑재대이다.
또한, 본 발명의 청구항 4에 기재의 탑재대는, 청구항 3에 기재의 발명에 있어서, 상기 용사는 대기 플라즈마 용사인 것을 특징으로 하는 탑재대이다.
또한, 본 발명의 청구항 5에 기재의 탑재대는, 청구항 1 내지 청구항 4에 기재의 발명에 있어서, 상기 상부 판형상체와 상기 절연 피막의 사이에, 이들 양자의 열팽창 계수의 사이에 있는 열팽창 계수를 갖는 중간층이 개재되어 있는 것을 특징으로 하는 탑재대이다.
또한, 본 발명의 청구항 6에 기재의 탑재대는, 청구항 5에 기재의 발명에 있어서, 상기 중간층은 니켈과 알루미늄을 주성분으로 하는 합금으로 이뤄진 것을 특징으로 하는 탑재대이다.
본 발명에 의하면, 상부 플레이트(상부 판형상체)의 표면 저항을 저하시켜서 안정한 측정 결과를 얻을 수 있는 동시에 제조 비용을 저감하는 것이 가능하고, 또한 상부 플레이트에 고전압을 인가해도 상부 플레이트를 하측의 부재로부터 전기적으로 확실하게 절연하고, 상부 플레이트로부터의 리크 전류를 확실하게 방지할 수 있는 탑재대를 제공 할 수 있다.
이하, 도 1 및 도 2에 도시하는 실시형태에 근거해서 본 발명을 설명한다. 또한, 각 도면중, 도 1은 본 발명의 탑재대의 일 실시형태를 적용한 검사 장치의 구조의 일 예를 부분적으로 파단해서 도시하는 정면도이며, 도 2의 (a)∼(c)는 어느 것이나 도 1에 도시하는 검사 장치에 적용된 탑재대를 도시한 도면으로서, (a) 는 그 단면도이며, (b)는 탑재대의 절연 피막의 일부를 확대해서 도시하는 단면도이며, (c)는 탑재대의 일부를 확대해서 도시하는 단면도이다.
우선, 본 실시형태의 탑재대를 구비한 검사 장치에 대해서 도 1 및 도 2를 참조하면서 설명한다. 검사 장치는, 예를 들면 도 1에 도시하는 바와 같이, 반도체 웨이퍼(W)의 전기적 특성 검사를 실행하는 프로버실(10)과, 프로버실(10)로 반도체 웨이퍼(W)를 반송하는 로더실(도시하지 않음)을 구비하고 있다.
프로버실(10)은, 도 1에 도시하는 바와 같이, 반도체 웨이퍼(W)를 탑재하는 탑재대(20)와, 탑재대(20)를 X, Y 방향으로 이동시키는 XY 테이블(30)과, 탑재대(20)의 상방에 배치된 프로브 카드(40)와, 프로브 카드(40)의 복수의 프로브(41)와 탑재대(20)상의 반도체 웨이퍼(W)의 복수의 전극 패드(도시하지 않음)와의 얼라인먼트를 실행하는 얼라인먼트 기구(도시하지 않음)와, 프로브 카드(40)의 상면의 복수의 단자 전극과 전기적으로 접속된 테스트 헤드(50)를 구비하고, 얼라인먼트 기구에 의해 탑재대(20)상의 반도체 웨이퍼(W)의 복수의 전극 패드와 프로브 카드(40)의 복수의 프로브(15A)와의 얼라인먼트를 행한 후, 복수의 프로브(41)와 복수의 전극 패드를 전기적으로 접촉시켜서 반도체 웨이퍼(W)의 전기적 특성 검사를 실행한다. 전기적 특성 검사를 실행할 때에는, 테스터(도시하지 않음)로부터 테스트 헤드(50)를 거쳐서 프로브 카드(40)의 복수의 프로브(41)에 고주파 신호 등의 검사용 신호를 인가하는 동시에 탑재대(20)의 탑재면에 바이어스 전압을 인가하고, C-V법에 의한 용량 측정 등의 전기적 특성 검사를 실행한다.
탑재대(20)는, 예를 들면 도 2의 (a)에 도시하는 바와 같이, 예를 들면 반도 체 웨이퍼(W)를 탑재면에서 진공 흡착할 수 있는 상부 판형상체(상부 플레이트)(21)와, 상부 플레이트(21)의 탑재면과는 반대측의 면(하면)(21A) 및 측면(21B)의 상부 근방까지를 연속적으로 피복하는 전기 절연 재료로 이루어지는 절연 피막(22)과, 이 절연 피막(22)과 접촉하도록 배치되고, 또한 도전성 재료로 이루어지는 하부 판형상체(냉각 재킷)(23)와, 냉각 재킷(23)의 하면 전면에 밀착하는 면 히터(24)와, 면 히터(24)의 하방에 배치된 절연체(25)와, 이들의 부재를 일체적으로 승강시키는 승강 기구(도시하지 않음)를 구비하고 있다. 또한, 상부 플레이트(21)로부터 절연체(25)에 이르는 부재는 소정의 각도 범위내에서 일체적으로 θ 방향으로 회전 가능하게 되어 있다.
그러나, 상부 플레이트(21)는 도전성 재료에 의해 형성되어 있다. 도전성 재료는 도전성 금속이면 특히 제한되지 않는다. 상부 플레이트(21)의 도전성 재료로서는 예를 들면 전도성이 우수한 무산소동이 바람직하다. 상부 플레이트(21)의 두께는 반도체 웨이퍼(W)의 크기에도 좌우되지만, 예를 들면 300㎜ 직경의 반도체 웨이퍼(W)용의 상부 플레이트(21)는 검사용의 고주파 신호 등에 대한 저 저항성과 기계적 강도를 확보하기 위해서, 두께가 적어도 10㎜인 것이 바람직하다. 본 실시형태에서는, 상부 플레이트(21)는 예를 들면 14.8㎜의 두께로 형성되어 있다. 측면(21B)을 피복하는 절연 피막(22)은, 상부 플레이트(21)의 순수한 면과 냉각 재킷(23)과의 사이에서의 리크 전류를 방지하기 위해서, 하면(21A)으로부터 10㎜ 이상 분리시켜서 형성되어 있는 것이 바람직하다.
또한, 무산소동으로 이루어지는 상부 플레이트(21)의 표면에는 니켈, 알루미 늄 등의 산화하기 어려운 금속의 무전해 도금에 의해 도금층(도시하지 않음)이 실시되어 있는 것이 바람직하다. 이 도금층에 의해 상부 플레이트(21)의 무산소동에 대하여 내산화성이 부여되고, 상부 플레이트(21)로서의 전기적 특성을 장시간에 걸쳐서 유지할 수 있다. 도금층은, 무산소동의 산화를 방지하는 것이 가능하면, 그 두께는 특별히 제한되지 않는다. 본 실시형태에서는, 도금층은 예를 들면 3㎛의 두께로 형성되어 있다.
이 상부 플레이트(21)는, 도 2의 (a)에 도시하는 바와 같이 테스트 헤드(50)에 동축 케이블(51)의 중심 도체(51A)를 거쳐서 전기적으로 접속되어 있다. 그리고, 검사시에 프로브(41)로부터 반도체 웨이퍼(W)의 전극 패드에 검사용 신호를 인가하는 동시에 테스트 헤드(50)로부터 상부 플레이트(21)에 검사용 신호를 인가하고, C-V법 등에 의해 반도체 웨이퍼(W)의 소정의 용량 측정 등을 실행한다. 상부 플레이트(21)를 상술의 두께로 함으로써, 상부 플레이트(21)의 표면 저항이 작아지기 때문에, 테스트 헤드(50)로부터 인가된 검사용 신호가 안정하고, 신뢰성이 높은 검사를 실행할 수 있다.
또한, 상부 플레이트(21)의 상면에는 웨이퍼 흡착용의 제 1 홈(21C)이 동심원 형상으로 복수 형성되고, 이들의 홈(21C)은 서로 직경방향으로 형성된 웨이퍼 흡착용의 제 2 홈(도시하지 않음)에 의해 서로 연결되어 있다. 각 제 1 홈(21C)의 바닥부에는 상부 플레이트(21)의 내부에 형성된 배기용의 통로(도시하지 않음)가 복수 개소에서 개구되고, 배기용의 통로에 접속된 배기 장치에 의해 상부 플레이트(21)상의 반도체 웨이퍼(W)를 진공 흡착하고, 반도체 웨이퍼(W)를 상부 플레이 트(21)상에 고정하도록 하고 있다.
절연 피막(22)은 전기 절연 재료에 의해 형성되어 있다. 전기 절연 재료는, 검사시에 상부 플레이트(21)와 냉각 재킷(23)의 사이를 전기적으로 확실하게 절연할 수 있는 재료이면 특별히 제한되지 않지만, 고절연성, 고내전압성 및 고내열성의 재료가 바람직하다. 이러한 전기 절연 재료로서는, 예를 들면 비금속의 무기 재료가 바람직하고, 그 중에서도 알루미나, 산화이트륨 등의 세라믹스가 바람직하다. 예를 들면 알루미나, 산화이트륨이라면, 각각의 순도가 99.99중량% 이상의 것이 바람직하다. 예를 들면 종래 기술에서는, 순도 99.5중량%의 알루미나 소결체로 실현하고 있었던 내전압성을, 순도 99.99중량% 이상의 알루미나의 용사 피막으로 실현할 수 있다.
절연 피막(22)은 상부 플레이트(21)의 저면(21A) 및 측면(21B)에서 동일한 두께로 형성되어 있는 것이 바람직하다. 절연 피막(22)이 상부 플레이트(21)의 측면(21B)의 상단 근방까지 형성되어 있는 것에 의해, 상부 플레이트(21)의 순수한 측면을 도전성 재료로 이루어지는 냉각 재킷(23)으로부터 멀리하고, 상부 플레이트(21)에 고전압이 인가된 경우라도 상부 플레이트(21)로부터 냉각 재킷(23)측으로의 리크 전류를 확실하게 방지하고, 상부 플레이트(21)의 전위를 안정화할 수 있다. 이 절연 피막(22)은 다양한 수법에 의해 형성할 수 있지만, 예를 들면 용사 기술에 의해 형성되어 있는 것이 바람직하다. 절연 피막(22)이 알루미나 용사에 의해 형성되어 있을 경우에는, 알루미나 용사막의 마이크로 크랙에 실리카(SiO2)를 함침시켜서, 절연 피막(22)의 표면에서의 흡습성을 억제하는 것이 바람직하다. 절연 피막(22)은 용사 기술 이외에도, 도포나 증착에 의해서도 형성할 수 있다.
절연 피막(22)의 두께는, 검사시에 상부 플레이트(21)와 냉각 재킷(23) 사이의 전기적으로 확실하게 절연할 수 있는 두께이면 특히 제한되지 않지만, 예를 들면 0.4㎜ 이상에서 1.0㎜ 미만의 범위가 바람직하다. 0.4㎜ 미만으로 되면 내전압성이 저하하고, 1.0㎜를 넘으면 필요 이상의 내전압의 오버 사양으로 되어서 비용적으로 높게 된다. 본 실시형태에서는, 절연 피막(22)은 순도 99.99중량% 이상의 알루미나로 예를 들면 0.7㎜의 두께로 형성되어 있다. 이 경우에는, 실험에 의해, 250℃에서 12㎸에서도 절연 파괴가 없는 것을 확인하고 있다.
또한, 도 2의 (b)에 도시하는 바와 같이 절연 피막(22)에는 상부 플레이트(21)와의 중간층(22A)이 형성되어 있다. 이 중간층(22A)은 상부 플레이트(21)의 열팽창 계수와 절연 피막(22)의 열팽창 계수의 사이의 열팽창 계수를 갖는 무기 재료이며, 고온시의 열팽창에 의한 절연 피막(22)의 균열을 방지하고 있다. 중간층(22A)의 무기 재료로서는, 예를 들면 니켈과 알루미늄을 주성분으로 하는 합금 등의 금속 재료가 바람직하다. 중간층(22A)의 두께는 60∼90㎛의 범위가 바람직하다. 중간층(22A)의 두께가 이 범위를 일탈하면 상부 플레이트(21)와 절연 피막(22)과의 사이의 열팽창 차이를 완화하는 기능이 저하한다. 본 실시형태에서는, 중간층(22A)은 예를 들면 60㎛의 두께로 형성되어 있다.
냉각 재킷(23)은, 상술한 바와 같이 도전성 재료에 의해 상부 플레이트(21)보다 소경으로 형성되어 있다. 도전성 재료는 도전성이 있는 금속이면 특히 제한 되지 않는다. 냉각 재킷(23)의 도전성 재료로서는 예를 들면 무산소동이 바람직하다. 이 냉각 재킷(23)에는 동축 케이블(51)의 외부 도체가 접속되고, 냉각 재킷(23)은 상부 플레이트(21)와 같은 검사용 신호가 인가되고, 상부 플레이트(21)로부터 전류가 리크하지 않도록 하고 있다. 냉각 재킷(23)의 두께는 반도체 웨이퍼(W)의 크기에 의해 바람직한 범위가 상이하다. 본 실시형태에서는, 냉각 재킷(23)은 10.0㎜의 두께로 형성되어 있다.
냉각 재킷(23)의 하면에는 냉매의 유로(23A)로 되는 홈이 형성되고, 냉각 재킷(23)의 하면에는 냉각 재킷(23)과 동일 직경으로 형성된 면 히터(24)가 피복되어 있다. 면 히터(24)에 의해 피복된 냉각 재킷(23)의 홈이 냉매의 유로(23)로서 형성되고, 냉매 탱크(도시하지 않음)의 냉매가 공급부(23B)를 거쳐서 냉각 재킷(23)의 유로(23A)내를 순환해서 상부 플레이트(21)를 냉각하고, 반도체 웨이퍼(W)의 저온 검사를 하도록 하고 있다. 또한, 면 히터(24)가 상부 플레이트(21)를 가열하고, 반도체 웨이퍼(W)의 고온 검사를 실행하도록 하고 있다.
냉각 재킷(23)과 면 히터(24)의 외주에는 도전성 재료로 이루어지는 링 부재(25)가 배치되어 있다. 이 링(25)은 내주면이 냉각 재킷(23) 및 면 히터(24)의 외주면과 밀착하고, 그 외경이 상부 플레이트(21)의 외경과 동일 직경으로 형성되어 있다. 면 히터(24)의 하방에는 간극을 거쳐서 절연체(25)가 배치되어 있다. 절연체(25)의 외주연부에는 링형상 돌기(25A)가 형성되고, 이 링형상 돌기(25A)의 상면이 링 부재(26)의 하면과 밀착하고, 면 히터(24)와 절연체(25)의 상면과의 사이에 소정의 간극을 형성하고 있다. 이 절연체(25)는 면 히터(24)측과 열적으로 차 단되는 동시에 전기적으로 차단되어 있다. 절연체(25)는 종래와 마찬가지로 예컨대 알루미나 등의 세라믹스에 의해 형성되어 있다. 본 실시형태에서는, 링형상 돌기(25A)는 예를 들면 8.54㎜의 높이로 형성되고, 절연체(25)는 예를 들면 10.9㎜의 두께로 형성되어 있다.
또한, 도 2의 (c)에 도시하는 바와 같이 상기의 각 부재에는 관통 구멍(20A)이 복수 개소(예컨대, 3개소)에 둘레 방향 등간격을 두고서 형성되고, 이들의 관통 구멍(20A)에 핀(27)이 승강 가능하게 배치되어 있다. 이들 핀(27)은 상부 플레이트(21)의 탑재면에 있어서 반도체 웨이퍼(W)를 승강시켜, 로더실과의 사이에서 반도체 웨이퍼(W)의 주고받음을 행하도록 하고 있다. 또한, 도면부호(28)는 부시이다.
다음에, 동작에 대해서 설명한다. 프로버실(10)내에서 탑재대(20)가 로더실로부터 프리 얼라이먼트된 반도체 웨이퍼(W)를 수취하면, 핀(27)이 하강해서 웨이퍼(W)를 상부 플레이트(21)상에 탑재하면 배기 장치가 구동해서 반도체 웨이퍼(W)를 상부 플레이트(21)의 탑재면에 흡착 고정한다. 이어서, XY 테이블(30)이 작동해서 탑재대(20)가 X 방향 및 Y 방향으로 이동하고, 얼라인먼트 기구를 거쳐서 반도체 웨이퍼(W)와 프로브 카드(40)의 프로브(41)와의 얼라인먼트를 실행한다.
그런 후, 탑재대(20)가 프로브(41)의 바로 아래로 이동하고, 승강 기구를 거쳐서 상부 플레이트(21) 등이 일체적으로 상승하고, 반도체 웨이퍼(W)의 전극 패드와 프로브(41)가 접촉하고, 또한 상부 플레이트(21)가 오버드라이브되어서 반도체 웨이퍼(W)의 전극 패드와 프로브(41)가 전기적으로 접촉한다. 이 상태에서 테스트 헤드(50)로부터 프로브(41)를 거쳐서 반도체 웨이퍼(W)에 고주파 신호를 인가하는 동시에 상부 플레이트(21)에 검사용 신호를 인가한다.
이 때, 상부 플레이트(21)는 무산소동에 의해 소정의 두께로 형성되어서 표면 저항이 낮기 때문에, 상부 플레이트(21)에는 소망의 검사용 신호가 인가되어, 0V의 전압이라도 전위가 안정하고, C-V법 등에 의한 용량 측정 등의 전기적 특성 검사를 확실하고 또한 안정적으로 실행할 수 있다. 또한, 상부 플레이트(21)의 측면(21B)은 상단 근방까지 절연 피막(22)에 의해 피복되어 있기 때문에, 상부 플레이트(21)에 고전압을 인가해도 상부 플레이트(21)로부터 냉각 재킷(23)으로의 리크 전류를 방지하는 것이 가능하고, 안정한 검사를 실행할 수 있고, 신뢰성을 높일 수 있다. 또한, 절연 피막(22)은 극히 내전압성이 높기 때문에, 상부 플레이트(21)에 고전압의 검사용 신호를 인가해도 절연 피막(22)이 절연 파괴되는 일도 없다.
반도체 웨이퍼(W)의 검사를 종료한 후, 탑재대(20)는 로더실측으로 이동하고, 검사 완료의 반도체 웨이퍼를 로더실에 인도하는 동시에 다음 반도체 웨이퍼를 수취해서 상술의 검사를 반복한다.
이상 설명한 바와 같이 본 실시형태에 의하면, 반도체 웨이퍼(W)의 탑재면을 갖는 무산소동으로 이루어지는 상부 플레이트(21)와, 이 상부 플레이트(21)의 하면(21A) 및 측면(21B)의 하부를 연속적으로 피복하는 알루미나로 이루어지는 절연 피막(22)과, 이 절연 피막(22)과 접촉하도록 배치되고, 또한 무산소동으로 이루어지는 냉각 재킷(23)과, 냉각 재킷(23)의 하면에 밀착하는 면 히터(24)를 구비하고, 알루미나는 순도가 99.99중량% 이상이며, 상부 플레이트(21)의 하면(21A)에서는 0.4㎜ 이상에서 1.0㎜ 미만의 두께로 형성되어 있기 때문에, 상부 플레이트(21)의 표면 저항이 낮고, 상부 플레이트(21)에 저 전압으로부터 고전압까지 어떠한 바이어스 전압을 인가해도 가해도 안정한 전위를 얻을 수 있고, 또한 250℃의 고온에서 12㎸의 높은 직류 전압에서도 절연 파괴되지 않는 높은 내전압성을 얻을 수 있고, 고온 검사에 있어서도 상부 플레이트(21)로부터의 리크 전류를 확실하게 방지해서, 안정한 신뢰성이 높은 C-V법 등에 의한 용량 측정 등의 전기적 특성 검사를 높은 신뢰성을 갖고서 실행할 수 있다.
이 때, 절연 피막(22)은 극히 높은 절연성을 갖고, 또한 상부 플레이트(21)의 하면(21A)은 물론 측면(21B)의 상단 근방까지 피복하고 있기 때문에, 고전압을 인가해도 절연 파괴되는 일이 없고, 더욱이 상부 플레이트(21)로부터 냉각 재킷(23)으로의 리크 전류를 방지하는 것이 가능하고, 고전압을 인가하는 파워 디바이스 등이라도 신뢰성이 높은 검사를 실행할 수 있다.
또한, 본 실시형태에 의하면, 절연 피막(22)이 대기 플라즈마 용사에 의해 형성되어 있기 때문에, 세밀한 미세 구조를 갖는 피막으로서 형성되고, 또한 절연 피막(22)에는 실리카가 함침 처리되어 있기 때문에, 전기적 절연성을 더욱 높일 수 있다. 또한, 상부 플레이트(21)와 절연 피막(22)의 사이에, 이들 양자(21, 22)와 중간의 열팽창 계수를 갖는 중간층(22A)이 개재하기 때문에, 고온 검사에 의한 큰 온도 변화가 있더라도 절연 피막(22)에 균열이 발생할 우려가 없다. 또한, 중간층(22A)은 니켈과 알루미늄을 주성분으로 하는 합금에 의해 60∼90㎛의 두께로 형성되어 있기 때문에, 절연 피막(22)의 균열을 보다 확실하게 방지할 수 있다.
[실시예]
실시예 1
본 실시예에서는, 대기 플라즈마 용사법을 이용하여 표 1 내지 표 4에 나타내는 바와 같이 절연 피막 및 중간층(니켈·알루미늄 합금 : 열팽창 계수가 11x10-6/℃)의 목표 막 두께를 각각 변화시켜서 하면 및 측면의 하부에 연속적으로 형성하고, 상부 플레이트를 모방한 No.1 내지 No.12의 시료 및 No.21 내지 No.32의 시료를 테스트 피스로서 제작했다. 단, 표 1, 표 2의 시료 No.1 내지 No.12는 중간층이 60㎛의 경우를 나타내고, 표 3, 표 4의 시료 No.21 내지 No.32는 중간층이 90㎛의 경우를 나타내고 있다. 절연 피막은 목표 막 두께를 설정하고, 각 목표 막 두께에 대해서 3개씩 시료를 제작했다.
테스트 피스(무산소동 : 열팽창 계수가 18×10-6/℃)에 절연 피막을 형성하는 경우에는, 미리 준비된 테스트 피스(외경 : 30.5㎜, 두께 : 14.8㎜)의 저면 및 측면의 하부에 연속적인 니켈 및 알루미늄을 주성분으로 하는 합금 분말을 이용하여 종래 공지의 대기 플라즈마 용사를 행해서 중간층을 형성했다. 이어서, 90% 이상이 10∼45㎛의 입도 범위에 있고, 그 중심 입경이 14∼26㎛의 알루미나 분말(순도 : 99.99중량%)을 이용하여 대기 플라즈마 용사를 행해서 중간층의 표면에 알루미나 용사막(알루미나의 열팽창 계수가 5.9x10-6/℃)을 형성한 후, 알루미나 용사막의 마이크로 크랙에 대하여 실리카(SiO2)에 의한 함침 처리를 실시해서 흡습성을 저 하시켰다. 테스트 피스, 중간층 및 절연 피막은 각각 18×10-6/℃, 11x10-6/℃ 및 5.9×10-6/℃의 열팽창 계수를 갖고 있다. 따라서, 중간층은 테스트 피스와 절연 피막의 중간의 열팽창 계수이다.
그리고, No.1 내지 No.12의 시료를 표 1에 나타내는 각 온도까지 각각 가열한 후, 실온에 되돌려서 각각의 절연 피막의 전기적 절연성의 평가를 실행하고, 그 결과를 표 1에 표시했다. 또한, 시료 No.1 내지 No.12를 표 2에 나타내는 각 온도까지 가열하고, 각각의 온도를 유지한 채 절연 피막의 전기적 절연성의 평가를 실행하고, 그 결과를 표 2에 표시했다. 또한, 시료 No.21 내지 No.32에 관해서도 표 1, 표 2에 나타내는 조건과 동일 요령으로 시험을 실행하고, 그 결과를 표 3 및 표 4에 표시했다. 표 1 내지 표 4에 나타내는 결과로부터 이하를 알았다. 또한, 이하의 각 표에 있어서, ○ 표시는 내전압력이 양호한 결과를 나타내고 있다.
표 1, 표 2에 나타내는 시료 No.1 내지 No.12(중간층 : 60㎛)의 시험 결과에 의하면, 절연 피막이 400㎛의 시료 No.1 내지 No.3에서는 200℃, 250℃로 가열한 후, 상온하에서 12㎸의 직류 전압을 인가해서 전기 절연성의 시험을 행해도 절연 파괴가 생기가 어렵지만, 그 이상으로 가열한 후 동일한 시험을 실행하면 절연 파괴를 일으켰다.
이것에 대하여, 절연 피막이 700㎛의 시료 No.4 내지 No.6, 1000㎛의 시료 No.7 내지 No.9, 1500㎛의 시료 No.10 내지 No.12의 경우에는 표 1, 표 2의 결과가 나타내는 바와 같이, 어느 것도 상기 온도로 가열후 실온으로 되돌려서 동일한 시 험을 행해도 절연 파괴하는 일이 없고, 또한 200℃, 250℃로 가열하고, 그 온도를 유지한 채 동일한 시험을 실행하면, 700㎛, 1500㎛의 경우에는 절연 파괴를 하는 일이 없었다. 그러나, 1000㎛의 경우에는 상기 양자보다 전기적 절연성이 저하하고, 200℃을 유지한 채로는 11.9㎸, 250℃를 유지한 채로는 10.3㎸에서 절연 파괴를 일으켰다. 또한, 이것들의 시료의 경우에는 200℃, 250℃로 가열하고, 각각의 온도를 유지한 채 동일하게 시험을 실행하면 모두 절연 파괴했다.
따라서, 절연 피막은 700㎛ 정도가 가장 바람직하고, 400㎛보다 두꺼운 1000㎛ 미만의 범위에서 조건에 따라서는 전기적 절연성을 확보할 수 있다. 절연 피막이 400㎛에서는 고온을 유지하면 절연 파괴할 우려가 있기 때문에, 400㎛ 이하의 막 두께는 바람직하지 못하다. 1000㎛ 이상으로 되면 전기적 절연성이 좋지만, 비용이 상승해 바람직하지 못하다. 또한, 니켈·알루미늄 합금의 중간층을 60㎛로 설정함으로써, 상부 플레이트와 절연 피막의 열팽창율의 차이를 중간층에 의해 완화하는 것이 가능하고, 절연 피막의 성능을 충분히 살리는 것이 가능하다.
[표 1]
Figure 112009058854700-PAT00001
[표 2]
Figure 112009058854700-PAT00002
또한, 표 3 및 표 4에 나타내는 시료 No.21 내지 No.32의 시험 결과에 의하면, 절연 피막이 400㎛의 시료 No.21 내지 No.23에서는 상온하에서는 12㎸의 직류 전압에 관한 절연성을 갖지만, 200℃, 250℃ 가열후의 상온하에서의 마찬가지의 절연성 시험, 및 200℃, 250℃로 유지한 채의 절연성 시험의 어느 경우에도 절연 파괴를 일으켰다.
이것에 비하여, 절연 피막이 700㎛의 시료 No.24 내지 No.26, 1000㎛의 시료 No.27 내지 No.29, 1500㎛의 시료 No.30 내지 No.32의 경우에는 표 3, 표 4의 결과가 나타내는 바와 같이, 어느 것도 상기 온도로 가열후 실온으로 되돌려서 동일하게 시험을 행해도 절연 파괴하는 일이 없었다. 또한, 200℃, 250℃로 가열하고, 그 온도를 유지한 채 동일한 시험을 행해도 700㎛, 1000㎛, 1500㎛의 어느 쪽의 경우에도 10㎸까지는 절연 파괴를 하는 일이 없었다. 즉, 시료 No.21 내지 No.32도 시료 No.1 내지 No.12에 준한 결과를 얻을 수 있었다.
따라서, 중간층이 니켈·알루미늄 합금으로 60∼90㎛의 막 두께 범위의 경우에는, 상부 플레이트와 절연 피막간의 열팽창율의 차이를 중간층에 의해 완화해서 상온과 고온간에서 온도 사이클이 있어도 절연 피막에 균열을 일으키는 일이 없이, 절연 피막 본래의 높은 전기적 절연성을 보지하고, 절연 파괴하는 일이 없이 고온에서 고전압을 인가하는 시험을 행할 수 있는 것을 알았다.
[표 3]
Figure 112009058854700-PAT00003
[표 4]
Figure 112009058854700-PAT00004
실시예 2
본 실시예에서는, 실시예 1에서 이용한 순도 : 99.99중량%의 알루미나 분말 대신에 약간 순도가 낮은 알루미나 분말(순도 : 99.9중량%)을 이용하여 절연 피막을 형성한 이외는 시료 No.1 내지 No.12와 동일 요령으로, 표 5 및 표 6에 나타내는 No.41 내지 No.52의 시료를 제작하고, 실시예 1과 동일하게 시험을 행하고, 그 결과를 표 5 및 표 6에 나타냈다.
표 5, 표 6에 나타내는 시료 No.41 내지 No.52의 시험 결과에 의하면, 절연 피막이 400㎛의 시료 No.41 내지 No.43은 어느 것이나 상온하에서도 12㎸에서 절연 파괴를 일으켰다. 이것에 비하여, 절연 피막이 700㎛로부터 1500㎛의 시료 No.44 내지 No.52의 경우에는, 상온하에서의 12㎸의 직류 전압의 인가에 의한 전기적 절 연성 시험은 물론, 200℃, 250℃ 및 300℃로 가열한 후, 상온으로 되돌리고, 상온하에서 12㎸의 직류 전압의 인가에 의한 전기적 절연성 시험에서도 절연 파괴를 하지 않았다. 이어서, 이들의 시료를 200℃로 가열하고, 그 온도를 유지한 채 동일한 전기적 절연성 시험을 행한 바, 700㎛의 시료 No.44는 6.52㎸, 1000㎛의 시료 No.47은 6.93㎸, 1500㎛의 시료 No.60, No.62는 어느 것이나 6.58㎸, 8.62㎸에서 절연 파괴를 일으켰다. 700㎛의 시료 No.45에 대해서 250℃로 가열하고, 그 온도에서 동일한 전기적 절연성 시험을 행해도 5.92㎸에서 절연 파괴를 일으켰다.
따라서, 알루미나의 순도가 99.99중량% 미만으로 저하하면, 니켈·알루미늄 합금으로 이루어지는 중간층을 최적의 막 두께 범위내로 설정해서 상부 플레이트와 절연 피막의 열팽창 차이를 완화하고, 상온과 고온과의 사이의 온도 사이클에 의한 절연 피막의 균열을 방지했다고 하여도, 절연 피막 자체의 전기적 절연성이 낮고, 고온하에서 고전압을 인가하는 시험을 행할 수 없는 것을 알았다.
[표 5]
Figure 112009058854700-PAT00005
[표 6]
Figure 112009058854700-PAT00006
실시예 3
본 실시예에서는, 실시예 1에서 이용한 60㎛의 Ni-Al 대신에 알루미늄(열팽창 계수 : 23.5×10-6/℃)을 이용하여 50㎛ 두께의 중간층을 형성한 이외는, 실시예 1과 동일 요령으로 표 7 및 표 8에 나타내는 No.61 내지 No.72의 시료를 제작하고, 실시예 1과 동일한 시험을 실행하고, 그 결과를 표 7 및 표 8에 나타냈다.
표 7, 표 8에 나타내는 시료 No.61 내지 No.72의 시험 결과에 의하면, 절연 피막이 400㎛의 시료 No.61 내지 No.62는 어느 것이나 상온하에서도 12㎸에서 절연 파괴를 일으켰다. 이것에 비하여, 절연 피막이 700㎛로부터 1500㎛의 시료 No.64 내지 No.72의 경우에는, 상온하에서의 12㎸의 직류 전압의 인가에 의한 전기적 절 연성 시험은 물론, 200℃, 250℃ 및 300℃로 가열한 후, 상온하에서 12㎸의 직류 전압의 인가에 의한 전기적 절연성 시험에서도 절연 파괴를 하지 않았다. 또한, 이들의 시료를 200℃로 가열하고, 그 온도를 유지한 채 동일한 전기적 절연성 시험을 행해도, 어느 것이나 절연 파괴를 하지 않았다. 그러나, 이들의 시료를 250℃로 가열하고, 그 온도를 유지한 채 동일한 시험을 실행하면 700㎛의 시료 No.64, No.65의 경우에는 어느 것이나 11㎸ 전후의 전압에서 절연 파괴를 일으키고, 1000㎛의 경우에는 절연 파괴를 하지 않는 것도 있고, 1500㎛의 경우에는 어느 것이나 절연 파괴를 하지 않았다.
따라서, 무산소동보다 열팽창 계수가 큰 알루미늄을 중간층으로 하면, 상부 플레이트와 절연 피막과의 열팽창율의 차이를 충분히 완화할 수 없고, 250℃ 이상에서 그 영향이 현재화하기 시작하고, 700 내지 900㎛의 절연 피막에서는 균열을 일으켜서 전기적 절연성이 저하하고, 고온에서의 고전압을 인가하는 시험에는 바람직하지 못하고, 겨우 행해도 비용이 높게 되는 1000㎛의 절연 피막만이 전기적 절연성을 유지할 수 있다. 즉, 비용면을 생각하면, 알루미늄은 중간층으로서 바람직하지 못한 것을 알았다.
[표 7]
Figure 112009058854700-PAT00007
[표 8]
Figure 112009058854700-PAT00008
실시예 4
본 실시예에서는, 실시예 1에서 이용한 60㎛의 Ni-Al 대신에 150㎛의 동(열팽창율 : 16.6x10-6/℃)을 이용하여 중간층을 형성한 이외는, 실시예 1에 준해서 표 9 및 표 10에 나타내는 절연 피막을 상부 플레이트에 실시하고, 실시예 1과 동일 요령으로 시험을 실행하고, 그 결과를 표 9 및 표 10에 나타냈다.
표 9, 표 10에 나타내는 No.81 내지 No.92의 시료의 시험 결과에 의하면, 절연 피막이 400㎛의 No.81 내지 No.83의 시료에서는 어느 것이나 10㎸에서 절연 파괴를 일으키는 확률이 높고, 200℃로 가열한 후 상온하에서 동일한 시험을 행한 바 어느 것이나 절연 파괴를 일으켰다. 이것에 비하여, 절연 피막이 700㎛로부터 1500㎛의 시료 No.85 내지 No.92의 경우에는, 200℃, 250℃ 및 300℃로 가열한 후, 상온하에서 12㎸의 직류 전압을 인가해서 전기적 절연성의 시험을 행해도 절연 파괴를 하지 않았다. 이어서, 700∼900㎛의 시료를 200℃로 가열하고, 그 온도에서 동일한 시험을 행한 바, 1500㎛만이 절연 파괴를 일으키지 않았다. 250℃로 가열하고, 그 온도에서 동일한 시험을 행한 바, 700∼900㎛의 어느 쪽의 시료도 절연 파괴를 일으켰다.
따라서, 중간층의 열팽창율이 상부 플레이트의 열팽창율과 절연 피막의 열팽창율의 사이의 값에 있더라도, 상부 플레이트의 열팽창율에 가까운 경우에는, 온도 사이클이 있어도 상온하에서는 절연 피막의 전기적 절연성을 유지할 수 있지만, 고온하에서는 고전압을 인가하는 시험을 행할 수 없는 것을 알았다.
[표 9]
Figure 112009058854700-PAT00009
[표 10]
Figure 112009058854700-PAT00010
또한, 상기 각 실시예의 각 시료에 있어서, 300℃까지 가열하고, 그 온도를 유지한 채 상술의 절연성 시험을 행한 결과, 700∼1500㎛의 어느 것이나 전기적 절 연성이 극단적으로 저하하고, 중간층을 마련했을 경우이라도 300℃의 고온하에서 고전압을 인가하는 시험에는 적합하지 않은 것을 확인하고 있다.
또한, 본 발명은 상기 실시형태에 의해 어떠한 제한되는 것은 아니고, 필요에 따라서 적시 설계 변경할 수 있다. 또한, 상기 실시형태에서는, 절연 피막을 용사 기술에 의해 형성할 경우에 대해서 설명했지만, 그 이외의 도포나 증착 등의 수단에 의해서도 형성할 수 있다.
본 발명은 검사 장치의 탑재대에 적합하게 이용할 수 있다.
도 1은 본 발명의 탑재대의 일 실시형태를 적용한 검사 장치의 구조의 일 예를 부분적으로 파단해서 도시하는 정면도,
도 2의 (a) 내지 (c)는 어느 것이나 도 1에 도시하는 검사 장치에 적용된 탑재대를 도시한 도면으로서, (a)는 그 단면도이며, (b)는 탑재대의 절연 피막의 일부를 확대해서 도시하는 단면도이며, (c)는 탑재대의 일부를 확대해서 도시하는 단면도,
도 3은 종래의 탑재대의 일 예를 도시하는 분해 사시도,
도 4의 (a) 및 (b)는 각각 도 1인 도시하는 탑재대를 도시하는 단면도로서, (a)는 그 우측 반부의 단면도이며, (b)는 상부 플레이트의 단면을 확대해서 도시하는 단면도.
<도면의 주요부분에 대한 부호의 설명>
20 : 탑재대 21 : 상부 플레이트(상부 판형상체)
21A : 하면 21B : 측면
21C : 흡착용의 홈 22 : 절연 피막
22A : 중간층 23 : 냉각 재킷(하부 판형상체)

Claims (6)

  1. 피검사체를 탑재하는 탑재대에 있어서,
    상기 피검사체의 탑재면을 갖는 도전성 재료로 이루어지는 상부 판형상체와,
    상기 상부 판형상체의 상기 탑재면과는 반대측의 면 및 측면의 적어도 하부를 연속적으로 피복하는 전기 절연 재료로 이루어지는 절연 피막과,
    상기 절연 피막과 접촉하도록 배치되고, 또한 도전성 재료로 이루어지는 하부 판형상체를 구비하고,
    상기 전기 절연성 재료는 순도가 99.99중량% 이상의 알루미나이며, 상기 상부 판형상체의 하면에서는 0.4㎜ 이상에서 1.0㎜ 미만의 두께로 형성되어 있는 것을 특징으로 하는
    탑재대.
  2. 제 1 항에 있어서,
    상기 절연 피막은 절연성 무기 재료에 의해 함침 처리되어 있는 것을 특징으로 하는
    탑재대.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 절연성 피막은 용사에 의해 형성되어 있는 것을 특징으로 하는
    탑재대.
  4. 제 3 항에 있어서,
    상기 용사는 대기 플라즈마 용사인 것을 특징으로 하는
    탑재대.
  5. 제 1 항 내지 제 4 항중 어느 한 항에 있어서,
    상기 상부 판형상체와 상기 절연 피막의 사이에, 이들 양자의 열팽창 계수의 사이에 있는 열팽창 계수를 갖는 중간층이 개재되어 있는 것을 특징으로 하는
    탑재대.
  6. 제 5 항에 있어서,
    상기 중간층은 니켈과 알루미늄을 주성분으로 하는 합금으로 이뤄진 것을 특징으로 하는
    탑재대.
KR1020090090675A 2008-09-26 2009-09-24 탑재대 KR20100035606A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008247296A JP2010080673A (ja) 2008-09-26 2008-09-26 載置台
JPJP-P-2008-247296 2008-09-26

Publications (1)

Publication Number Publication Date
KR20100035606A true KR20100035606A (ko) 2010-04-05

Family

ID=42048863

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090090675A KR20100035606A (ko) 2008-09-26 2009-09-24 탑재대

Country Status (4)

Country Link
JP (1) JP2010080673A (ko)
KR (1) KR20100035606A (ko)
CN (1) CN101685792A (ko)
TW (1) TW201027648A (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102372236A (zh) * 2010-08-18 2012-03-14 向熙科技股份有限公司 复合旋转的高出力顶升装置及真空传输顶升设备
JP5687172B2 (ja) * 2011-11-01 2015-03-18 三菱電機株式会社 半導体テスト治具およびそれを用いた耐圧測定方法
TWI583968B (zh) * 2013-05-30 2017-05-21 旺矽科技股份有限公司 電測設備
CN105597850B (zh) * 2015-10-14 2017-07-07 华中科技大学 一种实验室用的电加热载物台
TWI661207B (zh) * 2016-09-26 2019-06-01 旺矽科技股份有限公司 晶粒點測設備
JP7336256B2 (ja) * 2019-05-10 2023-08-31 東京エレクトロン株式会社 載置台及び載置台の作製方法
JP6854551B1 (ja) * 2020-11-26 2021-04-07 ハイソル株式会社 半導体用チャック及びプローバ装置

Also Published As

Publication number Publication date
TW201027648A (en) 2010-07-16
CN101685792A (zh) 2010-03-31
JP2010080673A (ja) 2010-04-08

Similar Documents

Publication Publication Date Title
KR20100035606A (ko) 탑재대
US6803756B2 (en) Wafer probe station
US20090050621A1 (en) Wafer holder, heater unit used for wafer prober having the wafer holder, and wafer prober having the heater unit
US20070023320A1 (en) Wafer holder, heater unit having the wafer holder, and wafer prober having the heater unit
JP4950688B2 (ja) 載置装置
US20070029740A1 (en) Body for keeping a wafer, method of manufacturing the same and device using the same
US20080211526A1 (en) Wafer holder, heater unit used for wafer prober and having wafer holder, and wafer prober
EP2577334B1 (en) High voltage chuck for a probe station
KR100934507B1 (ko) 탑재대
JP2006127883A (ja) ヒータ及びウェハ加熱装置
WO2010110137A1 (ja) 高周波電極の接続方法を改善したウエハ保持体及びそれを搭載した半導体製造装置
JP2007049108A (ja) ウェハプローバ用ウェハ保持体およびそれを搭載したウェハプローバ
WO2019131115A1 (ja) 静電チャック装置
US6693789B2 (en) Susceptor and manufacturing method thereof
KR100911485B1 (ko) 전극내장형 서셉터 및 그 제조방법
US20070024313A1 (en) Chuck top, wafer holder having the chuck top, and wafer prober having the chuck top
JP2019121432A (ja) セラミック装置
TWI487047B (zh) Loading platform
JP4646715B2 (ja) ウェハプローバ用ウェハ保持体およびそれを搭載したウェハプローバ
JP2005286107A (ja) 加熱装置
WO2003001859A1 (en) Method and device for testing electronic devices
JP2001208773A (ja) 検査装置およびプローブカード
JP2007035737A (ja) ウェハ保持体及びウェハ保持体を備えたウェハプローバ
US20070082313A1 (en) Wafer holder, heater unit having the wafer holder, and wafer prober having the heater unit
JP2003203954A (ja) 検査装置およびプローブカード

Legal Events

Date Code Title Description
A201 Request for examination
E601 Decision to refuse application