CN101685792A - 载置台 - Google Patents

载置台 Download PDF

Info

Publication number
CN101685792A
CN101685792A CN200910175091A CN200910175091A CN101685792A CN 101685792 A CN101685792 A CN 101685792A CN 200910175091 A CN200910175091 A CN 200910175091A CN 200910175091 A CN200910175091 A CN 200910175091A CN 101685792 A CN101685792 A CN 101685792A
Authority
CN
China
Prior art keywords
top board
insulating coating
mounting table
semiconductor wafer
mounting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN200910175091A
Other languages
English (en)
Inventor
筱原荣一
山田浩史
土生阳一郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN101685792A publication Critical patent/CN101685792A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68757Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a coating or a hardness or a material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

本发明提供一种载置台,该载置台能够降低顶板的表面电阻,得到稳定的测定结果,并且能够降低制造成本,进一步而言,即使向顶板施加高电压也能够使顶板从下侧部件确实地电绝缘,能够确实防止从顶板泄露电流。本发明的载置台(20)具备:具有半导体晶片(W)的载置面并由无氧铜构成的顶板(21);连续地覆盖该顶板(21)的下表面(21A)和侧面(21B)的下部并由氧化铝构成的绝缘覆膜(22);和以与该绝缘覆膜(22)接触的方式配置并由无氧铜构成的冷却套筒(23),氧化铝的纯度在99.99重量%以上,在顶板(21)的下表面(21A)上形成大于等于0.4mm小于1.0mm的厚度。

Description

载置台
技术领域
本发明涉及一种在对半导体晶片等被检查体进行电特性检查时载置被检查体的载置台,更详细地讲,涉及能够得到例如稳定的施加电压的载置台。
背景技术
一般而言,检查装置具有:搬送被检查体(例如,半导体晶片)的装载室;和对从装载室搬送的半导体晶片进行电特性检查的探针室。探针室具有:载置半导体晶片的可移动的载置台;在载置台的上方配置的探针卡;和进行半导体晶片与探针卡的多个探针的定位的定位机构,使定位后的半导体晶片和多个探针电接触,根据来自测试器的检查用信号进行规定的电特性检查。
如图3和图4(a)所示,载置台具有:载置半导体晶片(未图示)的顶板1;在该顶板1的下表面隔着绝缘片2配置的冷却套筒3和面加热器4;在面加热器4的下表面隔着间隙配置的绝缘体5;和将半导体晶片吸附固定在顶板1上的的吸附单元,该载置台可升降地配置在XY台(未图示)上。冷却套筒3和面加热器4形成为小于顶板1的直径,在各自的外周面配置环形部件6。该环形部件6紧密接触在冷却套筒3和面加热器4的外周面,外径形成为与顶板1的外径实质上相同的直径。另外,在绝缘体5的外周缘部遍及全周地形成环状突起5A,该环状突起5A与环形部件6紧密接触。在对半导体晶片进行检查时,半导体晶片被吸附固定在顶板1上,载置台通过XY台向X、Y方向移动,并且通过升降机构使半导体晶片升降,半导体晶片和探针卡的多个探针电接触,进行规定的电特性检查。
但是,如图4(b)所示,顶板1具有:例如纯度99.5重量%的氧化铝等陶瓷烧结体1A;在该陶瓷烧结体1A的上下两面形成并由金、镍等导电性金属构成的第1、第2导电体膜1B、1C。第1、第2导电体膜1B、1C全都利用例如离子电镀等作为第1、第2电极形成。因此,以下以第1导电体膜1B作为第1电极1B,以第2导电体膜1C作为第2电极1C进行说明。第1、第2电极1B、1C分别在测试器侧连接,从测试器侧施加规定的检查用信号。另外,绝缘片2利用例如硅橡胶等耐热性树脂形成,使冷却套筒3从顶板1电绝缘。冷却套筒3和环形部件6利用铜等导电性金属形成,施加与第2电极1C相同的检查用信号。在该冷却套筒3的内部形成循环致冷剂的流路3A,致冷剂在冷却套筒3A内循环期间,通过顶板1冷却半导体晶片。绝缘体5利用锆石堇青石(Zircon-Cordierite)等陶瓷烧结体形成。
而且,在对半导体晶片进行电特性检查的情况下,在顶板1上载置半导体晶片,载置台向X、Y和Z方向移动,在半导体晶片上形成的电极垫和探针(未图示)电气接触,进行规定的检查。此时,从探针卡的探针施加检查用电压,并且向第1电极1B施加偏置电压,例如通过C-V法等进行容量测定等。
另外,在例如专利文献1、2中记载了该种载置台。专利文献1的载置台的顶板通过石英、聚四氟乙烯等绝缘材料形成,在其上表面形成有通过金蒸镀等形成的导电体层,在其下表面配置密封部件。在专利文献2中记载了只在由绝缘材料构成的顶板的上表面形成导电体膜的载置台。
【专利文献1】日本特开昭63-138745
【专利文献2】日本特开昭62-291937
发明内容
但是,现有的图3和图4表示的载置台的顶板1将陶瓷烧结体1A作为主体形成,在该陶瓷烧结体1A的上下两面,利用离子电镀形成第1、第2电极1B、1C,因此难于使陶瓷烧结体1A维持一定的品质,在其表面形成的第1、第2电极1B、1C极薄达到1μm左右,表面电阻变高,存在使半导体晶片的电特性的测定结果产生误差的危险。另外,顶板1将陶瓷烧结体1A作为主体形成,并且在其表面通过离子电镀形成第1、第2电极1B、1C,因此存在增加顶板1的制造成本的问题。为了使第1、第2电极1B、1C的表面电阻降低,也有通过无电解电镀和电解电镀使第1、第2电极加厚的方法,但在此情况下存在由于高温测定时的温度变化而从陶瓷烧结体1A剥离的危险。
另一方面,在专利文献1、2的技术中,顶板由绝缘材料和在其上表面形成的导电体膜构成,导电体膜的表面电阻变高,存在对测定结果产生不良影响的危险。
本发明是为了解决上述问题而完成的发明,其目的在于提供一种载置台,该载置台能够降低顶板(上部板状体)的表面电阻,得到稳定的测定结果,并且能够降低制造成本,进一步地讲,即使向顶板施加高电压也能够使顶板从下侧的部件确实地电绝缘,能够确实防止从顶板泄露电流。
在发明第一方面记载的载置台的特征在于,具有:上部板状体,具有上述被检查体的载置面并由导电性材料构成;绝缘覆膜,连续地覆盖该上部板状体的与上述载置面相反侧的面以及侧面的至少下部并由电绝缘材料构成;和下部板状体,以与该绝缘覆膜接触的方式配置并由导电性材料构成,上述电绝缘材料为纯度99.99重量%以上的氧化铝,在上述上部板状体的下表面形成大于等于0.4mm小于1.0mm的厚度。
另外,本发明第二方面记载的载置台,其特征在于:在第一方面记载的发明中,上述绝缘覆膜通过绝缘性无机材料进行含浸处理。
另外,本发明第三方面记载的载置台,其特征在于:在第一方面或第二方面记载的发明中,上述绝缘覆膜通过喷镀形成。
另外,本发明第四方面记载的载置台,其特征在于:在第三方面记载的发明中,上述喷镀为大气等离子体喷镀。
另外,本发明第五方面记载的载置台,其特征在于:在第一方面~第四方面记载的发明中,在上述上部板状体和上述绝缘覆膜之间,存在具有处于该两者的热膨胀系数之间的热膨胀系数的中间层。
另外,本发明第六方面记载的载置台,其特征在于:在第五方面记载的发明中,上述中间层由以镍和铝为主要成分的合金构成。
发明效果
根据本发明,能够提供一种载置台,该载置台能够降低顶板(上部板状体)的表面电阻,得到稳定的测定结果,并且能够降低制造成本,进一步地讲,即使向顶板施加高电压也能够使顶板从下侧的部件确实地电绝缘,能够确实防止从顶板泄露电流。
附图说明
图1为部分截断表示适用于本发明的载置台的一个实施方式的检查装置的结构的一个例子的主视图。
图2(a)~(c)都是表示图1所示的检查装置中适用的载置台的图,(a)为其截面图,(b)为放大表示载置台的绝缘覆膜的一部分的截面图,(c)为放大表示载置台的一部分的截面图。
图3为表示现有的载置台的一个例子的分解立体图。
图4(a)、(b)分别表示图1所示的载置台的截面图,(a)为其右半部分的截面图,(b)为放大表示顶板的截面的截面图。
符号说明
20    载置台
21    顶板(上部板状体)
21A   下表面
21B   侧面
21C   吸附用的槽
22    绝缘覆膜
22A   中间层
23    冷却套筒(下部板状体)
具体实施方式
以下根据图1、图2表示的实施方式说明本发明。其中,各图中,图1为部分截断表示适用于本发明的载置台的一个实施方式的检查装置的结构的一个例子的主视图。图2(a)~(c)都是表示图1所示的检查装置中适用的载置台的图,(a)为其截面图,(b)为放大表示载置台的绝缘覆膜的一部分的截面图,(c)为放大表示载置台的一部分的截面图。
首先,参照图1和图2,说明具有本实施方式的载置台的检查装置。检查装置例如图1所示,具有:对半导体晶片W进行电特性检查的探针室10;和向探针室10中搬送半导体晶片W的装载室(未图示)。
探针室10如图1所示,具有:载置半导体晶片W的载置台20;使载置台20向X、Y方向移动的XY台30,在载置台20的上方配置的探针卡40;进行探针卡40的多个探针41和载置台20上的半导体晶片W的多个电极垫(未图示)的定位的定位机构(未图示);和与探针卡40的上表面的多个端子电极电连接的测试头50,通过定位机构,进行载置台20上的半导体晶片W的多个电极垫和探针卡40的多个探针15A的定位后,使多个探针41和多个电极垫电接触,对半导体晶片W进行电特性检查。在进行电特性检查时,从测试器(未图示)通过测试头50,向探针卡40的多个探针41施加高频信号等检查用信号,并且向载置台20的载置面施加偏置电压,通过C-V法进行容量测定等电特性检查。
载置台20如图2(a)所示,具有:在载置面能够真空吸附例如半导体晶片W的上部板状体(顶板)21;连续覆盖直到顶板21的与载置面相反侧的面(下表面)21A和侧面21B的上部附近并由电绝缘材料构成的绝缘覆膜22;以与该绝缘覆膜22接触的方式配置并由导电性材料构成的下部板状体(冷却套筒)23;在冷却套筒23的下表面整个面紧密接触的面加热器24;在面加热器24的下方配置的绝缘体25;和使这些部件一体地升降的升降机构(未图示)。另外,从顶板21至绝缘体25的部件能够在规定的角度范围内一体地向θ方向转动。
而且,顶板21由导电性材料形成。导电性材料如果是导电性金属,就不特别限定。作为顶板21的导电性材料,例如优选导电性优良的无氧铜。关于顶板21的厚度,取决于半导体晶片W的尺寸,例如300mm直径的半导体晶片W用的顶板21,为了确保相对检查用的高频信号等的低电阻性和机械强度,优选厚度至少为10mm。在本实施方式中,顶板21形成为例如14.8mm的厚度。为了防止在顶板21的无垢面和冷却套筒23之间泄露电流,覆盖侧面21B的绝缘覆膜22优选形成为距离下表面21A为10mm以上。
另外,在由无氧铜构成的顶板21的表面优选通过镍、铝等难氧化的金属的无电解电镀,实施电镀层(未图示)。通过该电镀层赋予顶板21的无氧铜耐氧化性,能够长时间维持顶板21的电气特性。如果电镀层能够防止无氧铜的氧化,其厚度就没有特别限定。在本实施方式中,电镀层形成为例如3μm的厚度。
该顶板21如图2(a)所示,通过同轴电缆51的中心导体51A与测试头50电接触。而且,在检查时,从探针41向半导体晶片W的电极垫施加检查用信号,同时从测试头50向顶板21施加检查用信号,通过C-V法等对半导体晶片W进行规定的容量测定等。通过将顶板21做成上述的厚度,能够减小顶板21的表面电阻,从测试头50施加的检查用信号稳定,能够进行可靠性高的检查。
另外,在顶板21的上表面形成有多个同心圆状的晶片吸附用的第1槽21C,这些槽21C通过相互在径方向形成的晶片吸附用的第2槽(未图示)相互连接。在各第1槽21C的底部,形成于顶板21的内部的排气用通路(未图示)在多个位置开口,通过与排气用的通路连接的排气装置,真空吸附顶板21上的半导体晶片W,能够使半导体晶片W固定在顶板21上。
绝缘覆膜22由电绝缘材料形成。电气绝缘材料,如果是在检查时能够确实地使顶板21和冷却套筒23之间电绝缘的材料,就没有特别限定,优选高绝缘性、高耐电压性以及高耐热性的材料。作为该电绝缘材料,优选例如非金属的无机材料,其中优选氧化铝、氧化钇等陶瓷。例如如果是氧化铝、氧化钇,各自的纯度优选为99.99重量%以上。例如在现有技术中,使用纯度99.99重量%以上的氧化铝喷镀覆膜能够实现使用纯度99.5重量%的氧化铝烧结体所实现的耐电压性。
绝缘覆膜22优选在顶板21的底面21A和侧面21B,形成为相同的厚度。绝缘覆膜22形成至顶板21的侧面21B的上端附近,由此使顶板21的无垢侧面远离由导电性材料构成的冷却套筒23,即使向顶板21施加高电压的情况下,也能够确实防止从顶板21向冷却套筒23侧泄露电流,能够使顶板21的电位稳定。该绝缘覆膜22能够通过多种方法形成,例如优选通过喷镀技术形成。在绝缘覆膜22通过氧化铝喷镀形成的情况下,优选向氧化铝喷镀膜的微细缝中含浸二氧化硅(SiO2),抑制绝缘覆膜22的表面的吸湿性。除喷镀技术以外,绝缘覆膜22也能够通过涂布或蒸镀形成。
关于绝缘覆膜22的厚度,如果是在检查时能够确实使顶板21和冷却套筒23间电绝缘的厚度,就没有特别限定,例如优选大于等于0.4mm小于1.0mm的范围。当小于0.4mm时,耐电压性降低,超过1.0mm时,成为必要以上的耐电压的过度设计,成本变高。在本实施方式中,绝缘覆膜22由纯度99.99重量%以上的氧化铝例如形成为0.7mm的厚度。在该情况下,根据实验,能够确认即使在250℃、12KV的条件下也没有产生绝缘破坏。
另外,在图2(b)所示的绝缘覆膜22上形成有与顶板21的中间层22A。该中间层22A是具有顶板21的热膨胀系数和绝缘覆膜22的热膨胀系数之间的热膨胀系数的无机材料,能够防止由高温时的热膨胀引起的绝缘覆膜22的破裂。作为中间层22A的无机材料,优选例如以镍和铝为主要成分的合金等金属材料。中间层22A的厚度优选为60~90μm的范围。中间层22A的厚度偏离该范围时,使缓和顶板21和绝缘覆膜22间的热膨胀差的功能降低。在本实施方式中,中间层22A形成为例如60μm的厚度。
冷却套筒23以上述方式利用导电性材料形成比顶板21小的直径。导电性材料如果为具有导电性的金属,就不特别限定。作为冷却套筒23的导电性材料,例如优选无氧铜。该冷却套筒23与同轴电缆51的外部导体连接,与顶板21相同,冷却套筒23被施加检查用信号,以免从顶板21泄露电流。冷却套筒23的厚度根据半导体晶片W的尺寸优选的范围不同。在本实施方式中,冷却套筒23形成为10.0mm的厚度。
在冷却套筒23的下表面形成有成为致冷剂的流路23A的槽,在冷却套筒23的下表面覆盖有形成为与冷却套筒23相同的直径的面加热器24。通过面加热器24覆盖的冷却套筒23的槽作为致冷剂流路23形成,致冷剂罐(未图示)的致冷剂通过供给部23B在冷却套筒23的流路23A内循环,冷却顶板21,完成半导体晶片W的低温检查。另外,面加热器24对顶板21进行加热,完成半导体晶片W的高温检查。
在冷却套筒23和面加热器24的外周配置有由导电性材料构成的环形部件25。该环25的内周面与冷却套筒23和面加热器24的外周面紧密接触,其外径形成为与顶板21的外径相同的直径。在面加热器24的下方隔着间隙配置有绝缘体25。在绝缘体25的外周缘部形成有环状突起25A,该环状突起25A的上表面与环形部件26的下表面紧密接触,在面加热器24和绝缘体25的上表面之间形成有规定的间隙。该绝缘体25与面加热器24侧热绝缘并且电绝缘。该绝缘体25与现有同样例如由氧化铝等陶瓷形成。在本实施方式中,环状突起25A形成为例如8.54mm的高度,绝缘体25形成为例如10.9mm的厚度。
另外,如图2(c)所示,上述各部件上,在周方向隔开等间隔,在多处(例如3处)形成有贯通孔20A,在这些贯通孔20A中配置有可升降的销27。这些销27在顶板21的载置面使半导体晶片W升降,在与装载室之间进行半导体晶片W的交接。再者,28是滑动的。
其次,对动作进行说明。在探针室10内,载置台20从装载室接受被预定位的半导体晶片W时,销27下降,将晶片W载置在顶板21上时,排气装置驱动,将半导体晶片W吸附固定在顶板21的载置面上。接着,XY台30动作,载置台20向X方向及Y方向移动,通过定位机构进行半导体晶片W和探针卡40的探针41的定位。
然后,载置台20向探针41的正下方移动,通过升降机构,顶板21等一体地上升,半导体晶片W的电极垫和探针41接触,顶板21被过驱动,使半导体晶片W的电极垫和探针41电接触。在该状态下,通过探针41从测试头50向半导体晶片W施加高频信号,同时向顶板21施加检查用信号。
此时,顶板21由无氧铜形成为规定厚度,表面电阻低,因此向顶板21施加期望的检查用信号,即使是0V的电压,电位也稳定,能够通过C-V法等确实且稳定地进行容量测定等电特性检查。另外,顶板21的侧面21B通过绝缘覆膜22覆盖直至上端附近,因此即使向顶板21施加高电压,也能够防止从顶板21向冷却套筒23泄露电流,进行稳定的检查,能够提高可靠性。另外,因为绝缘覆膜22的耐电压性极高,因此即使向顶板21施加高电压的检查用信号,也不会使绝缘覆膜22产生绝缘破坏。
结束半导体晶片W的检查后,载置台20向装载室侧移动,向装载室递送检查结束的半导体晶片,同时接受下一个半导体晶片,重复上述检查。
根据以上说明的本实施方式,具有:具有半导体晶片W的载置面并由无氧铜构成的顶板21;连续地覆盖该顶板21的下表面21A和侧面21B的下部并由氧化铝构成的绝缘覆膜22;以与该绝缘覆膜22接触的方式配置并由无氧铜构成的冷却套筒23;和与冷却套筒23的下表面紧密接触的面加热器24,氧化铝的纯度在99.99重量%以上,顶板21的下表面21A形成为大于等于0.4mm小于1.0mm的厚度,因此顶板21的表面电阻低,无论向顶板21施加从低电压到高电压的偏置电压,也能够得到稳定的电位,并且即使在250℃的高温、12KV的高直流电压的条件下,也能够得到不产生绝缘破坏的高耐电压性,即使是高温检查,也能够确实防止从顶板21泄露电流,通过稳定的可靠性高的C-V法等进行容量测定等电特性检查,能够保持高的可靠性。
此时,绝缘覆膜22具有极高的绝缘性,并且顶板21的下表面21A当然覆盖至侧面21B的上端附近,因此施加高电压,也不会产生绝缘破坏,并且能够防止从顶板21向冷却套筒23泄露电流,即使是施加高电压的功率器件等,也能够进行可靠性高的检查。
另外,根据本实施方式,绝缘覆膜22通过大气等离子体喷镀形成,因此形成保持致密的微细结构的覆膜,另外,在绝缘覆膜22上进行二氧化硅含浸处理,因此能够更加提高电绝缘性。另外,在顶板21和绝缘覆膜22之间存在具有在两者21、22中间的热膨胀系数的中间层22A,因此即使有因高温检查带来的大的温度变化,也不会有在绝缘覆膜22产生皲裂的危险。进一步地讲,中间层22A由以镍和铝为主要成分的合金形成60~90μm的厚度,因此能够确实地防止绝缘覆膜22的皲裂。
实施例
实施例1
在本实施例中,利用大气等离子体喷镀法,如表1~4所示使绝缘覆膜和中间层(镍·铝合金:热膨胀系数为11×10-6/℃)的目标膜厚分别变化,在下表面和侧面的下部连续地形成,制作模仿顶板的序号1~12的试样和序号21~32的试样作为试验片。其中,表1、表2的试样序号1~12表示中间层为60μm的情况,表3、表4的试样序号21~32表示中间层为90μm的情况。绝缘覆膜设定目标膜厚,关于各目标膜厚,制作3个试样。
在试验片(无氧铜:热膨胀系数为18×10-6/℃)上形成绝缘覆膜时,在预先准备的试验片(外径:30.5mm,厚度:14.8mm)的底面和侧面的下部,使用以镍和铝为主要成分的合金粉末,连续地进行现有公知的大气等离子体喷镀,形成中间层。接着,使用90%以上为10~45μm的粒度范围、且其中心粒径为14~26μm的氧化铝粉末(纯度:99.99重量%)进行大气等离子体喷镀,在中间层的表面形成氧化铝喷镀膜(氧化铝的热膨胀系数为5.9×10-6/℃),然后通过二氧化硅(SiO2)对氧化铝喷镀膜的细微裂缝实施含浸处理,降低吸湿性。试验片、中间层和绝缘覆膜分别具有18×10-6/℃、11×10-6/℃和5.9×10-6/℃的热膨胀系数。而且,中间层为试样和绝缘覆膜的中间的热膨胀系数。
而且,将序号1~12的试样分别加热到表1所示的各温度后,恢复到室温,评价各自的绝缘覆膜的电绝缘性,在表1中表示该结果。另外,将序号1~12的试样加热到表2所示的各温度,原样维持各自的温度,进行绝缘覆膜的电绝缘性的评价,在表2中表示该结果。另外,关于试样序号21~32,以与表1、表2所示的条件相同的要领进行试验,在表3和表4中表示该结果。从表1~表4所示的结果可以判断一下的结果。其中,在以下的各表中,符号○表示耐电压力良好的结果。
根据表1、表2所示的试样序号1~12(中间层:60μm)的试验结果,绝缘覆膜为400μm的试样序号1~3中,加热到200℃、250℃后,即使在常温下施加12KV的直流电压,进行电绝缘性的试验,也难以产生绝缘破坏,但是加热到上述温度以上后,进行同样的试验时,就产生了绝缘破坏。
相对于这种情况,在绝缘覆膜为700μm的试样序号4~6、1000μm的试样序号7~9、1500μm的试样序号10~12的情况下,如表1、表2的结果所示,加热到上述温度后,恢复到室温,进行同样的试验,都不产生绝缘破坏,其中,加热到200℃、250℃,原样维持该温度,进行同样的试验时,在700μm、1500μm的情况下,不产生绝缘破坏。但是,在1000μm的情况下,与上述两者相比,电绝缘性低,原样维持200℃,在11.9KV下产生绝缘破坏,原样维持250℃,在10.3KV产生绝缘破坏。另外,关于这些试样,加热到200℃、250℃,并维持各自的温度,进行同样的试验,全部产生绝缘破坏。
因此,最优选绝缘覆膜为700μm左右,在比400μm厚并小于1000μm的范围内,根据条件能够确保电绝缘性。因为绝缘覆膜在400μm的条件下,维持高温时,有产生绝缘破坏的危险,因此不优选400μm以下的膜厚。在为1000μm以上时,电绝缘性良好,但成本提高,不优选。另外,将镍·铝合金的中间层设定为60μm,由此能够通过中间层缓和顶板和绝缘覆膜的热膨胀率的差,能够充分地发挥绝缘覆膜的性能。
表1
表2
另外,根据表3、表4所示的试样序号21~32的试验结果,绝缘覆膜为400μm的试样序号21~23在常温下对12KV的直流电压具有绝缘性,但是在加热到200℃、250℃后的常温下的同样的绝缘性试验,以及原样维持200℃、250℃的绝缘性试验中的任一种情况下,都产生绝缘破坏。
相对于这种情况,绝缘覆膜为700μm的试样序号24~26、1000μm的试样序号27~29、1500μm的试样序号30~32的情况下,如表3、表4的结果所示,即使加热到上述温度后、恢复到室温,进行同样的试验,也都没有产生绝缘破坏。另外,加热到200℃、250℃,原样维持该温度,进行同样的试验,在700μm、1000μm、1500μm的任一种情况下,直到10KV都没有产生绝缘破坏。也就是说,试样序号21~32也得到了基于试样序号1~12的结果。
因此,中间层为镍·铝合金,在60~90μm的膜厚范围的情况下,通过中间层缓和顶板和绝缘覆膜间的热膨胀率的差,在常温和高温间即使存在温度循环,绝缘覆膜也不产生皲裂,保持绝缘覆膜本来的高的电绝缘性,不产生绝缘破坏,判断在高温下能够进行施加高电压的试验。
表3
Figure A20091017509100141
表4
实施例2
在本实施例中,使用纯度稍低的氧化铝粉末(纯度:99.9重量%)代替实施例1中使用的纯度:99.99重量%的氧化铝粉末,形成绝缘覆膜,除此以外,以与试样序号1~12同样的要领,制作表5和表6所示的序号41~52的试样,进行与实施例1同样的试验,在表5和表6中表示该结果。
根据表5、表6所示的试样序号41~52的试验结果,绝缘覆膜为400μm的试样序号41~43,在常温下和12KV下都产生绝缘破坏。相对于这种情况,绝缘覆膜为700μm到1500μm的试样序号44~52的情况下,在常温下施加12KV的直流电压的电绝缘性试验当然不用说,在加热到200℃、250℃和300℃后,恢复到常温,在常温下施加12KV的直流电压的电绝缘性试验中,也不产生绝缘破坏。接着,将这些试样加热到200℃,原样维持该温度,进行同样的电绝缘性试验之后,700μm的试样序号44在6.52KV、1000μm的试样序号47在6.93KV、1500μm的试样序号60、62在6.58KV、8.62KV下,都产生绝缘破坏。关于700μm的试样序号45,加热到250℃,即使在该温度进行同样的电绝缘性试验,在5.92KV也产生绝缘破坏。
因此,氧化铝的纯度低于99.99重量%时,将由镍·铝合金构成的中间层设定在最适的膜厚范围内,即使缓和顶板与绝缘覆膜的热膨胀差,防止因常温和高温间的温度循环引起的绝缘覆膜的皲裂,但绝缘覆膜本身的电绝缘性变低,判断不能进行在高温下施加高电压的试验。
表5
Figure A20091017509100151
表6
Figure A20091017509100161
实施例3
在本实施例中,使用铝(热膨胀系数:23.5×10-6/℃)代替实施例1中使用的60μm的Ni-Al,形成50μm的中间层,除此以外,以与实施例1同样的要领,制造表7和表8所示的序号61~72的试样,进行与实施例1同样的试验,在表7和表8中表示该结果。
根据表7、表8所示的试样序号61~72的试验结果,绝缘覆膜为400μm的试样序号61~62在常温下、12KV的条件下都产生绝缘破坏。相对于这种情况,在绝缘覆膜为700μm到1500μm的试样序号64~72的情况下,在常温下施加12KV的直流电压的电绝缘性试验当然不用说,加热到200℃、250℃和300℃后,在常温下施加12KV的直流电压的电绝缘性试验也不产生绝缘破坏。另外,即使将这些试样加热到200℃,原样维持该温度,进行同样的电绝缘性试验,都没有产生绝缘破坏。但是,将这些试样加热到250℃,原样维持该温度,进行同样的试验时,在700μm的试样序号64、65的情况下,在11KV左右的电压下都产生绝缘破坏,在1000μm的情况下,也有没有产生绝缘破坏的,在1500μm的情况下,都没有产生绝缘破坏。
因此,将比无氧铜的热膨胀系数大的铝做成中间层,不能充分缓和顶板与绝缘覆膜的热膨胀率的差,在250℃以上,该影响开始明显化,在700~900μm的绝缘覆膜上产生皲裂,电绝缘性下降,在高温下施加高电压的试验中不优选,只是成本高的1000μm的绝缘覆膜勉勉强强地能够维持电绝缘性。也就是说,考虑到成本方面,判断不优选铝作为中间层。
表7
Figure A20091017509100171
表8
实施例4
在本实施例中,使用150μm的铜(热膨胀系数:16.6×10-6/℃)代替实施例1中使用的60μm的Ni-Al,形成中间层,除此以外,根据实施例1,将表9和表10所示的绝缘覆膜施加于顶板上,以与实施例1同样的方法进行试验,在表9和表10表示该结果。
根据表9、表10所示的序号81~92的试样的试验结果,绝缘覆膜为400μm的序号81~83的试样全都在10KV下产生绝缘破坏的概率很高,加热到200℃后在常温下进行同样的试验后,都产生绝缘破坏。相对于这种情况,在绝缘覆膜为700μm到1500μm的试样序号85~92的情况下,加热到200℃、250℃和300℃后,即使在常温下施加12KV的直流电压,进行电绝缘性试验,也没有产生绝缘破坏。接着,将700~900μm的试样加热到200℃,在该温度下进行同样的试验后,只1500μm没有产生绝缘破坏。加热到250℃,在该温度下进行同样的试验,700~900μm的任一种试样都产生绝缘破坏。
因此,中间层的热膨胀率即使为顶板的热膨胀率和绝缘覆膜的热膨胀率之间的值,在接近顶板的热膨胀率的情况下,即使存在温度循环,在常温下也能够保持绝缘覆膜的电绝缘性,但是判断不能进行在高温下施加高电压的试验。
表9
表10
Figure A20091017509100182
另外,上述各实施例的各试样中,加热到300℃,并原样维持该温度,进行上述绝缘性试验的结果为,700~1500μm的任一种的电绝缘性都极低,确认即使在设计中间层的情况下也不适于在300℃的高温下施加高电压的试验。
另外,本发明不受上述实施方式的任何限制,可以根据需要适当地进行设计变更。另外,在上述实施方式中,关于通过喷镀技术形成绝缘覆膜的情况进行了说明,其他也可以通过涂布或蒸镀等方法形成。
产业上的可利用性
本发明可以适用于检查装置的载置台。

Claims (6)

1.一种载置台,其载置被检查体,其特征在于,具有:
上部板状体,具有所述被检查体的载置面并由导电性材料构成;
绝缘覆膜,连续地覆盖该上部板状体的与所述载置面相反侧的面以及侧面的至少下部并由电绝缘材料构成;和
下部板状体,以与该绝缘覆膜接触的方式配置并由导电性材料构成,
所述电绝缘材料为纯度99.99重量%以上的氧化铝,在所述上部板状体的下表面形成大于等于0.4mm小于1.0mm的厚度。
2.如权利要求1所述的载置台,其特征在于:
所述绝缘覆膜通过绝缘性无机材料进行了含浸处理。
3.如权利要求1或2所述的载置台,其特征在于:
所述绝缘覆膜通过喷镀形成。
4.如权利要求3所述的载置台,其特征在于:
所述喷镀为大气等离子体喷镀。
5.如权利要求1所述的载置台,其特征在于:
在所述上部板状体和所述绝缘覆膜之间,存在具有处于该两者的热膨胀系数之间的热膨胀系数的中间层。
6.如权利要求5所述的载置台,其特征在于:
所述中间层由以镍和铝为主要成分的合金构成。
CN200910175091A 2008-09-26 2009-09-27 载置台 Pending CN101685792A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008247296 2008-09-26
JP2008247296A JP2010080673A (ja) 2008-09-26 2008-09-26 載置台

Publications (1)

Publication Number Publication Date
CN101685792A true CN101685792A (zh) 2010-03-31

Family

ID=42048863

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200910175091A Pending CN101685792A (zh) 2008-09-26 2009-09-27 载置台

Country Status (4)

Country Link
JP (1) JP2010080673A (zh)
KR (1) KR20100035606A (zh)
CN (1) CN101685792A (zh)
TW (1) TW201027648A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107037332A (zh) * 2011-11-01 2017-08-11 三菱电机株式会社 半导体测试夹具以及使用该夹具的耐压测定方法
CN113767461A (zh) * 2019-05-10 2021-12-07 东京毅力科创株式会社 载置台和载置台的制作方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102372236A (zh) * 2010-08-18 2012-03-14 向熙科技股份有限公司 复合旋转的高出力顶升装置及真空传输顶升设备
TWI583968B (zh) * 2013-05-30 2017-05-21 旺矽科技股份有限公司 電測設備
CN105597850B (zh) * 2015-10-14 2017-07-07 华中科技大学 一种实验室用的电加热载物台
TWI661207B (zh) * 2016-09-26 2019-06-01 旺矽科技股份有限公司 晶粒點測設備
JP6854551B1 (ja) * 2020-11-26 2021-04-07 ハイソル株式会社 半導体用チャック及びプローバ装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107037332A (zh) * 2011-11-01 2017-08-11 三菱电机株式会社 半导体测试夹具以及使用该夹具的耐压测定方法
CN113767461A (zh) * 2019-05-10 2021-12-07 东京毅力科创株式会社 载置台和载置台的制作方法
CN113767461B (zh) * 2019-05-10 2024-01-23 东京毅力科创株式会社 载置台和载置台的制作方法

Also Published As

Publication number Publication date
JP2010080673A (ja) 2010-04-08
KR20100035606A (ko) 2010-04-05
TW201027648A (en) 2010-07-16

Similar Documents

Publication Publication Date Title
CN101685792A (zh) 载置台
US6917195B2 (en) Wafer probe station
Diaham et al. Dielectric breakdown of polyimide films: Area, thickness and temperature dependence
KR20160014523A (ko) 코일 부품 및 그 제조 방법, 전자 기기
KR20040047948A (ko) 신뢰성 평가 시험 장치, 신뢰성 평가 시험 시스템, 콘택터및 신뢰성 평가 시험 방법
JP4387125B2 (ja) 検査方法及び検査装置
JP4965287B2 (ja) 載置台
JP2021502549A (ja) 高周波デバイスを試験するための試験ヘッド用のコンタクトプローブ
CN101728298B (zh) 载置台
Dziedzic Electrical and structural investigations in reliability characterisation of modern passives and passive integrated components
US6856157B2 (en) Method and device for testing electronic devices
TW202207341A (zh) 陶瓷結構、靜電夾盤及基板固定裝置
Okamoto et al. Observation of copper ionic migration in insulation layer by pulsed electroacoustic method [metal-base PWBs]
US8338828B2 (en) Semiconductor package and method of testing same
Hlina et al. Multilayer thick printed copper structures
Chan et al. Failure analysis of miniaturized multilayer ceramic capacitors in surface mount printed circuit board assemblies
JP2002107408A (ja) Bga用高周波ソケット
Chen Electrical performance of cofired alumina substrates at high temperatures
CN105810498A (zh) 一种真空断路器及其制造方法
Bulletti et al. Surface resistivity characterization of new printed circuit board materials for use in spacecraft electronics
JPWO2019124357A1 (ja) 評価システム、評価方法、選別方法、製造方法、絶縁材、及び、パッケージ
WO2024075459A1 (ja) 積層構造体および積層構造体の製造方法
JP2008004730A (ja) プローバ用チャック
Dabrowski Impact of firing temperature on insulating properties of Low Temperature Co-fired Ceramics
RU2778212C1 (ru) Контактирующая головка для проведения четырёхзондовых измерений

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20100331