KR20080076018A - 불휘발성 메모리 장치 및 그 카피백 프로그램 방법 - Google Patents

불휘발성 메모리 장치 및 그 카피백 프로그램 방법 Download PDF

Info

Publication number
KR20080076018A
KR20080076018A KR1020070015383A KR20070015383A KR20080076018A KR 20080076018 A KR20080076018 A KR 20080076018A KR 1020070015383 A KR1020070015383 A KR 1020070015383A KR 20070015383 A KR20070015383 A KR 20070015383A KR 20080076018 A KR20080076018 A KR 20080076018A
Authority
KR
South Korea
Prior art keywords
copyback
data
register
node
specific
Prior art date
Application number
KR1020070015383A
Other languages
English (en)
Inventor
박원선
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070015383A priority Critical patent/KR20080076018A/ko
Publication of KR20080076018A publication Critical patent/KR20080076018A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2216/00—Indexing scheme relating to G11C16/00 and subgroups, for features not directly covered by these groups
    • G11C2216/12—Reading and writing aspects of erasable programmable read-only memories
    • G11C2216/14—Circuits or methods to write a page or sector of information simultaneously into a nonvolatile memory, typically a complete row or word line in flash memory

Landscapes

  • Read Only Memory (AREA)

Abstract

본원 발명의 불휘발성 메모리 장치는 메모리 셀 어레이에 포함된 특정 셀에 저장할 데이터를 외부에서 입력받아 임시 저장하거나, 상기 특정 셀에 저장된 데이터를 독출하여 임시 저장하는 레지스터와, 상기 레지스터에 저장된 데이터의 전압 레벨에 따라 충전 또는 방전되는 커패시터에 카피백 원본 데이터를 임시 저장하는 카피백 데이터 저장부를 포함하는 것을 특징으로 한다.
카피백 프로그램, 커패시터

Description

불휘발성 메모리 장치 및 그 카피백 프로그램 방법{Non volatile memory device and method for copyback programming thereof}
도 1은 본원 발명의 일 실시예에 따른 불휘발성 메모리 장치를 도시한 도면이다.
도 2는 본원 발명의 일 실시예에 따른 카피백 프로그램 동작을 도시한 순서도이다.
도 3은 상기 카피백 프로그램 동작시에 인가되는 전압 신호를 도시한 파형도이다.
도 4는 상기 카피백 프로그램 동작별로 레지시터 및 카피백 데이터 저장부에 저장되는 데이터를 표기한 표이다.
도 5는 본원 발명의 일 실시예에 따라 레지스터에 저장된 데이터를 카피백 데이터 저장부로 저장하는 경로를 도시한 회로도이다.
도 6은 본원 발명의 일 실시예에 따라 카피백 데이터 저장부에 저장된 데이터를 이용하여 카피백 원본 데이터를 재설정하는 경로를 도시한 회로도이다.
<도면의 주요 부분에 대한 설명>
100: 메모리 셀 어레이
110: 비트라인 선택부
122: 감지노드 프리차지부 124: 프로그램 신호 입력부
126: 데이터 전송부
130: 레지스터
140: 카피백 데이터 저장부
150: 컬럼 선택부
본원 발명은 불휘발성 메모리 장치에 관한 것으로, 보다 상세하게는 동일 페이지에 저장된 데이터를 다른 페이지로 연속적으로 카피백 프로그램할 수 있는 불휘발성 메모리 장치 및 그 카피백 프로그램 방법에 관한 것이다.
최근 들어 전기적으로 프로그램(program)과 소거(erase)가 가능하고, 일정 주기로 데이터를 재작성해야하는 리프레시(refresh) 기능이 필요 없는 불휘발성 메모리 소자에 대한 수요가 증가하고 있다.
상기 불휘발성 메모리 장치는 통상적으로 데이터가 저장되는 셀들이 매트릭스 형태로 구성된 메모리 셀 어레이, 상기 메모리 셀 어레이의 특정 셀들에 대하여 메모리를 기입하거나 특정 셀에 저장되었던 메모리를 독출하는 페이지 버퍼를 포함한다. 상기 페이지 버퍼는 특정 메모리 셀과 접속된 비트라인 쌍, 메모리 셀 어레이에 기록할 데이터를 임시저장하거나, 메모리 셀 어레이로부터 특정 셀의 데이터를 독출하여 임시 저장하는 레지스터, 특정 비트라인 또는 특정 레지스터의 전압 레벨을 감지하는 감지노드, 상기 특정 비트라인과 감지노드의 접속여부를 제어하는 비트라인 선택부를 포함한다.
이와 같은 불휘발성 메모리 장치의 프로그램 방법 중에 카피백 프로그램 방법이 널리 사용되고 있다. 이는 메모리 셀 어레이 중 특정 페이지에 저장된 데이터를 페이지 단위로 독출하여 페이지 버퍼에 저장하고, 다시 페이지 버퍼에 저장된 데이터를 다른 페이지에 프로그램하는 동작이다.
이와 같은 카피백 동작에 있어서, 특정 페이지에 저장된 데이터를 다수의 페이지로 동일하게 프로그램하기 위해서는 매 프로그램 동작시마다 상기 특정 페이지로부터 데이터를 독출하는 동작이 필요하다. 왜냐하면, 페이지 버퍼에 저장된 데이터를 프로그램하는 동작중에는 해당 페이지가 프로그램하고자 하는 데이터대로 프로그램 되었는지를 확인하는 검증동작을 거치게 되는데, 이 검증 동작을 거치는 과정에서 검증 결과를 기존 데이터가 저장되어 있는 페이지 버퍼에 다시 기록하게 되기 때문이다. 이와 같이, 동일한 셀에 저장된 데이터를 매번 다시 독출하는 동작이 중복적으로 필요하다는 문제점이 있다.
이때, 페이지 버퍼 외에 래치와 같은 별도의 저장장치를 구비하여 프로그램 검증 전에 특정 페이지에 대한 데이터를 이동시킨 후 검증 동작을 하면, 특정 페이지에 대한 데이터는 지속적으로 보존될 수 있으나, 전체 페이지 버퍼의 사이즈가 증가하게 되는 문제점이 있다.
상술한 문제점을 해결하기 위하여, 본원 발명의 불휘발성 메모리 장치는 페 이지 버퍼내부에 존재하는 기생 용량을 이용하여 연속적인 카피백 프로그램이 가능하도록하는 불휘발성 메모리 장치 및 그 카피백 프로그램방법을 제공하는 것을 목적으로 한다.
상술한 목적을 달성하기 위한 본원 발명의 불휘발성 메모리 장치는 메모리 셀 어레이에 포함된 특정 셀에 저장할 데이터를 외부에서 입력받아 임시 저장하거나, 상기 특정 셀에 저장된 데이터를 독출하여 임시 저장하는 레지스터와, 상기 레지스터에 저장된 데이터의 전압 레벨에 따라 충전 또는 방전되는 커패시터에 카피백 원본 데이터를 임시 저장하는 카피백 데이터 저장부를 포함하는 것을 특징으로 한다.
또한, 본원 발명의 불휘발성 메모리 장치의 카피백 프로그램 방법은 특정 메모리 셀에 저장된 카피백 원본 데이터를 독출하여 레지스터에 저장하는 단계와, 상기 레지스터에 저장된 카피백 원본 데이터를 제1 카피백 대상 셀에 프로그램하면서 상기 카피백 원본 데이터를 카피백 데이터 저장부에 저장하는 단계와, 상기 카피백 프로그램의 완료 여부를 검증하는 단계와, 상기 카피백 데이터 저장부에 저장된 데이터를 이용하여 상기 레지스터에 카피백 원본 데이터를 재설정하는 단계와, 상기 재설정된 카피백 원본 데이터를 이용하여 제2 카피백 대상 셀에 프로그램하는 단계를 포함하는 것을 특징으로 한다.
이하 첨부된 도면들을 참조하여 본 발명의 바람직한 실시 예를 상세히 설명 하기로 한다.
도 1은 본원 발명의 일 실시예에 따른 불휘발성 메모리 장치를 도시한 도면이다.
불휘발성 메모리 장치는 데이터를 저장하는 메모리 셀이 매트릭스 형태로 집적된 메모리 셀 어레이(110), 비트라인과 감지노드의 접속여부를 제어하는 비트라인 선택부(120), 상기 메모리 셀 어레이의 특정 셀 들에 대하여 데이터를 기입하거나 특정 셀에 저장되었던 데이터를 독출하는 페이지 버퍼를 포함한다.
상기 페이지 버퍼는 메모리 셀 어레이에 기록할 데이터를 임시저장하거나, 메모리 셀 어레이로부터 특정 셀의 데이터를 독출하여 임시 저장하는 레지스터(130), 비트라인 또는 레지스터의 전압 레벨을 감지하는 감지노드(SO), 카피백 프로그램동작 동안 특정 메모리 셀에 대하여 카피백 프로그램할 원본 데이터를 임시 저장하는 카피백 데이터 저장부(140), 특정 셀에 저장될 데이터를 입력시키거나 특정 셀에 저장된 데이터를 읽어들이는 컬럼 선택부(150) 를 포함한다.
상기 메모리 셀 어레이(110)는 데이타를 저장하는 메모리 셀들과, 상기 메모리 셀들을 선택하여 활성화하는 워드 라인들과, 상기 메모리 셀의 데이타를 입출력할 수 있는 비트 라인들을 포함하며, 상기 복수 개의 워드 라인들 및 복수 개의 비트 라인들이 매트릭스 형태로 배열된 구조이다. 상기 메모리 셀 어레이(110)는 소스 선택 트랜지스터(SSL)와 드레인 선택 트랜지스터(DSL)들 사이에 직렬 연결된 스트링 구조의 메모리 셀들을 포함한다. 상기 메모리 셀들의 게이트는 워드 라인들에 연결되며, 동일한 워드 라인에 공통으로 연결된 메모리 셀들의 집합을 페이 지(page)라 한다. 각각의 비트 라인에 연결된 복수 개의 스트링들이 공통 소스 라인에 병렬로 연결되어 블록(block)을 구성한다.
상기 페이지 버퍼는 특정 메모리 셀과 비트라인을 통해 접속되어, 컬럼 디코더(150)로부터 데이터를 입력받아 특정 메모리 셀에 프로그램 동작을 통해 저장시키거나, 독출 동작을 통해 메모리 셀에 저장된 데이터를 읽어낸다.
상기 비트라인 선택부(110)는 제1 비트라인 선택신호(BSLe)에 응답하여 상기 이븐 비트라인(BLe)과 상기 감지노드(SO)를 접속시키는 NMOS 트랜지스터(N116)와, 제2 비트라인 선택신호(BSLo)에 응답하여 상기 오드 비트라인(BLo)과 상기 감지노드(SO)를 접속시키는 NMOS 트랜지스터(N118)를 포함한다.
또한, 상기 비트라인 선택부(110)는 특정 레벨의 제어신호(VIRPWR)를 인가하는 제어신호 입력단, 제1 디스차지 신호(DISCHe)에 응답하여 상기 이븐 비트라인(BLe)과 제어신호 입력단을 접속시키는 NMOS 트랜지스터(N112), 제2 디스차지 신호(DISCHo)에 응답하여 상기 오드 비트라인(BLo)과 제어신호 입력단을 접속시키는 NMOS 트랜지스터(N114)를 포함한다.
상기 감지노드(SO) 프리차지부(122)는 프리차지 신호(PRECH_N)에 응답하여 감지노드(SO)와 전원전압을 접속시키는 PMOS 트랜지스터(P122)를 포함한다. 따라서, 로우레벨의 프리차지 신호(PRECH_N)가 입력되면, 감지 노드(SO)를 전원전압 레벨로 프리차지 시키게 된다.
또한, 감지노드(SO)와 레지스터(130)사이에 프로그램 신호(PGM) 입력부(124) 를 더 포함한다. 상기 프로그램 신호(PGM) 입력부(124)는 상기 감지노드(SO)와 레지스터(130)의 특정 노드 사이에 접속된 NMOS 트랜지스터(N124)를 포함한다. 따라서, 하이 레벨의 프로그램 신호(PGM)에 응답하여 레지스터(130)의 특정 노드와 감지 노드가 접속된다.
또한, 상기 감지노드(SO)에 인가되는 데이터를 카피백 데이터 저장부(140) 또는 컬럼 선택부(150)로 전송하는 데이터 전송부(126)를 더 포함한다. 상기 데이터 전송부(126)는 상기 감지노드(SO)와 카피백 데이터 저장부(140) 및 컬럼 디코더(150)의 접속 노드 사이에 접속된 NMOS 트랜지스터(N126)를 포함한다. 따라서, 하이레벨의 데이터 전송신호(PASS)가 인가되면, 상기 감지노드(SO)에 인가되는 데이터가 상기 카피백 데이터 저장부(140) 또는 컬럼 디코더(150)로 전송된다.
상기 레지스터(130)는 메모리 셀 어레이에 포함된 특정 셀에 저장할 데이터를 외부에서 입력받아 임시 저장하거나, 상기 특정 셀에 저장된 데이터를 독출하여 임시 저장한다. 도시된 바와 같이 두 개의 인버터(IV132, IV134)가 접속되어 특정 데이터를 임시저장하는 래치(132)와, 하이 레벨의 제2 리드신호(READ_2)에 응답하여 특정 전압을 상기 래치의 제1 노드(Q)에 인가하는 NMOS 트랜지스터(N134)와, 하이 레벨의 제1 리드신호(READ_1)에 응답하여 특정 전압을 상기 래치의 제2 노드(Qb)에 인가하는 NMOS 트랜지스터(N132)와, 상기 NMOS 트랜지스터들(N132, N134)의 접속 노드와 접지 전원 사이에 접속되며 감지노드의 레벨에 따라 접지 전압원을 상기 제1 NMOS 트랜지스터 또는 제2 NMOS 트랜지스터로 전달하여 상기 제1 노드 또는 제2 노드에 로우 레벨 데이터를 저장시키는 NMOS 트랜지스터(N136)를 포함한다.
특정 메모리 셀에 저장된 데이터를 독출하는 경우, 독출 동작전에 상기 래치(132)를 초기화한다. 즉 로우 레벨의 프리차지 신호(PRECH_N)를 인가하여 상기 NMOS 트랜지스터(N136)에 하이레벨 전압을 인가하고, 동시에 하이 레벨의 제1 리드 신호(READ_1)를 인가하여 제1 노드(Q)에 하이 레벨 데이터가 인가되도록 초기화한다.
특정 메모리 셀에 저장된 데이터를 독출하는 경우에는 해당 셀이 프로그램 되었는지 여부에 감지노드(SO)의 전압레벨이 달라진다. 따라서, 해당 셀의 프로그램 여부에 따라 상기 NMOS 트랜지스터(N136)의 턴온 여부가 제어되고, 이때 하이 레벨의 제2 리드 신호(READ_2)를 인가하게 되면, 해당 셀이 프로그램된 경우, 제1 노드(Q)에 접지 전압이 인가되게 된다. 그러나, 소거된 셀의 경우 상기 NMOS 트랜지스터(N136)가 턴오프되므로, 초기화되었던 하이 레벨 데이터가 그대로 유지된다. 즉, 독출 결과 특정 셀이 프로그램된 셀이면, 상기 제1 노드(Q)에 '0' 데이터가 저장되고, 소거된 셀이면, 상기 제1 노드(Q)에 '1' 데이터가 저장된다.
한편, 상기 레지스터(130)는 상기 래치의 제1 노드(Q)의 전압레벨에 응답하여 턴온되는 PMOS 트랜지스터(P130)를 포함한다. 따라서, 제1 노드(Q)의 전압이 하이 레벨인 경우에는 PMOS 트랜지스터(P130)의 일측 단자(nWDO)는 플로팅 상태가 되 고, 로우 레벨인 경우에는 PMOS 트랜지스터(P130)가 턴온되어 상기 일측 단자(nWDO)에는 하이레벨의 전원 전압이 인가된다. 따라서, 특정 셀의 프로그램 검증 동작에서는 특정 셀의 프로그램 여부에 따라 상기 PMOS 트랜지스터(P130)의 턴온 여부가 결정되어 검증 신호(nWDO)의 전압 레벨이 달라지게 된다. 통상적으로 검증 신호(nWDO)가 플로팅 상태를 유지하면 비로소 프로그램이 성공된 것으로 판단하고, 하이 레벨의 신호를 출력하게 되면 프로그램 실패로 판정하게 된다.
상기 카피백 데이터 저장부(140)는 상기 레지스터(130)에 저장된 데이터의 전압 레벨에 따라 충전 또는 방전되는 커패시터에 카피백 원본 데이터를 임시 저장한다. 이를 위해 카피백 프로그램 동작시에 특정 셀에 저장될 데이터를 임시저장하는 커패시터(142), 상기 커패시터(142)에 충전된 전하 레벨에 따라 상기 레지스터에 특정 레벨의 데이터를 저장시키는 데이터 복구용 NMOS 트랜지스터(N144)를 포함한다.
상기 커패시터(142)는 본 발명을 위해 추가적으로 부착한 회로 소자가 아니며, 상기 레지스터를 포함하는 페이지 버퍼의 전송선로 상에 존재하는 기생 커패시턴스를 이용한다. 바람직하게는, 상기 데이터 복구용 NMOS 트랜지스터(N144), 상기 데이터 전송부에 포함된 NMOS 트랜지스터(N126), 상기 컬럼 선택부(150) 사이에 접속된 전송선로에 의해 형성되는 기생 커패시턴스를 나타낸다. 상기 커패시터(142)는 감지 노드의 전압레벨에 따라 전하를 충전하거나 방전하게 된다. 따라서, 감지노드의 전압레벨이 하이레벨인 경우에는 상기 커패시터(142)가 충전되지만, 로우 레벨인 경우에는 방전된 상태를 갖게 된다.
상기 데이터 복구용 NMOS 트랜지스터(N144)는 상기 감지노드(SO) 및 상기 레지스터의 NMOS 트랜지스터(N136)의 게이트의 접속노드와 상기 커패시터(142) 사이에 접속되며, 하이레벨의 데이터 복구 신호(RESTORE)에 응답하여 턴온된다. 따라서, 상기 NMOS 트랜지스터(N144)가 턴온되면, 상기 NMOS 트랜지스터(N136)의 게이트와 상기 커패시터(142)가 접속되어, 커패시터(142)의 전하 충전 여부에 따라 상기 NMOS 트랜지스터(N136) 턴온 여부가 결정된다. 한편, 이와 동시에 레지스터의 NMOS 트랜지스터(N132)에 제1 리드 신호(READ_1)가 인가되므로, 커패시터(142)의 전하 충전 여부에 따라, 상기 래치에 특정 데이터가 복구될 수 있다.
첨부된 도면 2 내지 4를 참조하여 본원 발명의 일 실시 예에 따른 카피백 프로그램 동작을 설명하기로 한다.
카피팩 프로그램 동작의 설명에 앞서, 본 명세서에서 사용될 용어를 정의하고자 한다. 특정 페이지에 저장되어 카피백 하려고 하는 데이터를 카피백 원본 데이터, 해당 데이터가 저장된 셀을 카피백 원본 셀이라하고, 카피백 동작에 의해 데이터를 복사하려는 셀을 카피백 대상 셀, 카피백에 의해 카피백 대상 셀에 저장된 데이터를 카피백 대상 데이터라고 정의한다.
도 2는 본원 발명의 일 실시예에 따른 카피백 프로그램 동작을 도시한 순서도이고, 도 3은 상기 카피백 프로그램 동작시에 인가되는 전압 신호를 도시한 파형 도이며, 도 4는 상기 카피백 프로그램 동작별로 레지시터 및 카피백 데이터 저장부에 저장되는 데이터를 표기한 표이다.
먼저 특정 메모리 셀에 저장된 카피백 원본 데이터를 독출하여 레지스터에 저장(130)에 저장한다(단계 210).
특정 메모리 셀에 저장된 데이터를 독출하는 경우, 독출 동작전에 상기 래치(132)를 초기화한다. 도 3의 T1 구간에 도시된 바와 같이, 로우 레벨의 프리차지 신호(PRECH_N)를 인가하여 상기 NMOS 트랜지스터(N136)에 하이레벨 전압을 인가하고, 동시에 하이 레벨의 제1 리드 신호(READ_1)를 인가하여 제1 노드(Q)에 하이 레벨 데이터가 인가되도록 초기화한다. 도 4에 표기된 바와 같이, 제1 노드(Q) 모두 하이 레벨로 초기화된다.
독출 동작을 위해 도 3의 T2 구간에 도시된 바와 같이 로우 레벨의 프리차지 신호(PRECH_N)를 일부 인가하고, 하이 레벨의 제2 리드 신호(READ_2)를 인가한다. 통상적인 독출 동작에 있어서는 도시된 파형외에, 상기 비트라인 선택부(110)에 대하여 각종 전압 신호를 인가하나, 이에 대해서는 도시하지 않았다.
상기 동작에 의해 해당 셀이 프로그램되었는지 여부에 감지노드(SO)의 전압레벨이 달라진다. 따라서, 해당 셀의 프로그램 여부에 따라 상기 NMOS 트랜지스터(N136)의 턴온 여부가 제어되고, 이때 하이 레벨의 제2 리드 신호(READ_2)를 인가하게 되면, 해당 셀이 프로그램된 경우, 제1 노드(Q)에 접지 전압이 인가되게 된 다. 그러나, 소거된 셀의 경우 상기 NMOS 트랜지스터(N136)가 턴오프되므로, 초기화되었던 하이 레벨 데이터가 그대로 유지된다. 즉, 도 4에 표기된 바와 같이, 독출 결과 특정 셀이 프로그램된 셀이면, 상기 제1 노드(Q)에 로우 레벨 데이터가 저장되고, 소거된 셀이면, 상기 제1 노드(Q)에 하이 레벨 데이터가 저장된다.
다음으로, 상기 레지스터에 저장된 데이터를 기초로 하여 카피백 프로그램 동작을 수행한다(단계 220).
즉, 상기 레지스터에 저장된 데이터를 메모리 셀 어레이의 특정 페이지로 프로그램 하는 동작을 수행한다. 이를 위해, 도 3의 T3 구간에 도시된 바와 같이 상기 프로그램 신호(PGM) 입력부(124)의 NMOS 트랜지스터(N124)에 대하여 하이레벨의 프로그램 신호(PGM)을 인가하여 레지스터(130)의 래치(132)에 저장된 데이터가 상기 감지노드, 비트라인을 통하여 특정 메모리 셀로 전달되도록 한다.
상기 래치에 저장된 데이터의 종류에 따라 프로그램 여부가 결정되는바, 본 실시예에서는 상기 제1 노드(Q)에 저장된 데이터가 '0'인 경우에 프로그램 대상이 된다.
상기 카피백 프로그램 동작 수행 중, 해당 데이터를 상기 카피백 데이터 저장부(140)로 저장한다(단계 230).
바람직하게는, 상기 레지스터(130)에 포함된 래치(132)의 특정 노드에 저장된 데이터의 전압 레벨에 따라 상기 카피백 데이터 저장부(140)에 포함된 커패시터 를 충전 또는 방전시킨다.
그 구체적인 내용은 도 5를 참조하여 살펴보기로 한다.
도 5는 본원 발명의 일 실시예에 따라 레지스터에 저장된 데이터를 카피백 데이터 저장부(140)로 저장하는 경로를 도시한 회로도이다.
전체 회로도는 도 1과 동일하며, 화살표로 표시된 것이 레지스터에 저장된 데이터를 카피백 데이터 저장부(140)로 저장하는 경로이다.
앞서 설명한 바와 같이, 상기 레지스터(130)에 포함된 래치(132)의 제1 노드(Q)는 특정 셀이 프로그램된 경우에는 로우 레벨의 데이터를 저장하고, 소거된 경우에는 하이 레벨의 데이터를 저장한다.
이를 위해, 도 3의 T3 구간에 도시된 바와 같이 카피백 프로그램 동작 수행 중 상기 데이터 전송부(126)의 NMOS 트랜지스터(N126)에 하이레벨의 데이터 전송 신호(PASS)를 인가하면, 해당 데이터가 카피백 데이터 저장부(140)의 커패시터(142)로 전달된다. 이때, 상기 컬럼 선택부(150)로 해당 데이터가 전달되지 않도록 컬럼 선택부(150)로의 이동 경로를 차단한다.
따라서, 도 4에 표기된 바와 같이, 래치(132)의 제1 노드(Q)에 하이 레벨의 데이터가 저장된 경우에는 하이 레벨의 전압이 그대로 상기 카피백 데이터 저장부(140)로 인가되어, 상기 커패시터(142)가 충전된다. 그러나, 로우 레벨의 데이터가 저장된 경우에는 상기 커패시터(142)는 방전된 상태가 된다.
다음으로, 상기 카피백 프로그램에 대한 검증 동작을 수행한다(단계 240).
검증 동작을 위해 도 3의 T4 구간에 도시된 바와 같이 로우 레벨의 프리차지 신호(PRECH_N)를 일부 인가하고, 하이 레벨의 제1 리드 신호(READ_2)를 인가한다. 통상적인 검증 동작에 있어서는 도시된 파형외에, 상기 비트라인 선택부(110)에 대하여 각종 전압 신호를 인가하나, 이에 대해서는 도시하지 않았다.
특정 메모리 셀이 프로그램되었는지 여부에 감지노드(SO)의 전압레벨이 달라진다. 따라서, 해당 셀의 프로그램 여부에 따라 상기 NMOS 트랜지스터(N136)의 턴온 여부가 제어되고, 이때 하이 레벨의 제1 리드 신호(READ_1)를 인가하게 되면, 해당 셀이 프로그램된 경우, 제1 노드(Q)에 하이레벨의 전압이 인가되게 된다. 그러나, 소거된 셀의 경우 상기 NMOS 트랜지스터(N136)가 턴 오프되므로, 상기 단계(210)에 의해 특정 셀에서 독출되어 저장되었던 데이터가 그대로 유지된다.
도 4에 표기된 바와 같이, 프로그램하려던 셀이 프로그램 동작에 의해 프로그램된 경우에 제1 노드(Q)에 하이 레벨의 데이터가 저장된다.
그러나, 프로그램하려던 셀이 프로그램되지 않은 경우에는 제1 노드(Q)에 특정 셀에서 독출되어 저장되었던 로우 레벨의 데이터가 저장된다.
한편, 프로그램하지 않으려던 셀은 프로그램되지 않을 것이므로 제1 노드(Q)에 특정 셀에서 독출되어 저장되었던 하이 레벨의 데이터가 저장된다.
결국 프로그램하려던 셀이 프로그램되지 않은 경우에는 제1 노드(Q)에 로우 레벨 데이터가 저장되어 상기 PMOS 트랜지스터(P130)의 일측 단자(nWDO)에는 하이 레벨 전압이 인가되고, 계속적으로 프로그램과 검증 동작을 반복하여 실시된다.
이와 같은 검증 동작을 반복하여 실시하게 되어 프로그램이 종료되면, 결국 해당 레지스터의 제1 노드(Q)에는 프로그램이 완료되었다는 의미의 하이 레벨 데이터가 저장되게 된다.
즉, 상기 단계(210)에서 카피백의 원본이 되었던 특정 셀이 프로그램되었는지 여부에 따라 레지스터에 상이하게 저장되었던 데이터들이, 검증 동작 종료 후에는 모두 한 종류의 데이터로 변환되게 된다. 따라서, 종래에는 동일한 데이터를 복수의 페이지에 대하여 카피백 프로그램하려는 경우에는, 매 카피백 프로그램 전에 원본 데이터를 다시 읽어들이는 동작이 필요하였던 것이다.
이러한 중복적인 시간 소모를 방지하기 위하여 앞서 설명한 카피백 데이터 저장부(140)를 구비한 것이다. 이제, 카피백 데이터 저장부(140)에 저장된 데이터를 이용하는 단계에 대해 살펴보기로 한다.
카피백 데이터 저장부(140)에 저장된 데이터를 이용하여 카피백 원본 데이터를 레지스터(130)에 재설정한다(단계 250).
바람직하게는, 카피백 저장부(140)에 포함된 커패시터의 충전 또는 방전 여부에 따라 상기 레지스터에 포함된 래치의 특정 노드에 접지 전압을 인가시킨다.
그 구체적인 내용은 도 6을 참조하여 살펴보기로 한다.
도 6은 본원 발명의 일 실시예에 따라 카피백 데이터 저장부(140)에 저장된 데이터를 이용하여 카피백 원본 데이터를 재설정하는 경로를 도시한 회로도이다.
먼저, 재설정에 앞서 전체 래치에 저장된 데이터를 초기화시킨다. 도 3의 T5 구간에 도시된 바와 같이 로우 레벨의 프리차지 신호(PRECH_N)를 인가하여 상기 NMOS 트랜지스터(N136)에 하이 레벨 전압을 인가하고, 동시에 하이 레벨의 제2 리드 신호(READ_2)를 인가하여 제1 노드(Q)에 로우 레벨 데이터가 인가되도록 초기화한다.
다음으로, 도 3의 T6 구간에 도시된 바와 같이 하이 레벨의 데이터 복구 신호(RESTORE)를 상기 NMOS 트랜지스터(N144)에 인가하고, 동시에 하이레벨의 제1 리드 신호(READ_1)를 인가하여, 상기 카피백 데이터 저장부(140)에 저장된 데이터가 상기 제2 노드(Qb)를 통해 제1 노드(Q)로 인가되도록 한다.
앞선 단계(230)에서 카피백 원본 데이터가 프로그램된 셀인 경우에는 제1 노드(Q)에 로우 레벨의 데이터가 저장되고, 따라서 상기 커패시터(142)는 방전된 상태이다. 또한, 카피백 원본 데이터가 소거된 셀인 경우에는 제1 노드(Q)에 하이 레벨의 데이터가 저장되고, 따라서 상기 커패시터(142)는 충전된 상태이다.
이때, 상기 커패시터(142)가 충전된 경우에는 상기 제2 노드(Qb)에 접지 전압을 인가시키게 되어 제1 노드(Q)에 하이 레벨 데이터를 저장하게 된다. 따라서, 제1 노드(Q)에 원래 저장되어 있던 데이터, 즉 카피백 원본 데이터가 소거된 셀임을 의미하는 데이터가 재설정된다.
또한, 상기 커패시터(142)가 방전된 경우에는 상기 NMOS 트랜지스터(N136)가 턴온되지 않고, 초기화된 데이터가 유지되므로, 제1 노드(Q)에 로우 레벨 데이터를 저장하게 된다. 따라서, 제1 노드(Q)에 원래 저장되어 있던 데이터, 즉 카피백 원본 데이터가 프로그램된 셀임을 의미하는 데이터가 재설정된다.
다음으로, 상기 재설정된 데이터를 기준으로 하여 다른 페이지 카피백 프로그램을 진행한다(260).
즉, 상기 카피백 원본 데이터를 다시 읽어들이는 상기 단계(210)를 수행하지 않고, 곧바로 상기 단계들(220~250)을 실시하게 된다.
따라서, 상기 프로그램 동작(260) 중에 상기 재설정된 카피백 원본 데이터를 이용하여 상기 카피백 원본 데이터를 카피백 데이터 저장부(140)에 저장하는 단계(230)를 반복하여 실시하게 된다.
다만, 복수의 페이지에 대하여 동일한 데이터를 카피백 하는 경우, 최종 페이지에 대해서는 프로그램 동작 이후 데이터를 재설정하는 동작은 실시하지 않아도 된다.
상술한 본원 발명의 구성에 의하여, 동일한 데이터를 여러 페이지로 카피백하려는 경우에 있어서, 카피백 원본 데이터를 여러 번 읽어내지 않고, 한번 읽어낸 카피백 원본 데이터를 이용하여 카피백 프로그램 동작을 실시할 수 있어, 카피백 프로그램 동작에 소요되는 시간을 감소시킬 수 있다.

Claims (9)

  1. 메모리 셀 어레이에 포함된 특정 셀에 저장할 데이터를 외부에서 입력받아 임시 저장하거나, 상기 특정 셀에 저장된 데이터를 독출하여 임시 저장하는 레지스터와,
    상기 레지스터에 저장된 데이터의 전압 레벨에 따라 충전 또는 방전되는 커패시터에 카피백 원본 데이터를 임시 저장하는 카피백 데이터 저장부를 포함하는 불휘발성 메모리 장치.
  2. 제1항에 있어서, 상기 커패시터는 상기 레지스터를 포함하는 페이지 버퍼의 전송선로 상에 존재하는 기생 커패시턴스를 이용하여 전하를 충전 또는 방전하는 것을 특징으로 하는 불휘발성 메모리 장치.
  3. 제1항에 있어서, 상기 레지스터는 두 개의 인버터가 접속되어 특정 데이터를 임시저장하는 래치와,
    하이레벨의 제2 리드신호에 응답하여 특정 전압을 상기 래치의 제1 노드에 인가하는 제1 NMOS 트랜지스터와,
    하이레벨의 제1 리드신호에 응답하여 특정 전압을 상기 래치의 제2 노드에 인가하는 제2 NMOS 트랜지스터와,
    감지노드의 레벨에 따라 접지 전압원을 상기 제1 NMOS 트랜지스터 또는 제2 NMOS 트랜지스터로 전달하여 상기 제1 노드 또는 제2 노드에 로우 레벨 데이터를 저장시키는 제3 NMOS 트랜지스터를 포함하는 것을 특징으로 하는 불휘발성 메모리 장치.
  4. 제3항에 있어서, 상기 카피백 데이터 저장부는 하이 레벨의 재설정 신호에 응답하여 상기 커패시터에 충전된 전하를 상기 제3 NMOS 트랜지스터의 게이트로 전달하는 NMOS 트랜지스터를 포함하는 것을 특징으로 하는 불휘발성 메모리 장치.
  5. 제4항에 있어서, 상기 카피백 데이터 저장부는 상기 커패시터가 하이 레벨로 충전된 경우 상기 하이 레벨의 재설정 신호 및 하이 레벨의 제1 리드 신호에 응답하여 상기 래치의 제2 노드에 로우 레벨 데이터를 저장시키는 것을 특징으로 하는 불휘발성 메모리 장치.
  6. 특정 메모리 셀에 저장된 카피백 원본 데이터를 독출하여 레지스터에 저장하는 단계와,
    상기 레지스터에 저장된 카피백 원본 데이터를 제1 카피백 대상 셀에 프로그램하면서 상기 카피백 원본 데이터를 카피백 데이터 저장부에 저장하는 단계와,
    상기 카피백 프로그램의 완료 여부를 검증하는 단계와,
    상기 카피백 데이터 저장부에 저장된 데이터를 이용하여 상기 레지스터에 카피백 원본 데이터를 재설정하는 단계와,
    상기 재설정된 카피백 원본 데이터를 이용하여 제2 카피백 대상 셀에 프로그램하는 단계를 포함하는 것을 특징으로 하는 불휘발성 메모리 장치의 카피백 프로그램 방법.
  7. 제6항에 있어서, 상기 카피백 원본 데이터를 카피백 데이터 저장부에 저장하는 단계는 상기 레지스터에 포함된 래치의 특정 노드에 저장된 데이터의 전압 레벨에 따라 상기 카피백 데이터 저장부에 포함된 커패시터를 충전 또는 방전시키는 단계를 포함하는 것을 특징으로 하는 불휘발성 메모리 장치의 카피백 프로그램 방법.
  8. 제6항에 있어서, 상기 카피백 원본 데이터를 재설정하는 단계는 카피백 저장부에 포함된 커패시터의 충전 또는 방전 여부에 따라 상기 레지스터에 포함된 래치의 특정 노드에 접지 전압을 인가시키는 단계를 포함하는 것을 특징으로 하는 불휘발성 메모리 장치의 카피백 프로그램 방법.
  9. 제6항에 있어서, 상기 제2 카피백 대상 셀에 프로그램하는 단계는 상기 재설정된 카피백 원본 데이터를 이용하여 제2 카피백 대상 셀에 프로그램하면서 상기 카피백 원본 데이터를 카피백 데이터 저장부에 저장하는 단계를 포함하는 것을 특징으로 하는 불휘발성 메모리 장치의 카피백 프로그램 방법.
KR1020070015383A 2007-02-14 2007-02-14 불휘발성 메모리 장치 및 그 카피백 프로그램 방법 KR20080076018A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070015383A KR20080076018A (ko) 2007-02-14 2007-02-14 불휘발성 메모리 장치 및 그 카피백 프로그램 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070015383A KR20080076018A (ko) 2007-02-14 2007-02-14 불휘발성 메모리 장치 및 그 카피백 프로그램 방법

Publications (1)

Publication Number Publication Date
KR20080076018A true KR20080076018A (ko) 2008-08-20

Family

ID=39879348

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070015383A KR20080076018A (ko) 2007-02-14 2007-02-14 불휘발성 메모리 장치 및 그 카피백 프로그램 방법

Country Status (1)

Country Link
KR (1) KR20080076018A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108074616A (zh) * 2016-11-17 2018-05-25 三星电子株式会社 非易失性存储器装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108074616A (zh) * 2016-11-17 2018-05-25 三星电子株式会社 非易失性存储器装置
CN108074616B (zh) * 2016-11-17 2021-05-04 三星电子株式会社 非易失性存储器装置

Similar Documents

Publication Publication Date Title
US7061813B2 (en) Page buffer of non-volatile memory device and method of programming and reading non-volatile memory device
JP4863708B2 (ja) 事前消去検証のためのページバッファを有する不揮発性メモリ装置
KR100953063B1 (ko) 불휘발성 메모리 장치의 소거 방법
US7561474B2 (en) Program verifying method and programming method of flash memory device
KR101009096B1 (ko) 불휘발성 메모리 소자 및 이의 프로그램 검증 동작 방법
US8085587B2 (en) Non-volatile memory device and method of verifying a program operation in the same
JP2006228396A (ja) 不揮発性メモリ装置のページバッファ動作方法
JP2009043390A (ja) 不揮発性メモリ装置のソフトプログラム方法
US20130051145A1 (en) Semiconductor memory device and method of operating the same
KR101005184B1 (ko) 불휘발성 메모리 장치 및 그 동작 방법
KR101001410B1 (ko) 불휘발성 메모리 장치 및 그 프로그램 방법
US7515476B2 (en) Non-volatile memory device and data read method and program verify method of non-volatile memory device
KR100933860B1 (ko) 불휘발성 메모리 장치의 멀티 레벨 셀 프로그램 방법
KR101053745B1 (ko) 비트라인 프리차지 회로 및 이를 포함하는 불휘발성 메모리 장치
CN105321574B (zh) 半导体器件
KR20140021909A (ko) 반도체 메모리 장치 및 이의 동작 방법
KR100705222B1 (ko) 불휘발성 메모리 장치 및 그것의 소거 검증 방법
KR100943121B1 (ko) 불휘발성 메모리 장치 및 그 프로그램 방법
KR20080076018A (ko) 불휘발성 메모리 장치 및 그 카피백 프로그램 방법
KR100898687B1 (ko) 불휘발성 메모리 장치 및 그 독출 방법
KR100739251B1 (ko) 플래시 메모리 소자의 페이지 버퍼
KR100875013B1 (ko) 불휘발성 메모리 장치와 불휘발성 메모리 장치의 데이터독출 방법 및 프로그램 검증 방법
KR20090000332A (ko) 불휘발성 메모리 장치의 데이터 판독 방법
KR20060102911A (ko) 비휘발성 메모리 소자의 시퀀셜 프로그램 검증 방법
KR100898664B1 (ko) 페이지 버퍼 및 불휘발성 메모리 장치의 프로그램 방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination