KR20080062568A - 반도체 소자의 소자분리막 형성방법 - Google Patents
반도체 소자의 소자분리막 형성방법 Download PDFInfo
- Publication number
- KR20080062568A KR20080062568A KR1020060138509A KR20060138509A KR20080062568A KR 20080062568 A KR20080062568 A KR 20080062568A KR 1020060138509 A KR1020060138509 A KR 1020060138509A KR 20060138509 A KR20060138509 A KR 20060138509A KR 20080062568 A KR20080062568 A KR 20080062568A
- Authority
- KR
- South Korea
- Prior art keywords
- trench
- film
- forming
- layer
- oxide film
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 55
- 238000002955 isolation Methods 0.000 title claims abstract description 45
- 239000004065 semiconductor Substances 0.000 title claims abstract description 30
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 27
- 229920005591 polysilicon Polymers 0.000 claims abstract description 27
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 22
- 239000000758 substrate Substances 0.000 claims abstract description 19
- 150000004767 nitrides Chemical class 0.000 claims abstract description 12
- 230000003647 oxidation Effects 0.000 claims description 21
- 238000005530 etching Methods 0.000 claims description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 5
- 239000007789 gas Substances 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 230000001629 suppression Effects 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 239000006185 dispersion Substances 0.000 description 2
- 241000293849 Cordylanthus Species 0.000 description 1
- 210000003323 beak Anatomy 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
Abstract
본 발명에 따른 반도체 소자의 소자분리막 형성방법은, 반도체기판을 식각하여 트렌치를 형성하는 단계와, 상기 트렌치 내에 비도핑된 폴리실리콘막을 형성하는 단계와, 상기 비도핑된 폴리실리콘막에 대해 라디칼(Radical) 산화 공정을 수행하여 산화막으로 변성하는 단계와, 상기 트렌치 내에 일부가 잔류되도록 산화막을 식각하는 단계와, 상기 산화막이 잔류된 상기 트렌치내에 HDP막을 매립하는 단계를 포함한다.
Description
도 1a 내지 도 1f는 본 발명의 실시예에 따른 반도체 소자의 소자분리막 형성방법을 설명하기 위한 공정별 단면도.
* 도면의 주요 부분에 대한 부호의 설명 *
100 : 반도체기판 102 : 패드산화막
104 : 패드질화막 106 : 하드마스크막
108 : 측벽산화막 110 : 선형질화막
112 : 선형산화막 114 : 비도핑 폴리실리콘막
116 : HDP막 118 : 산화막
T : 트렌치
본 발명은 반도체 소자의 소자분리막 형성방법에 관한 것으로, 보다 자세하게는, 소자분리막의 갭-필(Gap-fill) 특성을 향상시킬 수 있는 반도체 소자의 소자분리막 형성방법에 관한 것이다.
반도체 기술의 진보와 더불어 반도체 소자의 고속화 및 고집적화가 급속하게 진행되고 있고, 이에 수반하여 패턴의 미세화 및 패턴 치수의 고정밀화에 대한 요구가 점점 높아지고 있다. 이러한 요구는 소자 영역에 형성되는 패턴은 물론 상대적으로 넓은 영역을 차지하는 소자분리막에도 적용된다.
여기서, 기존의 소자분리막 형성방법으로는 로코스(LOCOS) 공정을 이용해 왔는데, 상기 로코스 공정에 의한 소자분리막은 그 상단 코너부에 새부리 형상의 버즈-빅(bird's-beak)이 발생하기 때문에 액티브 영역의 크기를 감소시키는 단점을 가지며, 그래서, 그 이용에 한계를 갖게 되었다.
이에, 현재 대부분의 반도체 소자는 버즈-빅의 발생없이 액티브 영역의 크기를 확보함으로서, 고집적 소자의 구현을 가능하게 해주는 STI(Shallow Trench Isolation) 공정을 이용해서 상기 소자분리막을 형성하고 있다.
이하에서는 STI 공정을 이용한 종래의 소자분리막 형성방법을 간략하게 설명하도록 한다.
반도체 기판 상에 패드산화막과 패드질화막의 적층막으로 이루어진 하드마스크막을 형성한 후, 상기 하드마스크막을 식각하여 기판의 소자분리 영역을 노출시킨다. 이어서, 상기 식각된 하드마스크막을 식각마스크로 하여 상기 노출된 기판 부분을 식각하여 상기 기판 내에 트렌치를 형성한다.
그런 다음, 상기 트렌치를 완전히 매립하도록 절연막을 증착한 다음, 상기 절연막을 상기 패드질화막)이 노출될 때까지 CMP(Chemical Mechanical Polishing)한 후, 패드질화막 및 패드산화막을 차례로 제거하여 트렌치형 소자분리막의 형성 을 완성한다.
한편, 상기 소자분리막을 형성하기 위한 소자분리영역의 트렌치를 매립하기 위한 방법으로는 매립특성이 좋은 SOD(Spin-On Dielectric), HARP(High Aspect Ratio Process), 및 HDP(High Density Plasma) 공정으로 소자분리막을 형성하는 방법이 제안된 바 있다. 또한, 상기 HDP 공정을 2번으로 나누어, 즉, 절연막을 매립시 보이드가 발생하지 않도록 제1절연막과 제2절연막으로 나누어 매립하는 방법도 있다.
그러나, 자세하게 도시하고 설명하지는 않았지만, 반도체소자의 디자인 룰이 점점 작아짐에 따라 소자분리영역의 트렌치의 폭도 좁아지고, 특히 리세스 게이트를 적용하는 60nm 이하의 공정에서는 소자분리영역의 경사도 더욱 수직적인 방향으로 이동하고 있어, 상기와 같은 HDP 방식만을 이용하여 소자분리막을 형성하는 방법은 트렌치 하부까지 완벽하게 갭-필하기가 어렵다.
따라서, 본 발명은 갭-필 특성을 향상시킬 수 있는 반도체 소자의 소자분리막 형성방법을 제공한다.
일 실시예에 있어서, 반도체 소자의 소자분리막 형성방법은, 반도체기판을 식각하여 트렌치를 형성하는 단계; 상기 트렌치 내에 비도핑된 폴리실리콘막을 형성하는 단계; 상기 비도핑된 폴리실리콘막에 대해 라디칼(Radical) 산화 공정을 수행하여 산화막으로 변성하는 단계; 상기 트렌치 내에 일부가 잔류되도록 산화막을 식각하는 단계; 및 상기 산화막이 잔류된 상기 트렌치내에 HDP막을 매립하는 단계;를 포함한다.
상기 트렌치를 형성하는 단계 후, 상기 비도핑된 폴리실리콘막을 형성하는 단계 전, 상기 트렌치 표면 내에 측벽산화막을 형성하는 단계; 및 상기 측벽산화막이 형성된 트렌치를 포함한 기판 전면 상에 선형질화막 및 선형산화막을 차례로 형성하는 단계;를 더 포함한다.
상기 비도핑된 폴리실리콘막은, 100∼150Å의 두께로 형성한다.
상기 라디칼 산화 공정은, 저압, 열 에너지 및 H2 및 O2 소오스 가스 중에서 어느 하나를 이용하여 H*O*OH* 라디칼을 생성시켜, 상기 생성된 H*O*OH* 라디칼과 기판의 실리콘 원자간이 반응하여 산화막을 형성한다.
상기 라디칼 산화 공정은, 저압 라디칼 산화 공정인 것을 특징으로 한다.
상기 저압 라디칼 산화 공정은, 600∼950℃의 온도 및 0.1∼1torr의 공정압력의 조건으로 수행한다.
(실시예)
이하 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다.
본 발명은, 트렌치 내에 비도핑된 폴리실리콘막을 형성한 다음, 상기 비도핑된 폴리실리콘막에 대해 저압의 산화 공정을 수행하여 산화막으로 변성시키고, 상기 산화막 상에 HDP막을 형성하여 상기 산화막 및 HDP막으로 이루어진 소자분리막 을 형성한다.
이렇게 하면, 반도체기판 트렌치 내의 실리콘과 패턴의 차이가 없는 비도핑된 폴리실리콘막을 상기 트렌치 내에 형성함으로써, 트렌치 하부에 산포가 우수한 구조를 형성하여 후속의 균일한 산화막 형성이 가능하다.
또한, 상기 비도핑된 폴리실리콘막을 산화막으로 변성시 일반적인 습식 또는 건식 산화 공정이 아닌 결정 방위에 관계없는 등방성의 저압 산화공정을 수행함으로써, 우수한 스텝 커버리지(step coverage)를 얻을 수 있다.
따라서, 소자분리막의 갭-필(Gap-fill) 능력을 향상시킬 수 있다.
게다가, 상기와 같이 소자분리막의 갭-필(Gap-fill) 능력을 향상시킴으로써, 전기적으로 우수한 막질을 얻을 수 있고, 그에 따른 소자분리막의 펀치-스루(punch-through) 억제 및 누설전류의 특성을 개선하여 반도체 소자의 신뢰성을 향상시킬 수 있다.
자세하게, 1a 내지 도 1f는 본 발명의 실시예에 따른 반도체 소자의 소자분리막 형성방법을 설명하기 위한 공정별 단면도로서, 이를 설명하면 다음과 같다.
도 1a를 참조하면, 액티브 영역 및 소자분리영역을 갖는 반도체기판(100) 상에 상기 소자분리영역을 노출시키는 하드마스크막(106)을 형성한다. 여기서, 상기 하드마스크막(106)은 패드산화막(102) 및 패드질화막(104)의 적층구조로 형성하도록 한다.
도 1b를 참조하면, 상기 하드마스크막(106)을 마스크패턴으로 이용하여 상기 반도체기판(100)의 노출된 소자분리영역을 식각하여 트렌치(T)를 형성한다.
도 1c를 참조하면, 상기 트렌치(T) 표면 내에 열 산화공정을 거쳐 측벽산화막(108)을 형성한다. 그리고, 상기 측벽산화막(108)이 형성된 트렌치(T) 표면을 포함한 반도체기판(100) 전면 상에 선형질화막(110)을 형성하고, 상기 선형질화막(110) 상에 후속의 폴리 실리콘막의 글루(Glue)막 역할을 수행하는 선형산화막(112)을 형성한다.
도 1d를 참조하면, 상기 선형산화막(112), 선형질화막(110) 및 측벽산화막(108)이 형성된 트렌치(T) 내에 상기 트렌치(T)를 매립하도록 비도핑된 폴리실리콘막(114)을 증착한다.
여기서, 상기 비도핑된 폴리실리콘막(114)은, 100∼150Å 정도의 두께로 형성하도록 한다.
그런다음, 상기 트렌치(T) 내에 매립된 비도핑된 폴리실리콘막(114)에 대해 저압 산화 공정을 수행하여 상기 비도핑된 폴리실리콘막(114)을 산화막(118)으로 변성시킨다.
이때, 상기 저압 산화 공정은, 600∼950℃ 정도의 온도에서 0.1∼1torr의 저압의 조건으로 H2 및 O2 소오스 가스를 사용하여 수행하며, 상기 비도핑된 폴리실리콘막(114)에 포함된 폴리 실리콘과 상기 소오스 가스들 간의 반응에 의해 생성된 H*O*OH* 물질 간을 반응시켜 산화막(118)을 형성하는 역할을 한다.
도 1e를 참조하면, 상기 저압 산화 공정으로 형성된 산화막(118)에 대해 상기 하드마스크막(106)이 노출될때까지 CMP 공정을 통하여 평탄화시킨다. 그런 다 음, 후속의 리세스 게이트 형성시, 기판(100)의 식각마진 향상 및 상기 산화막(118) 상에 형성되는 HDP막이 치밀한 구조를 갖게 하기 위해 상기 트렌치(T) 하부에 잔류되도록 상기 산화막(118)을 식각한다.
도 1f를 참조하면, 상기 트렌치(T) 하부에 잔류된 산화막(118) 상에 상기 트렌치(T)를 매립하도록 HDP막(116)을 형성한다. 그리고, 상기 하드마스크막(106) 상에 잔류한 HDP막(116)을 상기 하드마스크막(106)이 노출될때까지 CMP 공정을 통하여 제거하고, 그런다음, 상기 하드마스크막(106)을 제거하여 본 발명의 실시예에 따른 소자분리막을 형성한다.
이 경우, 본 발명은 반도체기판을 이루는 실리콘과 패턴의 차이가 없는 비도핑된 폴리실리콘막을 소자분리영역의 트렌치 내에 형성함으로써, 상기 트렌치 하부에 산포가 우수한 구조를 형성할 수 있음으로써, 후속의 균일한 산화막 형성이 가능하다.
또한, 상기 비도핑된 폴리실리콘막을 산화막으로 변성시 일반적인 습식 또는 건식 산화 공정이 아닌 결정 방위에 관계없는 등방성의 저압 산화공정을 수행함으로써, 그에 따른 우수한 스텝 커버리지(step coverage)를 얻을 수 있다.
따라서, 본 발명은 소자분리막의 갭-필(Gap-fill) 능력을 향상시킬 수 있다.
게다가, 상기와 같이 소자분리막의 갭-필(Gap-fill) 능력을 향상시킴으로써, 전기적으로 우수한 막질을 얻을 수 있고, 그에 따른 소자분리막의 펀치-스루(punch-through) 억제 및 누설전류의 특성을 개선하여 반도체 소자의 신뢰성을 향상시킬 수 있다.
이상, 여기에서는 본 발명을 특정 실시예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위는 본 발명의 정신과 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당업계에서 통상의 지식을 가진 자가 용이하게 알 수 있다.
이상에서와 같이 본 발명은, 트렌치 내에 실리콘과 패턴의 차이가 없는 비도핑된 폴리실리콘막을 형성함으로써, 상기 트렌치 하부에 산포가 우수한 구조를 형성할 수 있음으로써, 후속에서의 균일한 산화막 형성이 가능하다.
또한, 본 발명은 상기 비도핑된 폴리실리콘막을 산화막으로 변성시 일반적인 습식 또는 건식 산화 공정이 아닌 결정 방위에 관계없는 등방성의 저압 산화공정을 수행함으로써, 그에 따른 우수한 스텝 커버리지(step coverage)를 얻을 수 있다.
따라서, 본 발명은 소자분리막의 갭-필(Gap-fill) 능력을 향상시킬 수 있다.
게다가, 본 발명은 상기와 같이 소자분리막의 갭-필 능력을 향상시킴으로써, 전기적으로 우수한 막질을 얻을 수 있고 그에 따른 소자분리막의 펀치-스루(punch-through) 억제 및 누설전류의 특성을 개선하여, 그에 따른 반도체 소자의 신뢰성을 향상시킬 수 있다.
Claims (6)
- 반도체기판을 식각하여 트렌치를 형성하는 단계;상기 트렌치 내에 비도핑된 폴리실리콘막을 형성하는 단계;상기 비도핑된 폴리실리콘막에 대해 라디칼(Radical) 산화 공정을 수행하여 산화막으로 변성하는 단계;상기 트렌치 내에 일부가 잔류되도록 산화막을 식각하는 단계; 및상기 산화막이 잔류된 상기 트렌치내에 HDP막을 매립하는 단계;를 포함하는 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법.
- 제 1 항에 있어서,상기 트렌치를 형성하는 단계 후, 상기 비도핑된 폴리실리콘막을 형성하는 단계 전,상기 트렌치 표면 내에 측벽산화막을 형성하는 단계; 및상기 측벽산화막이 형성된 트렌치를 포함한 기판 전면 상에 선형질화막 및 선형산화막을 차례로 형성하는 단계;를 더 포함하는 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법.
- 제 1 항에 있어서,상기 비도핑된 폴리실리콘막은, 100∼150Å의 두께로 형성하는 것을 특징으 로 하는 반도체 소자의 소자분리막 형성방법.
- 제 1 항에 있어서,상기 라디칼 산화 공정은, 저압, 열 에너지 및 H2 및 O2 소오스 가스 중에서 어느 하나를 이용하여 H*O*OH* 라디칼을 생성시켜, 상기 생성된 H*O*OH* 라디칼과 기판의 실리콘 원자간이 반응하여 산화막을 형성하는 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법.
- 제 1 항에 있어서,상기 라디칼 산화 공정은, 저압 라디칼 산화 공정인 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법.
- 제 5 항에 있어서,상기 저압 라디칼 산화 공정은, 600∼950℃의 온도 및 0.1∼1torr의 공정압력의 조건으로 수행하는 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060138509A KR20080062568A (ko) | 2006-12-29 | 2006-12-29 | 반도체 소자의 소자분리막 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060138509A KR20080062568A (ko) | 2006-12-29 | 2006-12-29 | 반도체 소자의 소자분리막 형성방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20080062568A true KR20080062568A (ko) | 2008-07-03 |
Family
ID=39814690
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020060138509A KR20080062568A (ko) | 2006-12-29 | 2006-12-29 | 반도체 소자의 소자분리막 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20080062568A (ko) |
-
2006
- 2006-12-29 KR KR1020060138509A patent/KR20080062568A/ko not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20020030816A (ko) | 반도체 소자의 절연을 위해 쉘로우 트렌치에 심층트렌치를 형성하는 자체-정렬 방법 | |
| KR100251280B1 (ko) | 샐로우 트랜치 아이솔레이션 방법 | |
| KR20080095621A (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
| US7018905B1 (en) | Method of forming isolation film in semiconductor device | |
| KR20070057576A (ko) | 반도체 소자의 변형된 얕은 트렌치 소자 분리 형성 방법 | |
| KR20070002945A (ko) | 반도체 소자의 트렌치형 소자분리막 형성방법 | |
| KR20080062568A (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR100540340B1 (ko) | 반도체 소자의 제조 방법 | |
| US8043932B2 (en) | Method of fabricating semiconductor device | |
| KR100653704B1 (ko) | 반도체 소자의 트렌치 소자분리 방법 및 그에 의해 제조된트렌치 소자분리 구조 | |
| JP2014212230A (ja) | 半導体装置の製造方法 | |
| KR20030052663A (ko) | 반도체소자의 분리 방법 | |
| KR100824139B1 (ko) | 반도체 메모리 소자의 소자 분리막 형성 방법 | |
| KR100550635B1 (ko) | 반도체소자 및 그의 제조 방법 | |
| KR20070060341A (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR20080062582A (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR20000074388A (ko) | 트렌치 격리 형성 방법 | |
| KR20080088984A (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
| KR20090011930A (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR20080061515A (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
| KR20080062560A (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR20060134320A (ko) | 반도체소자의 트랜치 소자분리막 및 그 제조방법 | |
| KR20080025859A (ko) | 반도체 장치의 패턴 매립 방법 | |
| KR20030000132A (ko) | 반도체소자의 소자분리절연막 형성방법 | |
| KR20020054666A (ko) | 반도체소자의 소자분리막 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |