KR20080060996A - 반도체 장치 형성 방법 - Google Patents

반도체 장치 형성 방법 Download PDF

Info

Publication number
KR20080060996A
KR20080060996A KR1020060135694A KR20060135694A KR20080060996A KR 20080060996 A KR20080060996 A KR 20080060996A KR 1020060135694 A KR1020060135694 A KR 1020060135694A KR 20060135694 A KR20060135694 A KR 20060135694A KR 20080060996 A KR20080060996 A KR 20080060996A
Authority
KR
South Korea
Prior art keywords
pad
film
aluminum
patterning
semiconductor device
Prior art date
Application number
KR1020060135694A
Other languages
English (en)
Inventor
여인근
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020060135694A priority Critical patent/KR20080060996A/ko
Publication of KR20080060996A publication Critical patent/KR20080060996A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48617—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950 °C
    • H01L2224/48624—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0504—14th Group
    • H01L2924/05042—Si3N4

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Abstract

하부 기판에 패드 도전막을 적층하고 패터닝하여 패드를 형성하는 단계; 패드가 형성된 기판에 보호막을 적층하고 패터닝하여 패드를 드러내는 단계; 패드가 드러난 기판에 패드 보충막을 증착하는 단계 및 패드 보충막을 패터닝하여 패드 위에 패드와 접속되는 보조 패드를 형성하는 단계를 구비하는 반도체 장치 형성방법이 개시된다. .
본 발명에 따르면, 기존이 패드 상부에 보조 패드를 결과적으로 총 패드 두께가 증가하여 패드의 크랙을 방지할 수 있는 효과가 있다.
알루미늄 패드, 패드 보호막

Description

반도체 장치 형성 방법{Method of forming semiconductor device}
도 1은 종래기술에 따라 제조된 반도체 장치의 패드에 발생된 크랙(crack)을 도시하는 도면.
도 2는 종래기술에 따라 제조된 반도체 장치의 패드에 발생된 필링(peeling)현상을 도시하는 도면.
도 3은 통상의 방법에 따라 반도체 장치의 형성 과정에서 패드 금속으로 알루미늄을 증착시키고 패터닝하여 얻은 패드를 도시하는 공정 단면도.
도 4는 도 3의 상태에 이어서 패드 보호막을 증착하고, 노광 및 식각공정으로 패터닝하여 외부 접속용 와이어와 연결될 수 있도록 노출된 패드를 도시하는 공정 단면도.
도 5은 본 발명의 일 실시예에 따라 도4의 상태에 이어서 노출된 패드 위에 패드 보충막으로 다시 알루미늄을 증착한 것을 도시하는 공정 단면도.
도 6은 본 발명의 일 실시예에 따라 도 5의 상태에 이어서 패드 보충막인 알루미늄층만 패터닝하여 보조 패드를 형성한 상태를 도시하는 공정 단면도.
본 발명은 반도체 장치 형성 방법에 관한 것으로, 보다 상세하게는 반도체 장치의 패드의 두께를 패드와 함께 형성되는 배선 패턴 보다 더 두껍게 할 수 있는 패드 형성 방법에 관한 것이다.
일반적으로 반도체 제품은 장치에 전력 및 신호의 입력을 외부로부터 공급받아 출력한다. 반도체 장치가 전기적 신호를 받기 위해서는 외부와 전기적으로 연결되어야 하는데, 이것을 위해 상부 금속 부분에 알루미늄 금속 패드를 형성한 후 끝부분에 골드 볼(gold ball)이 달려 있는 와이어와 연결하는 본딩공정을 한다. 도 3에 도시한 바와 같이 IMD 산화막(10) 상부에 상부 금속(20) 형성공정을 진행할 때 증착공정, 사진식각공정 및 식각공정을 진행하여 금속선과 함께 패터닝하여 패드보호 필름(30) (패시베이션층)의 증착공정, 사진식각공정 및 식각공정으로 상부를 패터닝하여 와이어와 연결될 수 있도록 만든다.
상기와 같이 생성된 패드에 와이어 본딩을 할 때 패드 알루미늄을 가열하여 온도를 높이고 와이어 볼로 일정한 압력을 가하여 알루미늄 패드와 골드 와이어 사이에 합금이 형성되도록 접착시킨다. 이때 높은 압력에 의해 도 1에 도시한 바와 같이, 패드 상의 알루미늄이 크랙(crack)되는 현상이 발생할 수 있다. 또한 도 2에 도시한 바와 같이 본딩 공정 후 패드와 와이어가 분리되는 필링(peeling)현상이 발생하기도 한다.
상기와 같은 크랙을 방지하기 위해서 패드를 형성하는 알루미늄의 두께를 증가시켜서 패드 강도를 강화하는 방법이 있다. 그러나 아루미늄의 두께를 증가시키는 이와 같은 방법은 라인 선폭(CD)이 작아지고, 배선 알루미늄층의 두께도 점점 감소하는 추세에 역행되는 것이다.
현재 개발된 반도체 장치 패드의 상부 금속의 두께는 제품에 따라 다르나 일반적으로 4000Å~12000Å 정도이며 10000Å 이하의 두께를 가지는 패드는 크랙이 발생할 위험이 있다. 또한 패드와 동일한 배선 층의 금속 라인의 저항, 전자이동(electromigration) 및 응력이동(stressmigration) 등의 전기적 특성에 나쁜 영향을 주는 것을 최소화해야 한다는 기술적 과제가 요구되고 있다.
상기 문제점을 해결하기 위한 본 발명의 목적은 반도체 장치의 패드를 형성함에 있어서, 패드와 같이 형성되는 배선 패턴의 두께는 증가시키지 않으면서 패드의 강도는 강화시켜 와이어 본딩 등 후속 공정에서 패드에 크랙 등 손상이 생기는 현상을 방지할 수 있는 반도체 장치 형성 방법을 제공하는 것이다.
본 발명의 또한, 패드 크랙을 방지하면서 동일한 배선 층에 형성되는 배선 패턴에 전기적 및 물리적으로 영향이 없는 반도체 장치 형성 방법을 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위한 본 발명의 반도체 장치 형성 방법은
이전 단계까지의 공정이 이루어진 공정 기판에 패드 도전막을 적층하고 패터닝하여 패드를 형성하는 단계;
상기 패드가 형성된 기판에 보호막을 적층하고 패터닝하여 상기 패드를 드러내는 단계;
상기 패드가 드러난 기판에 패드 보충막을 증착하는 단계; 및
상기 패드 보충막을 패터닝하여 상기 패드 위에 상기 패드와 접속되는 보조 패드를 형성하는 단계;를 구비하는 것을 특징으로 한다.
패드 도전막이나 패드 보충막으로는 통상 알루미늄이나 알루미늄 함유 합금이 사용될 수 있다.
본 발명에서 통상적으로, 알루미늄을 포함하는 패드는 층간 절연막(IMD)으로서 실리콘 산화막의 상부에 알루미늄을 증착하고 패터닝하여 패드를 형성하고, 알루미늄 패드 위에 실리콘 산화막이나 실리콘 질화막 혹은 이들의 복합으로 이루어진 보호막을 적층, 패터닝 하여 패드를 드러내는 방법으로 형성된다. 드러난 패드 위로 다시 알루미늄 패드 보충막을 증착시키고, 상기 패드 보충막을 패터닝하여 보조 패드가 이전에 형성된 패드와 결합된 상태가 되도록 한다.
도 1은 종래기술에 따라 제조된 반도체 장치의 패드에 발생된 크랙(crack)을 도시하고, 도 2는 종래기술에 따라 제조된 반도체 장치의 패드에 발생된 필링(peeling)현상을 도시하고, 도 3은 기존의 방법으로 반도체 장치의 패드를 패턴 형성한 상태를 도시하고, 도 4는 도 3에 이어서 상기 패드 위로 보호막(페시베이션막)을 증착시키고, 패터닝하여 외부 와이어와 연결될 수 있도록 드러난 패드를 도시하고, 도 5은 본 발명의 일 실시예에 따라 패드 위에 다시 패드 보충막을 증착한 것을 도시하고, 도 6은 도 5에 이어서 패드 보충막을 패터닝하여 패드와 결합되는 보조 패드가 형성된 상태를 도시한다.
이하 도면을 참조하면서 일 실시예를 통해 본 발명을 보다 상세히 설명하기 로 한다.
도 5를 참조하면, 도시한 바와 같이 IMD(Inter Metal Dielectrics) 산화막(10) 상에 알루미늄을 증착하고 패터닝하여 알루미늄 패드(20)를 형성한다. 알루미늄은 통상 스퍼터링으로 형성될 수 있다. 패드와 함께 형성되는 배선 패턴의 층의 두께에 영향을 주지 않고 패드 부분만 선택적으로 알루미늄 층의 두께를 증가시키기 위해서 상기 패드 위로 보호막을 형성한 뒤 보호막을 오픈하고 그 상태에서 다시 30,000 Å의 알루미늄(40)을 패드 보충막으로서 증착한다.
이때, 패드 위로 형성하는 보호막은 실리콘 산화막, 실리콘질화막 혹은 이들 막이 교번되면서 이루어지는 다층막일 수 있다. 최상층에는 실리콘 질화막이 습기나 오염을 더 잘 차단할 수 있으므로 많이 사용된다.
도 6을 참조하면, 상기 패드 상부에 패드와 접속되는 알루미늄 보조 패드를 남기고 다른 영역에서는 패드 보충막을 제거하기 위해서 사진식각공정으로 알루미늄 패드 보충막을 패터닝한다. 즉, 포토레지스트막을 적층하고 노광하여 포토레지스트 패턴을 만들고, 이를 식각 마스크로 이용하여 패드 보호막(30) 상부에 형성된 알루미늄 패드 보충막을 식각하여 상기 패드 상의 부분만 남도록 한다.
패드 보충막을 식각하여 보조 패드를 형성할 때, 보조 패드 패턴이 기존의 드러난 패드 보다 더 좁을 경우에는 패드 보충막을 식각하는 단계에서 패드가 일부 노출되어 오히려 패드 손상이 발생할 수 있다.
더욱이, 보조 패드는 인근에 배선 패턴이 형성될 필요가 없으므로 패드보다 더 넓게 형성할 수 있고, 충분한 두께로 형성할 수 있다. 넓은 패드는 기존 패드와 보호막 사이의 틈으로 공기나 습기가 침투하는 것을 방지하는 역할도 할 수 있다. 알루미늄 보조 패드는 패드의 알루미늄과 동일한 재질인 경우, 패드와 보조 패드의 결합이 더 쉽고 단단히 이루어질 수 있다.
상기와 같이 사진식각하여 패드(20) 상부에 형성되는 알루미늄 보조 패드는 충분한 두께와 면적으로 패턴 형성할 수 있으므로 결과적으로 전체 패드의 면적이나 두께가 패터닝이 매우 커서 알루미늄(40)의 두께가 증가한다. 따라서 반도체 장치의 패드에 와이어 본딩을 할 때 패드의 알루미늄을 가열하여 온도를 높이고 알루미늄 패드와 골드 와이어 사이에 합금이 형성되어 접착시 패드 상의 알루미늄의 두께가 증가하여 패드의 크랙을 방지할 수 있다.
본 발명은 상기 실시예에 한정되지 않으며, 많은 변형이 본 발명의 기술적 사상 내에서 당분야에서의 통상의 지식을 가진 자에 의하여 실시 가능함은 명백하다.
상기에서 상세히 설명한 바와 같이, 본 발명에 따르면 반도체 장치의 패드 부분만을 선택적으로 알루미늄 같은 패드 형성용 도전막 두께를 증가시키기 위해서 패드를 오픈 후 알루미늄을 증착하고 패드 상부의 알루미늄에 보조 패드 패턴을 형성하는 방법을 사용한다. 따라서, 최종적인 패드 두께가 증가하여 패드의 크랙을 방지할 수 있는 효과가 있다.

Claims (4)

  1. 공정 기판에 패드 도전막을 적층하고 패터닝하여 패드를 형성하는 단계;
    상기 패드가 형성된 기판에 보호막을 적층하고 패터닝하여 상기 패드를 드러내는 단계;
    상기 패드가 드러난 기판에 패드 보충막을 증착하는 단계; 및
    상기 패드 보충막을 패터닝하여 상기 패드 위에 상기 패드와 접속되는 보조 패드를 형성하는 단계;를 구비하는 것을 특징으로 하는 반도체 장치 형성방법.
  2. 제 1항에 있어서,
    상기 패드 도전막 및 상기 패드 보충막은 알루미늄으로 이루어지는 것을 특징으로 하는 반도체 장치 형성방법.
  3. 제 1항 또는 제 2 항에 있어서,
    상기 패드 보충막은 1,200 ~ 40,000 Å 두께로 형성되는 것을 특징으로 하는 반도체 장치 형성 방법.
  4. 제 1항에 있어서,
    상기 보호막은 실리콘 산화막, 실리콘 질화막, 실리콘 산호막과 실리콘 질화막이 적층된 막 가운데 하나인 것을 특징으로 하는 반도체 장치 형성 방법.
KR1020060135694A 2006-12-27 2006-12-27 반도체 장치 형성 방법 KR20080060996A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060135694A KR20080060996A (ko) 2006-12-27 2006-12-27 반도체 장치 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060135694A KR20080060996A (ko) 2006-12-27 2006-12-27 반도체 장치 형성 방법

Publications (1)

Publication Number Publication Date
KR20080060996A true KR20080060996A (ko) 2008-07-02

Family

ID=39813451

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060135694A KR20080060996A (ko) 2006-12-27 2006-12-27 반도체 장치 형성 방법

Country Status (1)

Country Link
KR (1) KR20080060996A (ko)

Similar Documents

Publication Publication Date Title
JP2974022B1 (ja) 半導体装置のボンディングパッド構造
JP4088120B2 (ja) 半導体装置
US6756675B1 (en) Semiconductor device and a method for making the same that provide arrangement of a connecting region for an external connecting terminal
US20070290361A1 (en) Via layout with via groups placed in interlocked arrangement
EP3216059A1 (en) Methods and apparatus for high voltage integrated circuit capacitors
US5055906A (en) Semiconductor device having a composite insulating interlayer
GB2364170A (en) Dual damascene bond pad structure for lowering stress and allowing circuitry under pads
US7151052B2 (en) Multiple etch-stop layer deposition scheme and materials
JPH04167449A (ja) 半導体装置
KR20080060996A (ko) 반도체 장치 형성 방법
JP2003218114A (ja) 半導体装置及びその製造方法
JPH0677315A (ja) 半導体装置
KR20080079224A (ko) 반도체 장치 및 그 제조 방법
JPH0456237A (ja) 半導体装置
JP3941645B2 (ja) 樹脂封止型半導体装置及び樹脂封止型半導体製造方法
JP4932944B2 (ja) 半導体装置およびその製造方法
JP2008066450A (ja) 半導体装置
JPH03171758A (ja) 半導体装置及びその製造方法
KR100835442B1 (ko) 반도체 소자의 패드 구조 및 그 제조 방법
JPS60145628A (ja) 半導体装置
JPH0621061A (ja) 半導体装置
JPH0621218A (ja) 半導体装置とその製造方法
KR930011537B1 (ko) 반도체 장치 제조방법
KR100702120B1 (ko) 반도체 소자의 본딩 패드 구조 및 그의 형성 방법
KR100673654B1 (ko) 반도체 소자 및 그의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E601 Decision to refuse application