KR20080059768A - Soi웨이퍼 및 제조방법 - Google Patents
Soi웨이퍼 및 제조방법 Download PDFInfo
- Publication number
- KR20080059768A KR20080059768A KR1020060133458A KR20060133458A KR20080059768A KR 20080059768 A KR20080059768 A KR 20080059768A KR 1020060133458 A KR1020060133458 A KR 1020060133458A KR 20060133458 A KR20060133458 A KR 20060133458A KR 20080059768 A KR20080059768 A KR 20080059768A
- Authority
- KR
- South Korea
- Prior art keywords
- single crystal
- crystal silicon
- silicon substrate
- insulating film
- soi
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 12
- 239000000758 substrate Substances 0.000 claims abstract description 44
- 238000004519 manufacturing process Methods 0.000 claims abstract description 25
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 19
- 229920005591 polysilicon Polymers 0.000 claims abstract description 19
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 37
- 238000005498 polishing Methods 0.000 claims description 9
- 238000000151 deposition Methods 0.000 claims description 4
- 238000005520 cutting process Methods 0.000 claims description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 10
- 229910052710 silicon Inorganic materials 0.000 abstract description 10
- 239000010703 silicon Substances 0.000 abstract description 10
- 239000012212 insulator Substances 0.000 abstract description 4
- 229910021419 crystalline silicon Inorganic materials 0.000 abstract 3
- 238000007517 polishing process Methods 0.000 abstract 2
- 235000012431 wafers Nutrition 0.000 description 43
- 239000010408 film Substances 0.000 description 25
- 239000004065 semiconductor Substances 0.000 description 8
- 238000005516 engineering process Methods 0.000 description 6
- 230000007547 defect Effects 0.000 description 5
- 238000012356 Product development Methods 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- -1 hydrogen (H +) ions Chemical class 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 125000004430 oxygen atom Chemical group O* 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Element Separation (AREA)
Abstract
본 발명은 SOI 웨이퍼 및 제조방법에 관한 것으로서, 단결정 실리콘기판의 전체면상에 절연막이 형성되고, 절연막상에 폴리 실리콘이 증착되며, 절연막으로 절연되면서 소자가 생성되는 영역 확보를 위하여 단결정 실리콘기판이 들어나도록 연마되어 SOI 웨이퍼가 형성되는 것을 특징으로 한다. 따라서 본 발명은, 단결정 실리콘기판의 전체에 절연막을 형성시키고, 이 절연막상에 폴리 실리콘을 증착시켜서 단결정 실리콘기판이 들어나도록 연마시킴으로써, 단결정 실리콘기판을 이용하여 제품개발 및 생산기간과 비용을 줄일 수 있고, 설비 투자에 대한 부담을 줄일 수 있는 효과를 가진다.
SOI, 에피택셜, 단결정, 폴리 실리콘
Description
도 1a 내지 도 1c는 본 발명의 일실시예에 따른 SOI 웨이퍼 제조방법의 공정 단면도이고,
도 2a 내지 도 2d는 본 발명의 다른 실시예에 따른 SOI 웨이퍼 제조방법의 공정 단면도이다.
<도면의 주요부분에 대한 부호의 설명>
100, 110 : SOI 웨이퍼 102, 112 : 단결정 실리콘기판
104, 114 : 절연막 106, 116 : 폴리 실리콘
본 발명은 SOI(silicon on insulator, 이하 SOI) 웨이퍼 및 제조방법에 관한 것으로서, 보다 상세하게는 단결정 실리콘기판을 이용한 SOI 웨이퍼 및 제조방법에 관한 것이다.
웨이퍼의 변화는 대구경화의 추세와 더불어 새로운 형태의 웨이퍼의 상용화가 예상되는데 그것은 실리콘 2중막 형태의 SOI (Silicon On Insulator)웨이퍼이 다.
그동안 반도체 웨이퍼시장을 주도해온 폴리시드(Polished) 웨이퍼는 실리콘봉(Ingot)에 존재하는 미세한 결함들로 인해 고집적을 실현하기에는 한계가 있어 실리콘웨이퍼 위에 에피텔셜 성장층을 가진 에피(Epi)웨이퍼가 등장하게 되었다. 또한 최근들어 실리콘 단결정 봉(Ingot)을 성장시키는 과정에서 성장속도와 열처리 조건을 독자적으로 처리, 웨이퍼 표면의 산소원자 및 불순물과 기타 결함 등을 완전히 제거한 폴리시드 형태의 결함 제어 웨이퍼도 개발되었는데, 이러한 것들은 반도체소자의 초미세 디자인 룰의 적용을 만족시키기 위한 노력이라고 할 수 있을 것이다. 현재 폴리시드 형태의 결함제어웨이퍼는 표면의 무결함특성을 가질 뿐만 아니라 수율까지 우수하여 당분간 주로 사용될 것이다.
이와 더불어 SOI 웨이퍼를 이용한 고속 칩 제조기술이 1GD램 이상 고집적 메모리 및 고성능 마이크로프로세서 제조에 대응하는 차세대 반도체 공정 기술로 급부상하고 있다. SOI 웨이퍼 기술은 반도체를 만드는 재료인 실리콘 웨이퍼에 절연막을 입히고 그 위에 다시 실리콘 박막을 형성시켜 전자 누설을 막고 칩의 집적도를 높이는 기술로 초미세가공에 쓰일 것으로 예상되는 차세대 기술이다. 특히 SOI 기술은 트랜지스터의 저항을 줄여 저전력 고속 칩을 생산할 수 있도록 함으로써 1기가급 이상의 메모리 반도체는 물론 저전력과 저전압 특성이 요구되는 휴대형 정보통신기기용 반도체 소자 생산에 폭넓게 사용될 것으로 전망된다.
현재 SOI 웨이퍼는 기존 웨이퍼에 비해 매우 높은 가격을 형성하고 있어 아직까지 그 적용 분야가 매우 제한적이지만 향후 반도체의 고집적화가 급진전될 경 우 이 제품 채용이 불가피할 것으로 예상되며 당분간 폴리시드 제품이 주력 웨이퍼의 자리를 계속 고수하고 에피웨이퍼는 일부 분야에서만 사용될 것이나 기가급 반도체가 양산될 2003년 이후부터 SOI 웨이퍼의 채택도 본격화될 것으로 예상된다.
이에 종래의 기술에 따른 SOI 웨이퍼의 제조는, 먼저, 최고 1000℃에 이르는 고온의 열처리(annealling) 과정을 포함한다. 이 방법은 일정 두께의 초기 베어 웨이퍼(bare wafer)를 열처리하여 산화막을 입히는 과정, 수소(H+) 이온을 웨이퍼 표면 아래로 주입하여 수소 불순물에 의한 경계층을 형성하는 과정, 웨이퍼를 별도의 기판에 본딩한 후 경계층을 분리하여 상기 기판 위에 소정 두께의 실리콘을 남기는 과정 그리고 고온 어닐링(annealling) 과정 등을 수행한다.
그런데, 종래의 제조 기술에 따른 SOI는, 두 장의 웨이퍼 기판이 소요되는 등 일반 폴리시드 웨이퍼보다 10배 이상으로 제조단가가 매우 높다는 결점이 있었다.
본 발명은 상기한 바와 같은 결점을 해소시키기 위하여 안출된 것으로서, 단결정 실리콘기판을 이용하여 제품개발 및 생산기간과 비용을 줄일 수 있고, 설비 투자에 대한 부담을 줄일 수 있는 SOI 웨이퍼 및 제조방법을 제공하는데 그 목적이 있다.
상술한 목적을 달성하기 위한 본 발명은, 단결정 실리콘기판의 전체면상에 절연막이 형성되고, 절연막상에 폴리 실리콘이 증착되며, 절연막으로 절연되면서 소자가 생성되는 영역 확보를 위하여 단결정 실리콘기판이 들어나도록 연마되어 형성되는 SOI 웨이퍼를 제공한다.
또한, 본 발명은, 단결정 실리콘기판의 전체면상에 절연막이 형성되는 단계와, 절연막상에 폴리 실리콘이 증착되는 단계와, 절연막으로 절연되면서 소자가 생성되는 영역 확보를 위하여 단결정 실리콘기판이 들어나도록 일면에서부터 연마하는 단계를 포함하는 SOI 웨이퍼의 제조방법을 제공한다.
또, 본 발명은, 단결정 실리콘기판의 전체면상에 절연막이 형성되는 단계와, 절연막상에 폴리 실리콘이 증착되는 단계와, 단결정 실리콘기판의 중앙을 절개하여 두 개로 분리하는 단계와, 분리되어 들어난 각 단결정 실리콘기판에 소자가 생성될 수 있도록 연마가 실시되는 단계를 포함하는 SOI 웨이퍼의 제조방법을 제공한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시 예를 참조하여 구체적으로 설명한다.
도 1a 내지 도 1c는 본 발명의 일실시예에 따른 SOI 웨이퍼 제조방법의 공정 단면도이고, 도 2a 내지 도 2d는 본 발명의 다른 실시예에 따른 SOI 웨이퍼 제조방법의 공정 단면도이다.
먼저 SOI 웨이퍼는, 길이 방향으로 이어지는 단결정 실리콘기판의 전체면상에 절연막이 형성된다.
여기서 절연막은 산화물, 질화물 및 내열성 유기절연물 중에 어느 하나이면 가능하나, 산화물이 바람직하다.
그리고 이 절연막 상에 폴리 실리콘이 증착되며, 폴리 실리콘은 절연막 보다는 두껍게 증착된다.
이어서 절연막으로 절연되면서 소자가 생성되는 영역 확보를 위하여 단결정 실리콘기판이 들어나도록 연마하여 SOI 웨이퍼를 형성하게 된다.
이 때, 연마는 전체 SOI 웨이퍼의 일면부터 즉, 폴리 실리콘과 절연막과 그리고 단결정 실리콘기판의 일면이 들어나도록 연마하여 형성되는 SOI 웨이퍼(100)와, 다른 실시예로 단결정 실리콘기판의 중앙부가 수평 방향으로 절개되고, 분리된 각 단결정 실리콘기판의 일면이 연마되어 SOI 웨이퍼(110)가 이루어질 수 있다.
이하 첨부된 본 발명의 실시 예에 따른 SOI 웨이퍼 제조방법을 도면을 참고하여 상세하게 설명하면 다음과 같다.
일실시예에 따른 도 1a에서는, 단결정 실리콘기판(102)의 전체면상에 절연막(104)이 형성되고, 이어서 도 1b는 내부에 단결정 실리콘기판(102)을 포함한 절연막(104)상에 폴리 실리콘(106)을 증착하게 된다.
그리고 도 1c와 같이 폴리 실리콘(106)의 일면부터 연마가 이루어지며, 그 연마 정도는 단결정 실리콘기판(102)이 어느 정도 들어날 정도로 이루어진다.
따라서, 소자가 만들어지는 웨이퍼 표면 부근은 단결정 실리콘기판(102)을 유지한 SOI로 만들었고, 나중에 소자의 생성 완료후 백사이드 그라인드(backside grind)되는 영역은 폴리 실리콘(106)이 되며, 이들 사이의 절연은 절연막(104)으로 절연될 수 있는 신규한 SOI 웨이퍼(100)의 제조 방법이다.
또한, 다른 실시예에 따른 도 2a는, 단결정 실리콘기판(112)의 전체면상에 절연막(114)이 형성되고, 이어서 도 2b는 내부에 단결정 실리콘기판(112)을 포함한 절연막(114)상에 폴리 실리콘(116)을 증착하게 된다.
그리고 도 2c에서는, 단결정 실리콘기판(112)의 중앙을 수평 방향으로 절개하여 두 개로 분리시키며, 도 2d는 두 개로 분리된 각 단결정 실리콘기판(112)에 소자가 생성될 수 있도록 연마가 실시된다.
이 역시, 소자가 만들어지는 웨이퍼 표면 부근은 단결정 실리콘기판(112)을 유지한 SOI로 만들었고, 나중에 소자의 생성 완료후 백사이드 그라인드(backside grind)되는 영역은 폴리 실리콘(116)이 되며, 이들 사이의 절연은 절연막(114)으로 절연될 수 있도록 한 번에 두 개의 SOI 웨이퍼(110)를 제조할 수 있는 방법이다.
이상에서 설명한 것은 본 발명에 따른 SOI 웨이퍼 및 제조방법을 실시하기 위한 하나의 실시예에 불과한 것으로서, 본 발명은 상기한 실시예에 한정되지 않고, 이하의 특허청구범위에서 청구하는 바와 같이 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능한 범위까지 본 발명의 기술적 정신이 있다고 할 것이다.
이상에서 설명한 바와 같이, 본 발명에 의한 SOI 웨이퍼 및 제조방법은, 단결정 실리콘기판의 전체에 절연막을 형성시키고, 이 절연막상에 폴리 실리콘을 증착시켜서 단결정 실리콘기판이 들어나도록 연마시킴으로써, 단결정 실리콘기판을 이용하여 제품개발 및 생산기간과 비용을 줄일 수 있고, 설비 투자에 대한 부담을 줄일 수 있는 효과를 가진다.
Claims (5)
- 단결정 실리콘기판의 전체면상에 절연막이 형성되고,상기 절연막상에 폴리 실리콘이 증착되며,상기 절연막으로 절연되면서 소자가 생성되는 영역 확보를 위하여 상기 단결정 실리콘기판이 들어나도록 연마되어 형성되는 SOI 웨이퍼.
- 제 1 항에 있어서,상기 SOI 웨이퍼는 일면부터 폴리 실리콘과 절연막과 상기 단결정 실리콘기판의 일면이 들어나도록 차례로 연마되어 이루어지는 것을 특징으로 하는 SOI 웨이퍼.
- 제 1 항에 있어서,상기 단결정 실리콘기판의 중앙부가 수평 방향으로 절개되고, 분리된 상기 각 단결정 실리콘기판의 일면이 연마되어 이루어지는 것을 특징으로 하는 SOI 웨이퍼.
- 단결정 실리콘기판의 전체면상에 절연막이 형성되는 단계와,상기 절연막상에 폴리 실리콘이 증착되는 단계와,상기 절연막으로 절연되면서 소자가 생성되는 영역 확보를 위하여 상기 단결 정 실리콘기판이 들어나도록 일면에서부터 연마하는 단계,를 포함하는 SOI 웨이퍼의 제조방법.
- 단결정 실리콘기판의 전체면상에 절연막이 형성되는 단계와,상기 절연막상에 폴리 실리콘이 증착되는 단계와,상기 단결정 실리콘기판의 중앙을 절개하여 두 개로 분리하는 단계와,상기 분리되어 들어난 각 단결정 실리콘기판에 소자가 생성될 수 있도록 연마가 실시되는 단계,를 포함하는 SOI 웨이퍼의 제조방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060133458A KR100850119B1 (ko) | 2006-12-26 | 2006-12-26 | Soi웨이퍼 및 제조방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060133458A KR100850119B1 (ko) | 2006-12-26 | 2006-12-26 | Soi웨이퍼 및 제조방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20080059768A true KR20080059768A (ko) | 2008-07-01 |
KR100850119B1 KR100850119B1 (ko) | 2008-08-04 |
Family
ID=39812492
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020060133458A KR100850119B1 (ko) | 2006-12-26 | 2006-12-26 | Soi웨이퍼 및 제조방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100850119B1 (ko) |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06275525A (ja) * | 1993-03-18 | 1994-09-30 | Shin Etsu Handotai Co Ltd | Soi基板及びその製造方法 |
KR0168348B1 (ko) * | 1995-05-11 | 1999-02-01 | 김광호 | Soi 기판의 제조방법 |
JP2006191125A (ja) | 2006-01-27 | 2006-07-20 | Ftl:Kk | Soiウェーハの製造方法 |
-
2006
- 2006-12-26 KR KR1020060133458A patent/KR100850119B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR100850119B1 (ko) | 2008-08-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107430982B (zh) | 贴合式半导体晶圆以及贴合式半导体晶圆的制造方法 | |
TWI304246B (en) | A liner of a shallow trench isolation modification method | |
US7601614B2 (en) | Manufacturing method of silicon on insulator wafer | |
KR101446517B1 (ko) | Soi 웨이퍼의 제조방법 | |
TWI604502B (zh) | Fitting wafer manufacturing method | |
US8835209B2 (en) | Complementary transistors comprising high-k metal gate electrode structures and epitaxially formed semiconductor materials in the drain and source areas | |
US7276430B2 (en) | Manufacturing method of silicon on insulator wafer | |
KR20040028559A (ko) | 반도체 장치의 제조 방법 | |
JP4439602B2 (ja) | 半導体装置の製造方法 | |
JP2003197602A (ja) | ウェーハ製造方法 | |
TWI601185B (zh) | A semiconductor wafer cleaning tank and a method of manufacturing a bonded wafer | |
TWI716627B (zh) | 貼合式soi晶圓的製造方法 | |
TW201729339A (zh) | 絕緣體上半導體型基板 | |
KR100850119B1 (ko) | Soi웨이퍼 및 제조방법 | |
CN114188362A (zh) | 一种特殊结构的soi及其制备方法 | |
US6911380B2 (en) | Method of forming silicon on insulator wafers | |
KR100704146B1 (ko) | Soi 기판의 제조방법 | |
KR100850120B1 (ko) | Soi웨이퍼 및 제조방법 | |
CN207690801U (zh) | Pmos器件 | |
KR100609382B1 (ko) | Soi 기판의 제조방법 | |
JP2007266347A (ja) | 半導体装置の製造方法 | |
KR20090044566A (ko) | 반도체 기판 제조 방법 | |
CN103608896A (zh) | 半导体装置的制造方法 | |
CN104821290A (zh) | 基于选择性外延制作soi的方法 | |
TWI552344B (zh) | 電晶體元件之製造方法與其結構 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20120619 Year of fee payment: 5 |
|
LAPS | Lapse due to unpaid annual fee |