KR20080048948A

KR20080048948A - 영상 신호 처리 회로

Info

Publication number: KR20080048948A
Application number: KR1020070121816A
Authority: KR
Inventors: 스께 세리자와
Original assignee: 산요덴키가부시키가이샤; 산요 세미컨덕터 컴퍼니 리미티드
Priority date: 2006-11-29
Filing date: 2007-11-28
Publication date: 2008-06-03
Also published as: US20080122981A1; KR100927522B1; CN101193320A; JP2008136110A

Abstract

Y/C 분리 회로를 갖는 영상 신호 처리 회로에서，Y/C 분리 회로를 바이패스하는 스루 모드로부터, Y/C 분리를 행하는 분리 모드로 절환할 때에, 정상의 동작을 확보한다. 제어 회로는, Y/C 분리 회로의 구동을 정지한 상태에 있는 스루 모드로부터 Y/C 분리 회로를 동작시키는 분리 모드로의 절환 지시를 받으면，Y/C 분리 회로를 구동시켜 Y/C 분리 회로 내의 버퍼 메모리의 동작을 개시시킨다(S50). 제어 회로는 1H 주기의 펄스를 카운트하여, 버퍼 메모리가 유지 가능한 영상 신호의 기간의 경과를 검지하면(S52), 예를 들면 버스트 기간이 아닌 타이밍의 도래를 가늠하여(S54), 스위치 회로를 절환하고, 바이패스 회로의 출력을 통과하는 상태로부터, Y/C 분리 회로가 생성하는 휘도 신호 Y 및 색 신호 C를 통과하는 상태로 설정한다(S56).

클램프 회로, 지연 회로, 스위치 회로, 제어 회로, 출력 버퍼 회로, 바이패스 회로

Description

영상 신호 처리 회로{IMAGE SIGNAL PROCESSING CIRCUIT}

본 발명은, 입력 영상 신호가 콤포지트 신호인 경우에는 Y/C 분리를 행하고, Y/C 분리 불필요한 입력 영상 신호에 대해서는 그대로 투과하는 영상 신호 처리 회로에 관한 것이다.

Y/C 분리 회로는, 콤포지트 영상 신호로부터 휘도 신호 Y와 색 신호 C를 분리하기 위한 회로이다. 그 때문에, 예를 들면 입력 영상 신호가 콤포넌트 신호인 경우나 흑백 신호인 경우에는, Y/C 분리 처리는 불필요하다. 따라서, 하기 특허 문헌 1에 개시되는 회로와 같이, 입력 영상 신호가 콤포지트 영상 신호인 경우에는, Y/C 분리 처리를 행하고, 그 밖의 경우에는 입력 영상 신호를 통과(스루)하여 출력하는 영상 신호 처리 회로가 존재한다.

그와 같은 영상 신호 처리 회로는, Y/C 분리 회로와 병렬로 바이패스 경로를 갖고，Y/C 분리 회로의 출력과 바이패스 경로의 출력 중 어느 하나를 스위치 회로에서 선택적으로 출력하는 구성으로 된다. 또한, 그와 같은 회로는, 스위치 회로에 의해 바이패스 경로의 출력이 선택되어 있는 스루 모드 시에, Y/C 분리 회로의 구동을 정지하고, 소비 전력 억제를 도모하는 것이 가능하다. 한편, 스루 모드로 부터, 콤포지트 영상 신호의 분리를 행하는 분리 모드로 절환할 때에는, 스위치 회로를 절환함과 함께 Y/C 분리 회로에의 전원 공급이 개시된다.

[특허 문헌 1] 일본 특허 공개 평5-183931호 공보

그러나，Y/C 분리 회로를 정지시키면, 스루 모드로부터, Y/C 분리를 행하는 분리 모드로 복귀할 때에, Y/C 분리 회로가 기동할 때까지, 안정된 Y/C 분리 처리가 행해지지 않는다고 하는 문제가 있다. 특히, Y/C 분리 회로를 구성하는 빗형 필터(Comb Filter)는, 라인 메모리나 프레임 메모리에, 선행하는 소정 기간의 영상 신호를 예를 들면 FIFO(First-In First-Out) 동작에 기초하여 홀드하고, 라인간이나 프레임간에서의 상관을 이용하여, 휘도 신호와 색 신호와의 분리나 노이즈 저감 처리를 행한다. 그 때문에，Y/C 분리 회로에의 전원 공급을 정지하면 메모리의 기억 내용이 잃게 되어, 복귀 시점에서는 메모리의 기억 내용이 부정으로 된다.

또한, 메모리를 불휘발성의 것으로 구성하였다고 하여도, 정지 전에 메모리에 기억된 영상 신호와, 복귀 후의 영상 신호간에는 시간적인 간격이 생겨, 그들 사이의 상관을 이용하여 Y/C 분리 처리를 행할 수 없다.

따라서, 복귀 후, 메모리의 내용이 새로운 영상 신호로 갱신될 때까지는, Y/C 분리 회로의 출력은 정상의 상태를 보증받지 못한다고 하는 문제가 있다. 이것은, 예를 들면 후단의 신호 처리 회로에서의 정상 동작을 확보할 수 없는 가능성이 있기 때문에 문제로 된다.

본 발명은 상기 문제점을 해결하기 위해 이루어진 것으로, 스루 모드로부터 분리 모드로의 절환 시에서，Y/C 분리 회로에 의한 정상의 처리 신호가 후단 신호 처리 회로에 출력되는 영상 신호 처리 회로를 제공하는 것을 목적으로 한다.

본 발명에 따른 영상 신호 처리 회로는, 입력 영상 신호가 콤포지트 신호인 경우에, 그 콤포지트 신호로부터 휘도 신호와 색 신호를 분리하여 생성하는 Y/C 분리 회로와, 상기 Y/C 분리 회로에 병렬로 설치되고, 상기 입력 영상 신호를 통과시키는 바이패스 회로와, 상기 Y/C 분리 회로의 생성 신호 및 상기 바이패스 회로의 통과 신호를 각각 입력받아, 상기 생성 신호를 출력하는 분리 모드와 상기 통과 신호를 출력하는 통과 모드를 절환하는 스위치 회로와, 상기 분리 모드 및 상기 통과 모드의 절환을 지시하는 외부로부터의 제어 신호에 따라서, 상기 스위치 회로의 절환 및 상기 Y/C 분리 회로의 구동을 제어하는 제어 회로를 갖고, 상기 제어 회로가, 상기 통과 모드로의 절환 지시에 연동하여, 상기 스위치 회로를 상기 통과 모드로 설정함과 함께, 상기 Y/C 분리 회로의 구동을 정지하고, 한편 상기 분리 모드로의 절환 지시에 대해서는, 상기 Y/C 분리 회로를 구동 개시함과 함께, 이 구동 개시로부터 소정의 유예 기간 경과 후에 상기 스위치 회로를 상기 분리 모드로 설정하는 것이다.

본 발명의 바람직한 양태는, 상기 Y/C 분리 회로가, 상기 입력 영상 신호를 FIFO 동작에 기초하여 기억하는 버퍼 메모리와, 상기 버퍼 메모리에 기억된 소정의 선행 기간 내의 상기 입력 영상 신호를 이용하여 상기 콤포지트 신호에 대한 분리 처리를 행하는 분리 처리부를 갖고, 상기 유예 기간이, 상기 선행 기간에 따라서 설정되는 영상 신호 처리 회로이다.

다른 본 발명에 따른 영상 신호 처리 회로에서는, 상기 선행 기간이, 수평 주사 기간의 정수배이며, 상기 제어 회로가, 상기 유예 기간을, 상기 구동 개시로부터 상기 선행 기간 경과 후의 최초의 컬러버스트 신호의 발생 타이밍까지로 하고, 수평 블랭킹 기간 내에 포함되는 해당 컬러버스트 신호의 발생 기간 후부터 해당 수평 블랭킹 기간의 종료까지의 동안에, 상기 스위치 회로를 상기 분리 모드로 설정한다.

본 발명에 따르면, 분리 모드로의 절환 지시에 따라서 Y/C 분리 회로의 구동을 개시하지만, 그 후 소정의 유예 기간이 경과될 때까지는, Y/C 분리 회로의 생성 신호는 스위치 회로로부터는 출력하지 않고, 그 동안, 바이패스 회로의 통과 신호가 스위치 회로로부터 출력된다. 이에 의해, 본 발명의 영상 신호 처리 회로는, Y/C 분리 회로의 기동 시에서의 정상성을 보증할 수 없는 생성 신호를 출력하는 것을 억제하고, 정상의 상태로 된 후의 생성 신호를 후단 신호 처리 회로에 출력할 수 있다. 따라서, 후단 신호 처리 회로의 정상 동작을 확보할 수 있어, 예를 들면 모드 절환 시에서 화질의 열화를 방지할 수 있다.

이하, 본 발명의 실시의 형태(이하 실시 형태라고 함)에 대해, 도면에 기초하여 설명한다. 도 1은, 실시 형태인 영상 신호 처리 회로의 개략의 블록도이다. 본 회로는, 클램프 회로(2), Y/C 분리 회로(4), 지연 회로(6), 스위치 회로(8), 제어 회로(10), 출력 버퍼 회로(12)를 포함하여 구성된다.

본 회로는, 콤포지트 영상 신호에 대해 Y/C 분리를 행하고, 휘도 신호 Y 및 색 신호 C를 생성할 수 있다. 본 회로는, 외부로부터의 제어 신호에 따라서, Y/C 분리를 행하는 분리 모드와, 그대로 통과하는 스루 모드를 절환할 수 있다.

클램프 회로(2)는, 본 회로의 입력 단자로부터 디지털화된 영상 신호 S를 입력받아, 디지털 클램프 처리를 행한다. 영상 신호는, 아날로그 신호의 상태에서 일단 클램프 처리를 받게 되지만, 온도 등에 기인하는 경시 변화를 제거하기 위해, 클램프 회로(2)에서, 재차 디지털적으로 클램프 처리를 행한다. 이에 의해, 흑색 레벨의 충실한 재현이 가능하게 된다. 클램프 회로(2)의 출력은 Y/C 분리 회로(4) 및 지연 회로(6)에 각각 입력된다.

Y/C 분리 회로(4)는, 라인 상관 방식 또는 프레임 상관 방식에 의해 콤포지트 영상 신호로부터 휘도 신호 Y 및 색 신호 C를 생성하여 스위치 회로(8)에 출력한다. 도 2는 Y/C 분리 회로(4)의 기본적인 구성예를 도시하는 블록도이며, 2 라인 상관 빗형 필터를 이용한 구성이다.

Y/C 분리 회로(4)에 입력된 영상 신호는, 라인 메모리(20) 및 밴드패스 필터(BPF)(22)로 이루어지는 경로와, BPF(24)로 이루어지는 경로를 경유하여, 가산기(26)에 입력된다. 라인 메모리(20)는, 1 수평 주사 기간(1H)의 영상 신호를 FIFO 동작에 의해 유지한다. BPF(22, 24)는 콤포지트 영상 신호의 영상 부반송파(3.58 MHz)를 중심으로 하는 색 신호 대역을 추출한다. 가산기(26)는, BPF(24) 로부터 현재의 영상 신호를 입력받고, BPF(22)로부터 1H 전의 영상 신호를 입력받고, 그들의 차 신호를 생성한다. 즉, 가산기(26)에는 인접하는 2 라인의 영상 신호가 입력된다. 여기서, 색 신호 C는, 1 라인마다 위상이 반전되므로, 인접하는 2 라인의 휘도와 색이 완전히 동일한 경우, 원리적으로 2 라인간에서 영상 신호의 차를 취하면, BPF(22, 24)의 출력에 혼입하는 휘도 신호 Y는 상쇄되어, 색 신호 C를 추출할 수 있다. 대부분의 경우, 인접하는 2 라인은 상관을 가지므로, 이 처리에 의해 색 신호 C를 바람직하게 추출할 수 있다. 가산기(26)로부터 출력되는 색 신호 C는 값이 2배로 되므로, 제산기(28)에 의해 1/2로서 Y/C 분리 회로(4)로부터 출력된다.

한편, 휘도 신호는 콤포지트 영상 신호로부터 색 신호 C를 제거한 남은 성분으로 된다. 따라서，Y/C 분리 회로(4)에 입력되는 영상 신호와 제산기(28)로부터 출력되는 색 신호 C를 가산기(30)에 입력하고, 그들의 차를 취해, 휘도 신호 Y를 생성한다. 또한, 영상 신호의 입력 경로에 설정되는 지연 회로(32)는, 색 신호 C를 생성하는 회로에서의 처리 시간에 따른 지연량을 갖고, 가산기(30)에의 2개의 입력 신호간의 타이밍을 조정한다.

여기서는，Y/C 분리 회로(4)의 가장 간단한 구성으로서 2 라인 상관에 기초하는 것을 나타냈지만, 예를 들면 2 라인간에서 화상이 크게 변화하는 경우에 생길 수 있는 크로스 컬러의 억제를 도모하는 등을 위하여, 라인 메모리를 2개 이상 이용한 빗형 필터로 하는 구성이나, 시간 축 방향의 상관을 이용하는 3 차원 Y/C 분리 처리에서는 프레임 메모리를 이용한 구성도 가능하다. 본 회로에서 이용되는 라인 메모리 또는 프레임 메모리 등의 버퍼 메모리는 예를 들면, DRAM 등의 휘발성 메모리로 구성된다.

Y/C 분리 회로(4)는, 스루 모드 시에, 전원 공급을 정지하여 구동을 정지시킬 수 있다. 이에 의해 스루 모드 시의 소비 전력이 억제된다.

스루 모드 시에는, Y/C 분리 회로(4)에 병렬로 설치된 바이패스 회로를 통하여, 영상 신호가 본 회로의 입력 단자로부터 스위치 회로(8)에 입력된다. 도 1에서 바이패스 회로는, 지연 회로(6)가 설정된 신호 경로이다. 지연 회로(6)는, Y/C 분리 회로(4)에서의 신호 처리 시간에 따른 지연 시간을 설정받고, 스위치 회로(8)에 입력되는 Y/C 분리 회로(4)의 출력과 바이패스 회로의 출력과의 타이밍을 맞춘다. 이에 의해, 분리 모드 및 스루 모드 상호의 절환 시에, 영상 신호의 타이밍 어긋남이 생기는 것이 방지된다.

또한, 클램프 회로(2)로부터 스위치 회로(8)에의 바이패스 회로는, 지연 회로(6)를 갖지 않는 구성으로 할 수도 있다. 예를 들면, 바이패스 회로를, 클램프 회로(2)와 스위치 회로(8)를 연결하는 단순한 배선으로 실현하여도 된다.

스위치 회로(8)는, Y/C 분리 회로(4)로부터의 휘도 신호 Y 및 색 신호 C와, 지연 회로(6)로부터의 영상 신호 S를 입력받아, 어느 한쪽을 출력 버퍼 회로(12)에 출력한다. 스위치 회로(8)의 절환 제어는 제어 회로(10)로부터의 제어 신호에 따라서 행해진다.

제어 회로(10)는, 본 회로의 각 부의 동작을 제어한다. 예를 들면, 제어 회로(10)는, 본 회로의 외부로부터의 제어 신호 M을 입력받아, 본 회로의 분리 모드 에서의 동작과 스루 모드에서의 동작을 절환한다. 제어 신호 M이 분리 모드로부터 스루 모드로의 절환 지시인 경우에는, 제어 회로(10)는 지연 회로(6)로부터의 영상 신호를 통과하도록 스위치 회로(8)를 설정함과 함께, 소비 전력 억제를 위해 Y/C 분리 회로(4)의 구동을 정지시킨다.

한편, 제어 신호 M이 스루 모드로부터 분리 모드로의 절환 지시인 경우에는, 스위치 회로(8)의 절환에 선행하여, Y/C 분리 회로(4)의 구동을 재개한다. 도 3은, 스루 모드로부터 분리 모드로의 절환 동작을 도시하는 개략의 플로우도이다. 이 경우, 제어 회로(10)는 제어 신호 M에 따라서, Y/C 분리 회로(4)의 구동을 재개한다. 이에 의해，Y/C 분리 회로(4) 내의 버퍼 메모리가 동작을 개시하고, 버퍼 메모리 내에 Y/C 분리 회로(4)에 입력되는 영상 신호가 시간 경과에 따라서 저장되어 간다(S50). 버퍼 메모리의 동작 개시로부터 해당 메모리가 유지 가능한 영상 신호의 기간에 상당하는 유예 기간이 경과되면, 버퍼 메모리의 기억 내용이 새로운 영상 신호로 모두 재기입된다(S52). 예를 들면, 제어 회로(10)는 영상 신호의 수평 블랭킹 기간에 나타내는 컬러버스트 신호나 수평 동기 신호에 연동하여 생성되는 1H 주기의 펄스를 입력받아, 이를 카운트하여, 유예 기간의 경과를 검지한다. 유예 기간의 경과 이후, Y/C 분리 회로(4)는 갱신된 버퍼 메모리의 내용에 기초하여 Y/C 분리 처리를 올바르게 행하는 것이 가능하게 된다.

제어 회로(10)는, 유예 기간의 경과 후, 예를 들면 버스트 기간이 아닌 타이밍의 도래를 가늠하여(S54), 스위치 회로(8)를 절환하고, Y/C 분리 회로(4)가 생성하는 휘도 신호 Y 및 색 신호 C를 통과하도록 설정한다(S56). 컬러버스트 기간의 도중에서의 절환을 피함으로써, 예를 들면 해당 버스트 신호를 이용한 동기 동작에의 영향을 회피하여, 신속한 동기의 확보를 가능하게 할 수 있다. 한편，컬러버스트 기간인지의 여부에 관계없이 임의의 타이밍에서, 스위치 회로(8)의 절환 동작을 행하도록 구성하여도 본질적으로는 문제는 없다.

또한，이상 디지털 신호에 대해 처리를 행하는 영상 신호 처리 회로를 실시 형태로서 설명하였지만, 본 발명에 따른 영상 신호 처리 회로는 아날로그 신호에 대해 마찬가지의 처리를 행하는 것이어도 된다.

도 1은 본 발명의 실시 형태인 영상 신호 처리 회로의 개략의 블록도.

도 2는 Y/C 분리 회로의 기본적인 구성예를 도시하는 블록도.

도 3은 스루 모드로부터 분리 모드로의 절환 동작을 도시하는 개략의 플로우 도.

<도면의 주요 부분에 대한 부호의 설명>

2 : 클램프 회로

4 : Y/C 분리 회로

6, 32 : 지연 회로

8 : 스위치 회로

10 : 제어 회로

12 : 출력 버퍼 회로

20 : 라인 메모리

22, 24 : 밴드패스 필터(BPF)

26, 30 : 가산기

28 : 제산기

Claims

입력 영상 신호가 콤포지트 신호인 경우에, 그 콤포지트 신호로부터 휘도 신호와 색 신호를 분리하여 생성하는 Y/C 분리 회로와,

상기 Y/C 분리 회로에 병렬로 설치되고, 상기 입력 영상 신호를 통과시키는 바이패스 회로와,

상기 Y/C 분리 회로의 생성 신호 및 상기 바이패스 회로의 통과 신호를 각각 입력받아, 상기 생성 신호를 출력하는 분리 모드와 상기 통과 신호를 출력하는 통과 모드를 절환하는 스위치 회로와,

상기 분리 모드 및 상기 통과 모드의 절환을 지시하는 외부로부터의 제어 신호에 따라서, 상기 스위치 회로의 절환 및 상기 Y/C 분리 회로의 구동을 제어하는 제어 회로

를 갖고,

상기 제어 회로는, 상기 통과 모드로의 절환 지시에 연동하여, 상기 스위치 회로를 상기 통과 모드로 설정함과 함께, 상기 Y/C 분리 회로의 구동을 정지하고, 한편 상기 분리 모드로의 절환 지시에 대해서는, 상기 Y/C 분리 회로를 구동 개시함과 함께, 그 구동 개시로부터 소정의 유예 기간 경과 후에 상기 스위치 회로를 상기 분리 모드로 설정하는 것을 특징으로 하는 영상 신호 처리 회로.
제1항에 있어서,

상기 Y/C 분리 회로는,

상기 입력 영상 신호를 FIFO 동작에 기초하여 기억하는 버퍼 메모리와,

상기 버퍼 메모리에 기억된 소정의 선행 기간 내의 상기 입력 영상 신호를 이용하여 상기 콤포지트 신호에 대한 분리 처리를 행하는 분리 처리부를 갖고,

상기 유예 기간은, 상기 선행 기간에 따라서 설정되는 것을 특징으로 하는 영상 신호 처리 회로.
제1항 또는 제2항에 있어서,

상기 선행 기간은, 수평 주사 기간의 정수배이며,

상기 제어 회로는, 상기 유예 기간을, 상기 구동 개시로부터 상기 선행 기간 경과 후의 최초의 컬러버스트 신호의 발생 타이밍까지로 하고, 수평 블랭킹 기간 내에 포함되는 해당 컬러버스트 신호의 발생 기간 후부터 해당 수평 블랭킹 기간의 종료까지의 동안에, 상기 스위치 회로를 상기 분리 모드로 설정하는 것을 특징으로 하는 영상 신호 처리 회로.