JP2008136110A - 映像信号処理回路 - Google Patents

Abstract

【課題】Ｙ／Ｃ分離回路を有する映像信号処理回路において、Ｙ／Ｃ分離回路をバイパスするスルーモードから、Ｙ／Ｃ分離を行う分離モードへ切り換える際に、正常な動作を確保する。
【解決手段】制御回路は、Ｙ／Ｃ分離回路の駆動を停止した状態にあるスルーモードからＹ／Ｃ分離回路を動作させる分離モードへの切り換え指示を受けると、Ｙ／Ｃ分離回路を駆動させＹ／Ｃ分離回路内のバッファメモリの動作を開始させる（Ｓ５０）。制御回路は、１Ｈ周期のパルスをカウントして、バッファメモリが保持可能な映像信号の期間の経過を検知すると（Ｓ５２）、例えば、バースト期間でないタイミングの到来を見計らって（Ｓ５４）、スイッチ回路を切り換え、バイパス回路の出力を通過する状態から、Ｙ／Ｃ分離回路が生成する輝度信号Ｙ及び色信号Ｃを通過する状態に設定する（Ｓ５６）。
【選択図】図３

Description

本発明は、入力映像信号がコンポジット信号である場合にはＹ／Ｃ分離を行い、Ｙ／Ｃ分離不要な入力映像信号に対してはそのまま透過する映像信号処理回路に関する。

Ｙ／Ｃ分離回路は、コンポジット映像信号から輝度信号Ｙと色信号Ｃとを分離するための回路である。そのため、例えば、入力映像信号がコンポーネント信号である場合や白黒信号である場合には、Ｙ／Ｃ分離処理は不要である。そこで、下記特許文献１に開示される回路のように、入力映像信号がコンポジット映像信号である場合には、Ｙ／Ｃ分離処理を行い、その他の場合には入力映像信号を通過（スルー）して出力する映像信号処理回路が存在する。

そのような映像信号処理回路は、Ｙ／Ｃ分離回路と並列にバイパス経路を有し、Ｙ／Ｃ分離回路の出力とバイパス経路の出力とのいずれかをスイッチ回路で選択的に出力する構成とされる。さらに、そのような回路は、スイッチ回路によりバイパス経路の出力が選択されているスルーモード時に、Ｙ／Ｃ分離回路の駆動を停止し、消費電力抑制を図ることが可能である。一方、スルーモードから、コンポジット映像信号の分離を行う分離モードへ切り換える際には、スイッチ回路を切り換えると共にＹ／Ｃ分離回路への電源供給が開始される。
特開平５−１８３９３１号公報

しかし、Ｙ／Ｃ分離回路を停止させると、スルーモードから、Ｙ／Ｃ分離を行う分離モードへ復帰する際に、Ｙ／Ｃ分離回路が立ち上がるまで、安定したＹ／Ｃ分離処理が行われないという問題がある。特に、Ｙ／Ｃ分離回路を構成するくし形フィルタ（Comb Filter）は、ラインメモリやフレームメモリに、先行する所定期間の映像信号を例えばＦＩＦＯ（First-In First-Out）動作に基づいてホールドし、ライン間やフレーム間での相関を利用して、輝度信号と色信号との分離やノイズ低減処理を行う。そのため、Ｙ／Ｃ分離回路への電源供給を停止するとメモリの記憶内容が失われ、復帰時点ではメモリの記憶内容が不定となる。

また、メモリを不揮発性のもので構成したとしても、停止前にメモリに記憶された映像信号と、復帰後の映像信号との間には時間的な間隔が生じ、それらの間の相関を利用してＹ／Ｃ分離処理を行うことができない。

よって、復帰後、メモリの内容が新たな映像信号で更新されるまでは、Ｙ／Ｃ分離回路の出力は正常な状態を保証されないという問題がある。これは、例えば、後段の信号処理回路での正常動作を確保できない可能性があるため問題となる。

本発明は上記問題点を解決するためになされたものであり、スルーモードから分離モードへの切り換え時において、Ｙ／Ｃ分離回路による正常な処理信号が後段信号処理回路へ出力される映像信号処理回路を提供することを目的とする。

本発明に係る映像信号処理回路は、入力映像信号がコンポジット信号である場合に、当該コンポジット信号から輝度信号と色信号とを分離し生成するＹ／Ｃ分離回路と、前記Ｙ／Ｃ分離回路に並列に設けられ、前記入力映像信号を通過させるバイパス回路と、前記Ｙ／Ｃ分離回路の生成信号及び前記バイパス回路の通過信号をそれぞれ入力され、前記生成信号を出力する分離モードと前記通過信号を出力する通過モードとを切り換えるスイッチ回路と、前記分離モード及び前記通過モードの切り換えを指示する外部からの制御信号に応じて、前記スイッチ回路の切り換え及び前記Ｙ／Ｃ分離回路の駆動を制御する制御回路と、を有し、前記制御回路が、前記通過モードへの切り換え指示に連動して、前記スイッチ回路を前記通過モードに設定すると共に、前記Ｙ／Ｃ分離回路の駆動を停止し、一方、前記分離モードへの切り換え指示に対しては、前記Ｙ／Ｃ分離回路を駆動開始すると共に、当該駆動開始から所定の猶予期間経過後に前記スイッチ回路を前記分離モードに設定するものである。

本発明の好適な態様は、前記Ｙ／Ｃ分離回路が、前記入力映像信号をＦＩＦＯ動作に基づいて記憶するバッファメモリと、前記バッファメモリに記憶された所定の先行期間内の前記入力映像信号を用いて前記コンポジット信号に対する分離処理を行う分離処理部と、を有し、前記猶予期間が、前記先行期間に応じて設定される映像信号処理回路である。

他の本発明に係る映像信号処理回路においては、前記先行期間が、水平走査期間の整数倍であり、前記制御回路が、前記猶予期間を、前記駆動開始から前記先行期間経過後の最初のカラーバースト信号の発生タイミングまでとし、水平ブランキング期間内に含まれる当該カラーバースト信号の発生期間後から当該水平ブランキング期間の終了までの間に、前記スイッチ回路を前記分離モードに設定する。

本発明によれば、分離モードへの切り換え指示に応じてＹ／Ｃ分離回路の駆動を開始するが、その後、所定の猶予期間が経過するまでは、Ｙ／Ｃ分離回路の生成信号はスイッチ回路からは出力せず、その間、バイパス回路の通過信号がスイッチ回路から出力される。これにより、本発明の映像信号処理回路は、Ｙ／Ｃ分離回路の立ち上がり時における正常性を保証できない生成信号を出力することを抑制し、正常な状態となった後の生成信号を後段信号処理回路へ出力することができる。よって、後段信号処理回路の正常動作を確保でき、例えば、モード切り換え時において画質の劣化を防止することができる。

以下、本発明の実施の形態（以下実施形態という）について、図面に基づいて説明する。図１は、実施形態である映像信号処理回路の概略のブロック図である。本回路は、クランプ回路２、Ｙ／Ｃ分離回路４、遅延回路６、スイッチ回路８、制御回路１０、出力バッファ回路１２を含んで構成される。

本回路は、コンポジット映像信号に対しＹ／Ｃ分離を行い、輝度信号Ｙ及び色信号Ｃを生成することができる。本回路は、外部からの制御信号に応じて、Ｙ／Ｃ分離を行う分離モードと、そのまま通過するスルーモードとを切り換えることができる。

クランプ回路２は、本回路の入力端子からデジタル化された映像信号Ｓを入力され、デジタルクランプ処理を行う。映像信号は、アナログ信号の状態にて一旦クランプ処理を施されるが、温度等に起因する経時変化を除去するために、クランプ回路２にて、再度、デジタル的にクランプ処理を行う。これにより、黒レベルの忠実な再現が可能となる。クランプ回路２の出力はＹ／Ｃ分離回路４及び遅延回路６にそれぞれ入力される。

Ｙ／Ｃ分離回路４は、ライン相関方式又はフレーム相関方式によりコンポジット映像信号から輝度信号Ｙ及び色信号Ｃを生成しスイッチ回路８へ出力する。図２はＹ／Ｃ分離回路４の基本的な構成例を示すブロック図であり、２ライン相関くし形フィルタを用いた構成である。

Ｙ／Ｃ分離回路４に入力された映像信号は、ラインメモリ２０及びバンドパスフィルタ（ＢＰＦ）２２からなる経路と、ＢＰＦ２４からなる経路とを経由して、加算器２６に入力される。ラインメモリ２０は、１水平走査期間（１Ｈ）の映像信号をＦＩＦＯ動作で保持する。ＢＰＦ２２，２４はコンポジット映像信号の映像副搬送波（３．５８ＭＨｚ）を中心とする色信号帯域を抽出する。加算器２６は、ＢＰＦ２４から現在の映像信号を入力され、ＢＰＦ２２から１Ｈ前の映像信号を入力され、それらの差信号を生成する。すなわち、加算器２６には隣接する２ラインの映像信号が入力される。ここで、色信号Ｃは、１ラインごとに位相が反転するため、隣接する２ラインの輝度と色がまったく同じ場合、原理的に、２ライン間にて映像信号の差を取ると、ＢＰＦ２２，２４の出力に混入する輝度信号Ｙは相殺され、色信号Ｃを抽出することができる。多くの場合、隣接する２ラインは相関を有するので、この処理により色信号Ｃを好適に抽出することができる。加算器２６から出力される色信号Ｃは値が２倍となるので、除算器２８により１／２としてＹ／Ｃ分離回路４から出力される。

一方、輝度信号は、コンポジット映像信号から色信号Ｃを除去した残りの成分となる。そこで、Ｙ／Ｃ分離回路４に入力される映像信号と除算器２８から出力される色信号Ｃとを加算器３０に入力し、それらの差を取り、輝度信号Ｙを生成する。なお、映像信号の入力経路に設けられる遅延回路３２は、色信号Ｃを生成する回路での処理時間に応じた遅延量を有し、加算器３０への２つの入力信号間のタイミングを調整する。

ここでは、Ｙ／Ｃ分離回路４の最も簡単な構成として２ライン相関に基づくものを示したが、例えば２ライン間にて画像が大きく変化する場合に生じ得るクロスカラーの抑制を図る等のために、ラインメモリを２本以上用いたくし形フィルタとする構成や、時間軸方向の相関を利用する３次元Ｙ／Ｃ分離処理ではフレームメモリを用いた構成も可能である。本回路で用いられるラインメモリ又はフレームメモリ等のバッファメモリは例えば、ＤＲＡＭ等の揮発性メモリで構成される。

Ｙ／Ｃ分離回路４は、スルーモード時に、電源供給を停止して駆動を停止させることができる。これによりスルーモード時の消費電力が抑制される。

スルーモード時には、Ｙ／Ｃ分離回路４に並列に設けられたバイパス回路を介して、映像信号が本回路の入力端子からスイッチ回路８へ入力される。図１においてバイパス回路は、遅延回路６が設けられた信号経路である。遅延回路６は、Ｙ／Ｃ分離回路４での信号処理時間に応じた遅延時間を設定され、スイッチ回路８に入力されるＹ／Ｃ分離回路４の出力とバイパス回路の出力とのタイミングを合わせる。これにより、分離モード及びスルーモード相互の切り換え時に、映像信号のタイミングずれが生じることが防止される。

なお、クランプ回路２からスイッチ回路８へのバイパス回路は、遅延回路６を有さない構成とすることもできる。例えば、バイパス回路を、クランプ回路２とスイッチ回路８とを結ぶ単純な配線で実現してもよい。

スイッチ回路８は、Ｙ／Ｃ分離回路４からの輝度信号Ｙ及び色信号Ｃと、遅延回路６からの映像信号Ｓとを入力され、いずれか一方を出力バッファ回路１２へ出力する。スイッチ回路８の切り換え制御は制御回路１０からの制御信号に応じて行われる。

制御回路１０は、本回路の各部の動作を制御する。例えば、制御回路１０は、本回路の外部からの制御信号Ｍを入力され、本回路の分離モードでの動作とスルーモードでの動作とを切り換える。制御信号Ｍが分離モードからスルーモードへの切り換え指示である場合には、制御回路１０は、遅延回路６からの映像信号を通過するようにスイッチ回路８を設定すると共に、消費電力抑制のためＹ／Ｃ分離回路４の駆動を停止させる。

一方、制御信号Ｍがスルーモードから分離モードへの切り換え指示である場合には、スイッチ回路８の切り換えに先行して、Ｙ／Ｃ分離回路４の駆動を再開する。図３は、スルーモードから分離モードへの切り換え動作を示す概略のフロー図である。この場合、制御回路１０は、制御信号Ｍに応じて、Ｙ／Ｃ分離回路４の駆動を再開する。これにより、Ｙ／Ｃ分離回路４内のバッファメモリが動作を開始し、バッファメモリ内にＹ／Ｃ分離回路４に入力される映像信号が時間経過に応じて格納されていく（Ｓ５０）。バッファメモリの動作開始から当該メモリが保持可能な映像信号の期間に相当する猶予期間が経過すると、バッファメモリの記憶内容が新たな映像信号で全て書き換えられる（Ｓ５２）。例えば、制御回路１０は、映像信号の水平ブランキング期間に現れるカラーバースト信号や水平同期信号に連動して生成される１Ｈ周期のパルスを入力され、これをカウントして、猶予期間の経過を検知する。猶予期間の経過以降、Ｙ／Ｃ分離回路４は更新されたバッファメモリの内容に基づいてＹ／Ｃ分離処理を正しく行うことが可能となる。

制御回路１０は、猶予期間の経過後、例えば、バースト期間でないタイミングの到来を見計らって（Ｓ５４）、スイッチ回路８を切り換え、Ｙ／Ｃ分離回路４が生成する輝度信号Ｙ及び色信号Ｃを通過するように設定する（Ｓ５６）。カラーバースト期間の途中での切り換えを避けることで、例えば、当該バースト信号を用いた同期動作への影響を回避し、速やかな同期の確保を可能とすることができる。一方、カラーバースト期間であるか否かにかかわらず任意のタイミングで、スイッチ回路８の切り換え動作を行うように構成しても本質的には問題はない。

なお、以上、デジタル信号に対して処理を行う映像信号処理回路を実施形態として説明したが、本発明に係る映像信号処理回路はアナログ信号に対して同様の処理を行うものであってもよい。

本発明の実施形態である映像信号処理回路の概略のブロック図である。 Ｙ／Ｃ分離回路の基本的な構成例を示すブロック図である。 スルーモードから分離モードへの切り換え動作を示す概略のフロー図である。

符号の説明

２ クランプ回路、４ Ｙ／Ｃ分離回路、６，３２ 遅延回路、８ スイッチ回路、１０ 制御回路、１２ 出力バッファ回路、２０ ラインメモリ、２２，２４ バンドパスフィルタ（ＢＰＦ）、２６，３０ 加算器、２８ 除算器。

Claims (3)

1. 入力映像信号がコンポジット信号である場合に、当該コンポジット信号から輝度信号と色信号とを分離し生成するＹ／Ｃ分離回路と、
   前記Ｙ／Ｃ分離回路に並列に設けられ、前記入力映像信号を通過させるバイパス回路と、
   前記Ｙ／Ｃ分離回路の生成信号及び前記バイパス回路の通過信号をそれぞれ入力され、前記生成信号を出力する分離モードと前記通過信号を出力する通過モードとを切り換えるスイッチ回路と、
   前記分離モード及び前記通過モードの切り換えを指示する外部からの制御信号に応じて、前記スイッチ回路の切り換え及び前記Ｙ／Ｃ分離回路の駆動を制御する制御回路と、
   を有し、
   前記制御回路は、前記通過モードへの切り換え指示に連動して、前記スイッチ回路を前記通過モードに設定すると共に、前記Ｙ／Ｃ分離回路の駆動を停止し、一方、前記分離モードへの切り換え指示に対しては、前記Ｙ／Ｃ分離回路を駆動開始すると共に、当該駆動開始から所定の猶予期間経過後に前記スイッチ回路を前記分離モードに設定すること、
   を特徴とする映像信号処理回路。
2. 請求項１に記載の映像信号処理回路において、
   前記Ｙ／Ｃ分離回路は、
   前記入力映像信号をＦＩＦＯ動作に基づいて記憶するバッファメモリと、
   前記バッファメモリに記憶された所定の先行期間内の前記入力映像信号を用いて前記コンポジット信号に対する分離処理を行う分離処理部と、を有し、
   前記猶予期間は、前記先行期間に応じて設定されること、
   を特徴とする映像信号処理回路。
3. 請求項１又は請求項２に記載の映像信号処理回路において、
   前記先行期間は、水平走査期間の整数倍であり、
   前記制御回路は、前記猶予期間を、前記駆動開始から前記先行期間経過後の最初のカラーバースト信号の発生タイミングまでとし、水平ブランキング期間内に含まれる当該カラーバースト信号の発生期間後から当該水平ブランキング期間の終了までの間に、前記スイッチ回路を前記分離モードに設定すること、
   を特徴とする映像信号処理回路。

Images