JPH06164978A - 同期信号処理回路 - Google Patents
同期信号処理回路Info
- Publication number
- JPH06164978A JPH06164978A JP4311637A JP31163792A JPH06164978A JP H06164978 A JPH06164978 A JP H06164978A JP 4311637 A JP4311637 A JP 4311637A JP 31163792 A JP31163792 A JP 31163792A JP H06164978 A JPH06164978 A JP H06164978A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- sync
- output
- pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Synchronizing For Television (AREA)
- Television Signal Processing For Recording (AREA)
Abstract
(57)【要約】
【目的】 入力映像信号を３Ｈsync期間遅延させること
なく垂直同期信号およびその前後の等価パルスを付け替
えることのできる同期信号処理回路を得る。 【構成】 入力端子１に入力された入力映像信号よりＶ
syncを分離し、カウンタ回路に入力する。カウンタ回路
からは、３Ｈsync期間進んだ位相でＶsyncに同期した信
号が出力され、この出力信号により等価パルス・Ｖsync
発生回路７をスタートさせ、入力映像信号と等価パルス
・Ｖsync発生回路７の出力信号とを切り換えることによ
り、Ｖsyncおよびその前後の等価パルスを付け替える。
なく垂直同期信号およびその前後の等価パルスを付け替
えることのできる同期信号処理回路を得る。 【構成】 入力端子１に入力された入力映像信号よりＶ
syncを分離し、カウンタ回路に入力する。カウンタ回路
からは、３Ｈsync期間進んだ位相でＶsyncに同期した信
号が出力され、この出力信号により等価パルス・Ｖsync
発生回路７をスタートさせ、入力映像信号と等価パルス
・Ｖsync発生回路７の出力信号とを切り換えることによ
り、Ｖsyncおよびその前後の等価パルスを付け替える。
Description
【０００１】
【産業上の利用分野】この発明は、ＶＴＲ等において入
力映像信号に対して垂直同期信号（Ｖsync）及びその前
後の等価パルスの付け替えを行う同期信号処理回路に関
するものである。
力映像信号に対して垂直同期信号（Ｖsync）及びその前
後の等価パルスの付け替えを行う同期信号処理回路に関
するものである。
【０００２】
【従来の技術】図５は従来の同期信号処理回路の概略的
な構成図であり、１は入力端子、２はＲＳフリップフロ
ップ、３はスイッチ、４は出力端子、５はＶsync分離回
路、７は等価パルス・Ｖsync発生回路、８は９Ｈsync期
間カウンタ回路、１０は３Ｈsync遅延回路である。な
お、Ｈsyncは水平同期信号である。
な構成図であり、１は入力端子、２はＲＳフリップフロ
ップ、３はスイッチ、４は出力端子、５はＶsync分離回
路、７は等価パルス・Ｖsync発生回路、８は９Ｈsync期
間カウンタ回路、１０は３Ｈsync遅延回路である。な
お、Ｈsyncは水平同期信号である。
【０００３】次に、従来の同期信号処理回路の動作を図
６のタイムチャートを用いて説明する。入力端子１に
は、図６（ａ）に示す映像信号が入力される。通常は、
スイッチ３は端子３ａを選択しており、入力映像信号は
３Ｈsync遅延回路（例えばメモリ等の遅延素子を使用）
１０により図６（ｅ）に示すように遅延され、スイッチ
３を介して出力端子４から出力される。
６のタイムチャートを用いて説明する。入力端子１に
は、図６（ａ）に示す映像信号が入力される。通常は、
スイッチ３は端子３ａを選択しており、入力映像信号は
３Ｈsync遅延回路（例えばメモリ等の遅延素子を使用）
１０により図６（ｅ）に示すように遅延され、スイッチ
３を介して出力端子４から出力される。
【０００４】又、入力映像信号は図６（ｂ）に示すよう
にＶsync分離回路５によりＶsyncを分離され、分離され
たＶsyncは等価パルス・Ｖsync発生回路７、９Ｈsync期
間カウンタ回路８及びＲＳフリップフロップ２に入力さ
れる。ＶsyncをＳ入力端子に入力されたＲＳフリップフ
ロップ２は図６（ｄ）に示すようにＱ出力端子からパル
スを出力し、スイッチ３を端子３ａから端子３ｂに切り
換え、図６（ｆ）に示す等価パルス・Ｖsync発生回路７
の出力を出力端子４から出力させる。等価パルス・Ｖ
sync発生回路７は等価パルス、Ｖsync、等価パルスの順
に信号を出力する。
にＶsync分離回路５によりＶsyncを分離され、分離され
たＶsyncは等価パルス・Ｖsync発生回路７、９Ｈsync期
間カウンタ回路８及びＲＳフリップフロップ２に入力さ
れる。ＶsyncをＳ入力端子に入力されたＲＳフリップフ
ロップ２は図６（ｄ）に示すようにＱ出力端子からパル
スを出力し、スイッチ３を端子３ａから端子３ｂに切り
換え、図６（ｆ）に示す等価パルス・Ｖsync発生回路７
の出力を出力端子４から出力させる。等価パルス・Ｖ
sync発生回路７は等価パルス、Ｖsync、等価パルスの順
に信号を出力する。
【０００５】又、９Ｈsync期間カウンタ回路８はＶsync
が入力されるとカウント動作を開始し、９Ｈsync期間の
カウント動作後図６（ｃ）に示すように信号を出力す
る。ＲＳフリップフロップ２は９Ｈsync期間カウンタ回
路８の出力をＲ入力端子に入力され、Ｑ出力端子からの
パルス出力を終了し、スイッチ３は端子３ａに切り換わ
る。以上のような動作により、入力映像信号のＶsync及
びその前後の等価パルスを付け替えることができる。
が入力されるとカウント動作を開始し、９Ｈsync期間の
カウント動作後図６（ｃ）に示すように信号を出力す
る。ＲＳフリップフロップ２は９Ｈsync期間カウンタ回
路８の出力をＲ入力端子に入力され、Ｑ出力端子からの
パルス出力を終了し、スイッチ３は端子３ａに切り換わ
る。以上のような動作により、入力映像信号のＶsync及
びその前後の等価パルスを付け替えることができる。
【０００６】
【発明が解決しようとする課題】従来の同期信号処理回
路は以上のように構成されており、Ｖsyncの前の等価パ
ルスも付け替える場合には入力映像信号を３Ｈsync期間
遅延させるためのメモリ等の高価な素子を使用する必要
があり、コスト上問題があった。
路は以上のように構成されており、Ｖsyncの前の等価パ
ルスも付け替える場合には入力映像信号を３Ｈsync期間
遅延させるためのメモリ等の高価な素子を使用する必要
があり、コスト上問題があった。
【０００７】この発明は上記のような課題を解決するた
めに成されたものであり、入力映像信号を３Ｈsync期間
遅延させることなくＶsyncの前の等価パルスをも付け替
えることができ、安価な構成の同期信号処理回路を得る
ことを目的とする。
めに成されたものであり、入力映像信号を３Ｈsync期間
遅延させることなくＶsyncの前の等価パルスをも付け替
えることができ、安価な構成の同期信号処理回路を得る
ことを目的とする。
【０００８】
【課題を解決するための手段】この発明の請求項１に係
る同期信号処理回路は、垂直同期信号の入力によってリ
セットされ、所定期間カウントするとパルスを出力する
カウンタ回路と、カウンタ回路の出力を入力されて等価
パルスと垂直同期信号を出力する等価パルス・垂直同期
信号発生回路と、カウンタ回路の出力を入力されて９水
平同期期間カウントするとパルスを出力する９水平同期
期間カウンタ回路と、カウンタ回路の出力に応じてスイ
ッチを等価パルス・垂直同期信号発生回路側に切換える
とともに、９水平同期期間カウンタ回路の出力に応じて
スイッチを入力映像信号側に切換える切換手段を設けた
ものである。
る同期信号処理回路は、垂直同期信号の入力によってリ
セットされ、所定期間カウントするとパルスを出力する
カウンタ回路と、カウンタ回路の出力を入力されて等価
パルスと垂直同期信号を出力する等価パルス・垂直同期
信号発生回路と、カウンタ回路の出力を入力されて９水
平同期期間カウントするとパルスを出力する９水平同期
期間カウンタ回路と、カウンタ回路の出力に応じてスイ
ッチを等価パルス・垂直同期信号発生回路側に切換える
とともに、９水平同期期間カウンタ回路の出力に応じて
スイッチを入力映像信号側に切換える切換手段を設けた
ものである。
【０００９】又、請求項２に係る同期信号処理回路は、
請求項１におけるカウンタ回路と等価パルス・垂直同期
信号発生回路との間に、該発生回路における等価パルス
と垂直同期信号の発生をカウンタ回路の出力に応じて指
示する等価パルス・垂直同期信号選択回路を設けたもの
である。
請求項１におけるカウンタ回路と等価パルス・垂直同期
信号発生回路との間に、該発生回路における等価パルス
と垂直同期信号の発生をカウンタ回路の出力に応じて指
示する等価パルス・垂直同期信号選択回路を設けたもの
である。
【００１０】
【作用】請求項１においては、カウンタ回路の出力は垂
直同期信号より３水平同期期間前に出力され、該出力に
応じて等価パルス・垂直同期信号発生回路、９水平同期
期間カウンタ回路、スイッチ及びその切換手段も動作
し、入力映像信号の遅延は必要なくなる。
直同期信号より３水平同期期間前に出力され、該出力に
応じて等価パルス・垂直同期信号発生回路、９水平同期
期間カウンタ回路、スイッチ及びその切換手段も動作
し、入力映像信号の遅延は必要なくなる。
【００１１】又、請求項２においては、等価パルス・垂
直同期信号発生回路からの等価パルス及び垂直同期信号
の発生が等価パルス・垂直同期信号選択回路により制御
され、等価パルス・垂直同期信号発生回路の構成が簡略
化される。
直同期信号発生回路からの等価パルス及び垂直同期信号
の発生が等価パルス・垂直同期信号選択回路により制御
され、等価パルス・垂直同期信号発生回路の構成が簡略
化される。
【００１２】
【実施例】実施例１ 以下、この発明の実施例１について説明する。図１は実
施例１による同期信号処理回路の構成を示し、符号１〜
５，７，８で示す部分は従来と同様である。６はカウン
タ回路である。
施例１による同期信号処理回路の構成を示し、符号１〜
５，７，８で示す部分は従来と同様である。６はカウン
タ回路である。
【００１３】次に、実施例１の動作を図２のフローチャ
ートを用いて説明する。なお、ここではＮＴＳＣ方式の
場合について述べる。入力端子１には図２（ａ）に示す
映像信号が入力される。ＲＳフリップフロップ２のＱ出
力は通常Ｌレベルであり、このＱ出力により制御される
スイッチ３は端子３ａ側になっており、出力端子４から
入力映像信号がそのまま出力されている。一方、入力映
像信号はＶsync分離回路５により図２（ｂ）に示すよう
にＶsyncを分離される。このＶsyncはカウンタ回路６に
入力され、カウンタ回路６はリセットされて新たなカウ
ント動作を開始する。カウンタ回路６のカウント値が２
５９．５Ｈsync期間に相当する値になると、等価パルス
・Ｖsync発生回路７へ図２（ｃ）に示す信号が出力され
る。この信号を付け替え開始信号と呼ぶ。従って、図２
（ｂ）に示すＶsyncに対して、図２（ｃ）に示す付け替
え開始信号は３Ｈsync期間進んだ位相関係となる。
ートを用いて説明する。なお、ここではＮＴＳＣ方式の
場合について述べる。入力端子１には図２（ａ）に示す
映像信号が入力される。ＲＳフリップフロップ２のＱ出
力は通常Ｌレベルであり、このＱ出力により制御される
スイッチ３は端子３ａ側になっており、出力端子４から
入力映像信号がそのまま出力されている。一方、入力映
像信号はＶsync分離回路５により図２（ｂ）に示すよう
にＶsyncを分離される。このＶsyncはカウンタ回路６に
入力され、カウンタ回路６はリセットされて新たなカウ
ント動作を開始する。カウンタ回路６のカウント値が２
５９．５Ｈsync期間に相当する値になると、等価パルス
・Ｖsync発生回路７へ図２（ｃ）に示す信号が出力され
る。この信号を付け替え開始信号と呼ぶ。従って、図２
（ｂ）に示すＶsyncに対して、図２（ｃ）に示す付け替
え開始信号は３Ｈsync期間進んだ位相関係となる。
【００１４】付け替え開始信号を入力された等価パルス
・Ｖsync発生回路７は、図２（ｆ）に示すように等価パ
ルス、Ｖsync、等価パルスの順で計９Ｈsync期間に渡る
信号を出力する。又、付け替え開始信号はＲＳフリップ
フロップ２のＳ入力にも入力され、そのＱ出力は図２
（ｅ）に示すようにＨレベルとなる。このため、スイッ
チ３は端子３ｂ側に切り換わり、図２（ｆ）に示す等価
パルス・Ｖsync発生回路７の出力信号が出力端子４から
図２（ｇ）に示すように出力される。
・Ｖsync発生回路７は、図２（ｆ）に示すように等価パ
ルス、Ｖsync、等価パルスの順で計９Ｈsync期間に渡る
信号を出力する。又、付け替え開始信号はＲＳフリップ
フロップ２のＳ入力にも入力され、そのＱ出力は図２
（ｅ）に示すようにＨレベルとなる。このため、スイッ
チ３は端子３ｂ側に切り換わり、図２（ｆ）に示す等価
パルス・Ｖsync発生回路７の出力信号が出力端子４から
図２（ｇ）に示すように出力される。
【００１５】さらに、付け替え開始信号は９Ｈsync期間
カウンタ回路８へも入力され、該回路８からは図２
（ｄ）に示すように付け替え開始信号より９Ｈsync期間
遅れた信号が出力される。この信号を付け替え終了信号
と呼ぶ。この付け替え終了信号はＲＳフリップフロップ
２のＲ入力に入力され、そのＱ出力はＬレベルとなり、
スイッチ３は端子３ｂから端子３ａに切り換わり、出力
端子４からは再び入力映像信号が出力される。以上の動
作により、入力信号を遅延させることなく、Ｖsync及び
その前後の等価パルスを安価に付け替えることができ
る。
カウンタ回路８へも入力され、該回路８からは図２
（ｄ）に示すように付け替え開始信号より９Ｈsync期間
遅れた信号が出力される。この信号を付け替え終了信号
と呼ぶ。この付け替え終了信号はＲＳフリップフロップ
２のＲ入力に入力され、そのＱ出力はＬレベルとなり、
スイッチ３は端子３ｂから端子３ａに切り換わり、出力
端子４からは再び入力映像信号が出力される。以上の動
作により、入力信号を遅延させることなく、Ｖsync及び
その前後の等価パルスを安価に付け替えることができ
る。
【００１６】実施例２ 図３は実施例２による同期信号処理回路の構成を示し、
９は等価パルス・Ｖsync選択回路であり、他の構成は実
施例１と同様である。実施例１では等価パルス・Ｖsync
発生回路７には付け替え開始信号しか入力されないた
め、等価パルス、Ｖsync、等価パルスの順に出力する回
路を単純に考えると、等価パルスの発生回路を２回路用
意する必要があった。そこで、実施例２では等価パルス
・Ｖsync選択回路９を設け、該回路９の出力によって等
価パルス・Ｖsync発生回路７からの等価パルス及びＶ
syncの発生を制御することによって、等価パルス・Ｖ
sync発生回路７を簡略化することができる。
９は等価パルス・Ｖsync選択回路であり、他の構成は実
施例１と同様である。実施例１では等価パルス・Ｖsync
発生回路７には付け替え開始信号しか入力されないた
め、等価パルス、Ｖsync、等価パルスの順に出力する回
路を単純に考えると、等価パルスの発生回路を２回路用
意する必要があった。そこで、実施例２では等価パルス
・Ｖsync選択回路９を設け、該回路９の出力によって等
価パルス・Ｖsync発生回路７からの等価パルス及びＶ
syncの発生を制御することによって、等価パルス・Ｖ
sync発生回路７を簡略化することができる。
【００１７】次に、図４のタイムチャートを用いて実施
例２の動作を説明する。カウンタ回路６から付け替え開
始信号が出力されるまでの動作は、実施例１と同じであ
る。この付け替え開始信号を入力された等価パルス・Ｖ
sync選択回路９は、まず図４（ｆ）に示すように等価パ
ルスの発生を指示する信号（等価パルス発生信号）を等
価パルス・Ｖsync発生回路７に出力し、該回路７は図４
（ｇ）に示すように等価パルスを発生する。
例２の動作を説明する。カウンタ回路６から付け替え開
始信号が出力されるまでの動作は、実施例１と同じであ
る。この付け替え開始信号を入力された等価パルス・Ｖ
sync選択回路９は、まず図４（ｆ）に示すように等価パ
ルスの発生を指示する信号（等価パルス発生信号）を等
価パルス・Ｖsync発生回路７に出力し、該回路７は図４
（ｇ）に示すように等価パルスを発生する。
【００１８】次に、等価パルス・Ｖsync選択回路９は、
等価パルスの発生から３Ｈsync期間後にＶsyncの発生を
指示する信号（Ｖsync発生信号）を図４（ｈ）に示すよ
うに等価パルス・Ｖsync発生回路７に出力し、該回路７
は図４（ｉ）に示すようにＶsyncを発生する。このＶ
syncの発生から３Ｈsync期間後に、等価パルス・Ｖsync
選択回路９は再び等価パルス発生信号を等価パルス・Ｖ
sync発生回路７に出力し、等価パルスを発生させる。結
果的には、等価パルス・Ｖsync発生回路７の出力は図４
（ｊ）に示すように実施例１と同様となる。他の動作は
実施例１と同様である。以上の動作により、実施例２で
は等価パルス・Ｖsync発生回路７が１回路でもＶsyncと
その前後の等価パルスを付け替えることができる。
等価パルスの発生から３Ｈsync期間後にＶsyncの発生を
指示する信号（Ｖsync発生信号）を図４（ｈ）に示すよ
うに等価パルス・Ｖsync発生回路７に出力し、該回路７
は図４（ｉ）に示すようにＶsyncを発生する。このＶ
syncの発生から３Ｈsync期間後に、等価パルス・Ｖsync
選択回路９は再び等価パルス発生信号を等価パルス・Ｖ
sync発生回路７に出力し、等価パルスを発生させる。結
果的には、等価パルス・Ｖsync発生回路７の出力は図４
（ｊ）に示すように実施例１と同様となる。他の動作は
実施例１と同様である。以上の動作により、実施例２で
は等価パルス・Ｖsync発生回路７が１回路でもＶsyncと
その前後の等価パルスを付け替えることができる。
【００１９】実施例３ 実施例１，２ではスイッチ３の切り換え信号の発生回路
にＲＳフリップフロップ２を用いたが、同機能を果たす
他のパルス信号発生回路を用いても同様の効果を奏す
る。又、上記各実施例ではＮＴＳＣ方式の場合について
説明したが、ＰＡＬ及びＳＥＣＡＭ方式の場合にはカウ
ンタ回路６のカウント期間を２５９．５Ｈsync期間から
３０９．５Ｈsync期間に変更することにより対応するこ
とができる。
にＲＳフリップフロップ２を用いたが、同機能を果たす
他のパルス信号発生回路を用いても同様の効果を奏す
る。又、上記各実施例ではＮＴＳＣ方式の場合について
説明したが、ＰＡＬ及びＳＥＣＡＭ方式の場合にはカウ
ンタ回路６のカウント期間を２５９．５Ｈsync期間から
３０９．５Ｈsync期間に変更することにより対応するこ
とができる。
【００２０】
【発明の効果】以上のようにこの発明の請求項１によれ
ば、カウンタ回路を用いて同期信号処理回路を構成した
ので、入力映像信号を３水平同期期間遅延させることな
く垂直同期信号及びその前後の等価パルスを付け替える
ことができ、同期信号処理回路を安価に構成することが
できる。
ば、カウンタ回路を用いて同期信号処理回路を構成した
ので、入力映像信号を３水平同期期間遅延させることな
く垂直同期信号及びその前後の等価パルスを付け替える
ことができ、同期信号処理回路を安価に構成することが
できる。
【００２１】又、請求項２によれば、等価パルス・垂直
同期信号発生回路における等価パルス及び垂直同期信号
の発生を等価パルス・垂直同期信号選択回路により制御
するようにしたので、等価パルス・垂直同期信号発生回
路の構成を簡単にすることができる。
同期信号発生回路における等価パルス及び垂直同期信号
の発生を等価パルス・垂直同期信号選択回路により制御
するようにしたので、等価パルス・垂直同期信号発生回
路の構成を簡単にすることができる。
【図１】実施例１による同期信号処理回路の構成図であ
る。
る。
【図２】実施例１による同期信号処理回路の動作波形図
である。
である。
【図３】実施例２による同期信号処理回路の構成図であ
る。
る。
【図４】実施例２による同期信号処理回路の動作波形図
である。
である。
【図５】従来の同期信号処理回路の構成図である。
【図６】従来の同期信号処理回路の動作波形図である。
１ 入力端子 ２ ＲＳフリップフロップ ３ スイッチ ４ 出力端子 ５ Ｖsync分離回路 ６ カウンタ回路 ７ 等価パルス・Ｖsync発生回路 ８ ９Ｈsync期間カウンタ回路 ９ 等価パルス・Ｖsync選択回路
Claims (2)
- 【請求項１】 入力映像信号から垂直同期信号を分離す
る垂直同期信号分離回路と、垂直同期信号の入力によっ
てリセットされ、所定期間カウントするとパルスを出力
するカウンタ回路と、カウンタ回路の出力を入力されて
等価パルスと垂直同期信号を出力する等価パルス・垂直
同期信号発生回路と、カウンタ回路の出力を入力されて
９水平同期期間カウントするとパルスを出力する９水平
同期期間カウンタ回路と、入力映像信号と等価パルス・
垂直同期信号発生回路の出力とを切換えるスイッチと、
カウンタ回路の出力に応じてスイッチを等価パルス・垂
直同期信号発生回路側に切換えるとともに、９水平同期
期間カウンタ回路の出力に応じてスイッチを入力映像信
号側に切換える切換手段を備えたことを特徴とする同期
信号処理回路。 - 【請求項２】 入力映像信号から垂直同期信号を分離す
る垂直同期信号分離回路と、垂直同期信号の入力によっ
てリセットされ、所定期間カウントするとパルスを出力
するカウンタ回路と、カウンタ回路の出力を入力されて
等価パルス及び垂直同期信号の発生を指示する信号を出
力する等価パルス・垂直同期信号選択回路と、上記発生
指示信号を入力されて等価パルスと垂直同期信号を出力
する等価パルス・垂直同期信号発生回路と、カウンタ回
路の出力を入力されて９水平同期期間カウントするとパ
ルスを出力する９水平同期期間カウンタ回路と、入力映
像信号と等価パルス・垂直同期信号発生回路の出力とを
切換えるスイッチと、カウンタ回路の出力に応じてスイ
ッチを等価パルス・垂直同期信号発生回路側に切換える
とともに、９水平同期期間カウンタ回路の出力に応じて
スイッチを入力映像信号側に切換える切換手段を備えた
ことを特徴とする同期信号処理回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4311637A JPH06164978A (ja) | 1992-11-20 | 1992-11-20 | 同期信号処理回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4311637A JPH06164978A (ja) | 1992-11-20 | 1992-11-20 | 同期信号処理回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06164978A true JPH06164978A (ja) | 1994-06-10 |
Family
ID=18019668
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4311637A Pending JPH06164978A (ja) | 1992-11-20 | 1992-11-20 | 同期信号処理回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06164978A (ja) |
-
1992
- 1992-11-20 JP JP4311637A patent/JPH06164978A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3181462B2 (ja) | クランプ信号の発生制御回路及びその方法 | |
| JPH07134577A (ja) | 表示装置 | |
| JPH06164978A (ja) | 同期信号処理回路 | |
| US5543854A (en) | Video signal processing apparatus, video signal processing method, and video signal recording/reproduction apparatus | |
| JP3209741B2 (ja) | 同期装置 | |
| JPH0738806A (ja) | 信号切換装置 | |
| EP0290183B1 (en) | Pal video signal processing device | |
| CA2352546C (en) | Horizontal automatic frequency control (afc) circuit | |
| JPH08275025A (ja) | ディジタル映像信号処理用の映像制御信号発生装置 | |
| JPS60229590A (ja) | タイミングパルス発生回路 | |
| JP4032540B2 (ja) | テレビジョン受像機のタイミング信号発生装置 | |
| KR950007127B1 (ko) | 클램프 신호 자동 제어 회로 및 방법 | |
| JP2576269B2 (ja) | Ｎｔｓｃ信号／ｐａｌ信号判定回路 | |
| JP3329149B2 (ja) | クランプパルス発生方法およびその回路 | |
| JP3344871B2 (ja) | 映像信号処理装置 | |
| JP3253451B2 (ja) | コンポジット同期信号の遅延回路 | |
| JP2004177738A (ja) | 映像信号処理回路 | |
| JPH0426280A (ja) | 映像信号処理回路 | |
| JPH05219403A (ja) | 同期変換装置 | |
| JPH0322764A (ja) | クランプ回路 | |
| JPH06276543A (ja) | 映像信号処理回路 | |
| JPH04241578A (ja) | 映像信号のフィールド識別信号発生回路 | |
| JPH03173272A (ja) | 水平同期パルス発生装置 | |
| JPH05115014A (ja) | 同期信号発生装置 | |
| JPH09275510A (ja) | 垂直ドライブ信号切換回路 |