KR100279595B1 - 고화질 텔레비전 호환 가능한 수직 동기 분파 회로 및 그에 의한 비디오 신호 처리방법 - Google Patents

Abstract

본 발명은 수직 인터발(interval)에서 수평 등화 펄스의 다른 배열을 갖는 신호와 함께 동작하는 수직 동기 분파(seperator) 회로에 관한 것이다. 그 복합 신호는 합성되어서 D형 플림플롭에 데이터 입력을 넣어주는 슈미트 트리거/인버터를 동작시킨다. 수직 펄스가 시작된 후에 일어나는 수평 등화 펄스는 그 플립플롭을 클록한다. 등화 펄스없이 동작하는 회로구성에서, 제2 트리거 회로는 절반 이하의 주사선이 지연된 다음에 동작해서 그 플립플롭의 리셋 입력을 공급한다. 상기 회로구성은 수직 동기 출력 펄스를 일정하게 형성한다.

Description

고화질 텔레비전 호환 가능한 수직 동기 분파 회로 및 그에 의한 비디오 신호 처리방법

본 발명은 「수평 동기 펄스 최소 폭 논리」 라는 명칭으로 1996년 10월 23일 미국에 출원된 미국출원번호 제08/735,855와 동시 계류중이다.

본 발명은 동기 신호 분파 회로에 관한 것으로, 특히 엔티에스씨(NTSC) 신호, 고화질 텔레비전 신호 및 다양한 컴퓨터 신호와 같이 다른 특성의 동기 신호를 처리할 수 있는 회로들에 관한 것이다.

NTSC 텔레비전 형식 이외에서, 비디오 신호를 빠르게 재생할 수 있는 것은 다른 특성을 갖는 신호와 함께 이용할 수 있는 동기 신호 분파기 회로를 필요로 한다. 디지틸 처리 동기 분파 회로는, 동기 신호를 가용할 수 있는 넓은 분야에서 즉시 동작하도록 구성되지만, 모니터나 투사형 수상기(projection receivers)와 같은 장비는 아날로그 처리 방식을 이용하고 있고, 본 발명은 그와 같은 장비에서 이용하는 것을 목적으로 한다.

최근에 결성된 동화상과 텔레비전 기술자들의 모임(SMPTE;Society of Motion Picture and Television Engineers)은 3준위 형(tri level form)으로 고화질 텔레비전 수평 동기에 대한 표준을 만들었다. 그 3준위 형은 -300밀리볼트와 +300밀리볼트 및 0볼트로서, 1볼트 아날로그 적녹청 신호(RGB) 형식에서 모든 색깔을 다 표현할 수 있다. 수평 동기의 정(+)과 부(-) 부분은 차수가 0.5밀리초(ms)로 매우 짧은 지속 시간으로 되어 있다. 그렇기 때문에, 수평 동기 펄스의 정(+)의 타이밍 부분은 아날로그 수상기 백포치 비디오 클램프(back-porch video clamp) 회로가 정상적으로 동작하지 못하도록 방해한다. 따라서, 상기 회로가 적절하게 동작하기 위해서는, 수상기는 타이밍 기준으로서 수평 동기 펄스 부(-) 부분의 상승 구간(leading edge)을 이용해야만 하고, 정(+) 부분은 무시한다. 또한, 부(-) 하강 구간(negative going)에서 녹색-펄스에-동기(sync-on-green pulse)가 이루어지도록하는 컴퓨터 동기 및 훨씬 긴 지속 시간을 갖는 표준 NTSC 동기에서도 상기 수상기는 동작할 수 있어야만 한다.

한 가지 문제점을 일으키는 고화질 텔레비전 표준 신호의 또 다른 특징은 33kHz로 인터레이스된 형식의 수직 동기 인터발 (interval)이다. 복합 인터레이스된 동기를 가진 NTSC신호와 컴퓨터 신호는, 그 수직 동기 펄스 동안이나 그 후에, 약간의 주사선 앞에서 일어나는 일련의 2H 수평 주파수(2H ; twice horizontal frequency)등화 펄스를 포함한다. 상기 2H 등화 펄스는 전형적인 아날로그 수직 동기 분파기회로의 R/C 적분기(저역필터;Low Pass Filter)부분에서 그 에너지를 같게 한다. 만약에 수직 동기 인터발의 이전과 수직 인터발 동안에, 2H 등화 펄스가 없는 복합 인터레이스된 동기 펄스가 그와 같은 회로에 인가된다면, 그 R/C 적분기 안에 있는 에너지 양은 각각의 두 필드(fields)에서 약간 다를 것이고, 이것은 왜곡되고 인터레이스된 결과를 초래할 것이다. 그 왜곡은 짝수와 홀수 필드에서 주사선들이 짝짓는 결과를 낳는데, 특히 고해상도의 모니터와 스크린이 큰 투사형 수상기에서 나타나서는 안된다.

그 33kHz 고화질 텔레비전 신호는 수직 동기 펄스 이전이 아니고 수직 동기 펄스동안에만 2H 등화 펄스를 갖게 되어서 문제를 일으킨다. 그밖에 OR'd 복합 동기라고 하는 컴퓨터 동기와 같은 형이 있고, 그 안에서는 수직 펄스가 1H나 2H의 어느것에 의해서도 톱니파로 되지 않는다.

본 발명은 상기 수직 동기 문제를 해결하기 위한 것으로서, 상기 언급된 동시 계류중인 출원 발명은, 수평 동기 문제를 해결하기 위한 것이다. 상기 두 발명은 단독으로 뿐만 아니라, 같은 수상기 안에서 이용될 수 있을 것이다.

본 발명의 주목적은 새로운 동기 분파 회로를 제공하는데 있다.

본 발명의 다른 목적은 다양한 특성을 갖는 동기 신호를 다루는데 이용되는 동기분파 회로를 제공하는데 있다.

본 발명의 또 다른 목적은 새로운 수직 동기 분파 회로를 제공하는데 있다.

제1도는 본 발명의 수평과 수직 동기 신호에 대한 실시예들을 결합한 동기 분파 회로의 간략한 블록도.

제2도는 고화질 텔레비전(HDTV) 수평 동기를 가진 동기 분파 회로의 동작을 도시한 파형도.

제3도는 정규 수평 동기 폭을 위한 수평 동기 분파 회로의 동작을 도시한 파형도.

제4도는 고화질 텔레비전 수직 동기를 위한 수직 동기 분파 회로의 동작을 도시한 파형도.

제5도는 정규 복합 동기와 컴퓨터 복합 동기를 위한 수직 동기 회로의 동작을 도시한 파형도.

제6도는 컴퓨터 OR'd 동기를 위한 수직 동기 분파 회로의 동작을 도시한 파형도.

* 도면의 주요부분에 대한 부호의 설명

10 : 저역필터 12 : 버퍼

14 : 축전기 16 : 슬라이서/클램프

18 : 인버터 20, 24 : 단안정 멀티바이브레이터

22 : 오아 게이트 26 : 적분기

28, 34 : 트리거/인버터 30 : 디형 플립플롭

32 : R/C 지연 회로

본 발명의 동작을 쉽게 이해하기 위해서, 각 도면의 여러 파형은 제1도의 블록도에 표시된 문자들의 각 점들에서 나타나는 것을 도시한다.

제1도는 본 발명에 따른 동기 분파 회로를 도시한 것이다. 비디오 신호(적녹청(RGB)계에서는 대체적으로 비디오 신호로서 녹색(G : Green)을 택함)의 소스는 비디오입력 신호(A)가 저역필터(10)에 입력된다. 그 저역필터의 출력은 버퍼(12)에 인가되고, 그로부터 축전기(14)를 거쳐 슬라이서/ 클램프 회로(16)에 공급된다. 그 회로(16)의 동작은 복합(수평과 수직) 동기의 부(-)의 부분을 클램핑하게 하고, 그것을 클램프 기준 이상 준위에서 슬라이스(slice)하게 한다. 본발명이 속한 기술 분야에서 상기 기술은 오래된 기술이기 때문에, 본 발명에서는 인용되지 않았다. 슬라이스된 부(-)의 하강 동기 신호가 인버터(18)에 인가되면 정(+)의 상승 신호(B)로 변환된다. 인버터(18)의 출력은 단안정 멀티바이브레이터(20)의 입력과 오아 게이트(22)의 한 쪽 입력으로 인가된다. 단안정 멀티바이브레이터(20)에서 출력된 고정된 지속 시간과 고정된 준위 및 정(+)의 상승 최소 폭으로 된 수평 동기 펄스(D)는 오아 게이트(22)의 또 다른 입력으로 들어간다. 오아 게이트(22)의 출력에서 출력된 복합 동기 신호는, 그 입력 신호를 비디오 클램프 펄스(E)로 변환시키는 또다른 단안정 멀티바이브레이터(24)의 입력, 수직 적분기(26)의 입력 및 디플립플롭(30)의 클록 입력으로 들어간다. 적분기(26)의 출력(F)은 트리거/인버터 회로(28)와 R/C 지연 회로(32)로 들어간다. 트리거/인버터 회로(28)의 출력(G)은 디플립플롭(30)의 입력(D)과 연결된다. R/C 지연 회로(32)의 출력은 또 다른 트리거/인버터회로(34)에 인가되고, 상기 트리거/인버터 회로(34)의 출력(K)은 디플립플롭(30)의 리셋 입력과 연결된다. 그 디플립플롭(30)의 출력(Q)은 수직 동기 출력 신호(I)를 출력한다. 트리거/인버터 회로(28)의 출력은, 트리거링이 잘못될 수 있는 가능성을 없애 버리기 위한 수직 펄스가 지속되는 동안에, 단안정 멀티바이브레이터(20)의 동작을 정지시키는 단자에 연결된다.

상기 두 개의 단안정 멀티바이브레이터(20)(24)는 같은 회로 기판에 구성될 수 있고, 그들 각각의 입력에 대해 신호의 상승 에지에 따라 1.1마이크로초 펄스를 전달하는 기능을 한다. 그러므로 제2도와 제3도에서 도시한 바와 같이, 단안정 멀티바이브레이터(20)로부터 최소 폭 수평 동기 펄스(D)는 수평 동기(A)의 반전된 부 부분(B)의 상승 에지에서 생성된다. 수신 신호에서, 최소 폭 수평 펄스와 정규 수평 동기에서 긴 부분은 단안정 멀티바이브레이터(24) 입력, 적분기(26) 입력 및 플립플롭(30)의 클록 입력으로 인가된다. 제2도와 제3도에서 도시한 바와 같이, 비디오 클램프 펄스(E)는 최소 폭 수평 펄스와 정규 수평 동기의 긴 부분의 끝에서 단안정 멀티바이브레이터(24)에 의해서 셍성된다. 상기 실시예들(제2도의 고화질 텔레비전의 동기와 제3도의 정규 동기)에서, 비디오 클램프 펄스(E)는 수평 인터발(38)의 백포치(36)동안 일어나고, 수평 인터발(38)의 백포치(36)는 계속해서 클램핑을 인에이블한다.

제1도 회로의 수직 동기 분파 회로 부분은 그 분리된 복합 동기 출력을 받아들여서 수직 적분기(26)에서 합성한다. 그 적분기 출력은 복합 동기 출력을 제곱하는 슈미트 트리거/인버터(28)로 인가된다. 그 수직 적분기의 소자들은 33kHz에서 절반 이하로 지연시킨 주사선을 수직 동기 펄스에게 공급하는 두-극 저역필터를 포함한다. 수평 최소 펄스 폭 논리 회로(22)에서 나온 출력은 디플립플롭(30)의 클록 입력으로 인가되고, 트리거/인버터(28)를 통한 신호에 대해서 클록킹을 하도록 한다. 33kHz 고화질 텔레비전 신호에 대해서는, 2H 수평 등화 펄스의 상승 에지가 클록킹을 한다. 디플립플롭의 D단자에서 데이터 입력 신호가 절반 이하의 주사선만큼 지연되기 때문에, 제4도에서와 같이, 클록된 수직 동기 출력(I)은 항상 하강(42)하고, 이것은 수직 동기 펄스(I)가 시작된 후 첫 번째 등화 펄스(40)의 상승 에지와 함께 동시에 일어난다. 이 결과는 항상 모든 필드에서 동일하고, 따라서 수직 동기 출력펄스(I)의 상승 에지는 정확한 인터레이스 타이밍을 보전한다.

고화질 텔레비전 신호가 수신될 때, 지연 회로(32)와 트리거/인버터(34)는 수직 동기 분파 회로 동작에 아무런 영향을 주지 않는다. 파형(J)와 (K)로 나타낸 바와 같이, 디플립플롭(30)의 리셋은 그 데이터 입력을 클록킹한 후에 일어나고, 수직 출력 동기 신호(I)에는 영향을 주지 않는다.

제5도는 수직 동기 분파 회로를 위한 정규/컴퓨터 복합 동기 파형을 도시한 것이다.

1H 등화 펄스만 표시되었지만, 당업자는, 상기 회로가 정규 복합 동기 신호에서 실제로 일어나는 것과 같이 2H 등화 펄스에서도 동작한다는 것을 알 수 있을 것이다. 즉, 수직 펄스가 시작된 후에 일어나는 첫 번째 등화 펄스의 상승 에지는 수직 출력 동기 신호(I)를 클록킹한다. 그밖에 지연 회로(32)와 트리거/인버터(34)는 수직 출력 동기 펄스(I)를 생성하는데 영향을 주지 않는다.

컴퓨터 OR'd 동기 경우를 나타낸 제6도에서, 수직 펄스에는 그 어떤 등화 펄스도 나타나 있지 않는다. 제6도에 도시된 바와 같이, 합성된 파형(J)에 따라 디플립플롭(30)을 리셋하는 슈미트 트리거/인버터(34)가 동작하면, 수직 출력 동기 펄스(I)를 생성하는 디플립플롭(30)의 트리거링이 일어난다. 구체적으로 상기 파형(J)위의 점(44)과 디플립플롭(30)에 가해지는 리셋 신호(K)의 시작(46) 및 수직 동기 출력 펄스(I)의 상승 에지(42)로 나타냈다. 이들 수직 동기 파형들의 경우에, 리셋 신호(K)의 상승 에지와 함께 첫 번째 수평 펄스가 디플립플롭(30)에 가해지고 있을 때, 트리거/인버터(28)의 출력(G)을 클록킹하면, 수직 동기 출력 펄스는 끝난다. 종래의 아날로그 수상기를 구현함에 있어서, 이 에지를 배열하는 것과 그 일관성은 비교적 중요하지 않았는데, 수직 적분 회로가 수직 동기 출력 펄스(I)의 상승 에지에서 트리거하지 않기 때문이다.

지금까지 언급한 것은 다양한 동기 신호 형식을 동작시킬 수 있는 새로운 동기 분파 회로의 구성에 관한 것이었다. 발명의 그 진정한 정신과 범위를 벗어나지 않는한, 당업자는 본 발명의 실시예로부터 많은 변경과 수정을 이끌어 낼 수 있음을 알 수 있을 것이다. 본 발명은 특허 청구 범위에서 정의된 바에 의하여 한정된다.

본 발명의 고화질 텔레비전 수직 동기 분파 회로를 이용함으로써, NTSC 신호나 컴퓨터 신호 및 다양한 신호의 특성에 맞게 동작시킬 수 있다.

Claims (3)

1. 수평비 성분들을 제거하기 위한 분리된 복합 동기 펄스를 합성하는 단계와; 상기 합성되고 분리된 복합동기 펄스로부터 지연된 타이밍 신호를 생성하는 단계와; 상기 지연된 타이밍 신호를 트리커 회로를 경유하여 플립플롭의 리셋입력에 인가하는 단계와; 고정 준위 수직 동기 출력을 생성하는 비디오 신호로부터 유도된 타이밍 신호로 상기 플립플롭을 동작시키는 단계와; 상기 플립플롭의 클록 입력에 상기 트리거 회로의 동작후에 생성되는 비디오 신호에서 복합 동기 펄스를 포함하는 타이밍신호를 인가하는 단계를 포함하여 이루어진 것을 특징으로 하는 고화질 텔레비전 호환 가능한 수직 동기 분파 회로의 비디오신호 처리방법.
2. 복합 동기 펄스를 포함하는 비디오 신호 처리 장치에 있어서, 상기 복합 동기 펄스를 합성하기 위한 수단과; 상기 합성 수단과 연결되어 고정된 신호 준위를 생성하는 수단과; 데이터, 클록 및 리셋 입력들을 입력받는 플립플롭과; 상기 고정된 신호 준위를 상기 데이터 입력에 공급하는 수단과; 상기 고정된 신호 준위가 생성된 후 발생되는 상기 비디오 신호에서 복합 동기 신호를 포함하는 타이밍 신호를 유도하는 수단과; 고정된 준위 수직 동기 출력을 생성하는 상기 플립플롭의 상기 클록 입력에 상기 타이밍 신호를 인가하는 수단을 포함하여 구성된 것을 특징으로 하는 고화질 텔레비전 호환 가능한 수직 동기 분파 회로.
3. 제2항에 있어서, 상기 타이밍 신호의 생성을 지연시키는 지연 수단과; 상기 플립플롭의 상기 리셋입력에 상기 지연된 타이밍 신호를 인가하는 수단을 추가로 포함하여 구성된 것을 특징으로 하는 고화질 텔레비전 호환 가능한 수직 동기 분파 회로.

Images