JP4370695B2 - 櫛形フィルタおよびデジタル画像処理装置 - Google Patents
櫛形フィルタおよびデジタル画像処理装置 Download PDFInfo
- Publication number
- JP4370695B2 JP4370695B2 JP2000188674A JP2000188674A JP4370695B2 JP 4370695 B2 JP4370695 B2 JP 4370695B2 JP 2000188674 A JP2000188674 A JP 2000188674A JP 2000188674 A JP2000188674 A JP 2000188674A JP 4370695 B2 JP4370695 B2 JP 4370695B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- composite video
- video signal
- input
- delay
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Processing Of Color Television Signals (AREA)
Description
【発明の属する技術分野】
本発明は、櫛形フィルタおよびデジタル画像処理装置に関し、特にコンポジットビデオ信号から輝度信号Yと搬送色信号(クロマ信号)Cとを分離するY/C分離櫛形フィルタや、PAL方式において色搬送波の位相ずれをキャンセルする色櫛形フィルタとして用いて好適な櫛形フィルタおよびこれを用いたデジタル画像処理装置に関する。
【0002】
【従来の技術】
輝度信号、同期信号、搬送色信号のすべてが複合された映像信号であるコンポジットビデオ信号(複合映像信号)から、輝度信号Yと搬送色信号Cとの分離を行うY/C分離回路として、一般的に、櫛形フィルタを用いた回路構成のものが知られている。この櫛形フィルタでは、図10に示すように、ビデオ信号が垂直方向で相関が強いことと、色信号搬送波がNTSC方式の場合には1H(Hは水平走査期間)で、PAL方式の場合には2Hで位相が反転する特性を利用してY/C分離が行われる。
【0003】
櫛形フィルタを用いたY/C分離回路の基本形を図11に示す。図11において、コンポジットビデオ信号をディレイライン301で1H(又は、2H)だけ遅延し、これを次の1Hのコンポジットビデオ信号から減算器302で減算し、かつ1/2倍器303でレベルを1/2にすることによって搬送色信号Cを分離し、またこの信号Cを次の1Hのコンポジットビデオ信号から減算器304で減算することによって輝度信号Yを分離できる。これが最も一般的な2Hの櫛形フィルタにおけるY/C分離の原理である。
【0004】
この櫛形フィルタを用いたY/C分離回路では、従来、PLL(phase locked loop)を構成してコンポジットビデオ信号に同期したシステムクロックを生成するようにし、このシステムクロックに基づいて回路動作を行うことによってラインに同期させたり、クロマの副搬送波に同期させたりして、ライン間の位相ずれが発生しないようなシステムを構成している。
【0005】
しかし、PLLを構成するシステムでは、例えばチャージポンプ回路を用いるPLLの場合には、コンデンサや抵抗などの外付け部品が必要になるため、コスト、基板面積、生産性などの点で不利になる。これに対して、入力信号(コンポジットビデオ信号)に対して非同期のクロックをシステムクロックとして用いるいわゆるフリーランクロックシステムで櫛形フィルタを構成すれば、PLLを構成しなくて済む。
【0006】
しかしながら、入力信号(コンポジットビデオ信号)とクロックとが非同期のフリーランクロックシステムでは、図12に示すように、搬送波の前後のライン間で相関がとれなくなるため、単純に前後のライン間での演算で精度の良いY/C分離を行うことができない。このように、Y/C分離が完全に行われず、輝度信号にクロマ成分が残ることにより、これがドットノイズとして画面に現れ、画質を悪化させることになる。
【0007】
一方、フリーランクロックシステムにおいて、上記ドットノイズの低減を目的としてなされたY/C分離回路が提案されている(特開平11−355799号公報参照)。このY/C分離回路の構成の概略を図13に示す。ここでは、NTSC方式のコンポジットビデオ信号への適用の場合を例に採って説明する。
【0008】
図13において、入力されるコンポジットビデオ信号に対して2つの1Hディレイライン311,312が直列に接続されている。これにより、入力されるコンポジットビデオ信号、1Hディレイライン311の出力信号および1Hディレイライン312の出力信号として、n+1ライン、nラインおよびn−1ラインの3ライン分のコンポジットビデオ信号が得られることになる。
【0009】
n+1ラインのコンポジットビデオ信号は、バンドパスフィルタ(BPF)313を通過した後加算器314にその一方の+入力として与えられる。nラインのコンポジットビデオ信号は、減算器315にその+入力として与えられるとともに、バンドパスフィルタ316を通過した後振幅比較回路317に供給され、さらに2倍器318でレベルが2倍にされて減算器319にその+入力として与えられる。
【0010】
n−1ラインのコンポジットビデオ信号は、バンドパスフィルタ320を通過後した加算器314にその他方の+入力として与えられる。加算器314の加算出力は、減算器319にその−入力として与えられる。減算器319の減算出力は、1/4倍器321でレベルが1/4に低減された後振幅比較回路317に供給されて、バンドパスフィルタ316を通過後のnラインのコンポジットビデオ信号と振幅の比較が行われるとともに、振幅補正回路322に供給される。
【0011】
振幅補正回路322は、1/4倍器321を経た減算器319の減算出力、即ち加算器314および減算器319による櫛形フィルタ演算出力に対して振幅比較回路317の比較出力に基づいて振幅補正を行う。そして、この振幅補正後の信号が搬送色信号Cとなる。また、この信号Cは減算器315にその−入力として与えられ、nラインのコンポジットビデオ信号から減算される。そして、この減算器315の減算出力が輝度信号Yとなる。
【0012】
上記構成のY/C分離回路においては、非同期で生じる位相誤差は固定とし、nラインとその前後のライン(n−1ラインとn+1ライン)との間での加算器314および減算器319による加減算の演算によって位相誤差がキャンセルされつつ櫛形フィルタ演算が行われ、その後、振幅補正回路322において振幅補正が行われることになる。
【0013】
【発明が解決しようとする課題】
しかしながら、上記構成のY/C分離回路では、櫛形フィルタ演算での演算結果に対して振幅補正を行う構成を採っているため、図14に示すように、櫛形フィルタ演算によって輝度信号Yのもれが生じ、これがクロスカラー等の性能劣化を招くことになる。これは、y(n+1H)+y(n−1H)と2*y(n)との振幅比較を行うと、信号の位相が反転の関係にあるが、信号の振幅が異なるために生じる問題である。
【0014】
なお、PAL方式のコンポジットビデオ信号への適用の場合には、位相が2Hで反転することから、1Hディレイライン311,312に代えて2Hディレイラインが用いられることになる。
【0015】
ところで、PAL方式のコンポジットビデオ信号においては、輝度信号YのDCレベルが変動すると、図15に示すように、色搬送波の位相がずれてしまうことがある。この色搬送波の位相ずれをキャンセルする場合にも櫛形フィルタが用いられる。以下、この場合の櫛形フィルタを色櫛形フィルタと称す。
【0016】
この色櫛形フィルタは、DCレベルの変動により、位相がずれるコンポジットビデオ信号が入力された場合に、PAL方式では、図16に示すように、色差信号Crの搬送波が1ラインごとに位相が反転する仕様を利用して、位相ずれをキャンセルさせると言うものである。
【0017】
具体的には、色櫛形フィルタでは、図17に示すように、搬送色信号Cを1Hだけ遅延する1Hディレイライン(DL)331、その入出力信号を加算する加算器332および減算する減算器333を有し、前後のライン間で足し引きすることにより、図18に示すように、DC変動によって生じる位相誤差をキャンセルさせるようにしている。
【0018】
この色櫛形フィルタを先述したフリーランクロックシステムで実現しようとすると、フリーランクロックシステムでは、完全に1H後のデータを取得できないため、図19(A)に示すように、1Hのディレイ量の位相ずれΦが発生する。そして、この位相差Φによって、図19(B)に示すように、本来の位相とデコードされる位相がずれることになる。
【0019】
本発明は、上記課題に鑑みてなされたものであり、その目的とするところは、フリーランクロックシステムにおいて、画質の性能を落とすことなくY/C分離を行ったり、あるいはPAL方式での位相ずれを回避できる櫛形フィルタおよびこれを用いたデジタル画像処理装置を提供することにある。
【0020】
【課題を解決するための手段】
本発明による櫛形フィルタでは、入力されるコンポジットビデオ信号を順に1H分ずつ遅延させることで、1H遅延/2H遅延のコンポジットビデオ信号を得る。そして、入力されるコンポジットビデオ信号と2H遅延コンポジットビデオ信号とを加算し、その加算信号に対して振幅の補正を行った後、1H遅延コンポジットビデオ信号から減算することで搬送色信号を分離し、さらにこの搬送色信号を1H遅延コンポジットビデオ信号から減算することで輝度信号を分離する。また、加算信号に対する振幅補正は、1H遅延コンポジットビデオ信号と搬送色信号との振幅の比較結果に基づいて行う。かかる構成の櫛形フィルタは、デジタル画像処理装置において、そのY/C分離回路として用いられる。
【0022】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して詳細に説明する。
【0023】
図1は、本発明の第1実施形態に係る櫛形フィルタの構成を示すブロック図である。本実施形態に係る櫛形フィルタは、Y/C分離櫛形フィルタとして用いられる。なお、ここでは、NTSC方式のコンポジットビデオ信号への適用の場合を例に採って説明する。
【0024】
図1において、入力されるコンポジットビデオ信号に対して2つの1Hディレイライン(1HDL)11,12が直列に接続されている。これにより、入力されるコンポジットビデオ信号、1Hディレイライン11の出力信号および1Hディレイライン12の出力信号として、n+1ライン、nラインおよびn−1ラインの3ライン分のコンポジットビデオ信号が得られることになる。
【0025】
n+1ラインのコンポジットビデオ信号は、バンドパスフィルタ(BPF)13を通過した後加算器14にその一方の+入力として与えられる。nラインのコンポジットビデオ信号は、減算器15にその+入力として与えられるとともに、バンドパスフィルタ16を通過した後振幅比較回路17にその一方の比較入力として与えられ、さらに2倍器18でレベルが2倍にされて減算器19にその+入力として与えられる。
【0026】
n−1ラインのコンポジットビデオ信号は、バンドパスフィルタ20を通過した後、加算器14にその他方の+入力として与えられる。加算器14の加算出力は、振幅補正回路21に供給される。振幅補正回路21は、振幅比較回路17の比較出力に基づいて加算器14の加算出力の振幅補正を行う。この振幅補正回路21の出力は、減算器19にその−入力として与えられる。減算器19の減算出力は、1/4倍器22でレベルが1/4に低減される。
【0027】
この1/4倍器22を経た減算器19の減算出力、即ち加算器14および減算器19による櫛形フィルタ演算出力はそのまま搬送色信号Cとして出力されるとともに、振幅比較回路17にその他方の比較入力として与えられ、さらに減算器15にその−入力として与えられる。
【0028】
振幅比較回路17では、櫛形フィルタ演算出力とバンドパスフィルタ16を通過後のnラインのコンポジットビデオ信号との振幅比較が行われる。この振幅比較回路17の比較出力は、振幅補正回路21に補正制御入力として与えられる。減算器15では、nラインのコンポジットビデオ信号から搬送色信号Cが減算され、その減算出力が輝度信号Yとなる。
【0029】
上記構成の第1実施形態に係る櫛形フィルタでは、入力されるコンポジットビデオ信号に対して非同期の外部クロックを採り込み、これをシステムクロックとして各回路が動作するフリーランクロックシステム構成となっている。
【0030】
ここで、バンドパスフィルタ13、バンドパスフィルタ16およびバンドパスフィルタ20を通過後の信号をそれぞれy(n−1H),y(n)およびy(n+1H)とすると、先ず、加算器14において、n+1ラインとn−1ラインの各信号の加算が行われる。そして、この加算器14の加算出力、即ちy(n+1H)+y(n−1H)に対して、振幅補正回路21において、振幅比較回路17の比較出力に基づいて振幅補正が行われる。
【0031】
その後、減算器19において、振幅補正後のy(n+1H)+y(n−1H)を、2倍器18を経たnラインの信号2*y(n)から減ずる、即ち櫛形フィルタ演算を行うことで、先ず搬送色信号Cの分離が行われる。さらに、減算器15において、nラインの信号y(n)から搬送色信号Cを減ずることで、輝度信号Yの分離が行われる。
【0032】
上述したように、第1実施形態に係る櫛形フィルタでは、y(n+1H)+y(n−1H)に対して先ず振幅補正をかけ、その振幅補正後のy(n+1H)+y(n−1H)の信号と2*y(n)の信号との振幅比較を行うようにしているため、先述したクロスカラーの要因となる輝度信号Yのもれを生ずることなく、フリーランで生じる一定の位相誤差をキャンセルすることができる。
【0033】
なお、本実施形態では、NTSC方式のコンポジットビデオ信号への適用の場合を例に採って説明したが、PAL方式のコンポジットビデオ信号への適用の場合には、位相が2Hで反転することから、1Hディレイライン11,12に代えて2Hディレイラインが用いられることになる。
【0034】
図2は、本発明の第2実施形態に係る櫛形フィルタの構成を示すブロック図である。本実施形態に係る櫛形フィルタは、PAL方式における色櫛形フィルタとして用いられる。
【0035】
図2において、入力される搬送色信号Cに対して2つの1Hディレイライン31,32が直列に接続されている。これにより、入力される搬送色信号C、1Hディレイライン31を経た搬送色信号Cおよび1Hディレイライン32を経た搬送色信号Cとして、n+1ライン、nラインおよびn−1ラインの3ライン分の搬送色信号Cが得られることになる。
【0036】
n+1ラインの搬送色信号Cは、減算器33にその+入力として与えられる。n−1ラインの搬送色信号Cは、減算器33にその−入力として与えられる。減算器33の減算出力は、振幅補正回路34に供給されるとともに、バースト振幅比較回路35にその一方の比較入力として与えられる。振幅補正回路34の補正出力は、加算器36にその一方の+入力として与えられるとともに、減算器37にその+入力として与えられる。
【0037】
nラインの搬送色信号Cは、2倍器38でレベルが2倍にされた後、バースト振幅比較回路35にその他方の比較入力として与えられ、さらに加算器36にその他方の+入力として与えられるとともに、減算器37にその−入力として与えられる。バースト振幅比較回路35の比較出力は、振幅補正回路34にその補正制御入力として与えられる。加算器36の加算出力は色差信号Cbとなり、減算器37の減算出力は色差信号Crとなる。
【0038】
上記構成の第2実施形態に係る櫛形フィルタでは、入力される搬送色信号Cに対して非同期の外部クロックを採り込み、これをシステムクロックとして各回路が動作するフリーランクロックシステム構成となっている。
【0039】
ここで、本櫛形フィルタに入力される搬送色信号Cおよび1Hディレイライン31,32から出力される搬送色信号Cをそれぞれc(n−1H),c(n)およびc(n+1H)とすると、先ず、減算器33において、n+1ラインとn−1ラインの各信号の減算が行われる。そして、この減算器33の減算出力、即ちc(n+1H)−c(n−1H)に対して、振幅補正回路34において、バースト振幅比較回路35の比較出力に基づいて振幅補正が行われる。
【0040】
そして、加算器36において、振幅補正後のc(n+1H)−c(n−1H)に、2倍器38を経たnラインの信号2*c(n)を加算することで、色差信号Cbが生成される。また、減算器37において、振幅補正後のc(n+1H)−c(n−1H)から、2倍器38を経たnラインの信号2*c(n)を減ずることで、色差信号Crが生成される。
【0041】
上述したように、第2実施形態に係る櫛形フィルタでは、c(n+1H)−c(n−1H)に対して先ず振幅補正をかけ、その振幅補正後のc(n+1H)−c(n−1H)の信号と2*c(n)の信号との振幅比較を行うようにしているため、図3から明らかなように、振幅誤差を補正しつつ位相ずれをキャンセルすることができる。
【0042】
なお、本実施形態では、NTSC方式のコンポジットビデオ信号への適用の場合を例に採って説明したが、PAL方式のコンポジットビデオ信号への適用の場合には、位相が2Hで反転することから、1Hディレイライン31,32に代えて2Hディレイラインが用いられることになる。
【0043】
図4は、本発明に係るデジタル画像処理装置におけるビデオ信号処理システムの構成の一例を示すブロック図である。本システムは、入力信号とクロックの同期をとらずに、アナログコンポジットビデオ信号をデコード処理するフリーランクロックシステムの構成を前提としている。なお、デジタル画像処理装置としては、デジタルテレビジョンシステムやデジタルプリンタシステムなどがある。
【0044】
図4において、アナログコンポジットビデオ信号はクランプアンプ41を経た後、A/D変換器42でデジタルコンポジットビデオ信号に変換されて同期分離回路43およびY/C分離回路44に供給される。同期分離回路43では、コンポジットビデオ信号から水平同期信号や垂直同期信号などの同期信号を分離する処理が行われる。
【0045】
また、Y/C分離回路44では、コンポジットビデオ信号から輝度信号Yと搬送色信号Cとを分離する処理が行われる。このY/C分離回路44として、先述した第1実施形態に係る櫛形フィルタが用いられる。これによれば、第1実施形態に係る櫛形フィルタが、先述したように、フリーランクロックシステム構成であることから、外付け部品が必要なPLLを構成してラインに同期させたり、色副搬送波に同期させたりする構成を採る必要がないため、コスト、基板面積、生産性などの点で有利となる。
【0046】
Y/C分離回路44で分離された搬送色信号Cは、クロマデコーダ(色復調回路)45に供給される。このクロマデコーダ45では、搬送色信号Cに基づいて色差信号Cb,Crを生成する信号処理が行われる。このクロマデコーダ45として、先述した第2実施形態に係る櫛形フィルタが用いられる。Y/C分離回路44で分離された輝度信号Yおよびクロマデコーダ45で生成された色差信号Cb,Crは、後段の色信号処理回路(図示せず)に供給される。
【0047】
そして、本デジタル画像処理装置が例えばデジタルテレビジョンシステムの場合には、輝度信号Yおよび色差信号Cb,Crは、上記色信号処理回路においてR(赤),G(緑),B(青)の3原色信号に変換された後、CTRやLCDなどの画像表示装置に供給されて画像表示が行われる。また、例えばデジタルプリンタシステムの場合には、輝度信号Yおよび色差信号Cb,Crは、上記色信号処理回路でR,G,Bの3原色信号に変換され、さらに色変換回路(図示せず)でYe(イエロー),Mg(マゼンタ),Cy(シアン),K(クロ)の4色に変換された後、画像出力装置に供給されて印刷出力される。
【0048】
次に、上記構成のデジタル画像処理装置において、Y/C分離回路44として第1実施形態に係る櫛形フィルタを用い、クロマデコーダ45として第2実施形態に係る櫛形フィルタを用いた場合の具体的な構成例について説明する。以下の構成例では、NTSCおよびPALの両方式のコンポジットビデオ信号に対応可能な構成の場合を例に採って説明するものとする。
【0049】
図5は、Y/C分離回路およびクロマデコーダの第1構成例を示すブロック図である。
【0050】
図5において、入力されるコンポジットビデオ信号に対して、2つの1Hディレイライン51,52が直列に接続されている。入力されるコンポジットビデオ信号は、バンドパスフィルタ53を通過した後切換えスイッチ54を介して選択的に加算器55にその一方の+入力として与えられる。
【0051】
1Hディレイライン51を経た1H遅延のコンポジットビデオ信号は、バンドパスフィルタ56を通過した後切換えスイッチ54を介して選択的に加算器55にその他方の+入力として与えられる。1Hディレイライン52を経た2H遅延のコンポジットビデオ信号は、減算器57にその+入力として与えられるとともに、バンドパスフィルタ58に供給される。
【0052】
バンドパスフィルタ58を通過した2H遅延のコンポジットビデオ信号に対して、さらに2つの1Hディレイライン59,60が直列に接続されている。1Hディレイライン59を経た3H遅延のコンポジットビデオ信号および1Hディレイライン60を経た4H遅延のコンポジットビデオ信号は、切換えスイッチ61を介して択一的に加算器55にその他方の+入力として与えられる。
【0053】
加算器55の加算出力は、振幅補正回路62で振幅補正された後、減算器63にその−入力として与えられる。この減算器63にはその+入力として、バンドパスフィルタ58を通過した2H遅延のコンポジットビデオ信号が2倍器64を介して与えられる。そして、減算器63の減算出力が搬送色信号Cになるとともに、減算器57にその−入力として与えられる。また、減算器57の減算出力が1Hディレイライン65で1H分遅延されて輝度信号Yとなる。
【0054】
以上により、櫛形フィルタを用いたY/C分離回路66が構成される。このY/C分離回路66において、切換えスイッチ54,61はPAL方式とNTSC方式とを切り換えるためのスイッチであり、PAL方式ではバンドパスフィルタ53および1Hディレイライン60の各出力を選択し、NTSC方式ではバンドパスフィルタ56および1Hディレイライン59の各出力を選択する。
【0055】
これにより、各方式ごとに、コンポジットビデオ信号から輝度信号Yと搬送色信号Cとが分離される。なお、図5には図示していないが、振幅補正回路62での振幅補正は、第1実施形態に係る櫛形フィルタの場合と同様に、振幅補正後のy(n+1H[2H])+y(n−1H[2H])の信号と2*y(n)の信号とを振幅比較し、その比較結果に基づいて行われることになる。
【0056】
このY/C分離回路66で分離された搬送色信号Cに対して2つの1Hディレイライン67,68が直列に接続されている。入力される搬送色信号Cは、減算器69にその+入力として与えられる。1Hディレイライン68を経た2H遅延の搬送色信号Cは、減算器69にその−入力として与えられる。減算器69の減算出力は、振幅補正回路70に供給されるとともに、バースト振幅比較回路71にその一方の比較入力として与えられる。振幅補正回路70の補正出力は、加算器72にその一方の+入力として与えられるとともに、減算器73にその+入力として与えられる。
【0057】
1Hディレイライン67を経た1H遅延の搬送色信号Cは、2倍器74を介してバースト振幅比較回路71にその他方の比較入力として与えられ、さらに加算器72にその他方の+入力として与えられるとともに、減算器73にその−入力として与えられる。バースト振幅比較回路71の比較出力は、振幅補正回路70にその補正制御入力として与えられる。そして、加算器36の加算出力および減算器37の減算出力は、デジタルPLL回路75によって制御される同期検波回路76,77を経由してそれぞれ色差信号Crおよび色差信号Cbとなる。
【0058】
以上により、色櫛形フィルタを用いたクロマデコーダ78が構成され、このクロマデコーダ78により、搬送色信号Cに基づいて色差信号Cr,Cbを生成できるとともに、PAL方式での位相ずれを回避できる。
【0059】
上述した第1構成例に係るY/C分離回路66およびクロマデコーダ78においては、単純に櫛形フィルタによってY/C分離を行い、かつ色櫛形フィルタによって位相を揃える処理が行われる。この場合、輝度信号Yと搬送色信号Cとの間に1H分の遅延が生じることから、1Hディレイライン65を通して輝度信号Yを導出することで、輝度信号Yと搬送色信号Cとを同時化している。
【0060】
図6は、Y/C分離回路およびクロマデコーダの第2構成例を示すブロック図である。
【0061】
図6において、入力されるコンポジットビデオ信号に対して、3つの1Hディレイライン81,82,83が直列に接続されている。入力されるコンポジットビデオ信号は、バンドパスフィルタ84を通過した後加算器85にその一方の+入力として与えられる。1Hディレイライン81を経た1H遅延のコンポジットビデオ信号は、バンドパスフィルタ86を通過した後切換えスイッチ87を介して選択的に加算器88にその一方の+入力として与えられる。
【0062】
1Hディレイライン82を経た2H遅延のコンポジットビデオ信号は、バンドパスフィルタ89を通過した後切換えスイッチ87を介して選択的に加算器88にその一方の+入力として与えられるとともに、加算器90にその一方の+入力として与えられる。1Hディレイライン83を経た3H遅延のコンポジットビデオ信号は、減算器91にその+入力として与えられるとともに、バンドパスフィルタ92に供給される。
【0063】
バンドパスフィルタ92を通過した3H遅延のコンポジットビデオ信号に対して、さらに3つの1Hディレイライン93,94,95が直列接続されている。1Hディレイライン93を経た4H遅延のコンポジットビデオ信号は、加算器85にその他方の+入力として与えられるとともに、切換えスイッチ96を介して選択的に加算器88にその他方の+入力として与えられる。1Hディレイライン94を経た5H遅延のコンポジットビデオ信号も、切換えスイッチ96を介して選択的に加算器88にその他方の+入力として与えられる。1Hディレイライン95を経た6H遅延のコンポジットビデオ信号は、加算器90にその他方の+入力として与えられる。
【0064】
加算器85の加算出力は、振幅補正回路97で振幅補正された後、減算器98にその−入力として与えられる。この減算器98にはその+入力として、バンドパスフィルタ89を通過した2H遅延のコンポジットビデオ信号が2倍器99を通して与えられる。そして、この減算器98の減算出力が第1系統の搬送色信号C1になる。
【0065】
加算器88の加算出力は、振幅補正回路100で振幅補正された後、減算器101にその−入力として与えられる。この減算器101にはその+入力として、バンドパスフィルタ92を通過した3H遅延のコンポジットビデオ信号が2倍器102を通して与えられる。そして、この減算器101の減算出力が第2系統の搬送色信号C2になる。
【0066】
加算器90の加算出力は、振幅補正回路103で振幅補正された後、減算器104にその−入力として与えられる。この減算器104にはその+入力として、バンドパスフィルタ93を通過した4H遅延のコンポジットビデオ信号が2倍器105を通して与えられる。そして、この減算器104の減算出力が第3系統の搬送色信号C3になる。
【0067】
以上により、3系統の櫛形フィルタによって3H分の搬送色信号C1,C2,C3を分離するY/C分離回路106が構成される。このY/C分離回路106において、切換えスイッチ87,96はPAL方式とNTSC方式とを切り換えるためのスイッチであり、PAL方式ではバンドパスフィルタ86および1Hディレイライン94の各出力を選択し、NTSC方式ではバンドパスフィルタ89および1Hディレイライン93の各出力を選択する。
【0068】
なお、図6には図示していないが、振幅補正回路97,100,103の各々での振幅補正は、第1実施形態に係る櫛形フィルタの場合と同様に、振幅補正後のy(n+1H[2H])+y(n−1H[2H])の信号と2*y(n)の信号とを振幅比較し、その比較結果に基づいて行われることになる。また、輝度信号Yについては、減算器101の減算出力である第2系統の搬送色信号C2を、1/4倍器107を通して減算器91にその−入力として与えることで、この減算器91の減算出力として輝度信号Yを分離することができる。
【0069】
減算器98の減算出力である第1系統の搬送色信号C1は、減算器108にその+入力として与えられる。減算器108にはその−入力として、減算器104の減算出力である第3系統の搬送色信号C3が与えられる。減算器108の減算出力は、振幅補正回路109で振幅補正された後、加算器110にその一方の+入力として与えられるとともに、減算器111にその−入力として与えられる。
【0070】
加算器110にはその他方の+入力として、さらに減算器111にはその+入力として、減算器101の減算出力である第2系統の搬送色信号C2が2倍器112を通して与えられる。加算器110の加算出力は、1/16倍器113を通して切換えスイッチ115にその一方の入力として与えられる。減算器111の減算出力は、1/16倍器114を通して切換えスイッチ116にその一方の入力として与えられる。
【0071】
切換えスイッチ115,116には各他方の入力として、減算器101の減算出力である第2系統の搬送色信号C2が1/4倍器107を通して与えられる。そして、切換えスイッチ115,116の各選択出力は、デジタルPLL回路117によって制御される同期検波回路118,119を経由してそれぞれ色差信号Crおよび色差信号Cbとなる。
【0072】
以上により、3H分の搬送色信号C1,C2,C3を利用した色櫛形フィルタによってクロマデコーダ120が構成される。このクロマデコーダ120において、切換えスイッチ115,116はPAL方式とNTSC方式とを切り換えるためのスイッチであり、PAL方式では1/16倍器113,114の各出力を選択し、NTSC方式では1/4倍器107の出力を選択する。
【0073】
上述した第2構成例に係るY/C分離回路106およびクロマデコーダ120では、Y/C分離のための櫛形フィルタを3系統用意し、これら3系統の櫛形フィルタで得られる3H分の搬送色信号C1,C2,C3を利用して色櫛形フィルタを構成したことにより、輝度信号Yと搬送色信号Cとの間に遅延が生じないため、第1構成例の場合のように、輝度信号Yと搬送色信号Cとの同時化を図るために、輝度信号Y側に1Hディレイラインを挿入する必要がない。
【0074】
図7は、Y/C分離回路およびクロマデコーダの第3構成例を示すブロック図である。
【0075】
図7において、入力されるコンポジットビデオ信号に対して、3つの1Hディレイライン121,122,123が直列に接続されている。入力されるコンポジットビデオ信号は、バンドパスフィルタ124を通過した後切換えスイッチ125を介して選択的に加算器126にその一方の+入力として与えられる。1Hディレイライン121を経た1H遅延のコンポジットビデオ信号は、バンドパスフィルタ127を通過した後切換えスイッチ125を介して選択的に加算器126にその一方の+入力として与えられる。
【0076】
1Hディレイライン122を経た2H遅延のコンポジットビデオ信号は、バンドパスフィルタ128を通過した後2倍器129を介して減算器130にその+入力として与えられる。1Hディレイライン123を経た3H遅延のコンポジットビデオ信号は、減算器131にその+入力として与えられ、さらにバンドパスフィルタ132を通過した後切換えスイッチ133にその一方の入力として与えられるとともに、1Hディレイライン134で1H分遅延されて切換えスイッチ133にその他方の入力として与えられる。
【0077】
切換えスイッチ133の選択出力、即ちバンドパスフィルタ132を通過後の3H遅延のコンポジットビデオ信号または1Hディレイライン134を通過後の4H遅延のコンポジットビデオ信号は、加算器126にその他方の+入力として与えられる。加算器126の加算出力は、振幅補正回路135で振幅補正された後減算器130にその−入力として与えられ、バンドパスフィルタ128および2倍器129を通して供給される2H遅延のコンポジットビデオ信号から減算される。
【0078】
以上により、櫛形フィルタを用いたY/C分離回路136が構成される。このY/C分離回路136において、切換えスイッチ125,133はPAL方式とNTSC方式とを切り換えるためのスイッチであり、PAL方式ではバンドパスフィルタ124および1Hディレイライン134の各出力を選択し、NTSC方式ではバンドパスフィルタ127およびバンドパスフィルタ132の各出力を選択する。
【0079】
これにより、各方式ごとに、輝度信号Yと搬送色信号Cとの分離が行われるのであるが、実際には、以下に説明するクロマデコーダの回路の一部がその分離に利用される。なお、図7には図示していないが、振幅補正回路135での振幅補正は、第1実施形態に係る櫛形フィルタの場合と同様に、振幅補正後のy(n+1H[2H])+y(n−1H[2H])の信号と2*y(n)の信号とを振幅比較し、その比較結果に基づいて行われることになる。
【0080】
減算器130の減算出力は、1/4倍器137でレベルが1/4に低減された後、加算器138にその一方の+入力として与えられる。また、この減算器130の減算出力は、1Hディレイライン139で1H分遅延された後、減算器131にその−入力として与えられるとともに、切換えスイッチ140,141に各一方の入力として与えられ、さらに1Hディレイライン142で1H分遅延された後加算器138にその他方の+入力として与えられる。
【0081】
加算器138の加算出力は、減算器144,145にその各−入力として与えられる。これら減算器144,145にはその各+入力として、1/4倍器137でレベルが1/4に低減され、かつ1Hディレイライン139で1H分遅延された減算器130の減算出力が2倍器146を介して与えられる。
【0082】
減算器144,145の各減算出力は、1/4倍器147,148を介して切換えスイッチ140,141に各他方の入力として与えられる。そして、切換えスイッチ140,141の各選択出力は、デジタルPLL回路149によって制御される同期検波回路150,151を経由してそれぞれ色差信号Crおよび色差信号Cbとなる。
【0083】
以上により、色櫛形フィルタを用いたクロマデコーダ152が構成される。このクロマデコーダ152において、切換えスイッチ140,141はPAL方式とNTSC方式とを切り換えるためのスイッチであり、PAL方式では1/4倍器147,148の各出力を選択し、NTSC方式では1Hディレイライン139の出力を選択する。
【0084】
上述した第3構成例に係るY/C分離回路136およびクロマデコーダ152では、先ずY/C分離回路136で搬送色信号Cを抜き取り、その抜き取った搬送色信号Cを色櫛形フィルタ(クロマデコーダ152)で遅延した後、Y/C分離回路136で遅延したコンポジットビデオ信号から引くことによって輝度信号Yを抽出する構成となっている。
【0085】
この構成によれば、輝度信号Yと搬送色信号Cとの間に遅延が生じないため、第1構成例の場合のように、輝度信号Y側に1Hディレイラインを挿入して輝度信号Yと搬送色信号Cとの同時化を図る必要がなく、しかも第2構成例の場合のように、Y/C分離のための櫛形フィルタを3系統用意する必要もないため、小規模な回路構成にて所期の目的を達成できることになる。
【0086】
図8は、Y/C分離回路およびクロマデコーダの第4構成例を示すブロック図である。この第4構成例は、第2構成例の変形例に相当する。
【0087】
図8において、入力されるコンポジットビデオ信号に対して、4つの1Hディレイライン161,162,163,164が直列に接続されている。入力されるコンポジットビデオ信号は、バンドパスフィルタ165を通過した後切換えスイッチ166を介して選択的に加算器167にその一方の+入力として与えられる。1Hディレイライン161を経た1H遅延のコンポジットビデオ信号は、バンドパスフィルタ168を通過した後減算器169にその+入力として与えられるとともに、切換えスイッチ166を介して選択的に加算器167にその一方の+入力として与えられる。
【0088】
1Hディレイライン162を経た2H遅延のコンポジットビデオ信号は、減算器170にその+入力として与えられるとともに、バンドパスフィルタ171を通過した後2倍器172を介して減算器173にその+入力として与えられる。1Hディレイライン163を経た3H遅延のコンポジットビデオ信号は、バンドパスフィルタ174を通過した後減算器169にその−入力として与えられるとともに、切換えスイッチ175を介して選択的に加算器167にその他方の+入力として与えられる。
【0089】
1Hディレイライン164を経た4H遅延のコンポジットビデオ信号は、バンドパスフィルタ176を通過した後切換えスイッチ175を介して選択的に加算器167にその他方の+入力として与えられる。加算器167の加算出力は、振幅補正回路177で振幅補正された後減算器173にその−入力として与えられる。そして、減算器173の減算出力が搬送色信号Cになるとともに、減算器170にその−入力として与えられ、2H遅延のコンポジットビデオ信号から減算されることで、その減算出力として輝度信号Yが抽出される。
【0090】
以上により、櫛形フィルタを用いたY/C分離回路178が構成される。このY/C分離回路178において、切換えスイッチ166,175はPAL方式とNTSC方式とを切り換えるためのスイッチであり、PAL方式ではバンドパスフィルタ165およびバンドパスフィルタ176の各出力を選択し、NTSC方式ではバンドパスフィルタ168およびバンドパスフィルタ174の各出力を選択する。
【0091】
これにより、各方式ごとに輝度信号Yと搬送色信号Cとの分離が行われる。なお、図8には図示していないが、振幅補正回路177での振幅補正は、第1実施形態に係る櫛形フィルタの場合と同様に、振幅補正後のy(n+1H[2H])+y(n−1H[2H])の信号と2*y(n)の信号とを振幅比較し、その比較結果に基づいて行われることになる。
【0092】
減算器169の減算出力は、振幅補正回路179で振幅補正された後、減算器180にその−入力として与えられるとともに、加算器181にその+入力として与えられる。減算器180にはその+入力として、さらに加算器181にはその他方の+入力として、減算器173の減算出力である搬送色信号Cが与えられる。減算器180の減算出力は切換えスイッチ182にその一方の入力として与えられ、加算器181の加算出力は切換えスイッチ183にその一方の入力として与えられる。
【0093】
切換スイッチ182,183にはその他方の入力として、減算器173の減算出力である搬送色信号Cが与えられる。そして、切換えスイッチ182,183の各選択出力は、デジタルPLL回路184によって制御される同期検波回路185,186を経由してそれぞれ色差信号Crおよび色差信号Cbとなる。
【0094】
以上により、色櫛形フィルタを用いたクロマデコーダ187が構成される。このクロマデコーダ187において、切換えスイッチ182,183はPAL方式とNTSC方式とを切り換えるためのスイッチであり、PAL方式では減算器173の減算出力を選択し、NTSC方式では減算器180の減算出力および加算器181の加算出力を選択する。
【0095】
上述した第4構成例に係るY/C分離回路178およびクロマデコーダ187においては、Y/C分離用の櫛形フィルタを1系統として、その前後のラインの搬送色信号Cをバンドパスフィルタで分離し、その分離結果を用いて色櫛形フィルタを構成している。
【0096】
この構成の場合には、前後のラインはバンドパスフィルタでのY/C分離であるから、搬送波周波数近辺の信号が搬送色信号Cとして残ってしまう。これを色櫛形フィルタでの演算にて、2ライン構成のY/C櫛形フィルタとして働かせるようにしている。フリーランクロックシステムでは、ライン間の位相ずれによる分離性能の低下が発生するが、色櫛形フィルタの中央ラインをY/C分離櫛形フィルタで分離した搬送色信号Cを使用することで、トータルではクロスカラーを目立たなくすることができる。この第4構成例に係る構成は、性能劣化を低く抑えて回路コストを低減するのに特に効果的である。
【0097】
図9は、Y/C分離回路およびクロマデコーダの第5構成例を示すブロック図である。この第5構成例は、NTSC方式の場合はY/C分離櫛形フィルタとして、PAL方式の場合は色櫛形フィルタとして使用する構成例である。
【0098】
図9において、入力されるコンポジットビデオ信号は、1Hディレイライン191で1H分遅延されて減算器192にその+入力として与えられるとともに、バンドパスフィルタ193を通過した後加算器194にその一方の+入力として与えられる。バンドパスフィルタ191を経た1H遅延後のコンポジットビデオ信号は、バンドパスフィルタ195を通過後切換えスイッチ196にその一方の入力として与えられるとともに、2倍器197を介して加算器198にその一方の+入力として与えられ、さらに1Hディレイライン199で1H分遅延されて減算器194にその他方の+入力として与えられる。
【0099】
加算器194の加算出力は、振幅補正回路200で振幅補正された後、加算器198にその他方の+入力として与えられるとともに、減算器201にその−入力として、さらに加算器202にその一方の+入力として与えられる。減算器201にはその+入力として、さらに加算器202にはその他方の+入力として、バンドパスフィルタ195を通過した1H遅延後のコンポジットビデオ信号が与えられる。
【0100】
減算器201の減算出力は1/4倍器203を介して切換えスイッチ205にその一方の入力として与えられ、加算器202の加算出力は1/4倍器204を介して切換えスイッチ206にその一方の入力として与えられる。切換えスイッチ205,206にはその他方の入力として、加算器198の加算出力が1/4倍器207を介して与えられる。そして、切換えスイッチ205,206の各選択出力は、デジタルPLL回路207によって制御される同期検波回路208,209を経由してそれぞれ色差信号Crおよび色差信号Cbとなる。
【0101】
上記の構成において、切換えスイッチ196,205,206はPAL方式とNTSC方式とを切り換えるためのスイッチである。そして、PAL方式では、切換えスイッチ196,205,206が共に1/4倍器207の出力を選択する。NTSC方式では、切換えスイッチ196がバンドパスフィルタ195の出力を、切換えスイッチ205,206が1/4倍器203,204の各出力をそれぞれ選択する。
【0102】
ここで、PAL方式の場合には、バンドパスフィルタでのY/C分離となり、若干性能の点で劣ることになるが、他の構成例との比較からも明らかなように、回路構成が非常に簡単であるため、最小規模の回路構成で基本的なデコード原理を実現できることになる。なお、図9には図示していないが、振幅補正回路200での振幅補正は、第1実施形態に係る櫛形フィルタの場合と同様に、振幅補正後のy(n+1H[2H])+y(n−1H[2H])の信号と2*y(n)の信号とを振幅比較し、その比較結果に基づいて行われることになる。
【0103】
【発明の効果】
以上説明したように、本発明によれば、フリーランクロックシステムでも、画質の性能を落とすことなく、Y/C分離や色差信号の生成を行うことができる。これにより、外付け部品の削減が可能となり、その分だけコストの低減が可能となる。また、クロック同期をとらない構成であることから、従来同期をとるために必要であったアナログ回路を削減できるため、その回路での電力消費分だけ低電力化が図れるとともに、半導体プロセスに大きく依存しない、即ち半導体プロセスが変わっても開発コストを低く抑えることが可能となる。
【図面の簡単な説明】
【図1】本発明の第1実施形態に係る櫛形フィルタの構成を示すブロック図である。
【図2】本発明の第2実施形態に係る櫛形フィルタの構成を示すブロック図である。
【図3】第2実施形態に係る櫛形フィルタの作用を説明するためのベクトル図である。
【図4】本発明に係るデジタル画像処理装置におけるビデオ信号処理システムの構成の一例を示すブロック図である。
【図5】Y/C分離回路およびクロマデコーダの第1構成例を示すブロック図である。
【図6】Y/C分離回路およびクロマデコーダの第2構成例を示すブロック図である。
【図7】Y/C分離回路およびクロマデコーダの第3構成例を示すブロック図である。
【図8】Y/C分離回路およびクロマデコーダの第4構成例を示すブロック図である。
【図9】Y/C分離回路およびクロマデコーダの第5構成例を示すブロック図である。
【図10】Y/C分離櫛形フィルタの原理を説明するためのベクトル図である。
【図11】櫛形フィルタを用いたY/C分離回路の基本形を示すブロック図である。
【図12】Y/C分離フリーランクロックの問題点を説明するためのベクトル図である。
【図13】フリーランクロックシステム構成のY/C分離回路の従来例を示すブロック図である。
【図14】フリーランクロックシステムでのY/C分離回路の問題点を説明するためのベクトル図である。
【図15】位相ずれの発生があるビデオ信号を示す波形図である。
【図16】色信号のベクトル図である。
【図17】色櫛形フィルタの従来例を示すブロック図である。
【図18】色櫛形フィルタの原理を説明するためのベクトル図である。
【図19】フリーランクロックシステムでの色櫛形フィルタの問題点を説明するためのベクトル図である。
【符号の説明】
11,12,31,32…1Hディレイライン、13,16,20…バンドパスフィルタ、14,36…加算器、15,19,33,37…減算器、17,35…振幅比較回路、21,34…振幅補正回路、44,66,106,136,178…Y/C分離回路、45,78,120,152,187…クロマデコーダ
Claims (2)
- 入力されるコンポジットビデオ信号に対して非同期のクロックに基づいて動作し、前記コンポジットビデオ信号から輝度信号と搬送色信号とを分離するに当たって、
前記入力されるコンポジットビデオ信号を順に1H(Hは水平走査期間)分ずつ遅延させる第1,第2の遅延手段と、
前記入力されるコンポジットビデオ信号と前記第2の遅延手段からの2H遅延後のコンポジットビデオ信号とを加算する加算手段と、
前記加算手段の出力信号の振幅を補正する振幅補正手段と、
前記第1の遅延手段からの1H遅延後のコンポジットビデオ信号を前記振幅補正手段の出力信号から減算して搬送色信号を出力する第1の減算手段と、
前記第1の遅延手段からの1H遅延後のコンポジットビデオ信号と前記第1の減算手段の出力信号との振幅を比較し、その比較結果を前記振幅補正手段にその補正情報として与える振幅比較手段と、
前記第1の遅延手段からの1H遅延後のコンポジットビデオ信号から前記第1の減算手段の出力信号を減算して輝度信号を出力する第2の減算手段と
を備えた櫛形フィルタ。 - 入力されるコンポジットビデオ信号から輝度信号と搬送色信号とを分離するY/C分離回路を具備し、
前記Y/C分離回路は、
前記入力されるコンポジットビデオ信号を順に1H(Hは水平走査期間)分ずつ遅延させる第1,第2の遅延手段と、
前記入力されるコンポジットビデオ信号と前記第2の遅延手段からの2H遅延後のコンポジットビデオ信号とを加算する加算手段と、
前記加算手段の出力信号の振幅を補正する振幅補正手段と、
前記第1の遅延手段からの1H遅延後のコンポジットビデオ信号を前記振幅補正手段の出力信号から減算して搬送色信号を出力する第1の減算手段と、
前記第1の遅延手段からの1H遅延後のコンポジットビデオ信号と前記第1の減算手段の出力信号との振幅を比較し、その比較結果を前記振幅補正手段にその補正情報として与える振幅比較手段と、
前記第1の遅延手段からの1H遅延後のコンポジットビデオ信号から前記第1の減算手段の出力信号を減算して輝度信号を出力する第2の減算手段とを備えた櫛形フィルタからなる
デジタル画像処理装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000188674A JP4370695B2 (ja) | 2000-06-23 | 2000-06-23 | 櫛形フィルタおよびデジタル画像処理装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000188674A JP4370695B2 (ja) | 2000-06-23 | 2000-06-23 | 櫛形フィルタおよびデジタル画像処理装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002010290A JP2002010290A (ja) | 2002-01-11 |
JP4370695B2 true JP4370695B2 (ja) | 2009-11-25 |
Family
ID=18688422
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000188674A Expired - Fee Related JP4370695B2 (ja) | 2000-06-23 | 2000-06-23 | 櫛形フィルタおよびデジタル画像処理装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4370695B2 (ja) |
-
2000
- 2000-06-23 JP JP2000188674A patent/JP4370695B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2002010290A (ja) | 2002-01-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5786872A (en) | Motion detection circuit calculates difference between input video signal and one frame-period signal | |
JP3144860B2 (ja) | 映像信号処理装置 | |
US5019895A (en) | Cross color noise reduction and contour correction apparatus in NTSC color television image processing system | |
JPWO2002060188A1 (ja) | Y/c分離回路および方法 | |
JPH0229178A (ja) | 映像信号処理回路 | |
US5424784A (en) | Method and apparatus for cross fading between combed and simple filtered outputs | |
US7515211B2 (en) | Video signal processing circuit, video signal display apparatus, and video signal recording apparatus | |
JP4370695B2 (ja) | 櫛形フィルタおよびデジタル画像処理装置 | |
JP2617622B2 (ja) | 動き適応型色信号合成方法及び回路 | |
KR19980030424A (ko) | 콤 필터 | |
JPH02108390A (ja) | Palカラーテレビ信号の輝度信号・色信号分離回路 | |
JPH11355796A (ja) | 色復調回路およびデジタル画像処理装置 | |
JPH11355799A (ja) | Y/c分離回路およびデジタル画像処理装置 | |
JPH0313790B2 (ja) | ||
JP2532774B2 (ja) | 色信号位相補償回路 | |
JPH0581118B2 (ja) | ||
JPH05227543A (ja) | Yc分離回路 | |
JPH0229170A (ja) | 映像信号処理回路 | |
JPH0463089A (ja) | Y/c分離回路 | |
JPH04315393A (ja) | カラーカメラにおける垂直偽信号抑圧方式 | |
JPH0622332A (ja) | 輝度信号/色信号分離回路とテレビジョン受像機または映像信号記録再生装置 | |
JPH04315392A (ja) | カラーカメラにおける垂直偽信号抑圧方式 | |
JPH04252589A (ja) | Y/c分離装置 | |
JPH0946721A (ja) | Pal方式色信号の位相補正装置 | |
JPH02186891A (ja) | 色信号処理回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061110 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090512 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090602 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090721 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090811 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090824 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120911 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120911 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |