KR20080048942A - 집적 회로 장치 및 오디오 처리 장치 - Google Patents

집적 회로 장치 및 오디오 처리 장치 Download PDF

Info

Publication number
KR20080048942A
KR20080048942A KR1020070120953A KR20070120953A KR20080048942A KR 20080048942 A KR20080048942 A KR 20080048942A KR 1020070120953 A KR1020070120953 A KR 1020070120953A KR 20070120953 A KR20070120953 A KR 20070120953A KR 20080048942 A KR20080048942 A KR 20080048942A
Authority
KR
South Korea
Prior art keywords
memory
control device
internal
access signal
write data
Prior art date
Application number
KR1020070120953A
Other languages
English (en)
Other versions
KR100955122B1 (ko
Inventor
료스께 다까기
Original Assignee
야마하 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 야마하 가부시키가이샤 filed Critical 야마하 가부시키가이샤
Publication of KR20080048942A publication Critical patent/KR20080048942A/ko
Application granted granted Critical
Publication of KR100955122B1 publication Critical patent/KR100955122B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/16—Sound input; Sound output
    • G06F3/162—Interface to dedicated audio devices, e.g. audio drivers, interface to CODECs
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163—Interprocessor communication
    • G06F15/167—Interprocessor communication using a common memory, e.g. mailbox

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Software Systems (AREA)
  • Multimedia (AREA)
  • Health & Medical Sciences (AREA)
  • Audiology, Speech & Language Pathology (AREA)
  • General Health & Medical Sciences (AREA)
  • Human Computer Interaction (AREA)
  • Information Transfer Systems (AREA)

Abstract

외부 제어 장치에 의한 내부 메모리에의 기록 및 판독 처리에 요하는 시간의 단축을 실현한다. 내부 제어 장치(12)와, 내부 메모리(15)를 포함하고, 외부 제어 장치(20)와 접속되는 LSI(10)로서, 외부 제어 장치(20)로부터 기입 데이터의 입력을 접수하고, 일시 기억하는 버퍼 메모리(17)와, 내부 제어 장치(12)가 내부 메모리(15)에 액세스하지 않을 때에, 버퍼 메모리(17)에 기억되는 기입 데이터를 내부 메모리에 기입하는 선택부(14)를 포함하는 것을 특징으로 한다.
Figure P1020070120953
버퍼 메모리, 메모리, 기입 데이터, LSI

Description

집적 회로 장치 및 오디오 처리 장치{INTEGRATED CIRCUIT APPARATUS}
본 발명은, 집적 회로 장치에 관한 것으로, 특히 외부 제어 장치에 의한 내부 메모리에의 기록 및 판독 처리를 받아들이는 집적 회로 장치에 관한 것이다.
종래의 오디오 처리 장치에는, 음악 재생용의 집적 회로 장치와, 외부 제어 장치를 구비하고 있는 것이 있다(예를 들면, 특허 문헌1에 기재된 메모리 보드와 CPU(Central Processing Unit:중앙 처리 장치)).
도 3은, 이러한 오디오 처리 장치의 예를 도시하는 도면이다. 도 3에 도시하는 오디오 처리 장치(100)는, LSI(Large Scale Integrated circuit:대규모 집적 회로 장치)(110), 외부 제어 장치(120), 및 외부 메모리(130)로 구성되고, 또한 LSI(110)는, 내부 제어 장치(111) 및 내부 메모리(112)로 구성되어 있다.
내부 메모리(112)는, 내부 제어 장치(111)의 동작 프로그램과, 음악 데이터를 기억하고 있다. 이 동작 프로그램에는, 내부 제어 장치(111)가, 내부 메모리(112) 상에 기억되는 음악 데이터를 판독하면서, 그 음악 데이터를 재생하기 위한 처리를 행하기 위한 수순이 기술되어 있다. 내부 제어 장치(111)는, 외부 제어 장치(120)로부터 동작하도록 지시된 경우에, 내부 메모리(112)에 기억되는 동작 프 로그램을 판독하면서, 그 기술에 따라서 동작한다. 그 결과, 내부 제어 장치(111)는, 내부 메모리(112) 상에 기억되는 음악 데이터를 판독하면서, 그 음악 데이터를 재생하기 위한 처리를 행한다.
그런데, 음악 데이터의 포맷 형식에는 MP3나 WAV 등 여러 가지 것이 있고, 일반적으로 상기 동작 프로그램은 포맷 형식마다 서로 다르다. 통상적으로, 내부 메모리(112)는 1종류의 동작 프로그램만 기억할 수 있기 때문에, 재생하려고 하는 음악 데이터의 포맷 형식이 복수 종류에 걸칠 때에는, 재생 시마다, 내부 메모리(112)에 기억되는 동작 프로그램을 재기입할 필요가 있다.
이에 대하여, 외부 메모리(130)는, 각 포맷 형식의 동작 프로그램을 기억하고 있다. 외부 제어 장치(120)는, 필요에 따라, 외부 메모리(130)로부터 동작 프로그램을 판독하고, 내부 메모리(112)에 기억되는 동작 프로그램을, 판독한 동작 프로그램에 의해 재기입한다. 이와 같이 하여, 오디오 처리 장치(100)는, 재생하려고 하는 음악 데이터의 포맷 형식이 복수 종류에 걸치는 경우에 대응하고 있다.
[특허 문헌1] 일본 특개소 62-150446호 공보
그러나, 상기 종래의 오디오 처리 장치에는, 동작 프로그램의 재기입에 장시간을 필요로 되게 되는 경우가 있었다.
즉, 내부 메모리가 접수할 수 있는 메모리 액세스는 1번에 1개의 제어 장치로부터뿐이기 때문에, 외부 제어 장치는, 내부 제어 장치가 내부 메모리에의 액세 스를 행하지 않은 것을 검지할 수 있도록 구성되어 있고, 내부 제어 장치가 내부 메모리에의 액세스를 행하지 않은 것을 검지한 경우에, 동작 프로그램의 재기입 처리를 행한다. 그러나, 외부 제어 장치는, 이 처리만을 행하고 있는 것은 아니고, 다른 다양한 처리도 행하고 있다. 이 때문에, 내부 제어 장치가 내부 메모리에의 액세스를 행하지 않은 것을 검지한 경우에, 외부 제어 장치가 집적 회로 장치에의 동작 프로그램 설정 처리를 반드시 행할 수 있다고는 할 수 없다. 행할 수 없는 경우에는, 결과적으로, 동작 프로그램의 재기입에 장시간을 요하게 되는 것이다.
또한, 이러한 사정은 동작 프로그램을 재기입하는 경우에 한정되는 것은 아니고, 외부 제어 장치가 내부 메모리에 액세스하여 판독 및 기입 처리를 행하고자 하는 경우에, 항상 마찬가지의 문제가 생긴다.
따라서, 본 발명의 목적 중 하나는, 외부 제어 장치에 의한 내부 메모리에의 기록 및 판독 처리에 요하는 시간의 단축을 실현하는 집적 회로 장치를 제공하는 것에 있다.
상기 과제를 해결하기 위해서, 본 발명은, 예를 들면, 이하의 측면을 갖는다.
제1 측면은, 제1 제어 장치와, 메모리를 포함하고, 제2 제어 장치와 접속되는 집적 회로 장치로서, 상기 제2 제어 장치로부터 기입 데이터의 입력을 접수하고, 일시 기억하는 버퍼 메모리와, 상기 제1 제어 장치가 상기 메모리에 액세스하지 않을 때에, 상기 버퍼 메모리에 기억되는 상기 기입 데이터를 상기 메모리에 기 입하는 기입 수단을 포함하는 것을 특징으로 하는 집적 회로 장치이다.
이에 따르면, 집적 회로 장치 내부에 버퍼 메모리를 설치하도록 했으므로, 제1 (내부) 제어 장치가 (내부) 메모리에의 액세스를 행하지 않은 경우에, 제2 (외부) 제어 장치의 처리의 상태 여하에 상관없이, 메모리에 제2 제어 장치로부터의 기입 데이터를 기입할 수 있다. 그 결과, 제2 제어 장치에 의한 집적 회로 장치의 메모리에의 기입 처리에 요하는 시간의 단축이 실현된다.
또한, 제2 측면은 상기 집적 회로 장치로서, 바람직하게는, 상기 제1 제어 장치와 상기 메모리 사이에서 입출력되는 메모리 제어 신호에 기초하여, 상기 제1 제어 장치가 상기 메모리에 액세스하는지의 여부를 나타내는 메모리 액세스 신호를 취득하여, 출력하는 메모리 액세스 신호 취득 수단을 더 구비하고, 상기 기입 수단은, 상기 메모리 액세스 신호를 입력받고, 그 메모리 액세스 신호에 따라서, 상기 버퍼 메모리에 기억되는 상기 기입 데이터를 상기 메모리에 기입하는 것을 특징으로 하는 집적 회로 장치이다.
제2 측면에 따르면, 기입 수단은, 메모리 액세스 신호에 따라서 내부 메모리에의 기입을 행할 수 있다.
또한, 제3 측면은 상기 집적 회로 장치로서, 바람직하게는, 상기 버퍼 메모리에 기억되는 상기 기입 데이터를, 상기 기입 수단에 대하여 출력하는 전송 수단을 더 구비하고, 상기 기입 수단은, 상기 전송 수단으로부터 입력받은 상기 기입 데이터를 상기 메모리에 기입함으로써, 상기 버퍼 메모리에 기억되는 상기 기입 데이터를 상기 메모리에 기입하고, 상기 전송 수단은, 상기 메모리 액세스 신호를 입 력받고, 입력된 그 메모리 액세스 신호에 따라서, 상기 기입 데이터의 상기 기입 수단에 대한 출력을 다시 행하는 것을 특징으로 하는 집적 회로 장치이다.
제3 측면에 따르면, 전송 수단에, 기입 수단에 입력되는 것과 동일한 메모리 액세스 신호가 입력되므로, 전송 수단은, 기입 수단이 기입을 행하지 않은 것을 알 수 있다. 그리고 이에 의해, 전송 수단은, 적절히 기입 데이터의 재출력을 행할 수 있게 된다.
또한, 제4 측면은 집적 회로 장치로서, 제1 제어 장치와, 메모리를 포함하고, 제2 제어 장치와 접속되는 집적 회로 장치로서, 상기 제2 제어 장치로부터 데이터의 판독 지시를 접수하는 판독 지시 접수 수단과, 상기 제2 제어 장치에 의해 판독 가능한 버퍼 메모리와, 상기 제1 제어 장치가 상기 메모리에 액세스하지 않을 때에, 상기 판독 지시 접수 수단에 의해 접수된 판독 지시에 따라서, 상기 메모리로부터 데이터를 판독하고, 상기 버퍼 메모리에 일시 기억시키는 판독 수단을 구비하는 것을 특징으로 하는 집적 회로 장치이다.
제2 (외부) 제어 장치가 (내부) 메모리로부터 직접 데이터를 판독하는 것으로 하면, 제2 제어 장치는, 그 제2 제어 장치의 처리 상태가 메모리에의 액세스 가능 상태이며, 또한 제1 (내부) 제어 장치가 메모리에 액세스하지 않을 때에만, 데이터를 판독할 수 있다. 즉, 이들 2개의 조건이 충족될 때에만 데이터를 판독할 수 있으므로, 결과적으로 제2 제어 장치에 의한 메모리로부터의 판독 처리에 요하는 시간이 길어지게 되는 경우가 있다. 이 점으로부터, 상기 제4 측면에 따르면, 집적 회로 장치 내부에 버퍼 메모리를 설치하도록 했으므로, 한쪽의 조건(제1 제어 장치가 내부 메모리에 액세스하지 않은 것)이 충족되는 경우에 버퍼 메모리에 데이터를 판독해 두고, 다른 쪽의 조건(제2 제어 장치의 처리 상태가 메모리에의 액세스 가능 상태인 것)이 충족되는 경우에 제2 제어 장치가 버퍼 메모리로부터 데이터를 판독하도록 할 수 있으므로, 결과적으로 제2 제어 장치에 의한 집적 회로 장치의 메모리로부터의 판독 처리에 요하는 시간이 단축된다.
또한, 제5 측면은 상기 집적 회로 장치로서, 바람직하게는, 상기 제1 제어 장치는 내부 제어 장치이며, 상기 제2 제어 장치는 외부 제어 장치이며, 상기 메모리는 상기 집적 회로 장치의 내부 메모리인 것을 특징으로 하는 집적 회로 장치이다.
상기 제5 측면에 따르면, 상기의 측면을 외부 제어 장치와, 내부 제어 장치 사이에 적용하여, 내부 메모리에의 기록 및 판독 처리에 요하는 시간의 단축을 도모할 수 있다.
또한, 제6 측면은 상기 측면의 집적 회로 장치를 이용한 오디오 처리 장치이다.
상기 제6 측면에 따르면, 상기한 바와 같은 오디오 장치에 대한 과제를 해결 할 수 있다.
이하, 도면을 참조하면서, 본 발명의 예인 바람직한 실시 형태에 대하여 설명한다. 또한, 본 발명은 이하의 실시 형태에 한정되는 것은 아니고, 예를 들면 이하의 실시 형태의 구성 요소에 대하여 추가, 삭제, 치환 등을 행하여도 되고, 혹 은 구성 요소끼리를 적절히 조합하여도 된다.
도 1은, 본 실시의 형태에 따른 오디오 처리 장치(1)의 시스템 구성 및 기능 블록을 도시하는 개략 블록도이다. 도 1에 도시한 바와 같이, 오디오 처리 장치(1)는, LSI(10), 외부 제어 장치(20), 외부 메모리(30)를 포함하여 구성된다. 또한, LSI(10)는, 그 내부에 FIFO(First In First Out)(11), 내부 제어 장치(12), 메모리 액세스 신호 취득부(13), 선택부(14), 내부 메모리(15), 전송 장치(16), 버퍼 메모리(17)를 포함하여 구성된다. 이 오디오 처리 장치(1)는 예를 들면 휴대 전화에 탑재되는 것으로, LSI(10)는 음악 재생에 관한 신호 처리 등의 처리를 행하기 위한 것이다.
내부 메모리(15)는, 내부 제어 장치(12)의 동작 프로그램과, 각 포맷 형식에 의해 생성(압축)된 음악 데이터를 기억하고 있다. 이 동작 프로그램에는, 내부 제어 장치(12)가, 내부 메모리(15) 상에 기억되는 음악 데이터를 판독하면서, 그 음악 데이터를 재생하기 위한 처리를 행하기 위한 수순이 기술되어 있다. 내부 제어 장치(12)는, 외부 제어 장치(20)로부터 동작하도록 지시된 경우(후술)에, 내부 메모리(15)에 기억되는 동작 프로그램을 판독하면서, 그 기술에 따라서 동작한다. 그 결과, 내부 제어 장치(12)는, 내부 메모리(15) 상에 기억되는 음악 데이터를 판독하면서, 그 음악 데이터를 재생하기 위한 처리를 행한다. 구체적으로는, 압축되어 있는 음악 데이터를, 도시하지 않은 음원이 재생 가능한 포맷 형식(예를 들면 PCM(Pulse-Code Modulation) 형식)으로 변환하여, 그 음원에 대하여 출력한다.
내부 제어 장치(12)와 내부 메모리(15) 사이에서의 데이터의 교환은, 메모리 제어 신호에 의해 행해진다. 즉, 내부 제어 장치(12)는, 데이터의 기입 또는 데이터의 판독을 지시하는 메모리 제어 신호를, 후술하는 메모리 액세스 신호 취득부(13) 및 선택부(14)를 통하여, 내부 메모리(15)에 대하여 출력한다. 데이터의 기입을 지시할 때는, 이 메모리 제어 신호에 기입 데이터(라이트 데이터)가 포함된다. 내부 메모리(15)는, 메모리 제어 신호를 입력받으면, 그 메모리 제어 신호에 의한 지시에 따라서 데이터의 기입 또는 판독을 행하고, 그 결과를 나타내는 메모리 제어 신호를, 후술하는 메모리 액세스 신호 취득부(13) 및 선택부(14)를 통하여, 내부 제어 장치(12)에 대하여 출력한다. 데이터의 판독을 행할 때는, 이 메모리 제어 신호에 판독 데이터(리드 데이터)가 포함된다.
외부 메모리(30)는, 각 포맷 형식의 내부 제어 장치(12)의 동작 프로그램을 기억하고 있다. 외부 제어 장치(20)는, 필요에 따라, 외부 메모리(30)로부터 동작 프로그램을 판독하고, 내부 메모리(15)에 기입한다.
또한, 외부 메모리(30)는, 상기 각 포맷 형식에 의해 생성(압축)된 음악 데이터도 기억하고 있다. 외부 제어 장치(20)는, 유저의 지시에 따라서, 외부 메모리(30)로부터 음악 데이터를 판독하고, 내부 메모리(15)에 기입한다.
여기서, 외부 제어 장치(20)는, 내부 메모리(15)에 대하여 동작 프로그램이나 음악 데이터 등의 각종 데이터를 기입할 때, 직접 경로 S1 또는 전송 경로 S2 중 어느 하나를 이용하여, 내부 메모리(15)에 대한 액세스를 행한다. 이 상세에 대해서는 후술한다.
외부 제어 장치(20)는 또한, 내부 제어 장치(12)에 대하여 동작을 지시하기 위한 제어 데이터를 생성하고, FIFO(11)에 대하여 출력한다. FIFO(11)는, 입력된 제어 데이터를 일시 기억한다. 내부 제어 장치(12)는, FIFO(11)에 기입된 순으로 제어 데이터를 판독하고, 그 제어 데이터에 따른 동작을 행한다. 내부 제어 장치(12)는, 동작 결과를 나타내는 제어 데이터를 외부 제어 장치(20)에 대하여 출력한다.
외부 제어 장치(20)는, 직접 경로 S1을 이용하여 내부 메모리(15)에 대한 액세스를 행할 때, 내부 제어 장치(12)에 대하여, 정지 동작을 행하도록 지시하기 위한 제어 데이터를 생성하고, FIFO(11)에 대하여 출력한다. 내부 제어 장치(12)는, 이 제어 데이터를 판독하면, 정지 동작을 행하여, 그 동작을 정지함과 함께, 정지한 것을 나타내는 제어 데이터를 외부 제어 장치(20)에 대하여 출력한다. 외부 제어 장치(20)는, 이 제어 데이터를 입력받으면, 직접 경로 S1을 이용하여, 내부 메모리(15)에 대한 액세스를 행한다. 단, 이 경우, 전술한 바와 같이, 판독 및 기입 처리에 요하는 시간이 길어지게 된다.
또한, 직접 경로 S1을 이용하는 액세스에는, 다른 구성도 생각된다. 일례로는, 내부 메모리(15)(예를 들면 32kWord)를 2개의 부분(예를 들면 16kWord씩)으로 분할하고, 부분마다 액세스 라인을 설치한다. 그리고, 각 부분을, 외부 제어 장치(20)용과 내부 제어 장치(12)용으로 소정 시간씩 교대로 할당한다. 이와 같이 하면, 외부 제어 장치(20)와 내부 제어 장치(12)가 동시에 내부 메모리(15)에 액세스할 수 있도록 된다. 단, 이 구성을 채용하는 경우, 한번에 액세스할 수 있는 메모리 용량에 제한이 생기게 된다. 또한, 액세스 라인이 2개 필요해져, 회로 구성 이 복잡해진다.
또한, 다른 예에서는, 외부 제어 장치(20)와 내부 제어 장치(12)가 시분할로 내부 메모리(15)에 액세스할 수 있도록 하는 구성도 고려된다. 단, 이 구성을 채용하는 경우, 쓸데없는 시간(비처리 시간)이 생긴다. 또한, 회로 구성이 복잡화하여, 처리 부하도 증대한다.
또한, 외부 제어 장치(20)와 내부 제어 장치(12) 사이에서 핸드셰이크 처리를 행하도록 하여, 적절히 내부 메모리(15)에의 접속 버스(도시되지 않음)의 점유권을 부여하도록 하는 것도 생각된다. 단, 이 구성을 채용하는 경우, 쓸데없는 시간(비처리 시간)이 생긴다. 또한, 회로 구성이 복잡화하여, 처리 부하도 증대한다.
이하, 외부 제어 장치(20)가, 전송 경로 S2를 이용하여 내부 메모리(15)에 대한 액세스를 행하기 위한 구성에 대하여 설명한다. 또한, 이하에서는, 내부 메모리(15)에 대하여 데이터를 기입하는 경우와, 내부 메모리(15)로부터 데이터를 판독하는 경우로 나누어서 설명한다.
우선, 외부 제어 장치(20)가, 전송 경로 S2를 이용하여 내부 메모리(15)에 대한 기입을 행하는 경우에 대해 설명한다. 이 경우, 외부 제어 장치(20)는, 버퍼 메모리(17)에 대하여, 기입 데이터를 출력한다. 버퍼 메모리(17)는, 이 입력을 접수하여, 일시 기억한다.
또한, 외부 제어 장치(20)는, 전송 장치(16)에 대하여, 내부 메모리(15)의 어드레스를 지정하면서, 데이터의 기입을 지시한다. 구체적으로는, 전송 장치(16) 에 대하여, 전송처 어드레스(내부 메모리(15)의 어드레스)와 전송 개시 지시(데이터의 기입 지시)를 출력한다.
전송 장치(16)는, 버퍼 메모리(17)에 기억되는 상기 기입 데이터와, 외부 제어 장치(20)로부터 입력되는 전송처 어드레스 및 전송 개시 지시를 포함하는 메모리 제어 신호를 생성하고, 선택부(14)에 대하여 출력한다. 또한, 전송 장치(16)는 그 내부에 도시하지 않은 클럭에 따라서 그 값이 증가하는 카운터(도시되지 않음)를 유지하고 있고, 이 카운터의 값이 가산될 때마다, 메모리 제어 신호를 출력한다.
선택부(14)는, 내부 제어 장치(12)가 내부 메모리(15)에 액세스하지 않을 때에, 버퍼 메모리(17)에 기억되는 상기 기입 데이터를 내부 메모리(15)에 기입하는 기입 수단으로서 기능한다. 구체적으로는, 선택부(14)는, 내부 제어 장치(12)가 내부 메모리(15)에 액세스하지 않을 때에, 전송 장치(16)로부터 입력되는 메모리 제어 신호에 포함되는 상기 전송처 어드레스 및 상기 전송 개시 지시에 따라서, 그 메모리 제어 신호에 포함되는 기입 데이터를 내부 메모리(15)에 기입한다.
보다 구체적인 예로는, 메모리 액세스 신호 취득부(13)는, 내부 제어 장치(12)가 내부 메모리(15)에 액세스하는지의 여부를 나타내는 메모리 액세스 신호를 취득하고, 선택부(14)에 대하여 출력한다. 선택부(14)는, 메모리 액세스 신호 취득부(13)로부터 메모리 액세스 신호의 입력을 접수하고, 그 메모리 액세스 신호에 따라서, 버퍼 메모리(17)에 기억되는 기입 데이터(전송 장치(16)로부터 입력되는 메모리 제어 신호에 포함되는 기입 데이터)를 내부 메모리(15)에 기입한다.
더 구체적으로는, 선택부(14)는, 메모리 액세스 신호에 따라서 전송 장치(16) 또는 내부 제어 장치(12) 중 어느 하나를 선택하고, 선택한 장치로부터 입력되는 메모리 제어 신호에 포함되는 기입 데이터를, 내부 메모리(15)에 기입한다. 즉, 메모리 액세스 신호에 의해 내부 제어 장치(12)가 내부 메모리(15)에 액세스하는 것이 나타내어지는 경우에 내부 제어 장치(12)를 선택하고, 내부 제어 장치(12)로부터 입력되는 기입 데이터를 내부 메모리(15)에 기입함과 함께, 전송 장치(16)로부터 입력되는 메모리 제어 신호를 무효화한다. 한편, 메모리 액세스 신호에 의해 내부 제어 장치(12)가 내부 메모리(15)에 액세스하지 않은 것이 나타내어지는 경우에 전송 장치(16)를 선택하고, 전송 장치(16)로부터 입력되는 기입 데이터를 내부 메모리(15)에 기입한다. 또한, 이 경우, 내부 제어 장치(12)로부터 기입 데이터가 입력되는 일은 없다.
메모리 액세스 신호에 대하여, 상세히 설명한다. 메모리 액세스 신호 취득부(13)는, 내부 제어 장치(12)와 내부 메모리(15)(보다 특정적으로는 선택부(14)) 사이에서 입출력되는 메모리 제어 신호를 취득하고, 그 메모리 제어 신호에 기초하여, 내부 제어 장치(12)가 내부 메모리(15)에 액세스하는지의 여부를 판정하고, 그 결과를 나타내는 메모리 액세스 신호를 취득한다. 구체적인 예에서는, 메모리 제어 신호에는, 리드(판독) 지시 신호 또는 라이트(기입) 지시 신호가 포함된다. 메모리 액세스 신호 취득부(13)는, 이들 각 지시 신호 중 어느 하나가 취득되어 있는 경우에, 내부 제어 장치(12)가 내부 메모리(15)에 액세스한다고 판정하고, 그 취지를 나타내는 메모리 액세스 신호를 취득한다. 또한, 다른 예에서는, 메모리 제어 신호에는, 내부 제어 장치(12)가 내부 메모리(15)에 액세스하는 것을 나타내는 칩 셀렉트 신호가 포함된다. 메모리 액세스 신호 취득부(13)는, 칩 셀렉트 신호가 취득되어 있는 경우에, 내부 제어 장치(12)가 내부 메모리(15)에 액세스한다고 판정하고, 그 취지를 나타내는 메모리 액세스 신호를 취득한다.
또한, 메모리 액세스 신호 취득부(13)는, 내부 메모리(15)에 액세스한다고 판정한 경우에만, 그 취지를 나타내는 메모리 액세스 신호를 출력하고, 내부 메모리(15)에 액세스하지 않는다고 판정한 경우에는, 아무것도 출력하지 않은 것으로 하여도 된다. 혹은, 메모리 액세스 신호를 출력하기 위한 신호선(버스)의 전압 상태를, 내부 메모리(15)에 액세스한다고 판정한 경우에 하이로 하고, 내부 메모리(15)에 액세스하지 않는다고 판정한 경우에 로우로 함으로써, 메모리 액세스 신호를 출력하는 것으로 하여도 된다.
그런데, 이상의 처리에서는, 전송 장치(16)가 출력한 메모리 제어 신호에 포함되는 기입 데이터를, 선택부(14)가 내부 메모리(15)에 기입하는 것이지만, 선택부(14)는, 메모리 액세스 신호에 의해 내부 제어 장치(12)가 내부 메모리(15)에 액세스하는 것이 나타내어지는 경우에, 전송 장치(16)로부터 입력되고 있는 메모리 제어 신호를 무효화한다. 따라서, 메모리 액세스 신호 취득부(13)는, 상기 메모리 액세스 신호를 전송 장치(16)에 대해서도 출력한다. 그리고 전송 장치(16)는, 메모리 액세스 신호의 입력을 접수하고, 접수한 그 메모리 액세스 신호에 따라서, 메모리 제어 신호의 내부 메모리(15)에 대한 출력을 다시 행한다.
이상의 처리에 대하여, 각 장치 간에서 입출력되는 신호 등의 타임 차트를 참조하면서 재차 보다 상세히 설명한다.
도 2는, 외부 제어 장치(20)가, 전송 경로 S2를 이용하여 내부 메모리(15)에 대한 기입을 행하는 경우에, 내부 메모리(15)에 대하여 입출력되는 데이터의 타임 차트를 도시하는 도면이다. 도면 중의 기호 CLK, A, RD, WR, D, M, S는, 각각 클럭, 어드레스 데이터, 리드, 라이트, 라이트 데이터, 내부 제어 장치(12)에 의한 내부 메모리(15)에의 액세스, 외부 제어 장치(20)에 의한 내부 메모리(15)에의 액세스를 각각 나타내고 있다.
선택부(14)는, 소정 주기의 주기 신호인 클럭(도 2의 CLK)에 동기하여, 기입 어드레스 또는 판독 어드레스를 나타내는 어드레스 데이터를 내부 메모리(15)에 출력한다(도 2의 A). 이 어드레스 데이터에는, 내부 제어 장치(12)에 의해 지시된 것(M)과, 외부 제어 장치(20)에 의해 지시된 것(S)이 있다.
다음으로, 선택부(14)는, 내부 메모리(15)로부터의 판독 또는 내부 메모리(15)에의 기입을 행한다. 도 2에 도시하는 예에서는, 우선 내부 제어 장치(12)에 의해 지시된 판독을 행하고, 다음으로 내부 제어 장치(12)에 의해 지시된 기입을 행하고, 다음으로 외부 제어 장치(20)에 의해 지시된 기입을 행한다고 하는 것과 같은 처리를 행하고 있다(도 2의 RD 및 WR). 그리고 기입 시에는, 라이트 데이터가 내부 메모리(15)에 입력된다(도 2의 D). 이와 같이, 선택부(14)는, 내부 제어 장치(12)에 의해 지시된 판독 또는 기입이 없는 경우에, 외부 제어 장치(20)에 의해 지시된 기입을 행한다.
이상 설명한 바와 같이, LSI(10) 내부에 버퍼 메모리(17)를 설치하도록 했으 므로, 내부 제어 장치(12)가 내부 메모리(15)에의 액세스를 행하지 않은 경우에, 외부 제어 장치(20)의 처리의 상태 여하에 상관없이, 기입 수단으로서의 선택부(14)는, 내부 메모리(15)에 외부 제어 장치(20)로부터의 기입 데이터를 기입할 수 있다. 그 결과, 외부 제어 장치(20)에 의한 LSI(10)의 내부 메모리(15)에의 기입 처리에 요하는 시간의 단축이 실현된다.
또한, 선택부(14)는, 메모리 액세스 신호에 따라서 내부 메모리(15)에의 기입을 행할 수 있고, 또한, 전송 장치(16)는, 선택부(14)가 외부 제어 장치(20)로부터의 기입을 행하지 않았던 것을 알 수 있다. 그리고 이에 의해, 전송 장치(16)는, 적절히 외부 제어 장치(20)로부터의 기입 데이터의 재출력을 행할 수 있게 된다.
다음으로, 외부 제어 장치(20)가, 전송 경로 S2를 이용하여 내부 메모리(15)로부터의 데이터의 판독을 행하는 경우에 대해 설명한다. 이 경우, 외부 제어 장치(20)는, 전송 장치(16)에 대하여, 내부 메모리(15)의 어드레스를 지정하면서, 데이터의 판독을 지시한다. 구체적으로는, 전송 장치(16)에 대하여, 전송처 어드레스(내부 메모리(15)의 어드레스)와 전송 개시 지시(데이터의 판독 지시)를 출력한다.
전송 장치(16)는, 외부 제어 장치(20)로부터, 내부 메모리(15) 내의 데이터 판독 위치의 어드레스(상기 전송처 어드레스)와, 상기 전송 개시 지시를 접수한다. 또한, 선택부(14)는, 내부 제어 장치(12)가 내부 메모리(15)에 액세스하지 않을 때에, 상기 전송처 어드레스 및 상기 전송 개시 지시에 따라서, 내부 메모리(15)에 기억되는 지시된 데이터를 판독하고, 버퍼 메모리(17)에 일시 기억시키는 판독 수단으로서 기능한다.
구체적으로는, 우선, 전송 장치(16)는, 외부 제어 장치(20)로부터 입력되는 전송처 어드레스 및 전송 개시 지시에 기초하여 메모리 제어 신호를 생성하고, 선택부(14)에 대하여 출력한다.
선택부(14)는, 메모리 액세스 신호 취득부(13)로부터 메모리 액세스 신호의 입력을 접수하고, 그 메모리 액세스 신호에 따라서, 내부 메모리(15)로부터 데이터를 판독하고, 전송 장치(16)에 출력한다. 더 구체적으로는, 선택부(14)는, 접수한 메모리 액세스 신호에 따라서, 내부 제어 장치(12) 또는 전송 장치(16) 중 어느 한쪽을 선택하고, 선택한 장치로부터 입력되는 메모리 제어 신호에 의한 판독 지시에 기초하여, 내부 메모리(15)로부터 데이터를 판독하고, 선택한 장치에 대하여 출력한다.
더 구체적으로는, 메모리 액세스 신호에 의해 내부 제어 장치(12)가 내부 메모리(15)에 액세스하는 것이 나타내어지는 경우에, 선택부(14)는, 내부 제어 장치(12)를 선택하고, 내부 제어 장치(12)로부터 입력되는 메모리 제어 신호에 의한 판독 지시에 기초하여, 내부 메모리(15)로부터 데이터를 판독하고, 내부 제어 장치(12)에 대하여 출력한다. 한편, 메모리 액세스 신호에 의해 내부 제어 장치(12)가 내부 메모리(15)에 액세스하지 않은 것이 나타내어지는 경우에, 선택부(14)는, 전송 장치(16)를 선택하고, 전송 장치(16)로부터 입력되는 메모리 제어 신호에 의한 판독 지시에 기초하여, 내부 메모리(15)로부터 데이터를 판독하고, 전송 장 치(16)에 대하여 출력한다. 전송 장치(16)는, 선택부(14)로부터 입력된 데이터를 버퍼 메모리(17)에 기입한다.
버퍼 메모리(17)는, 외부 제어 장치(20)에 의해 판독 가능하게 구성된다. 외부 제어 장치(20)는, 다른 처리를 행하지 않을 때에 버퍼 메모리(17)에 액세스하고, 일시 기억되어 있는 데이터를 판독한다.
이상 설명한 바와 같이, LSI(10) 내부에 버퍼 메모리를 설치하도록 하였기 때문에, 내부 제어 장치(12)가 내부 메모리(15)에 액세스하지 않은 경우에 버퍼 메모리에 데이터를 판독해 두고, 외부 제어 장치(20)의 처리 상태가 내부 메모리(15)에의 액세스 가능 상태인 경우에, 외부 제어 장치(20)가 버퍼 메모리(17)로부터 데이터를 판독하도록 할 수 있으므로, 결과적으로 외부 제어 장치(20)에 의한 LSI(10)의 내부 메모리(15)로부터의 판독 처리에 요하는 시간이 단축된다.
또한, 본 발명은 상기 실시 형태에 한정되는 것은 아니고, 본 발명의 요지를 일탈하지 않는 범위에서, 여러 가지 양태에서 실시할 수 있는 것은 물론이다.
또한, 이상의 설명에서는, 상기의 실시 형태와 같이 2개의 CPU 사이에서의 배타 제어에 대해서만 언급했지만, 3개 이상의 CPU 사이에서의 배타 제어에 대하여 적용하여도 된다.
또한, 상기 LSI(10)를 오디오 장치 이외의 용도로 이용한다고 하여도, 본원의 기술 범위를 일탈하는 것으로 되지는 않는다. 예를 들면, 상기 LSI(10)를 휴대 전화 등의 휴대 단말기나, DVD(Digital Versatile Disc) 플레이어 등에 적용하여도 된다. 이들 장치에서도, 상기한 바와 같이 2개 이상의 CPU를 사용하는 케이스에서 의 배타 제어를 효율적으로 행할 수 있다.
도 1은 본 발명의 실시 형태에 따른 오디오 처리 장치의 시스템 구성 및 기능 블록을 도시하는 개략 블록도.
도 2는 본 발명의 실시 형태에 따른 외부 제어 장치가, 전송 경로를 이용하여 내부 메모리에 대한 기입을 행하는 경우에, 내부 메모리에 대하여 입출력되는 데이터의 타임 차트를 도시하는 도면.
도 3은 본 발명의 배경 기술에 따른 오디오 처리 장치를 도시하는 도면.
<도면의 주요 부분에 대한 부호의 설명>
1 : 오디오 처리 장치
10 : LSI
11 : FIFO
12 : 내부 제어 장치
13 : 메모리 액세스 신호 취득부
14 : 선택부
15 : 내부 메모리
16 : 전송 장치
17 : 버퍼 메모리
20 : 외부 제어 장치
30 : 외부 메모리
S1 : 직접 경로
S2 : 전송 경로

Claims (6)

  1. 제1 제어 장치와, 메모리를 포함하고, 제2 제어 장치와 접속되는 집적 회로 장치로서,
    상기 제2 제어 장치로부터 기입 데이터의 입력을 접수하여, 일시 기억하는 버퍼 메모리와,
    상기 제1 제어 장치가 상기 메모리에 액세스하지 않을 때에, 상기 버퍼 메모리에 기억되는 상기 기입 데이터를 상기 메모리에 기입하는 기입 수단
    을 포함하는 것을 특징으로 하는 집적 회로 장치.
  2. 제1항에 있어서,
    상기 제1 제어 장치와 상기 메모리 사이에서 입출력되는 메모리 제어 신호에 기초하여, 상기 제1 제어 장치가 상기 메모리에 액세스하는지의 여부를 나타내는 메모리 액세스 신호를 취득하여, 출력하는 메모리 액세스 신호 취득 수단을 더 구비하고,
    상기 기입 수단은, 상기 메모리 액세스 신호를 입력받고, 그 메모리 액세스 신호에 따라서, 상기 버퍼 메모리에 기억되는 상기 기입 데이터를 상기 메모리에 기입하는 것을 특징으로 하는 집적 회로 장치.
  3. 제2항에 있어서,
    상기 버퍼 메모리에 기억되는 상기 기입 데이터를, 상기 기입 수단에 대하여 출력하는 전송 수단을 더 구비하고,
    상기 기입 수단은, 상기 전송 수단으로부터 입력받은 상기 기입 데이터를 상기 메모리에 기입함으로써, 상기 버퍼 메모리에 기억되는 상기 기입 데이터를 상기 메모리에 기입하고,
    상기 전송 수단은, 상기 메모리 액세스 신호를 입력받고, 입력된 그 메모리 액세스 신호에 따라서, 상기 기입 데이터의 상기 기입 수단에 대한 출력을 다시 행하는 것을 특징으로 하는 집적 회로 장치.
  4. 제1 제어 장치와, 메모리를 포함하고, 제2 제어 장치와 접속되는 집적 회로 장치로서,
    상기 제2 제어 장치로부터 데이터의 판독 지시를 접수하는 판독 지시 접수 수단과,
    상기 제2 제어 장치에 의해 판독 가능한 버퍼 메모리와,
    상기 제1 제어 장치가 상기 메모리에 액세스하지 않을 때에, 상기 판독 지시 접수 수단에 의해 접수된 판독 지시에 따라서, 상기 메모리로부터 데이터를 판독하여, 상기 버퍼 메모리에 일시 기억시키는 판독 수단
    을 구비하는 것을 특징으로 하는 집적 회로 장치.
  5. 제1항 또는 제4항에 있어서,
    상기 제1 제어 장치는 내부 제어 장치이며,
    상기 제2 제어 장치는 외부 제어 장치이며,
    상기 메모리는 상기 집적 회로 장치의 내부 메모리인 것을 특징으로 하는 집적 회로 장치.
  6. 제1항 또는 제4항의 집적 회로 장치를 이용한 오디오 처리 장치.
KR1020070120953A 2006-11-29 2007-11-26 집적 회로 장치 및 오디오 처리 장치 KR100955122B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2006-00321598 2006-11-29
JP2006321598A JP5018047B2 (ja) 2006-11-29 2006-11-29 集積回路装置

Publications (2)

Publication Number Publication Date
KR20080048942A true KR20080048942A (ko) 2008-06-03
KR100955122B1 KR100955122B1 (ko) 2010-04-28

Family

ID=39559699

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070120953A KR100955122B1 (ko) 2006-11-29 2007-11-26 집적 회로 장치 및 오디오 처리 장치

Country Status (2)

Country Link
JP (1) JP5018047B2 (ko)
KR (1) KR100955122B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101340589B1 (ko) * 2009-12-16 2013-12-11 한국전자통신연구원 오디오 신호 처리 장치 및 방법, 통신 단말 장치

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11273380A (ja) * 1998-03-19 1999-10-08 Nec Eng Ltd Ｌｓｉ動作モード設定信号取り込み方法およびモード信号取り込み機能つきｌｓｉ
JP3618249B2 (ja) * 1998-04-01 2005-02-09 松下電器産業株式会社 データ転送装置
JP2004185451A (ja) * 2002-12-05 2004-07-02 Naltec Inc メモリアクセス調停方法およびメモリアクセス調停ユニット
JP2004310650A (ja) * 2003-04-10 2004-11-04 Renesas Technology Corp メモリ装置
JP2005309839A (ja) * 2004-04-22 2005-11-04 Sanyo Electric Co Ltd 制御装置
JP2006174334A (ja) * 2004-12-20 2006-06-29 Seiko Epson Corp 表示コントローラ、電子機器及び画像データ供給方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101340589B1 (ko) * 2009-12-16 2013-12-11 한국전자통신연구원 오디오 신호 처리 장치 및 방법, 통신 단말 장치

Also Published As

Publication number Publication date
JP2008134892A (ja) 2008-06-12
KR100955122B1 (ko) 2010-04-28
JP5018047B2 (ja) 2012-09-05

Similar Documents

Publication Publication Date Title
JP6265944B2 (ja) 電圧ドメインクロッシングのためのデータ記憶
US10133497B1 (en) SPI command censoring method and apparatus
JP2003248797A (ja) メディア媒体用インタフェースカード
KR100955122B1 (ko) 집적 회로 장치 및 오디오 처리 장치
KR100787220B1 (ko) 읽기 동작 및 쓰기 동작이 동시에 가능한 디바이스를구비한 전자장치 및 그 방법
KR20190117104A (ko) 반도체 메모리 장치 및 그의 동작 방법
US8291270B2 (en) Request processing device, request processing system, and access testing method
CN110377534B (zh) 数据处理方法及装置
KR100746364B1 (ko) 메모리 공유 방법 및 장치
JP2007010606A (ja) Ｌｓｉ検査モジュール、ｌｓｉ検査モジュールの制御方法、ｌｓｉ検査モジュールとｌｓｉ検査装置との通信方法、およびｌｓｉ検査方法
KR20080040535A (ko) 직접 메모리 접근 제어를 이용한 데이터 전송 방법 및 그장치
US7714871B2 (en) System and method for controlling display of mobile terminal
KR20080048943A (ko) 집적 회로 장치 및 오디오 처리 장치
KR100290561B1 (ko) 디지털 신호처리기의 외부 에스램 제어방법
KR19990009107A (ko) 테스트 패드 병합수단을 구비하는 복합 반도체장치
KR20100063219A (ko) 시스템 온 칩에서 비트 단위의 데이터 쓰기 방법 및 장치
JP2005228055A (ja) メモリ制御用ｉｃ
JP2004013289A (ja) マイクロコントローラのオンチップデバッグ方法
JP2005010966A (ja) Ｌｓｉ装置
US7106634B2 (en) Semiconductor memory device and method of inputting or outputting data in the semiconductor memory device
KR100243185B1 (ko) 공유 메모리를 통한 프로세서간의 데이터 통신 장치 및 방법
JP2005010638A (ja) ディスプレイ制御装置およびディスプレイ制御方法
JP2010060713A (ja) 集積回路装置及び音声再生システム
JPH03147164A (ja) 情報処理装置
KR20050066207A (ko) 파이프라인 구조를 갖는 선입선출 메모리 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130318

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140320

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee