KR20080047949A - 플라즈마 디스플레이 장치 - Google Patents

Abstract

본 발명은, X, Y의 2계통의 서스테인 회로를 일체화한 플라즈마 디스플레이 장치에서, 안정된 구동과 장수명화를 실현하는 것이다. 그것을 위하여, 본 발명은, X 전극이 접지 전위로 되어 있으며, Y 전극에, 리세트 기간에서는 정극성 및 부극성을 갖는 리세트 펄스가 인가되고, 서스테인 기간에서는 정극성 및 부극성을 갖는 서스테인 펄스가 인가된다. 어드레스 전극에는, 어드레스 기간에서는 어드레스 펄스가 인가되고, 리세트 기간 및 서스테인 기간 중 적어도 한 쪽의 기간에서는 펄스 신호가 인가된다. 그리고, 이 펄스 신호의 레벨을, 상기 어드레스 펄스의 레벨보다도 크게 한다.

서스테인 회로, 장수명화, 펄스 신호, 접지 전위

Description

플라즈마 디스플레이 장치{PLASMA DISPLAY DEVICE}

도 1은 실시예에 따른 편측 구동 방식에서의 대표적인 PDP 구동 파형의 주요부 모식도.

도 2는 실시예의 플라즈마 디스플레이 장치에서의 PDP 구동부의 모식도.

도 3은 방전 셀 내의 방전의 상태를 도시하는 모식도.

<도면의 주요 부분에 대한 부호의 설명>

6 : Y 구동부

7 : 타이밍 제어부

8 : 화상 처리부

9 : 가변 전원 제어부

10 : 어드레스 구동부

[특허 문헌1] 일본 특개2006-139252호 공보

[특허 문헌2] 일본 특개2005-338839호 공보

[비특허 문헌1] Byung-Gwon Cho, et al. "New Cost-Effectivc Driving Method Based on Vt Close Curve Analysis in AC Plasma Display Panel" IDW/AD'05 Digest, PP. 465-468, 2005

본 발명은, 플라즈마 디스플레이 장치에 관한 것으로, 특히, 유지 방전 시, 플라즈마 디스플레이 패널을 편측(예를 들면 Y 전극측)으로부터 푸시풀 구동하는 플라즈마 디스플레이 장치에 관한 것이다．

현재 일반적으로 다용되고 있는 3전극 방식 면방전 구조의 AC 구동형 플라즈마 디스플레이 패널(이하, 「PDP」라고 약칭)은, 화면 가로 방향(행방향)으로 직선 형상으로 형성된 복수의 쌍을 이루는 스캔·유지 방전 전극(이하, 「Y 전극」이라고 약칭)과 유지 전극(이하, 「X 전극」이라고 약칭)을 구비하고, 화면 세로 방향(열방향)으로 직선 형상으로 형성된 복수의 어드레스 전극(이하, 「A 전극」이라고 약칭)을 갖는다. 그리고, 행방향의 한 쪽의 측에는 주사 전극으로서의 Y 전극 단자가 배치되고, 다른 쪽의 측에는 서스테인 전극으로서의 X 전극 단자가 배치되어 있다.

PDP를 이용한 표시 장치(이하, 「플라즈마 디스플레이 장치」라고 칭함)에서는, 일반적으로, 유지 방전(서스테인 방전이라고도 함) 시에, PDP를 Y 전극측으로부터 구동하고, 다음에 X 전극측으로부터 구동하는 푸시풀 구동을 교대로 행하고 있다(예를 들면, 특허 문헌 1 참조). 여기에서는, 이 구동 방식을 「양측 구동 방식」으로 칭하는 것으로 한다.

그러나, 양측으로부터의 푸시풀 구동에서는，PDP를 Y 전극측으로부터 구동하는 Y 구동부(스캔 회로와 Y 서스테인 회로로 이루어짐)를 탑재한 Y 회로 기판과, PDP를 X 전극측으로부터 구동하는 X 서스테인 회로를 탑재한 X 회로 기판이 필요하여, 코스트다운이 더욱 어렵다.

따라서 X 전극측을 접지하고, PDP를 Y 전극측으로부터 푸시풀 구동(이하, 이 구동을 「편측 구동」이라고 칭함)하는 기술이, 예를 들면 특허문헌 2, 및 비특허문헌 1 등에서 제안되어 있다. PDP를 Y 전극측으로부터 편측 구동하면, 종래 필요하였던 X 서스테인 회로가 불필요하게 되어, 코스트 다운을 도모할 수 있다.

X 전극을 접지하여 기준 전위로 하고, 3 전극 방식 면방전 구조의 PDP를 Y 전극측으로부터 푸시풀 구동하는 편측 구동에서, 각 전극(Y 전극, A 전극)의 구동 파형은, 특허문헌 2(도 7), 비특허문헌 1(도 5)에 기재된 바와 같이, 종래의 양측 구동의 구동 파형(예를 들면，특허문헌 1의 도 4)과 기본적으로는 거의 동일한 파형을 이루고 있다． 그러나，X 전극을 접지하고 있으므로, (Y 전극 전위-X 전극 전위)가 동일하게 되도록, 구동 파형에 연구가 이루어지고 있다． 즉, 비특허문헌 1의 도 5와 특허문헌 1의 도 4를 비교해 보면 분명히 알 수 있는 바와 같이, 양측 구동 시 X 전극에 정전위가 인가되는 구간에서는, 그 만큼 Y 전위는 부측으로 시프트되어 있다. 예를 들면, 서스테인 기간(유지 방전 기간)에서는，Y 전극에는 접지 전위를 기준으로 하여 정부의 펄스가 인가되어 있다.

크게 상이한 부분은, A 전극의 구동 파형이다. 예를 들면, 비특허문헌 1의 도 5에 개시된 바와 같이, 리세트 기간에서는，Y 전극에 가해지는 정극성의 리세트 펄스(초기화 펄스)의 상승 기간에 대응하여, A 전극에 정전압 Va가 인가되어 있다. 또한, 서스테인 기간에서는，Y 전극의 정극성의 서스테인 펄스(유지 방전 펄스)에 대응하여, A 전극에 정전압 Va가 인가되어 있다. 이하, 설명의 형편상, A 전극에 인가되는 정전압의 펄스를 「정극성 펄스」라고 칭하는 것으로 한다. 또한, 전압 Va는 어드레스 기간에 A 전극에 인가되는 어드레스 펄스의 전압과 동일하다. 이와 같이, 편측 구동 방식의 경우에, 리세트 기간 및 서스테인 기간에서 A 전극에 전압 Va를 인가하는 이유에 대해서, 후술한다.

리세트 기간의 상승 기간에 A 전극에 정극성 펄스를 인가하면，A 전극과 Y 전극과의 전위차가 작아지므로, X 전극과 Y 전극과의 전위차가 A 전극과 Y 전극과의 전위차보다 먼저 방전 개시 전압을 초과하게 된다. 그 때문에，X 전극과 Y 전극 사이에서 먼저 약방전이 발생하고, 이 약방전에 의해 프라이밍 입자가 형성된 상태에서, A 전극과 Y 전극과의 전위차가 방전 개시 전압을 초과하게 된다. 그리고, 이 프라이밍 입자에 의해 A 전극과 Y 전극 사이에서는 방전 지연이 감소하므로, 강방전이 발생하지 않고 약방전이 발생하여 원하는 양의 벽전하가 형성된다. 즉, 각 셀분의 점등 상태(점등, 비점등)에 상관없이, 상승 기간에서 원하는 양의 벽전하를 형성할 수 있다. 그 때문에, 리세트 기간의 하강 기간에서도 약방전이 발생하여, 전체 셀에 걸쳐, 리세트를 확실하게 행하는 것이 가능하게 된다. 편측 구동 방식의 경우, 안정된 리세트 동작이 특히 중요하게 된다. 또한，A 전극을 정전압으로 함으로써, 상승 기간에서 발생하는 약방전에 의해 형성된 정전하(이온 입 자)가 A 전극을 향하는 스피드를 느리게 할 수 있다. 이에 의해，A 전극을 피복하는 반도체에 이온 입자가 충돌하여 형광체가 열화되는 것을 저감할 수 있다. 또한, 형광체가 열화되면, 휘도 저하를 초래하게 된다.

다음으로, 서스테인 기간의 A 전극의 정극성 펄스 인가에 대해 설명한다. 편측 구동 방식에서는, 비특허문헌 1의 도 5에 개시한 바와 같이, 서스테인 기간에서는 접지 전위를 기준 전위로 하여 Y 전극이 교대로 정전압, 부전압으로 된다. 그 때문에，A 전극의 전위가 X 전극과 동일한 기준 전위이면, Y 전극의 서스테인 펄스의 극성에 대응한 벽전하가 A 전극에 부착된다(일반적으로, 양측 구동 방식에서는, 서스테인 펄스는 A 전극 전위에 대하여 정전압으로 되기 때문에 A 전극에는 정전하가 부착). 이 때문에, 서스테인 펄스의 극성 변화로 A 전극과 Y 전극의 사이에서 방전이 발생하기 쉬워진다. 또한, 정극성의 서스테인 펄스 인가에 의해 발생하는 서스테인 방전으로 형성된 이온 입자가 A 전극측에 가까이 끌리게 되어, 이온 충격에 의한 형광체 열화가 발생되기 쉬워진다. 또한, 부극성의 서스테인 펄스 인가 시에는, A 전극은 Y 전극에 대하여 정전위이므로, 이온 충격에 의한 형광체 열화는 저감된다.

따라서，Y 전극의 정극성의 서스테인 펄스에 대응하여 A 전극에 정전압의 펄스를 인가하면, 정극성의 서스테인 펄스 인가 시의 Y 전극과 A 전극 사이의 전압차가 작아져, A 전극과 Y 전극의 사이에서 방전이 발생하지 않는다. 또한, 이 때에 A 전극에 부착되는 정전하는 적어져, 서스테인 펄스의 극성 반전에 의한 A 전극과 Y 전극의 사이의 방전도 발생하기 어려워진다. 즉, A 전극에의 정극성 펄스 인가 에 의해, 안정된 서스테인 방전을 실현할 수 있다． 또한, 이온 충격에 의한 형광체 열화도 저감된다.

상기한 바와 같이, 특허문헌 2 및 비특허문헌 1에서는, 리세트 기간의 상승 기간과 서스테인 방전 기간에 인가되는 A 전극의 정극성 펄스의 전압값은, 어드레스 기간에 A 전극에 인가되는 어드레스 펄스 전압(어드레스 전압이라고도 함)Va와 동일하다. 그러나, 편측 구동 시의 A 전극에의 정극성 펄스 인가에 의한 효과, 즉 확실한 리세트, 안정된 서스테인 방전 및 이온 입자에 의한 형광체 열화의 저감에 의한 PDP의 안정 동작 및 장수명화를 달성하기 위해서는, 어드레스 펄스 전압 Va보다 더욱 높은 전압으로 하는 것이 바람직하다.

본 발명은, 편측 구동 방식의 플라즈마 디스플레이 장치를 안정 동작 및 장수명화시키는데 적합한 기술을 제공한다.

본 발명은, X 전극을 접지하고, 리세트 기간에 Y 전극에 정극성 및 부극성을 갖는 리세트 펄스를 인가하고, 서스테인 기간에 Y 전극에 정극성 및 부극성을 갖는 서스테인 펄스 인가하도록 구성된 편측 구동 방식의 플라즈마 디스플레이 장치로서, 상기 리세트 기간 및 서스테인 기간의 어느 한 쪽의 기간에서, 어드레스 전극에 펄스 신호를 인가하고, 이 펄스 신호의 레벨을, 어드레스 기간에서 어드레스 전극에 인가되는 어드레스 펄스의 레벨보다도 크게 한 것을 특징으로 하는 것이다.

상기 펄스 신호는, 리세트 기간에서 Y 전극에 인가되는 정극성의 리세트 펄스, 및/또는 서스테인 기간에서 Y 전극에 인가되는 정극성의 서스테인 펄스에 대응하여 인가된다.

또한, 어드레스 전극에 상기 펄스 신호를 인가하기 위한 어드레스 구동 회로가 플로팅되고, 이 어드레스 구동 회로에 펄스 신호의 전압 레벨을 설정하기 위한 전압을 공급하고 있다．

그리고 본 발명에 따르면, 편측 구동 방식의 플라즈마 디스플레이 장치를 안정 동작 및 장수명화시키는 것이 가능하게 된다．

<실시예>

이하, 본 발명의 최량의 형태에 대해서, 도면을 참조하면서 상세하게 설명한다. 또한, 각 도면에서, 공통된 기능을 갖는 요소에는 동일한 부호를 붙여 나타내고, 한번 설명한 요소에 대해서는, 그 중복되는 설명을 생략한다.

본 실시 형태는, 전술한 편측 구동 방식의 플라즈마 디스플레이 장치에서, 리세트 기간 및 서스테인의 각 기간 중 적어도 한 쪽의 기간에서 A 전극에 인가되는 펄스의 레벨을, 어드레스 기간에 어드레스 전극에 인가되는 어드레스 펄스의 레벨보다도 크게 한 것을 특징으로 하는 것이다. 그를 위해 본 실시 형태는, 구체적은, A 전극 구동용의 전원을 포함하여 어드레스 회로 전체를 플로팅시키고, 플로팅시킨 어드레스 회로 전체(이하, 「플로팅 어드레스 구동부」라고 칭함)의 가상 그라운드(이하, 그라운드를 「GND」라고 약칭)에 전원 펄스를 생성하는 가변 전원을 접속한 것이다. 본 실시 형태에서, 이러한 구성으로 한 이유에 대하여 하기한다.

A 전극에 인가 가능한 전압은, 일반적으로는 어드레스 회로를 출력할 수 있는 어드레스 펄스 전압 Va가 상한으로 되고, 원래 PDP의 편측 구동상 이상적인 전압(어드레스 펄스 전압 Va보다도 더욱 높은 전압)까지 인가하는 것은 곤란하다.

왜냐하면, 어드레스 회로에 인가되는 전원 전압은, 어드레스 회로의 손실에 직접 영향을 준다. 즉, 어드레스 회로에 인가되는 전원 전압의 증가분은, 그 증가분의 제곱에 따라 손실을 증가시킨다. 현상의 제품에서는，60V∼75V 정도의 전원 전압이 어드레스 회로에 공급되고 있지만, 이 전압 레벨이어도, 어드레스 회로를 구성하는 어드레스 IC의 방열에는 큰 노력이 필요하게 되며, 코스트도 큰 것으로 된다. 이 때문에, 동작 주파수가 높은 어드레스 회로의 전원 전압은, 어드레스 방전이 안정적으로 실현하는 범위에서 최대한 내리는 것이 실용상 일반적인 설계 방법이며, 전술한 바와 같이 60V∼75V 정도의 전원 전압으로 되어 있다.

이와 같이, 어드레스 회로의 열 손실의 문제에서, 편측 구동 시, 리세트 기간의 상승 기간 및 서스테인 기간에 A 전극에 인가하는 정극성의 펄스 전압을 어드레스 펄스 전압 Va보다도 큰 최적의 원하는 전압까지 올리는 것이 곤란하다.

그 때문에 본 실시예에서는, 전술한 바와 같이, 어드레스 회로를 플로팅 어드레스 구동부로서 구성하고, 이 어드레스 회로의 가상 GND에 전원 펄스를 생성하는 가변 전원을 접속하고 있다. 그리고 이 구성에 따르면, 편측 구동 방식의 리세트 기간의 상승 기간 및 서스테인 기간에서, 플로팅 어드레스 구동부에서 모든 A 전극에 인가하는 전압 Vo를 갖는 소정 펄스 폭의 펄스를 생성시킴과 함께, 이 펄스 에 동기시켜, 상기 소정폭의 전원 펄스를 가변 전원에 의해 발생시켜, 플로팅 어드레스 구동부의 가상 GND에 중첩시킬 수 있다. 중첩하는 가변 전원의 전원 펄스의 전압을 적절하게 설정해 두면, 종래의 어드레스 펄스 전압 Va보다 큰 최적의 소망 전압의 펄스를 A 전극에 인가하는 것이 가능한 것으로 된다.

이하, 도면을 이용하여 본 실시예의 상세 내용을 설명한다.

도 1은, 본 실시예에 따른 편측 구동 방식에서의 대표적인 PDP 구동 파형의 주요부를 모식적으로 도시하는 것으로, 여기에서는, 리세트 기간을 중심으로 도시한 것이다. 또한, 도 1에 도시하는 구동 파형은 비특허문헌 1의 도 5와 동일하지만, 리세트 기간, 서스테인 기간에 A 전극에 인가되는 펄스 전압이 상이하다．

PDP의 구조는, 현재 일반적인 3전극 방식 면방전 구조를 전제로 하고 있다. 즉, X 전극과 Y 전극은, PDP의 전면판에 병행하게 배치되고, 어드레스를 행하는 A 전극은, X, Y 전극에 대향하고 또한 직교하는 형태로 PDP의 배면판에 배치되어 있다.

도 1에 도시한 바와 같이, 1개의 서브필드 기간은, 리세트 기간 Tr와, 어드레스 기간 Ta와, 서스테인 기간 Ts의 3개의 기간으로 분할되고, 리세트 기간 Tr은, 상승 기간 Tru와 하강 기간 Trd로 분할된다.

도 1에 도시하는 구동 파형은, 기본적으로는 특허 문헌 2의 도 7이나 비특허문헌 1의 도 5와 동일하다. 단, 본 실시예에서는, 리세트 기간의 상승 기간 Tru, 서스테인 기간 Ts에 A 전극에 인가되는 펄스 전압이 상이하다． 따라서, 구동 파형의 상세 내용은, 특허문헌 1이나 비특허문헌 1에 기재되어 있으므로, 구동 파형에 대해서는 개요만을 설명하는 것으로 한다.

도 1에 도시한 바와 같이, 리세트 기간의 상승 기간 Tru에서는, 종래(비특허문헌 1의 도 5)와는 달리，A 전극에 어드레스 전압 Va를 초과하는 전압 Vahr를 인가한다(이하, 이 펄스를 「어드레스 리세트 펄스」라고 칭하고, 「A 리세트 펄스」 로 약칭). 여기에서, Vahr=Va+Vavr이다. 단, 첨자 r은 리세트의 의미이며, Va는 어드레스 펄스와 동일한 전압값, Vavr은 전압값 Va로부터의 변화분(증가분)이다.

그리고, Y 전극에서, 우선 방전이 일어나지 않는 전압 범위에서 순간적으로 인가 전압을 증가시킨다(단조로이 경사지어 증가시켜도 되지만, 시간을 단축하기 위해 이 방식을 채용함). 여기에서는, 전압 Vs까지 상승한다. 계속해서, 셀에 의해서는 방전이 시작되는 전압값으로 되는 영역에서는, 경사지어 서서히 전압값을 증가시켜, 미약한 방전을 일으켜, 벽전하를 형성시킨다. 전압값의 피크는, PDP 내의 전체 셀이 완전하게 방전 개시 전압을 초과하는 전압값으로 설정한다.

다음으로, 리세트 기간의 하강 기간 Trd에서는，A 전극을 GND 전위(기준 전위)로 하여, Y 전극에의 인가 전압을 순간적으로 전압 Vs까지 내리고, 그 후, -Vs 전압보다 낮은 부전압을 향하여 서서히 전압값을 내려 미약한 방전을 일으킨다. 이에 의해, Y 전극, X 전극, A 전극에 형성된 벽전하를 일부 소거하고, 다음의 어드레스 기간에서의 어드레스 방전이 용이하게 일어나도록 각각의 벽전하를 조정한다.

어드레스 기간 Ta에서는, 점등시키는(발광시키는) 셀을 선택하기 위해, 주사Y 전극에 -Vs보다 낮은 주사 펄스(부전압 펄스) Vsc를 인가함과 함께, 점등 셀에 대응하는 A 전극에 어드레스 펄스(펄스 전압 Va)를 인가한다. 비주사 Y 전극은 A-Y 전극 사이에서 방전을 일으키지 않는, 예를 들면 -Vs 근방의 부전압에서 바이어스 하고, 비점등 셀에 대응하는 A 전극은 기준 전위(GND)로 한다.

다음 서스테인 기간 Ts에서는，Y 전극을 푸시풀 구동하여 서스테인 방전을 유지하기 위해, Y 전극에 교대로 전압 Vs의 정극성 서스테인 펄스와 전압 -Vs의 부극성 서스테인 펄스를 인가한다. 그리고, A 전극에는, 정극성 서스테인 펄스와 동기한 정극성 펄스(이하, 「A정극성 펄스」라고 칭함)를 인가한다. 부극성 서스테인 펄스의 동안에는, A 전극은 기준 전위로 한다. A 정극성 펄스의 전압값은, 종래(비특허문헌 1의 도 5)에서는, 어드레스 펄스의 전압 Va와 동일하지만, 본 실시예에서는, 어드레스 전압 Va를 초과하는 전압 Vahs로 한다. 여기에서, Vahs=Va+Vavs이다. 단, 첨자 s는 서스테인의 의미이며, Vavr은 전압값 Va로부터의 변화분(증가분)이다.

또한，상기한 A 전극에 인가되는 전압 Vah(Vahr, Vahs)의 펄스(A 리세트 펄스, A 정극성 펄스)는, 전압 Va의 펄스에 전압 Vav(Vavr, Vavs)의 펄스를 중첩한 것이다. 이하에서는, 전압 Va의 펄스를 어드레스 기간의 어드레스 펄스와 구별하기 위해, 설명의 형편상, 「A 기본 펄스」라고 칭하는 것으로 한다. 상세한 것은 후술하겠지만, 플로팅 어드레스 구동부에서 A 기본 펄스(전압값 Va)를 생성하고, 이 A 기본 펄스에 가변 전원에 의해 생성한 전원 펄스(전압값 Vav)를 중첩하는 구성으로 한다. 상기 설명에서는, 리세트 기간의 상승 기간 Tru와 서스테인 기간 Ts에서는, 중첩하는 전원 펄스의 전압 Vav가 각각 상이한 것으로 하고 있다． 즉, Vavr와 Vavs가 상이하다． 그러나, 본 발명은 이것에 한정되는 것은 아니고, 선행하는 서브필드에서의 각 셀의 점등 상태에 따라 다양한 전압값으로 설정되는 것은 물론이다. 물론, 동일한 전압값으로 하여도 된다． 또한, 리세트 기간의 하강 기간 Trd,어드레스 기간 Ta 및 서스테인 기간 Ts에서의 부극성 서스테인 펄스 인가 기간에서는, 전압 Vav는 0V로 한다.

본 실시예는, 도 1에 도시한 바와 같이, 리세트 기간의 상승 기간, 서스테인 기간에서의 A 전극에의 인가 전압에 관한 것이다． 이하, A 전극에의 인가 전압에 대하여 상세하게 설명한다.

리세트 기간의 상승 기간 Tru나 서스테인 기간 Ts에서의 A 전극의 전위는, 이온 충격에 의한 형광체의 데미지를 경감하기 위해, 정전위를 유지하는 것이 바람직하다. 이 때문에, 비특허문헌 1에도 개시되어 있는 바와 같이, 리세트 기간의 상승 기간 Tru, 서스테인 기간 Ts에서 A 전극에 정전압을 인가하고 있는 예가 보인다.

이 전압값은, 회로적인 제약으로부터 어드레스 전압 Va와 동일하게 하는 것이 일반적이었다. 그것은, A 전극에의 전압은, 어드레스 회로가 공급하므로, 어드레스 회로를 구성하는 구동 IC의 손실이나 내압을 고려하면, 전압 Va를 초과하는 고전압화가 어렵기 때문이다.

더욱 상세하게 설명한다. PDP 구동 회로에서는, 어드레스 회로가 가장 고속으로 동작하고 있으며, 또한, 그 출력 수가 많다. 따라서, 어드레스 회로는 복수의 집적화된 IC로 구성되어 있는 것이 일반적이다. 이 때문에, 회로(구체적으로는 어드레스 IC)의 방열도 용이하지는 않다.

이러한 이유에 의해, 어드레스 회로의 동작 전압은, 어드레스 구동에 관해서, 방전 변동도 포함시켜 파탄이 발생하지 않는 최저의 전압값으로 설정되는 것이 일반적이었다. 즉, 리세트 기간의 상승 기간이나 서스테인 기간에서, 어드레스 구 동에 필요한 전압 Va보다도 더욱 높은 전압을 부여함으로써 다양한 성능이나 신뢰성 향상을 기대할 수 있어도, 전술한 이유 때문에, 어드레스 전압의 전압값 Va로 억제되었다.

이 과제에 대하여, 본 실시예에서는, 도 1에 도시한 바와 같이, 리세트 기간의 상승 기간 및 서스테인 기간에 A 전극에 인가하는 전압(이 전압값을 Vah로 나타내고, 리세트 기간의 상승 기간에서의 전압값을 Vahr로, 또한 서스테인 기간의 전압값을 Vahs로 나타냄)을 어드레스 전압(도 1에서는 Va로 나타냄)과는 독립된 임의의 전압으로 설정한다. 여기에서, 전압값 Va로부터의 변화분(가변 범위)을 Vav로 나타내면, Vah=Va+Vav로 된다. 따라서，Vav를 0V로부터 그 최대값 Vav(max)까지 변화시킴으로써, A 전극에의 인가 전압을 적절하게 변경할 수 있게 된다. 도 1에서는, 전압 Vahr과 전압 Vahs는 상이하지만, 동일 전압이어도 된다． 또한, 선행하는 PDP의 표시 상태에 의해 전압 Vav를 적절하게 변경함으로써, 리세트 기간의 상승 기간 Tru마다 A 전극에의 인가 전압을 바꾸는 것도 가능하게 하는 플라즈마 디스플레이 장치를 제공할 수도 있다. 또한, 예를 들면 상이한 인터페이스의 PDP를 이용한 플라즈마 디스플레이 장치를 개발하는 경우, 전압 Vav의 값을 바꾸고, PDP에 최적의 어드레스 전압으로 설정하는 것도 가능하게 된다． 이 경우, 상기 Vahr이나 Vahs도 변경되는 것은 물론이다. 이에 의해, 플라즈마 디스플레이 장치의 개발 기간을 단축하는 것도 가능하게 된다．

상기한 가변되는 펄스 전압 Vav를 생성하기 위한 가변 전원을 구비한 플라즈마 디스플레이 장치의 구성에 대해서, 도 2를 이용하여 설명한다.

도 2는, 본 실시예의 플라즈마 디스플레이 장치에서의 PDP 구동부의 모식도이다.

도 2에 도시한 바와 같이, 플라즈마 디스플레이 장치의 PDP 주변 구동부는, PDP(1)와, Y 구동부(6)와, 타이밍 제어부(7)와, 화상 처리부(8)와, 가변 전원 제어부(9)와, 어드레스 구동부(10)를 포함하여 이루어진다.

PDP(1)는, 종래와 마찬가지이며, 대향하여 배치된 전면판(2F)과 배면판(2R)으로 이루어진다. 전면판(2F)은, 쌍을 이루는 Y 전극(3)과 X 전극(4)을 복수 구비하고 있다. 플라즈마 디스플레이 장치로서는, 전면판(2F)을 통하여 발광한 광을 보게 된다. Y 전극(3) 및 X 전극(4)은, 예를 들면 글래스 기판인 전면판(2F)의 내면측에 은이나 구리 등의 금속 전극과 ITO 등의 투명 전극이 스트라이프 형상으로 적층되어 형성된 것이다. 또한, 이들 전극을 피복하도록 유전체(도시하지 않음, 글래스를 성분으로 하고 있음)가 배치되어 있다.

또한, 도 2에서는 X, Y의 서스테인 전극의 배치를 PDP의 상방으로부터 하방을 향함에 따라, Y-X, Y-X, …로 했지만, X-Y, X-Y, …의 배치이어도 가능하다. 또한，X-Y, Y-X, X-Y, Y-X, … 및 Y-X, X-Y, Y-X, X-Y, …의 배치이어도, 마찬가지로 본 실시예가 적용되는 것은 물론이다.

배면판(2R) 상에는, Y 전극(3)과 X 전극(4)에 직교하도록 A 전극(5)이 형성되어 있다. 본 실시예에서는，X 전극(4)은, 편측 구동으로 하기 위하여 GND(기준 전위)에 접지되어 있다. 또한, 접지 전위가 아니라, 소정의 일정 전위이어도 된다.

타이밍 제어부(7)는, 도시하지 않은 동기 신호 추출 회로로부터의 동기 신호에 기초하여, 다양한 타이밍 신호를 생성한다. 다양한 타이밍 신호로서는, 예를 들면, 리세트 기간에서의 A 전극의 A 리세트 펄스 생성 제어, 어드레스 기간의 Y 전극 주사에 맞춘 어드레스 제어나 서스테인 기간에서의 A 정극성 펄스 생성 등을 제어하는 어드레스 전극 제어 신호(이하, 「A 전극 제어 신호」라고 칭함), Y 전극 리세트 펄스의 생성을 제어하는 Y 리세트 제어 신호, 스캔을 지시하는 스캔 제어 신호, 서스테인 푸시풀 구동을 행하게 하는 서스테인 제어 신호, 및 리세트 기간 및 서스테인 기간에서 A 전극에 중첩하여 인가하는 전원 펄스의 생성을 지시하는 전원 펄스 제어 신호 등을 생성한다.

Y 구동부(6)는, 스캔 회로(61)와, 서스테인 회로(62)와, Y 리세트 회로(63)를 포함하여 이루어진다. 스캔 회로(61)는, 타이밍 제어부(7)로부터의 스캔 제어 신호에 기초하여，Y 전극(3)의 스캔(주사)을 행한다. 서스테인 회로(62)는, 타이밍 제어부(7)로부터의 서스테인 제어 신호를 받아 Y 전극(3)을 푸시풀 구동하고, 서스테인 방전을 유지한다. Y 리세트 회로(63)는, 타이밍 제어부(7)로부터의 Y 리세트 제어 신호를 받아 Y 리세트 펄스를 생성하고, Y 전극(3)에 인가한다.

가변 전원 제어부(9)는, 타이밍 제어부(7)로부터의 전원 펄스 제어 신호에 기초하여, 가변 전원(160)이 다양한 전압값을 갖는 전원 펄스를 생성하도록, 가변 전원(160)을 제어한다. 구체적으로는, 서브필드마다 리세트 기간의 A 전극 전압을 바꾸는 경우나, 서스테인 기간에서의 A 전극 전압의 값을 제어할 때에 제어 신호를 가변 전원(160)에 공급한다.

화상 처리 회로(8)는, 입력된 화상 데이터의 1필드 데이터를 복수의 서브필드 데이터로 변환한다. 그리고, 내장하는 병렬/직렬 변환 회로(도시하지 않음)에 의해, 변환한 서브필드 데이터의 병렬(패러렐) 데이터를 직렬(시리얼) 데이터로 변환하고, 타이밍 제어부(7)로부터의 A 전극 제어 신호에 기초하여, 전송선(81)을 통하여 어드레스 구동부(10)에 공급한다. 또한，리세트 기간이나 서스테인 기간에서는, 어드레스 구동부(10)에서 생성되는 A 전극의 리세트 펄스나 정극성 펄스를 위한 제어 데이터를 송출한다.

본 실시예에서는, 어드레스 구동부(10)를 플로팅 구성(상세한 것은 후술)으로 하기 위해, 또한, 화상 처리부(8)로부터 어드레스 구동부(10)에의 배선수를 저감하기 위해, 화상 처리부(8)와 어드레스 구동부(10) 사이의 신호 전송의 형태(인터페이스)로서, 예를 들면, LVDS(저진폭 차동 전송 ; Low Voltage Differential Signaling). TMDS(Transition Minimized Differential Signaling), CTL(Current Transfer Logic)과 같은 전압 진폭이 작은 고속 전류 차동 전송 방식을 채용한다. 그리고, 동작을 고속화함으로써 병렬 처리되어 있던 신호를 직렬로 하여 신호선의 개수를 삭감하고, 절연 분리 수단(예를 들면 포토커플러나 고속 펄스 트랜지스터, 정전 결합, 혹은 무선 전송이어도 됨)을 통하여 플로팅한 어드레스 구동부(10)에 공급한다. 어드레스 구동부(10)는, 수신한 직렬 신호를 인터페이스부(110)에 내장되는 직렬/병렬 변환 회로(도시하지 않음)에 의해 병렬 신호로 변환한다(상세한 것은 후술). 즉, 고속 전류 차동 전송 방식의 인터페이스와 어드레스 구동부에 배치하는 직렬/병렬 변환 회로를 조합하면, 어드레스 구동부의 플로팅을 용이하게 실현 할 수 있다． 또한, 노이즈 특성이나 신호 배선의 형성의 번잡함을 개선할 수도 있다.

어드레스 구동부(10)는, 플로팅 어드레스 구동부(150)와, 가변 전원(160)으로 대별된다. 플로팅 어드레스 구동부(150)는, 인터페이스부(110)와, 복수의 구동 IC로 이루어지는 어드레스 회로(120)를 포함하여 이루어진다.

인터페이스부(110)는, 플로팅 어드레스 구동부(150)를 플로팅시키기 위해, 입력에 도시하지 않은 절연 분리 수단을 포함하고, 주변 회로와는 전기적으로 절연되어 있다. 절연 수단은, 포토커플러로 대표되는 광학 소자, 트랜스포머 결합에 의한 절연 기능을 갖는 신호 전송 소자, 혹은 용량 결합이나 무선에 의한 신호 전송 등으로 실현된다. 그러나, 이들 소자는 공지이기 때문에, 이 이상의 상세한 설명을 생략한다. 또한, 광 화이버로 신호 전송을 행함으로써, 다른 회로와 플로팅 어드레스 구동부(150)를 절연하는 것도 가능하다. 절연 수단을 통하여 인터페이스부(110)에 입력된 직렬 데이터는, 도시하지 않은 직렬/병렬 변환 회로에 의해 병렬 데이터로 변환되어 병렬 어드레스 데이터(115)로서 어드레스 회로(120)에 출력된다.

어드레스 회로(120)는, 복수의 어드레스 구동 IC로 이루어지고, 어드레스 기간에는, Y 구동부(6)의 스캔 회로(61)에 의한 스캔(행주사)에 동기하여, 서스테인 기간에 점등시킬 셀에 대응한 A 전극(5)에 어드레스 펄스(전압 Va)를 인가한다. 또한, 리세트 기간의 상승 기간이나 서스테인 기간에, 타이밍 제어부(7)로부터의 A 전극 제어 신호에 기초하여, 모든 A 전극(5)에 대하여 A 리세트 펄스나 A 정극성 펄스를 출력한다.

전원(140)은, 어드레스 회로(120)에 전력을 공급하는 것으로, 그 전원 전압 Va는 일반적으로는 50∼75V 정도이다. 어드레스 회로(120)의 출력단의 손실을 무시하면, 어드레스 회로(120)로부터는 A 전극(5)에 전압 Va의 펄스가 인가되게 된다. 또한, 전원(130)은, 인터페이스부(110) 등의 로직 회로에 전력을 공급하는 저전압전원을 나타낸다. 일반적으로는 3.3V∼5V 정도의 낮은 전압이다.

플로팅 어드레스 구동부(150)의 가상 GND(155)는, 도 2로부터 분명히 알 수 있듯이 플로팅하고 있고, 가상 GND(155)에 가변 전원(160)이 접속되어 있다.

가변 전원(160)은, 가변 전원 제어부(9)의 제어에 기초하여, 표시 상태 및/또는 동작 상태에 따라 최적의 전압값의 전원 펄스를 플로팅 어드레스 구동부(150)에 공급한다. 구체적으로는, 리세트 기간의 상승 기간이나 서스테인 기간에서의 A 리세트 펄스나 A 정극성 펄스를 생성하기 위하여, 이들 펄스의 일부를 형성하는, A 기본 펄스에 동기시켜 중첩하는 소정 전압의 전원 펄스(예를 들면，전압값 Vavr, Vavs)를 생성한다. 이에 의해, 플로팅 어드레스 구동부(150)로부터 출력되는 A 기본 펄스에 가변 펄스 전원(160)에서 생성된 전원 펄스가 중첩되어, A 리세트 펄스(전압값 Vahr=Va+Vavr)나 A 정극성 펄스(전압값 Vahs=Va+Vavs)가 A 전극에 인가되게 된다. 전원 펄스를 생성하지 않는 기간에서는，Vav=0V로 되는 것은 물론이다.

도 3은, 방전 셀 내의 방전의 상태를 모식적으로 도시한 것이다. 또한, 도 2와 동일한 기능을 갖는 요소에 대해서는 동일한 부호를 붙여 나타낸다.

도 3에서, 배면판(2R) 상에는 A 전극(5)이 형성되어 있고, 그 A 전극(5) 상 에는 유전체(13)가 형성되어 있다. 또한, 유전체(13) 상에는, 형광체(12)가 형성되어 있다. 한편, 전면판(2F)의 배면판(2R)에 대응하는 면에는 Y 전극(3)과 X 전극(5)이 형성되어 있고, 그 위에는 유전체(13)가 더 형성되어 있다. 또한 전면판(2F)측의 유전체(13) 상에는, 보호막(14)이 형성되어 있다. 그리고, 이와 같이 구성된 전면판(2F)과 배면판(2R)에 의해 사이에 있는 공간은, 방전 공간(15)이 형성된다. 도 3에서의 가변 전원(160')은, 도 2에서의 가변 전원(160)에 전원(140)을 가한 것이다. 도 3에서의 가변 전원(160')의 전원 전압이 A 전극(5)에 인가되는 것으로서 설명한다. 또한，Y 전극(3)에 접속되어 있는 가변 전원은 Y 전극(3)에 인가되는 구동 전압을 나타내고 있다. 또한，X 전극(4)은, 어떠한 기간에서도 GND 전위로 고정되어 있지만, 내부 임피던스가 낮으면(전압원으로 간주되면) 특정한 전위로 고정할 수도 있다.

이하, 도 2에 기초하여 도 1을 참조하면서, 여기에서는, 대표적으로, 리세트 기간의 방전 상태에 대하여 설명한다.

도 3에서，Y 전극(3)의 전위를 서서히 올려가면, 방전 개시 전압을 초과한 전극 사이에서 방전이 시작된다. 이 때, Y 전극(3)의 전압 증가는 매우 천천히 행해지기 때문에, 방전이 개시되어도, 도 3에 도시한 바와 같이, 방전 공간(15)에 봉입되어 있는 방전 가스의 일부가 전리되어, 플러스 이온과 마이너스 전하를 가진 전자로 분리된다. 전리된 플러스 이온과 전자는, 각각의 전극에 인가되어 있는 전압이 만드는 전계를 따라 가까이 끌리게 된다. 플러스 이온은 Y 전극(3)에 대하여 등가적으로 마이너스의 전위로 되어 있는 X 전극(4)과 A 전극(5)을 향해 가고, 유 전체(13)나 형광체(12)를 사이에 두고 전극 상에 부착된다(이것을 벽전하라고 부름). 한편, 전자는 Y 전극(3)에 끌리게 되어, 마찬가지로 유전체(13)를 사이에 두고 Y 전극(3) 상에 부착되어 벽전하를 형성한다. 각각의 전극 상에는, 전극간에 발생하는 전계를 상쇄하는 만큼의 벽전하가 부착된다. 즉, 방전이 시작되면 곧 이온과 전자가 형성되고, 각각이 전극간의 전계를 따라 전극 상에 벽전하를 형성하고, 그 벽전하가 전극간에 발생하고 있는 전계와 반대의 전계를 형성한다. 이 때문에, 전극에 인가된 전압에 의해 생긴 전계를 상쇄하게 된다.

리세트 기간의 경우, 도 1에 도시한 바와 같이, 일반적으로는 둔파(혹은 램프파라고 불러도 됨) 리세트 방식이 채용되므로, 방전 개시 전압 부근에서의 Y 전극 전압 상승의 시간적 변화는 완만하다. 따라서, 벽전하에서 전계가 일시적으로 없어져도 Y 전극의 전압이 더욱 상승하기 때문에, 새로운 방전이 발생하게 된다. 이 방전도, 새롭게 발생한 벽전하에 의해 인가 전압에 의한 전계가 상쇄되어 방전은 정지한다. 이러한 과정이 반복되어, PDP 내의 전체 셀에서 미약한 방전이 일어나, 벽전하가 형성된 시점에서 Y 전극 전압의 상승은 정지한다. 이와 같이, 둔파 리세트에서는, 방전이 발생하면 곧 전계가 없어지기 때문에, Y 전극의 전압의 증가에 따라 방전은 발생하지만, 큰 방전에는 이르지 않고 약한 방전 상태로 계속한다. 리세트 기간에서는, 셀마다 방전 개시 전압이 변동되어도, 벽전하의 양에 의해 각각의 셀의 방전 개시 전압이 조정되어, 모든 셀의 방전 개시 전압이 거의 동일한 레벨로 조정된다.

그러나, 도 3에 도시한 바와 같이, 3전극 방식 면방전 구조의 PDP에서는, 방 전을 일으키는 개소로서는, X 전극(4)과 Y 전극(3) 사이, Y 전극(3)과 A 전극(5) 사이, 및 X 전극(4)과 A 전극(5) 사이의 계 3개소가 존재한다. 상기 3개소의 전극 사이에서，X 전극(4)과 A 전극(5) 사이에서는 방전을 일으키지 않는 전위 분포로 하기 위해, 현실에는, X 전극(4)과 Y 전극(3) 사이, Y 전극(3)과 A 전극(5) 사이의 방전을 생각하면 된다.

X 전극(4)과 Y 전극(3) 사이에는 면방전 구조의 전극 배치이며, Y 전극(3)과 A 전극(5) 사이에는 대향 방전 전극 구조를 가진다. 양방의 전극 구조를 비교한 경우, 면방전보다도 대향 방전쪽이 방전하기 쉬워, 방전의 성장도 빠르다는 것이 알려져 있다. 즉, Y 전극(3)과 A 전극(5) 사이의 방전 개시의 전압이나 방전의 강도를 제어하여, X 전극(4)과 Y 전극(3) 사이에서의 방전과의 밸런스를 취할 필요가 있다. 그를 위해 본 실시예에서는, 방전의 강도를 제어하는 요소로서, 가변 전원(160')을 형성하고 있다. 즉, Y 전극(3)에 양의 고전압이 인가된 경우, A 전극(5)에도 양의 전압을 인가함으로써, Y 전극(3)과 A 전극(5) 사이의 전계는 약해져, X 전극(4)과 Y 전극(3) 사이의 방전과의 밸런스를 자유롭게 조정할 수 있다.

전술한 방전의 강도 제어는, PDP의 구조의 변동에 관해서도 적용할 수 있다. 즉, 방전 셀을 형성하는 재료의 변동이나 기하학적 치수의 변동 등에 의한 방전 특성의 상위에 대해서도, 상기 가변 전원(160')을 그 보정 기능으로서 기능시키는 것도 가능하다.

또한, 방전의 강도의 제어는, 방전으로서는 큰 서스테인 방전 시에, 형광체에의 이온 충격을 경감시키기 위해 A 전극(5)을 양으로 하여 그 전압값을 조정함으 로써, 이온의 충격을 경감할 수 있다． 즉, Y 전극(3)이 서스테인 기간에 양으로 되었을 때에 A 전극(5)도 동시에 양으로 하면, Y 전극(3)으로부터의 전계는 GND 전위로 유지되어 있는 X 전극(4)과의 사이에 보다 강하게 발생하여, A 전극(5) 사이에 생기는 전계는 상대적으로 약한 것으로 된다． 이 때문에, 서스테인 방전에서 발생한 플러스 이온은 대부분이 X 전극(4)을 향한다. 또한，Y 전극(3)이 음으로 되는 서스테인 기간은 GND 전위의 X 전극(4)의 이온이 Y 전극을 향하여 이동하여 서스테인 방전을 행한다. 이 때는, A 전극은 GND 전위로 하면 문제없다.

상기한 A 전극에 인가하는 가변 전원(160')의 전압 Vah(Vahr, Vahs)는, 어드레스 전압 Va보다 크게 하는 것이 좋으며, 서스테인 전압 Vs에 가까운 전압값으로 하는 것이 바람직하다.

따라서, 본 실시예에서는, 어드레스 구동부(구체적으로는 도 2의 플로팅 어드레스 구동부(150))를 플로팅시켜, 그 가상 GND에 가변 전원(도 2의 부호 160)을 접속하는 구성으로 한다. 그리고, 리세트 기간의 상승 기간이나 서스테인 기간에, Y 전극 전압에의 정극성 펄스 인가에 동기시켜, 플로팅 어드레스 구동부(150)의 출력 전압에 가변 전원에 의해 생성한 전원 펄스를 중첩시켜, A 전극에 인가하는 A 리세트 펄스나 A 정극성 펄스로 한다. 이 때, 가변 전원의 전압값을, 선행하는 표시 상태 등에 의해 적절하게 변경함으로써, 보다 안정된 편측 구동을 실현하는 것이 가능하게 된다．

또한, 상기에서는, 리세트 기간의 상승 기간이나 서스테인 기간에, A 전극에 A 리세트 펄스나 A 정극성 펄스를 인가하도록 했지만, 본 발명은 이것에 한정되는 것은 아니고, 어느 한 쪽의 기간에만 A 전극에 펄스를 인가하도록 하여도 된다．

본 발명은, 플라즈마 디스플레이 장치에 적용되는 것이며, 특히 플라즈마 디스플레이 장치의 동작의 안정화, 및 장수명화를 도모하는 경우에 적합하게 이용될 수 있다.

이상, 본 발명에 따르면, 편측 구동 방식의 플라즈마 디스플레이 장치를 안정 동작 및 장수명화시킬 수 있다.

Claims (12)

1. 플라즈마 디스플레이 장치로서,

   복수의 X 전극,

   상기 X 전극과 평행하게 배열된 복수의 Y 전극, 및

   상기 X 전극과 상기 Y 전극에 대향하고, 또한 상기 X 전극 및 상기 Y 전극과 직교하도록 배치된 복수의 어드레스 전극

   을 포함하고,

   상기 X 전극이 접지 전위, 혹은 소정의 일정 전위로 되어 있으며,

   상기 Y 전극에, 리세트 기간에서는 정극성(正極性) 및 부극성(負極性)을 갖는 리세트 펄스가 인가되고, 서스테인 기간에서는 정극성 및 부극성을 갖는 서스테인 펄스가 인가되고,

   상기 어드레스 전극에, 어드레스 기간에서는 어드레스 펄스가 인가되고, 상기 리세트 기간 및 상기 서스테인 기간 중 적어도 한 쪽에 펄스 신호가 인가되고,

   상기 펄스 신호의 레벨이, 상기 어드레스 펄스의 레벨보다도 큰 플라즈마 디스플레이 장치.
2. 제1항에 있어서,

   상기 펄스 신호는, 상기 리세트 기간에서 상기 Y 전극에 인가되는 정극성의 리세트 펄스에 대응하여 인가되는 플라즈마 디스플레이 장치.
3. 제1항에 있어서,

   상기 펄스 신호는, 상기 서스테인 기간에서 상기 Y 전극에 인가되는 정극성의 서스테인 펄스에 대응하여 인가되는 플라즈마 디스플레이 장치.
4. 플라즈마 디스플레이 장치로서,

   접지 전위 혹은 소정의 일정 전위로 된 복수의 X 전극,

   상기 X 전극과 평행하게 배열된 복수의 Y 전극에 펄스를 공급하는 Y 구동부, 및

   상기 X 전극과 상기 Y 전극에 대향하고, 또한 상기 X 전극 및 상기 Y 전극과 직교하도록 배치된 복수의 어드레스 전극에 펄스를 공급하는 어드레스 구동부

   를 포함하며,

   리세트 기간에서, 상기 Y 구동부는, 상기 Y 전극에 정극성 및 부극성을 갖는 리세트 펄스를 공급하고, 상기 어드레스 구동부는, 상기 어드레스 전극에 제1 펄스를 공급하고,

   어드레스 기간에서, 상기 Y 구동부는, 상기 Y 전극에 주사 펄스를 공급하고, 상기 어드레스 구동부는, 상기 어드레스 전극에 어드레스 펄스를 공급하고,

   서스테인 기간에서, 상기 Y 구동부는, 상기 Y 전극에 정극성 및 부극성을 갖는 서스테인 펄스를 공급하고, 상기 어드레스 구동부는, 상기 어드레스 전극에 제2펄스를 공급하고,

   상기 제1 펄스 및/또는 상기 2펄스의 레벨이, 상기 어드레스 펄스의 레벨보다도 큰 플라즈마 디스플레이 장치.
5. 제4항에 있어서,

   상기 제1 펄스는, 상기 리세트 기간에서 상기 Y 전극에 공급되는 정극성의 리세트 펄스에 대응하여 인가되는 플라즈마 디스플레이 장치.
6. 제4항에 있어서,

   상기 제2 펄스는, 상기 서스테인 기간에서 상기 Y 전극에 공급되는 정극성의 서스테인 펄스에 대응하여 인가되는 플라즈마 디스플레이 장치.
7. 제4항에 있어서,

   상기 어드레스 구동부는 플로팅되어 있고, 또한, 상기 제1 펄스 및 상기 제2 펄스의 레벨을 설정하기 위한 전압을 상기 플로팅된 어드레스 구동부에 공급하기 위한 전압원을 포함하는 플라즈마 디스플레이 장치.
8. 제7항에 있어서,

   상기 전압원은 가변 전압원이며, 그 가변 전압원에 의해 상기 제1 펄스 및/또는 상기 제2 펄스의 레벨이 제어 가능하게 되는 플라즈마 디스플레이 장치.
9. 제4항에 있어서,

   상기 제1 및 제2 펄스의 레벨이 서로 다른 플라즈마 디스플레이 장치.
10. 3 전극 방식의 플라즈마 디스플레이 장치로서,

    복수의 X 전극,

    상기 X 전극과 평행하게 배열된 복수의 Y 전극에 펄스를 공급하는 Y 구동부, 및

    상기 X 전극과 상기 Y 전극에 대향하고, 또한 상기 X 전극 및 상기 Y 전극과 직교하도록 배치된 복수의 어드레스 전극에 펄스를 공급하는 어드레스 구동부

    를 포함하고,

    상기 X 전극이 접지 전위로 되어 있고, 상기 Y 구동부에서 X 및 Y 서스테인을 행하도록 구성되어 있으며,

    상기 어드레스 구동부는, 플로팅되어 있으며, 또한 리세트 기간 혹은 서스테인 기간에, 어드레스 기간에서의 어드레스 구동 전압보다도 높은 전압을 어드레스 전극에 공급하는 플라즈마 디스플레이 장치.
11. 제10항에 있어서,

    상기 리세트 기간과 상기 서스테인 기간에서의 상기 어드레스 전극에의 인가 전압을, 각각 변경 가능하게 한 플라즈마 디스플레이 장치.
12. 제11항에 있어서,

    상기 리세트 기간과 상기 서스테인 기간에서의 상기 어드레스 전극에의 인가 전압을, 각각 표시 상태에 따라 제어 가능하게 한 플라즈마 디스플레이 장치.

Images