KR100348966B1

KR100348966B1 - 플라즈마 디스플레이 패널의 구동장치

Info

Publication number: KR100348966B1
Application number: KR1019990053186A
Authority: KR
Inventors: 이응관; 강성호
Original assignee: 엘지전자주식회사
Priority date: 1998-12-01
Filing date: 1999-11-26
Publication date: 2002-08-17
Also published as: JP2000235364A; KR20000047744A; US6281633B1

Abstract

본 발명은 광도전소자의 수를 줄이도록 한 플라즈마 디스플레이 패널의 구동장치에 관한 것이다.

본 발명에 따른 플라즈마 디스플레이 패널의 구동장치는 구동집적회로들을 제어하기 위하여 제어용 데이터를 생성하는 제1 제어수단과, 제1 제어수단을 구동시키기 위한 제2 제어수단과, 제2 제어수단으로부터의 신호를 광으로 제1 제어수단에 전송하기 위한 광도전소자를 구비한다.

Description

플라즈마 디스플레이 패널의 구동장치{Apparatus For Driving Plasma Display Panel}

본 발명은 플라즈마 디스플레이 패널의 구동장치에 관한 것으로 특히, 광도전소자의 수를 줄이도록 한 플라즈마 디스플레이 패널의 구동장치에 관한 것이다.

플라즈마 디스플레이 패널(Plasma Display Panel : 이하 "PDP"라 함)은 He+Xe 또는 Ne+Xe 가스의 방전시 발생하는 147nm의 자외선에 의해 형광체를 발광시킴으로써 문자 또는 그래픽을 포함한 화상을 표시하게 된다. 이러한 PDP는 박막화와 대형화가 용이할 뿐만 아니라 최근의 기술 개발에 힘입어 크게 향상된 화질을제공한다. 이러한 PDP는 크게 직류구동 방식과 교류구동 방식으로 대별된다.

교류구동 방식의 PDP는 직류구동 방식에 비하여 저전압 구동과 장수명의 장점을 가지므로 향후 표시소자로 각광받게 될 것이다. 또한, 교류구동 방식의 PDP는 유전체를 사이에 두고 배치된 전극들 간에 교류 전압신호를 인가되게하여 그 신호의 반주기마다 방전이 일어나게 함으로써 화상을 표시하게 된다. 이러한 교류형 PDP는 방전시 표면에 벽전하가 축적되는 유전체를 사용하기 때문에 메모리 효과가 나타나게 한다.

도 1 및 도 2를 참조하면, 교류형 PDP는 유지전극(10)이 형성된 전면기판(1)과, 어드레스전극(4)이 형성된 배면기판(2)을 구비한다. 전면기판(1)과 배면기판(2)은 격벽(3)을 사이에 두고 평행하게 이격된다. 전면기판(1), 배면기판(2) 및 격벽(3)에 의해 마련되어진 방전공간에는 Ne-Xe, He-Xe 등의 혼합가스가 주입된다. 이들 유지전극(10)은 하나의 플라즈마 방전채널 내에 2 개가 한 쌍을 이루게 된다. 한 쌍의 유지전극(10) 중 어느 하나는 어드레스기간에 공급되는 스캔펄스에 응답하여 어드레스전극(4)과 함께 대향방전을 일으키고 서스테인기간에 공급되는 서스테인펄스에 응답하여 인접한 유지전극(10)과 면방전을 일으키는 주사/서스테인전극으로 이용된다. 또한, 주사/서스테인전극으로 이용되는 유지전극(10)과 인접되는 유지전극(10)은 서스테인펄스가 공통으로 공급되는 공통서스테인전극으로 이용된다. 유지전극들(10)이 형성된 상부기판(1) 상에는 유전체(8)와 보호층(9)이 적층된다. 유전체(8)는 플라즈마 방전전류를 제한함과 아울러 방전시 벽전하를 축적하는 역할을 한다. 보호막(9)은 플라즈마 방전시 발생된 스퍼터링에의한 유전체(8)의 손상을 방지하고 2차 전자의 방출 효율을 높이게 된다. 이 보호막(9)은 통상 산화마그네슘(MgO)으로 이루어진다. 배면기판(2)에는 방전공간을 분할하기 위한 격벽들(3)이 수직으로 신장된다. 배면기판(2)과 격벽들(3)의 표면에는 진공 자외선에 의해 여기되어 가시광을 발생하는 형광층(5)이 형성된다.

이와 같은 PDP(20)는 도 3에서 알 수 있는 바와 같이, m×n 개의 방전 화소셀들(11)이 매트릭스로 배치된다. 방전 화소셀들(11) 각각에는 주사/서스테인전극라인(이하 "Y 전극라인"이라 함)(Y1 내지 Ym), 공통서스테인전극라인(이하 "Z 전극라인"이라 함)(Z1 내지 Zm) 및 어드레스전극라인(이하 "X 전극라인"이라 함)(X1 내지 Xn)이 교차된다. Y 전극라인(Y1 내지 Ym)과 Z 전극라인(Z1 내지 Zm)은 쌍을 이루는 유지전극(10)으로 이루어진다. 그리고 X 전극라인(X1 내지 Xn)은 어드레스전극(4)으로 이루어진다.

도 3은 도 1에 도시된 PDP의 구동부를 개략적으로 나타낸다.

도 3을 참조하면, Y 전극라인들(Y1 내지 Ym)을 구동하기 위한 주사/서스테인 구동부(22)와, Z 전극라인들(Z1 내지 Zm)을 구동하기 위한 공통 서스테인 구동부(24)와, X 전극라인들(X1 내지 Xn)을 구동하기 위한 제1 및 제2 어드레스 구동부(26A,26B)를 구비한다. 주사/서스테인 구동부(22)는 Y 전극라인들(Y1 내지 Ym)에 접속되어 표시될 주사라인을 선택함과 아울러 선택된 주사라인에 유지방전을 일으키게 된다. 공통 서스테인 구동부(24)는 Z 전극라인들(Z1 내지 Zm)에 공통으로 접속되어 모든 Z 전극라인들(Z1 내지 Zm)에 동일한 파형의 서스테인펄스를 공급하여 유지방전을 일으키게 된다. 제1 어드레스 구동부(26A)는 기수 번째 X 전극라인들(X1, X3,...,Xn-3, Xn-1)에 비디오 데이터를 공급하고, 제2 어드레스 구동부(26B)는 우수 번째 X 전극라인들(X2, X4,...,Xn-2, Xn)에 비디오 데이터를 공급하게 된다.

이와 같은 PDP는 한 프레임이 다수의 서브필드로 구성되어 서브필드의 조합에 의해 계조가 실현된다. 예를 들어, 256 계조를 실현하고자 하는 경우에 한 프레임 기간은 8개의 서브필드들로 시분할된다. 아울러, 8개의 서브 필드들 각각은 리셋기간, 어드레스 기간 및 서스테인 기간으로 다시 나누어지게 된다. 리셋기간에는 전화면이 초기화된다. 어드레스 기간에는 데이터가 표시될 방전화소셀들(11)이 어드레스 방전에 의해 선택되어진다. 선택된 방전화소셀들(11)은 서스테인 기간에 방전이 유지된다. 서스테인 기간은 서브필드들 각각의 가중치에 따라 2ⁿ에 해당하는 기간씩 길어지게 된다. 다시 말하여, 제1 내지 제8 서브필드들 각각에 포함되어진 서스테인 기간은 2⁰, 2¹, 2², 2³, 2⁴, 2⁵, 2⁶, 2⁷의 비율로 길어지게 된다. 이를 위하여, 서스테인 기간에 발생되는 서스테인 펄스의 수도 서브필드들에 따라 2⁰, 2¹, 2², 2³, 2⁴, 2⁵, 2⁶, 2⁷로 증가된다. 이들 서브필드들의 조합에 따라 표시영상의 휘도 및 색도가 결정되게 된다.

PDP의 구동방법은 크게 전체 화면이 어드레스 기간과 서스테인 기간으로 나뉘어지는 "ADS(Address Display Seperated)" 방식과 한 화면이 다수의 블록으로 나뉘어지고 어드레스 기간과 서스테인 기간이 한 화면 내에서 병존하는 "AWS(Address While Sustain)" 방식으로 나뉘어진다.

도 4는 ADS 방식의 PDP 구동장치를 나타내는 도면으로써, 주사/서스테인 구동부를 중심으로 나타낸다.

도 4를 참조하면, ADS 방식의 PDP 구동장치는 480 개의 Y 전극라인들(Y1 내지 Y480)을 가지는 PDP(20)와, Y 전극라인들(Y1 내지 Y480)을 순차적으로 구동하기 위한 주사/서스테인 구동부(30)와, 마이크로 컴퓨터(Micro Computer : 이하 "마이콤"이라 함)(34)로부터 발생된 제어용 데이터(Cdata)와 공통 제어신호(CC1 내지 CC3)를 서스테인 구동부(30)에 전송하기 위한 포토커플러들(32A 내지 32D)과, 서스테인 구동부(30)에 스캔펄스와 서스테인 펄스를 공급하기 위한 제1 및 제2 파형발생기들(36A,36B)을 구비한다. 서스테인 구동부(30)는 제1 포토커플러(32A)에 캐스케이드(Cascade) 접속된 제1 내지 제8 드라이버 집적회로(Driver Integrated Circuit : 이하 "드라이버 IC"라 함)(30A 내지 30C)로 구성된다. 드라이버 IC들(30A 내지 30C)은 제1 포토커플러(32a)로부터의 제어용 데이터(Cdata)에 응답하여 각각 60 개의 Y 전극라인들을 순차적으로 구동하게 된다. 다시 말하여, 드라이버 IC들(30A 내지 30C)은 제어용 데이터(Cdata)에 응답하여 순차적으로 구동됨으로써 어드레스 기간에 스캔펄스를 제1 Y 전극라인(Y1)부터 제480 Y 전극라인(Y480)까지 순차적으로 공급한다. 그리고 드라이버 IC들(30A 내지 30C)은 어드레스 기간에서 서스테인 기간으로 넘어가는 순간 공통 제어신호(CC1 내지 CC3)에 응답하여 480 개의 Y 전극라인들(Y1 내지 Y480) 상의 전압을 동시에 그라운드 레벨로 떨어 뜨린후, 서스테인 기간에 서스테인 펄스를 Y 전극라인들(Y1 내지 Y480)에 공통으로 공급하게 된다. 제1 포토커플러(32A)는 서로 다른 마이콤(34)의 그라운드레벨과 주사/서스테인 구동부(30)의 그라운드 레벨을 보상하여 마이콤(34)으로부터의 제어용 데이터(Cdata)를 제1 드라이버 IC(30A)에 공급하게 된다. 마찬가지로, 제2 내지 제4 포토커플러(32B 내지 32D)는 서로 다른 마이콤(34)의 그라운드레벨과 주사/서스테인 구동부(30)의 그라운드 레벨을 보상하여 마이콤(34)으로부터의 제어용 데이터(Cdata)를 서스테인 구동부(30)의 제어용 단자들에 공급하게 된다. 이를 위하여, 포토커플러들(32A 내지 32D)은 입출력간이 전기적으로 절연되고 입력신호를 광신호 형태로 출력측에 전송하게 된다. 이 포토커플러들(32A 내지 32D)은 도 5와 같이 마이콤(34)과 1차측 기저전압원(GND1) 사이에 접속된 포토다이오드(PD)와, 2차측 공급전압원(VCC2)과 2차측 기저전압원(GND2) 사이에 접속된 포토트랜지스터(PT)를 구비한다. 포토다이오드(PD)는 전류 제한용 제1 저항(R1)으로부터 공급되는 마이콤(34)의 출력신호에 따라 발광하여 광을 발생하게 된다. NPN 형 포토트랜지스터(PT)는 자신의 게이트단자에 수광되는 포토다이오드(PD)로부터의 입사광에 따라 마이콤(34)의 출력신호에 대하여 위상이 반대인 제어용 데이터(Cdata) 또는 공통 제어신호(CC1 내지 CCD)를 드라이버 IC들(30A 내지 30H)에 공급하게 된다. 포토트랜지스터(PT)의 컬렉터단자와 드라이버 IC들(30A 내지 30D)에 공급되는 2차측 공통전압원(VCC2) 사이에는 제2 저항(R2)이 접속된다. 제1 및 제2 파형발생기들(36A,36B) 각각은 마이콤(34)의 제어에 의해 스캔펄스와 서스테인 펄스의 고전위 전압과 저전위전압을 주사/서스테인 구동부(30)에 공급하는 역할을 한다.

ADS 방식의 PDP 구동장치는 하나의 제어용 데이터 공급용 포토커플러와 3∼5개의 공통 제어신호 공급용 포토커플러들이 사용되고 있다.

도 6은 AWS 방식의 PDP 구동장치를 나타내는 도면으로써, 주사/서스테인 구동부를 중심으로 나타낸다.

도 6을 참조하면, AWS 방식의 PDP 구동장치는 480 개의 Y 전극라인들(Y1 내지 Y480)을 가지는 PDP(20)와, Y 전극라인들(Y1 내지 Y480)을 60 라인씩 나누어 구동하기 위한 주사/서스테인 구동부(40)와, 마이콤(44)으로부터 발생된 제어용 데이터(Cdata1 내지 Cdata8)와 공통 제어신호(CC1 내지 CC3)를 서스테인 구동부(40)에 전송하기 위한 포토커플러들(42A 내지 42K)과, 서스테인 구동부(40)에 스캔펄스와 서스테인 펄스를 공급하기 위한 제1 및 제2 파형발생기들(46A,46B)을 구비한다. 서스테인 구동부(40)는 포토커플러들(42A 내지 42K) 각각에 직렬 접속된 제1 내지 제8 드라이버 IC들(40A 내지 40H)로 구성된다. 드라이버 IC들(40A 내지 40H) 각각은 각각 60 라인의 주사라인을 포함하는 화면 상의 블록들이 독립적으로 어드레스 또는 서스테인될 수 있도록 제어용 데이터(Cdata1 내지 Cdata8)에 응답하여 각각 60 개의 Y 전극라인들을 독립적으로 구동하게 된다. 다시 말하여, 드라이버 IC들(40A 내지 40H) 각각은 제어용 데이터(Cdata1 내지 Cdata8)에 응답하여 독립적으로 구동됨으로써 어드레스 기간에 제1 및 제2 파형 발생기들(46A,46B)로부터 공급되는 스캔펄스를 Y 전극라인들(Y1 내지 Y480)에 공급한다. 그리고 드라이버 IC들(40A 내지 40H)은 어드레스 기간에서 서스테인 기간으로 넘어가는 순간 공통 제어신호(CC1 내지 CC3)에 응답하여 480 개의 Y 전극라인들(Y1 내지 Y480) 상의 전압을 동시에 그라운드 레벨로 떨어 뜨린후, 서스테인 기간에 제1 및 제2 파형발생기들(46A,46B)로부터의 서스테인 펄스를 Y 전극라인들(Y1 내지 Y480)에 공통으로 공급하게 된다. 포토커플러들(42A 내지 42K)는 서로 다른 마이콤(44)의 그라운드레벨과 주사/서스테인 구동부(40)의 그라운드 레벨을 보상하여 마이콤(44)으로부터의 제어용 데이터(Cdata1 내지 Cdata8)와 공통 제어신호(CC1 내지 CC3)를 주사/서스테인 구동부(40)에 공급한다. 포토커플러들(32A 내지 32D)은 도 5와 같이 서로 분리되어 광으로 신호를 전송하기 위한 포토다이오드(PD)와 포토트랜지스터(PT)로 구성된다. 제1 및 제2 파형발생기들(36A,36B) 각각은 마이콤(34)의 제어에 의해 스캔펄스와 서스테인 펄스의 고전위 전압과 저전위전압을 주사/서스테인 구동부(30)에 공급하는 역할을 한다. 한편, Z 전극라인들을 블록별로 구동하기 위한 공통 서스테인 구동부도 많은 수의 드라이버 IC들과 포토 커플러들로 구성된다.

AWS 방식의 PDP 구동장치는 일반적으로 16∼32 개의 포토커플러들이 사용되고 있다.

이와 같이 종래의 PDP 구동장치는 서로 다른 마이콤(34,44)과 드라이버 IC들(30A 내지 30C, 40A 내지 40H)의 접지레벨을 보상하여 마이콤(34,44)으로부터의 제어용 데이터 또는 공통 제어신호를 드라이버 IC들(30A 내지 30C, 40A 내지 40H)에 공급하기 위하여 많은 수의 포토커플러들(32A 내지 32D, 42A 내지 42K)이 사용되어야만 한다. 또한, 포토커플러들(32A 내지 32D, 42A 내지 42K)의 수가 많을수록 마이콤(34,44)의 출력라인 수가 많아지게 된다. 이에 따라 종래의 PDP 구동장치는 많은 포토커플러들(32A 내지 32D, 42A 내지 42K)과 신호배선으로 인하여 원가상승이 초래될 뿐 아니라 구동 회로가 복잡하게 한다.

따라서, 본 발명의 목적은 광도전소자의 수를 줄이도록 한 PDP의 구동장치를 제공함에 있다.

도 1은 종래의 3전극 교류형 플라즈마 디스플레이 패널을 나타내는 사시도이다.

도 2는 도 1에 도시된 플라즈마 디스플레이 패널에서 하나의 방전화소셀을 나타내는 단면도이다.

도 3은 도 1에 도시된 플라즈마 디스플레이 패널 및 그 구동장치를 나타내는 평면도이다.

도 4는 종래의 ADS 방식의 PDP 구동장치를 나타내는 개략 블록도이다.

도 5는 도 4에 도시된 포토 커플러의 등가 회로도.

도 6은 종래의 AWS 방식의 PDP 구동장치를 나타내는 개략 블록도이다.

도 7은 본 발명의 실시예에 따른 ADS 방식의 PDP 구동장치를 나타내는 개략 블록도이다.

도 8은 본 발명의 실시예에 따른 AWS 방식의 PDP 구동장치를 나타내는 개략 블록도이다.

< 도면의 주요 부분에 대한 부호의 설명 >

1 : 전면기판 2 : 배면기판

3 : 격벽 4 : 어드레스전극

5 : 형광층 8 : 유전체

9 : 보호층 10 : 유지전극

20 : PDP 22,30,40,50,60 : 주사/서스테인 구동부

24 : 공통 서스테인 구동부 26A,26B : 어드레스 구동부

34,44,54,64,58,68 : 마이콤 36A,36B,46A,46B,56B : 파형 발생기

30A 내지 30H, 40A 내지 40H, 50A 내지 50H, 60A 내지 60H : 드라이버 IC

32A 내지 32D, 42A 내지 42K, 52,62 : 포토 커플러

상기 목적을 달성하기 위하여, 본 발명에 따른 PDP의 구동장치는 구동집적회로들을 제어하기 위하여 제어용 데이터를 생성하는 제1 제어수단과, 제1 제어수단을 구동시키기 위한 제2 제어수단과, 제2 제어수단으로부터의 신호를 광으로 제1 제어수단에 전송하기 위한 광도전소자를 구비한다.

상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부도면을 참조한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.

이하, 본 발명의 실시예를 첨부한 도 7 및 도 8을 참조하여 상세히 설명하기로 한다.

도 7은 본 발명의 실시예에 따른 ADS 방식의 PDP 구동장치를 나타내는 도면으로써, 주사/서스테인 구동부를 중심으로 나타낸다.

도 7을 참조하면, 본 발명에 따른 ADS 방식의 PDP 구동장치는 480 개의 Y 전극라인들(Y1 내지 Y480)을 가지는 PDP(20)와, Y 전극라인들(Y1 내지 Y480)을 순차적으로 구동하기 위한 주사/서스테인 구동부(50)와, 타이밍 트리거신호(Ttrigger)를 발생하기 위한 제1 마이콤(54)과, 타이밍 트리거신호(Trigger)에 응답하여 제어용 데이터(Cdata)와 공통 제어신호(CC1 내지 CC3)를 발생하는 제2 마이콤(58)과, 제1 마이콤(54)으로부터의 타이밍 트리거신호(Ttrigger)를 제2 마이콤(58)에 전송하기 위한 포토커플러(52)와, 서스테인 구동부(50)에 스캔펄스와 서스테인 펄스를 공급하기 위한 제1 및 제2 파형발생기들(56A,56B)을 구비한다. 서스테인 구동부(50)는 제2 마이콤(58)에 캐스케이드 접속된 제1 내지 제8 드라이버 IC들(50A 내지 50H)로 구성된다. 드라이버 IC들(50A 내지 50H)은 제2 마이콤(58)으로부터의 제어용 데이터(Cdata)에 응답하여 각각 60 개의 Y 전극라인들을 순차적으로 구동하게 된다. 다시 말하여, 드라이버 IC들(50A 내지 50H)은 제어용 데이터(Cdata)에 응답하여 순차적으로 구동됨으로써 어드레스 기간에 스캔펄스를 제1 Y 전극라인(Y1)부터 제480 Y 전극라인(Y480)까지 순차적으로 공급한다. 그리고 드라이버 IC들(50A 내지 50H)은 어드레스 기간에서 서스테인 기간으로 넘어가는 순간 공통 제어신호(CC1 내지 CC3)에 응답하여 480 개의 Y 전극라인들(Y1 내지 Y480) 상의 전압을 동시에 그라운드 레벨로 떨어 뜨린후, 서스테인 기간에 서스테인 펄스를 Y 전극라인들(Y1 내지 Y480)에 공통으로 공급하게 된다. 제2 마이콤(58)의 기저전압원(GND2)은 드라이버 IC들(50A 내지 50H)의 그것과 동일하게 설정된다. 이에 따라, 드라이버 IC들(50A 내지 50H)의 그라운드레벨이 서스테인전압에 맞추어 설정되기 때문에 제2 마이콤(58)의 그라운드레벨도 높게 설정된다. 예를 들어, 제1 마이콤(54)의 그라운드 레벨과 공급전압(VCC1)이 각각 0V와 5V인데 반하여 제2 마이콤(58)의 그라운드 레벨과 공급전압(VCC2)은 각각 20V와 25V로 설정될 수 있다. 포토커플러(52)는 제1 저항(R1)을 경유하여 제1 마이콤(54)과 접속됨과 아울러 제2 저항(R2)을 경유하여 제2 마이콤(58)의 공급전압원(VCC2)에 접속된다. 포토커플러(52)는 서로 다른 제1 및 제2 마이콤(54,58)의 그라운드레벨을 보상하여 제1 마이콤(54)으로부터의 타이밍 트리거신호(Ttrigger)를 제2 마이콤(58)에 공급하게 된다. 이 포토커플러(52)는 도 5와 같이 전기적으로 절연된 입력측 포토다이오드(PD)와 포토트랜지스터(PT)로 구성된다. 포토트랜지스터(PT)의 컬렉터단자는 제2 저항(R2)을 경유하여 제1 파형 발생기(56A)의 출력단자와 제2 마이콤(58)의 공급전압원(VCC2)에 접속된다. 또한, 포토트랜지스터(PT)의 에미터단자는 제2 파형 발생기(56B)의 출력단자와 제2 마이콤(58)의 기저전압원(GND2)에 접속된다. 포토커플러(52)로부터 제2 마이콤(58)에 공급되는 공급전압원(VCC2)과 기저전압원(GND2)은 제1 마이콤(54)과 마찬가지로 5V차를 유지한다. 제1 및 제2 파형 발생기(56B)로부터 교류 펄스신호가 발생되는 경우에도 포토트랜지스터(PT)의 컬렉터전압과 에미터전압이 동일하게 변하게 되므로 제2 마이콤(58)의 공급전압원(VCC1)과 기저전압원(GND2)은 항상 5V를 유지한다. 제2 마이콤(58)은 포토커플러(52)로부터의 타이밍 트리거신호(Ttrigger)에 따라 제어용 데이터(Cdata)를 제1 드라이버 IC(50A)에 공급하고 공통 제어신호(CC1 내지 CC3)를 드라이버 IC들(50A 내지 50H)의 공통 제어단자들에 공급한다. 제1 및 제2 파형발생기들(56A,56B) 각각은 제1 마이콤(54)의 제어에 의해 스캔펄스와 서스테인 펄스의 고전위 전압과 저전위전압을 주사/서스테인 구동부(50)에 공급한다.

도 8은 본 발명의 실시예에 따른 AWS 방식의 PDP 구동장치를 나타내는 도면으로써, 주사/서스테인 구동부를 중심으로 나타낸다.

도 8을 참조하면, AWS 방식의 PDP 구동장치는 480 개의 Y 전극라인들(Y1 내지 Y480)을 가지는 PDP(20)와, Y 전극라인들(Y1 내지 Y480)을 60 라인씩 나누어 구동하기 위한 주사/서스테인 구동부(60)와, 타이밍 트리거신호(Ttrigger)를 발생하기 위한 제1 마이콤(64)과, 타이밍 트리거신호(Trigger)에 응답하여 제어용 데이터(Cdata)와 공통 제어신호(CC1 내지 CC3)를 발생하는 제2 마이콤(68)과, 제1 마이콤(64)으로부터의 타이밍 트리거신호(Ttrigger)를 제2 마이콤(68)에 전송하기 위한 포토커플러(62)와, 서스테인 구동부(60)에 스캔펄스와 서스테인 펄스를 공급하기 위한 제1 및 제2 파형발생기들(66A,66B)을 구비한다. 서스테인 구동부(60)는 제2 마이콤(68)의 출력단자들 각각에 직렬 접속된 제1 내지 제8 드라이버 IC들(60A 내지 60H)로 구성된다. 드라이버 IC들(60A 내지 30H) 각각은 각각 60 라인의 주사라인을 포함하는 화면 상의 블록들이 독립적으로 어드레스 또는 서스테인될 수 있도록 제어용 데이터(Cdata1 내지 Cdata8)에 응답하여 각각 60 개의 Y 전극라인들을 독립적으로 구동하게 된다. 다시 말하여, 드라이버 IC들(60A 내지 60H) 각각은 제어용 데이터(Cdata1 내지 Cdata8)에 응답하여 독립적으로 구동됨으로써 어드레스 기간에 스캔펄스를 Y 전극라인들(Y1 내지 Y480)에 공급한다. 그리고 드라이버 IC들(60A 내지 60H)은 어드레스 기간에서 서스테인 기간으로 넘어가는 순간 공통 제어신호(CC1 내지 CC3)에 응답하여 480 개의 Y 전극라인들(Y1 내지 Y480) 상의 전압을 동시에 그라운드 레벨로 떨어 뜨린후, 서스테인 기간에 서스테인 펄스를 Y 전극라인들(Y1 내지 Y480)에 공통으로 공급하게 된다. 제2 마이콤(68)의 기저전압원(GND2)은 드라이버 IC들(60A 내지 60H)의 그것과 동일하게 설정된다.이에 따라, 드라이버 IC들(60A 내지 60H)의 그라운드레벨이 서스테인전압에 맞추어 설정되기 때문에 제2 마이콤(68)의 그라운드레벨도 높게 설정된다. 포토커플러(62)는 제1 저항(R1)을 경유하여 제1 마이콤(64)과 접속됨과 아울러 제2 저항(R2)을 경유하여 제2 마이콤(68)의 공급전압원(VCC2)에 접속된다. 포토커플러(62)는 서로 다른 제1 및 제2 마이콤(64,68)의 그라운드레벨을 보상하여 제1 마이콤(64)으로부터의 타이밍 트리거신호(Ttrigger)를 제2 마이콤(68)에 공급하게 된다. 이 포토커플러(62)는 도 5와 같이 전기적으로 절연된 입력측 포토다이오드(PD)와 포토트랜지스터(PT)로 구성된다. 포토커플러(62)로부터 제2 마이콤(68)에 공급되는 공급전압원(VCC2)과 기저전압원(GND2)은 제1 마이콤(64)과 마찬가지로 5V차를 유지한다. 제2 마이콤(68)은 포토커플러(62)로부터의 타이밍 트리거신호(Ttrigger)에 따라 제어용 데이터(Cdata1 내지 Cdata8)를 드라이버 IC들(60A) 각각에 공급하고 공통 제어신호(CC1 내지 CC3)를 드라이버 IC들(60A 내지 50H)의 공통 제어단자들에 공급한다. 제1 및 제2 파형발생기들(66A,56B) 각각은 제1 마이콤(64)의 제어에 의해 스캔펄스와 서스테인 펄스의 고전위 전압과 저전위전압을 주사/서스테인 구동부(60)에 공급한다.

상술한 바와 같이, 본 발명에 따른 PDP의 구동장치는 드라이버 IC들의 그라운드레벨과 동일한 그라운드레벨을 가지며 드라이버 IC들을 직접 제어하는 마이콤을 설치하고 서로 다른 두 개의 마이콤 사이의 그라운드레벨차를 보상하여 신호를전달하는 광도전소자를 상기 두 개의 마이콤 사이에 설치하게 된다. 이에 따라, 본 발명에 따른 PDP의 구동장치는 마이콤과 드라이버 IC들 사이에 다수 설치되는 광도전소자를 제거하는 대신에 그라운드레벨이 서로 다른 두 개의 마이콤 사이에 하나의 광도전소자를 설치함으로써 광도전소자의 수를 최소화할 수 있게 된다. 또한, 마이콤과 드라이버 IC들 사이에 설치되는 광도전소자의 수가 줄게 되므로 마이콤의 출력단자와 신호배선의 수가 그 만큼 줄어들게 된다. 그 결과 본 발명에 따른 PDP의 구동장치는 원가를 저감시킬 수 있을 뿐 아니라 구동 회로를 단순화할 수 있게 된다.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여 져야만 할 것이다.

Claims

패널 상에 설치된 전극들을 구동하기 위한 복수의 구동집적회로를 가지는 플라즈마 디스플레이 패널의 구동장치에 있어서,

상기 구동집적회로들을 제어하기 위하여 제어용 데이터를 생성하는 제1 제어수단과,

상기 제1 제어수단을 구동시키기 위한 제2 제어수단과,

상기 제2 제어수단으로부터의 신호를 광으로 상기 제1 제어수단에 전송하기 위한 광도전소자를 구비하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동장치.
제 1 항에 있어서,

상기 제1 제어수단과 상기 제2 제어수단의 그라운드 레벨은 서로 다른 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동장치.
제 1 항에 있어서,

상기 제1 제어수단과 상기 구동집적회로들의 그라운드 레벨은 동일한 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동장치.
제 1 항에 있어서,

상기 제2 제어수단의 제어 하에 스캔펄스와 서스테인펄스의 고전위전압과 저전위전압을 상기 구동집적회로들에 공급하기 위한 파형 발생수단을 추가로 구비하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동장치.
제 4 항에 있어서,

상기 구동집적회로들은 상기 제어용 데이터에 응답하여 상기 스캔펄스와 서스테인펄스를 상기 전극들에 공급하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동장치.
제 1 항에 있어서,

상기 제2 제어수단은 상기 제1 제어수단을 구동시키기 위한 트리거신호를 발생하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동장치.
제 6 항에 있어서,

상기 광도전소자는 상기 제2 제어수단으로부터의 트리거신호를 상기 제1 제어수단에 전송하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동장치.
제 1 항에 있어서,

상기 제1 제어수단으로부터의 제어용 데이터는 상기 구동집적회로들 중 어느 하나에 공급되어 상기 구동집적회로들을 순차적으로 구동시키는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동장치.
제 1 항에 있어서,

상기 제1 제어수단으로부터의 제어용 데이터는 상기 구동집적회로들 각각에 공급되어 상기 구동집적회로들을 상기 패널 상의 블록별로 구동시키는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동장치.
제 1 항에 있어서,

상기 제1 제어수단은 상기 구동집적회로들을 공통으로 제어하기 위한 공통 제어신호들을 발생하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동장치.
제 1 항에 있어서,

상기 광도전소자는 포토커플러인 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동장치.
제 1 항에 있어서,

상기 광도전소자는 상기 제1 제어수단과 상기 제2 제어수단 사이에 단일로 설치되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동장치.