KR100425485B1 - 플라즈마 디스플레이 패널 - Google Patents

플라즈마 디스플레이 패널 Download PDF

Info

Publication number
KR100425485B1
KR100425485B1 KR10-2001-0071140A KR20010071140A KR100425485B1 KR 100425485 B1 KR100425485 B1 KR 100425485B1 KR 20010071140 A KR20010071140 A KR 20010071140A KR 100425485 B1 KR100425485 B1 KR 100425485B1
Authority
KR
South Korea
Prior art keywords
panel
electrodes
electrode
address
electrodes formed
Prior art date
Application number
KR10-2001-0071140A
Other languages
English (en)
Other versions
KR20030040723A (ko
Inventor
이은철
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR10-2001-0071140A priority Critical patent/KR100425485B1/ko
Publication of KR20030040723A publication Critical patent/KR20030040723A/ko
Application granted granted Critical
Publication of KR100425485B1 publication Critical patent/KR100425485B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/22—Electrodes, e.g. special shape, material or configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/34—Vessels, containers or parts thereof, e.g. substrates
    • H01J11/38—Dielectric or insulating layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)

Abstract

본 발명은 스위칭소자를 감소시킬 수 있도록 한 플라즈마 디스플레이 패널 에 관한 것이다.
본 발명의 플라즈마 디스플레이 패널은 패널의 상부에 형성되는 제 1전극들과, 패널의 하부에 형성되는 제 1전극들과, 제 1서스테인 구동부에 포함되어 패널의 상부 및 하부에 형성되어 있는 제 1전극들을 동시에 구동시키기 위한 스위칭부들을 구비한다.

Description

플라즈마 디스플레이 패널{PLASMA DISPLAY PANEL}
본 발명은 플라즈마 디스플레이 패널에 관한 것으로 특히, 스위칭소자를 감소시킬 수 있도록 한 플라즈마 디스플레이 패널에 관한 것이다.
플라즈마 디스플레이 패널(Plasma Display Panel : 이하 "PDP"라 함)은 가스방전에 의해 발생되는 자외선이 형광체를 여기시킬 때 형광체로부터 가시광선이 발생되는 것을 이용한 표시장치이다. PDP는 지금까지 표시수단의 주종을 이루어왔던 음극선관(Cathode Ray Tube : CRT)에 비해 두께가 얇고 가벼우며, 고선명/대형화면의 구현이 가능하다는 장점이 있다.
도 1을 참조하면, 3전극 교류 면방전형 PDP의 방전셀은 상부기판(10) 상에 형성되어진 제 1전극(12Y) 및 제 2전극(12Z)과, 하부기판(18) 상에 형성되어진 어드레스전극(20X)을 구비한다.
제 1전극(12Y)과 제 2전극(12Z)이 나란하게 형성된 상부기판(10)에는 상부 유전체층(14)과 보호막(16)이 적층된다. 보호막(16)으로는 통상 산화마그네슘(MgO)이 이용된다.
어드레스전극(20X)이 형성된 하부기판(18) 상에는 하부 유전체층(22), 격벽(24)이 형성되며, 하부 유전체층(22)과 격벽(24) 표면에는 형광체층(26)이 도포된다. 어드레스전극(20X)은 제 1전극(12Y) 및 제 2전극(12Z)과 교차되는 방향으로 형성된다.
형광체층(26)은 플라즈마 방전시 발생된 자외선에 의해 여기되어 적색, 녹색 또는 청색 중 어느 하나의 가시광선을 발생하게 된다. 상부/하부기판과 격벽 사이에 마련된 방전공간에는 가스방전을 위한 불활성 가스가 주입된다.
이러한 3전극 교류 면방전형 PDP는 다수개의 서브필드로 분리되어 구동되고, 각 서브필드기간에는 비디오 데이터의 가중치에 비례시킨 횟수의 발광이 진행됨으로써 계조표시가 행해지게 된다.
실례로, 8비트의 비디오 데이터를 이용하여 256 계조로 화상이 표시되는 경우 각 방전셀에서의 1 프레임 표시기간(예를 들면, 1/60초=약 16.7msec)은 도 2에 도시된 바와 같이 8개의 서브필드(SF1 내지 SF8)로 분할된다.
각 서브필드(SF1 내지 SF8)는 다시 리셋 기간, 어드레스 기간 및 서스테인 기간으로 분할되고, 서스테인 기간에는 1:2:4:8:…:128의 비율로 가중치를 부여하게 된다. 여기서, 리셋기간은 방전셀을 초기화하는 기간이고, 어드레스기간은 비디오데이터의 논리값에 따라 선택적인 어드레스방전이 발생하게 하는 기간이며, 서스테인 기간은 상기 어드레스방전이 발생된 방전셀에서 방전이 유지되게 하는 기간이다. 리셋 기간과 어드레스기간은 각 서브필드 기간에 동일하게 할당된다.
도 3은 종래의 플라즈마 디스플레이 패널의 구동방법을 나타내는 파형도이다.
도 3을 참조하면, 먼저 리셋기간에는 제 1전극들(Y)에 리셋펄스(RP)가 공급된다. 제 1전극들(Y)에 리셋펄스(RP)가 공급되면, 제 1전극들(Y)과 제 2전극들(Z) 간에 리셋방전이 발생되어 방전셀이 초기화된다. 이때, 어드레스전극들(X)에는 오방전 방지 펄스(MP)가 공급된다.
어드레스기간에는 제 1전극들(Y)에 순차적으로 주사펄스(SP)가 공급되고, 어드레스전극들(X)에 주사펄스(SP)에 동기되는 데이터펄스(DP)가 공급된다. 이때, 데이터펄스(DP)가 공급된 방전셀들에서는 방전셀을 선택하기 위한 어드레스방전이 일어난다.
서스테인기간에는 제 1전극들(Y) 및 제 2전극들(Z)에 교번적으로 서스테인펄스(SUSPy,SUSPz)가 공급된다. 이때, 어드레스방전이 발생된 방전셀들에서는 서스테인 방전이 일어난다. 이와 같은 서스테인 방전은 계조에 따라 소정시간 유지되게 된다.
도 4는 도 3에 도시된 구동파형을 공급하기 위한 구동장치를 나타내는 도면이다.
도 4를 참조하면, 본 발명의 PDP의 구동장치는 기수번째 어드레스전극들(X1,X3,…,Xn-3,Xn-1)을 구동하기 위한 제 1어드레스 구동부(30A)와, 우수번째 어드레스전극들(X2,X4,…,Xn-2,Xn)을 구동하기 위한 제 2어드레스 구동부(30B)와, 제 1전극들(Y)을 구동하기 위한 제 1서스테인 구동부(32)와, 제 2전극들(Z)을 구동하기 위한 제 2서스테인 구동부(34)를 구비한다.
제 1서스테인 구동부(32)는 리셋기간에 제 1전극들(Y)에 공통적으로 리셋펄스(RP)를 공급하고, 어드레스기간에 제 1전극들(Y)에 순차적으로 스캔펄스(SP)를 공급한다. 또한, 제 1서스테인 구동부(32)는 서스테인기간에 제 1전극들(Y)에 서스테인펄스(SUSPy)를 공급한다.
제 2서스테인 구동부(32)는 서스테인 기간에 제 2전극들(Z)에 서스테인펄스(SUSPz)를 공급한다. 제 1 및 제 2어드레스 구동부(30A,30B)는 어드레스기간에 어드레스전극들(X)에 데이터펄스(DP)를 공급한다.
이와 같이 구동되는 종래의 구동장치에서 제 1서스테인 구동부(32)는 제 1전극들(Y)에 순차적으로 스캔펄스(SP)를 공급해야 한다. 이를위해, 제 1서스테인 구동부(32)는 도 5와 같이 제 1전극들(Y)의 수에 대응하는 스위칭부(36)를 구비한다.
스위칭부(36) 각각은 스캔전압원(Vs)에 접속된 제 1스위치(S1)와, 기저전압원(GND)에 접속된 제 2스위치(S2)를 구비한다. 제 1스위치(S1) 및 제 2스위치(S2)는 제 1전극들(Y) 각각에 공통으로 접속된다. 이와 같은 제 1 및 제2스위치(S1,S2) 각각은 외부로부터 공급되는 제어신호에 의해 턴-온 및 턴-오프된다.
제 1스위치(S1)가 턴-온되면 제 1전극(Y)에 스캔전압원(Vs)의 전압이 공급된다. 즉, 제 1스위치(S1)가 턴-온되면 제 1전극(Y)에 스캔펄스(SP)가 공급된다. 제 2스위치(S2)가 턴-온되면 제 2전극(Y)은 기저전압원(GND)에 접속된다. 제 2스위치(S2)는 제 1전극(Y)에 스캔펄스(SP)가 공급되지 않을 때 턴-온 상태를 유지한다.
이와 같은 종래의 PDP는 도 5에 도시된 바와 같이 각각의 제 1전극(Y)을 구동하기 위하여 하나의 스위칭부(36), 즉 2개의 스위칭소자(S1,S2)들이 설치된다. 이와 같이 제 1전극(Y)마다 스위칭부(36)가 설치되면 높은 제조비용이 필요함과 아울러 많은 소비전력이 소모되게 된다.
따라서, 본 발명의 목적은 스위칭소자를 감소시킬 수 있도록 한 플라즈마 디스플레이 패널을 제공하는데 있다.
도 1은 종래의 3전극 교류 면방전 플라즈마 디스플레이 패널의 방전셀 구조를 나타내는 사시도.
도 2는 도 1에 도시된 플라즈마 디스플레이 패널의 한 프레임을 나타내는 도면.
도 3은 도 1에 도시된 플라즈마 디스플레이 패널에 공급되는 구동파형을 나타내는 파형도.
도 4는 도 3에 도시된 구동파형을 공급하기 위한 구동부를 나타내는 도면.
도 5는 도 3에 도시된 제 1서스테인 구동부를 나타내는 도면.
도 6은 본 발명의 실시예에 의한 플라즈마 디스플레이 패널을 나타내는 도면.
도 7은 본 발명의 실시예에 의한 어드레스 구동부를 나타내는 도면.
도 8은 본 발명의 다른 실시예에 의한 플라즈마 디스플레이 패널을 나타내는 도면.
도 9 및 도 10은 패널의 상/하부에 형성된 제 1전극들의 접촉방법을 나타내는 도면.
< 도면의 주요 부분에 대한 부호의 설명 >
10 : 상부기판 12Y : 제 1전극
12Z : 제 2전극 14,22 : 유전체층
16 : 보호막 18 : 하부기판
20X : 어드레스전극 24 : 격벽
26 : 형광체층 30A,30B,52,54 : 어드레스구동부
32,34,40 : 서스테인구동부 36,42a,42b,...,42c : 스위칭부
44,56 : 상부 46,58 : 하부
48 : 패널 60,62 : 콘택홀
상기 목적을 달성하기 위하여 본 발명의 플라즈마 디스플레이 패널은 패널의 상부에 형성되는 제 1전극들과, 패널의 하부에 형성되는 제 1전극들과, 제 1서스테인 구동부에 포함되어 패널의 상부 및 하부에 형성되어 있는 제 1전극들을 동시에구동시키기 위한 스위칭부들을 구비한다.
상기 제 1서스테인 구동부는 상부 또는 하부에 형성되어 있는 제 1전극들과 동일한 수의 스위칭부를 구비한다.
상기 상부 및 하부 각각에 형성되어 있는 n(n은 1이상의 자연수)번째 제 1전극은 n번째 스위칭부에 전기적으로 접속된다.
상기 상부에 형성되어 있는 제 1전극들은 제 1서스테인 구동부내에서 하부에 형성되어 있는 제 1전극들과 전기적으로 접속된다.
상기 상부에 형성되어 있는 제 1전극들은 패널 내에서 하부에 형성되어 있는 제 1전극들과 전기적으로 접속된다.
상기 상부에 형성되어 있는 제 1전극들을 덮도록 형성됨과 아울러 하부에 형성되어 있는 제 1전극들과 상부에 형성되어 있는 제 1전극들이 전기적으로 접속될 수 있도록 콘택홀을 구비하는 유전층을 구비한다.
상기 콘택홀은 상부에 형성되어 있는 제 1전극들과 각각 중첩되도록 제 1전극들의 수만큼 형성되고, 상부에 형성된 첫번째 제 1전극에 형성된 콘택홀로부터 상부에 형성된 마지막 제 1전극에 형성된 콘택홀로 갈수록 상기 제 1서스테인 구동부와 가깝게 형성된다.
상기 콘택홀은 상부에 형성되어 있는 제 1전극들이 노출되도록 하나의 슬릿홀로 형성되고, 슬릿홀은 상부에 형성된 첫번째 제 1전극으로부터 상부에 형성된 마지막 제 1전극으로 갈수록 상기 제 1서스테인 구동부와 가깝게 형성된다.
상기 어드레스전극은, 상부에 형성된 제 1전극이 구동될 때 데이터펄스를 공급받는 제 1어드레스전극과, 제 1어드레스전극과 절연되게 형성되어 하부에 형성된 제 1전극이 구동될 때 데이터펄스를 공급받는 제 2어드레스전극을 구비한다.
상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부도면을 참조한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
이하, 도 6 내지 도 10을 참조하여 본 발명의 바람직한 실시예에 대하여 설명하기로 한다.
도 6은 본 발명의 실시예에 의한 플라즈마 디스플레이 패널을 나타내는 도면이다.
도 6을 참조하면, 본 발명의 제 1실시예에 의한 PDP의 제 1서스테인 구동부(40)는 제 1전극들(Y1 내지 Ym)의 절반에 해당하는 스위칭부(42a, 42b, ...,42c)를 구비한다.
스위칭부(42a, 42b, ..., 42c) 각각은 스캔전압원(Vs)에 접속된 제 1스위치(S1)와, 기저전압원(GND)에 접속된 제 2스위치(S2)를 구비한다. 제 1스위치(S1) 및 제 2스위치(S2)는 제 1전극들(Y) 각각에 공통으로 접속된다. 이와 같은 제 1 및 제 2스위치(S1,S2) 각각은 외부로부터 공급되는 제어신호에 의해 턴-온 및 턴-오프된다.
제 1스위치(S1)가 턴-온되면 제 1전극(Y)에 스캔전압원(Vs)의 전압이 공급된다. 즉, 제 1스위치(S1)가 턴-온되면 제 1전극(Y)에 스캔펄스(SP)가 공급된다. 제 2스위치(S2)가 턴-온되면 제 2전극(Y)은 기저전압원(GND)에 접속된다. 제 2스위치(S2)는 제 1전극(Y)에 스캔펄스(SP)가 공급되지 않을 때 턴-온 상태를 유지한다.
한편, 제 1스위칭부(42a)는 패널의 상부(44) 및 하부(46)의 첫번째 제 1전극라인들(Y1,Ym/2+1)과 전기적으로 접속된다. 즉, 제 1스위칭부(42a)는 첫번째 제 1전극라인(Y1) 및 Ym/2+1번째 제 1전극라인(Ym/2+1)에 동시에 스캔펄스를 공급한다. 이와 같은 제 1스위칭부(42a)는 제 1서스테인 구동부(40) 내에서 제 1전극라인(Y1) 및 Ym/2+1번째 제 1전극라인(Ym/2+1)과 전기적으로 접속된다.
제 2스위칭부(42b)는 패널의 상부(44) 및 하부(46)의 두번째 제 1전극라인들(Y2,Ym/2+2)과 전기적으로 접속된다. 즉, 제 2스위칭부(42b)는 두번째 제 1전극라인(Y2) 및 Ym/2+2번째 제 1전극라인(Ym/2+2)에 동시에 스캔펄스를 공급한다. 이와 같은 제 2스위칭부(42b)는 제 1서스테인 구동부(40) 내에서 제 2전극라인(Y2) 및 Ym/2+2번째 제 1전극라인(Ym/2+2)과 전기적으로 접속된다.
마찬가지로, 마지막 스위칭부(42c)는 패널의 상부(44) 및 하부(46)의 마지막 제 1전극라인들(Ym/2,Ym)과 전기적으로 접속된다. 즉, 마지막 스위칭부(42c)는 Ym/2번째 제 1전극라인(Ym/2) 및 Ym번째 제 1전극라인(Ym)에 동시에 스캔펄스를 공급한다. 이와 같은 마지막 스위칭부(42c)는 제 1서스테인 구동부(40) 내에서 Ym/2번째 제 1전극라인(Ym/2) 및 Ym번째 제 1전극라인(Ym)과 전기적으로 접속된다.
즉, 본 발명의 제 1실시예에 의한 PDP에 의하면 스위칭부(42a, 42b, ..., 42c) 각각이 2개의 제 1전극라인들(Y)과 접속되고, 이에 따라 스위칭소자들이 절반으로 감소된다. 이때, 스위칭부(42a, 42b, ..., 42c) 각각은 2개의 제 1전극라인들(Y)에 스캔펄스를 동시에 공급한다.
한편, 본 발명의 실시예에 의한 어드레스 구동부는 도 7과 같이 구성된다.
도 7을 참조하면, 본 발명의 PDP는 상부(44)에 형성된 어드레스전극들(X1 내지 Xn)을 구동하기 위한 제 1어드레스 구동부(52)와, 하부(46)에 형성된 어드레스전극들(X1 내지 Xn)을 구동하기 위한 제 2어드레스 구동부(54)를 구비한다.
동작과정을 상세히 설명하면, 제 1스위칭부(42a)가 구동될 때 상부(44) 및 하부(46)에 형성된 첫번째 제 1전극라인들(Y1,Ym/2+1)에 스캔펄스가 공급된다.
상부에 형성된 제 1전극라인(Y1)에 스캔펄스가 공급될 때 제 1어드레스 구동부(52)는 상부(44)에 형성된 어드레스 전극들(X1 내지 Xn)에 데이터펄스를 공급한다. 하부에 형성된 제 1전극라인(Ym/2+1)에 스캔펄스가 공급될 때 제 2어드레스 구동부(54)는 하부(46)에 형성된 어드레스 전극들(X1 내지 Xn)에 데이터펄스를 공급한다. 이후, 이와 같은 과정을 반복하며 켜질 방전셀을 선택하게 된다.
즉, 본 발명의 제 1실시예에서는 2개의 제 1전극라인(Y)을 동시에 구동함으로써 어드레스기간을 종래에 비해 절반으로 단축시킬 수 있다. 따라서, 어드레스 기간이 단축된 시간만큼 서스테인 기간이 늘어나고, 이에 따라 PDP의 휘도가 상승된다.
도 8은 본 발명의 제 2실시예에 의한 플라즈마 디스플레이 패널을 나타내는 도면이다.
도 8을 참조하면, 본 발명의 제 2실시예에 의한 PDP의 제 1서스테인 구동부(40)는 제 1전극들(Y1 내지 Ym)의 절반에 해당하는 스위칭부(42a, 42b, ..., 42c)를 구비한다. 이와 같은 제 1서스테인 구동부(40)의 동작과정은 본 발명의 제 1실시예와 동일하므로 생략하기로 한다.
한편, 본 발명의 제 2실시예에서는 상부(56) 및 하부(58)에 형성된 제 1전극라인들(Y)이 패널(48) 상에서 전기적으로 접속된다.
다시 말하여, 상부(56)에 형성된 첫번째 제 1전극라인(Y1)은 패널(48) 상에서 하부(58)에 형성된 첫번째 제 1전극라인(Ym/2+1)과 전기적으로 접속된다. 또한, 상부(56)에 형성된 두번째 제 1전극라인(Y2)은 패널(48) 상에서 하부(58)에 형성된 두번째 제 1전극라인(Ym/2+2)과 전기적으로 접속된다. 마찬가지로, 상부(56)에 형성된 마지막 제 1전극라인(Ym/2)은 하부(58)에 형성된 마지막 제 1전극라인(Ym)과 전기적으로 접속된다.
상부(56) 및 하부(58)에 형성된 제 1전극라인들(Y)의 접속방법을 도 9를 참조하여 상세히 설명하기로 한다. 먼저, 패널(48)의 상부(56)에 제 1전극라인들(Y1 내지 Ym/2)이 형성된다. 패널(48)의 상부(56)에 제 1전극라인들(Y1 내지 Ym/2)이 형성된 후 상부(56) 또는 상부(56) 및 하부(58)를 덮도록 도시되지 않은 유전층이 형성된다.
이와 같은 유전층이 형성될 때 각각의 제 1전극라인들(Y1 내지 Ym/2)이 노출되도록 콘택홀들(60)이 형성된다. 이와 같은 콘택홀들(60)은 상부(56)의 첫번째 제 1전극라인(Y1) 으로부터 상부(56)의 마지막 제 1전극라인(Ym/2)으로 갈수록 제 1서스테인 구동부(40)와 가깝게 형성된다.
이후, 패널(48)의 하부(58)에 상부(56)에 형성된 제 1전극라인들(Y1 내지 Ym/2)과 콘택홀들(60)을 통하여 각각 접촉되도록 제 1전극라인들(Ym/2+1 내지 Ym)이 형성된다. 이때, 하부(58)에 형성된 첫번째 제 1전극라인(Ym/2+1)은 상부(56)에 형성된 첫번째 제 1전극라인(Y1)과 접촉되고, 하부(58)에 형성된 마지막 제 1전극라인(Ym)은 상부(56)에 형성된 마지막 제 1전극라인(Ym)과 접촉된다.
한편, 본 발명에서 콘택홀(62)은 도 10과 같이 하나의 슬릿홀 형태로 형성될 수 있다. 이와 같은 슬릿홀 형태의 콘택홀(62)은 상부(56)의 첫번째 제 1전극라인(Y1) 으로부터 상부(56)의 마지막 제 1전극라인(Ym/2)으로 갈수록 제 1서스테인 구동부(40)와 가깝게 형성된다.
상술한 바와 같이, 본 발명에 따른 플라즈마 디스플레이 패널은 상부 및 하부에 형성된 각각의 제 1전극들이 하나의 스위칭부에 접속된다. 따라서, 제 1서스테인 구동부에는 제 1전극들의 절반에 해당하는 스위칭부가 포함되고, 이에 따라 적은 소비전력이 소모됨과 아울러 스위칭부의 설치비용을 최소화할 수 있다. 또한, 본 발명에서는 상부 및 하부에 형성된 제 1전극들에 동시에 스캔펄스가 공급되므로써 어드레스 기간을 단축시킬 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

Claims (9)

  1. 스캔펄스를 공급받는 제 1전극들과, 데이터펄스를 공급받는 어드레스전극들 및 제 1전극들을 구동하기 위한 제 1서스테인 구동부를 구비하는 플라즈마 디스플레이 패널에 있어서,
    상기 패널의 상부에 형성되는 상기 제 1전극들과,
    상기 패널의 하부에 형성되는 상기 제 1전극들과,
    상기 패널의 상부에 형성된 상기 제 1전극들을 덮도록 형성되고, 상기 패널의 하부에 형성된 상기 제 1전극들과 상기 패널의 상부에 형성된 상기 제 1전극들을 전기적으로 접속하기 위한 접촉홀들이 형성된 유전층과,
    상기 제 1서스테인 구동부에 포함되어, 상기 접촉홀을 통하여 전기적으로 접속된 상기 패널의 상부 및 하부의 상기 제 1전극들을 동시에 구동시키기 위한 스위칭부들을 구비하는 것을 플라즈마 디스플레이 패널.
  2. 제 1항에 있어서,
    상기 제 1서스테인 구동부는 상기 패널의 상부 또는 하부에 형성되어 있는 상기 제 1전극들과 동일한 수의 상기 스위칭부를 구비하는 것을 특징으로 하는 플라즈마 디스플레이 패널.
  3. 제 2항에 있어서,
    상기 패널의 상부 및 하부 각각에 형성되어 있는 n(n은 1이상의 자연수)번째 제 1전극은 n번째 스위칭부에 전기적으로 접속되는 것을 특징으로 하는 플라즈마 디스플레이 패널.
  4. 삭제
  5. 삭제
  6. 제 1항에 있어서,
    상기 유전층은 상기 하부에 형성된 상기 제 1 전극들을 또한 덮도록 형성되는 것을 특징으로 하는 플라즈마 디스플레이 패널.
  7. 제 1항에 있어서,
    상기 콘택홀들은 상기 패널의 상부에 형성된 상기 제 1전극들과 각각 중첩되도록 상기 패널의 상부에 형성된 상기 제 1전극들의 수만큼 형성되고, 또한 상기 콘택홀들은 상기 패널의 상부에 형성된 첫번째 제 1전극에서 상기 패널의 상부에 형성된 마지막 제 1전극으로 갈수록 상기 제 1서스테인 구동부와 가깝게 형성되는 것을 특징으로 하는 플라즈마 디스플레이 패널.
  8. 제 1항에 있어서,
    상기 콘택홀들은 상기 패널의 상부에 형성된 상기 제 1전극들이 노출되도록 하나의 슬릿홀로 형성되고, 상기 슬릿홀은 상기 패널의 상부에 형성된 첫번째 제 1전극으로부터 상기 패널의 상부에 형성된 마지막 제 1전극으로 갈수록 상기 제 1서스테인 구동부와 가깝게 형성되는 것을 특징으로 하는 플라즈마 디스플레이 패널.
  9. 제 1항에 있어서,
    상기 어드레스전극들은,
    상기 패널의 상부에 형성된 상기 제 1전극들이 구동될 때 상기 데이터펄스를 공급받는 제 1어드레스전극들과,
    상기 제 1어드레스전극들과 절연되게 형성되어 상기 패널의 하부에 형성된 상기 제 1전극들이 구동될 때 상기 데이터펄스를 공급받는 제 2어드레스전극들을 구비하는 것을 특징으로 하는 플라즈마 디스플레이 패널.
KR10-2001-0071140A 2001-11-15 2001-11-15 플라즈마 디스플레이 패널 KR100425485B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2001-0071140A KR100425485B1 (ko) 2001-11-15 2001-11-15 플라즈마 디스플레이 패널

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0071140A KR100425485B1 (ko) 2001-11-15 2001-11-15 플라즈마 디스플레이 패널

Publications (2)

Publication Number Publication Date
KR20030040723A KR20030040723A (ko) 2003-05-23
KR100425485B1 true KR100425485B1 (ko) 2004-03-30

Family

ID=29569645

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0071140A KR100425485B1 (ko) 2001-11-15 2001-11-15 플라즈마 디스플레이 패널

Country Status (1)

Country Link
KR (1) KR100425485B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100733303B1 (ko) 2005-12-27 2007-06-29 엘지전자 주식회사 플라즈마 디스플레이 장치
KR200453620Y1 (ko) * 2010-04-16 2011-05-16 권효민 기능성 침구 부품 및 이를 적용한 침구 매트리스

Also Published As

Publication number Publication date
KR20030040723A (ko) 2003-05-23

Similar Documents

Publication Publication Date Title
KR100433213B1 (ko) 플라즈마 디스플레이 패널의 구동방법 및 장치
KR20040013160A (ko) 플라즈마 디스플레이 패널의 구동방법
KR100421667B1 (ko) 플라즈마 디스플레이 패널의 구동방법 및 장치
KR100421487B1 (ko) 플라즈마 디스플레이 패널의 구동방법
US20050168408A1 (en) Plasma display panel and driving method thereof
KR100477602B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100425485B1 (ko) 플라즈마 디스플레이 패널
JP2004006396A (ja) プラズマディスプレーパネル
KR100363514B1 (ko) 플라즈마 디스플레이 패널
KR100336606B1 (ko) 플라즈마 디스플레이 패널 및 그 구동방법
KR100389019B1 (ko) 플라즈마 디스플레이 패널의 리셋회로
KR100330031B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR20010083409A (ko) 플라즈마 디스플레이 패널의 구동방법
EP1775698A1 (en) Plasma display apparatus and driving method thereof
KR100421674B1 (ko) 플라즈마 디스플레이 패널의 구동장치
KR100481215B1 (ko) 플라즈마 디스플레이 패널 및 그 구동방법
KR100467073B1 (ko) 플라즈마 디스플레이 패널의 구동방법 및 장치
KR100373534B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100324263B1 (ko) 플라즈마 디스플레이 패널 및 그 구동방법
KR100667109B1 (ko) 플라즈마 디스플레이 패널 및 그 구동방법
KR20020096397A (ko) 플라즈마 디스플레이 패널의 스캔 구동방법 및 그 장치
EP1835480A1 (en) Method of driving plasma display panel
KR100336609B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100364398B1 (ko) 플라즈마 디스플레이 패널 및 그 구동방법
KR100764760B1 (ko) 플라즈마 디스플레이 패널 및 그 구동방법

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee