KR20010083409A - 플라즈마 디스플레이 패널의 구동방법 - Google Patents

플라즈마 디스플레이 패널의 구동방법 Download PDF

Info

Publication number
KR20010083409A
KR20010083409A KR1020000006642A KR20000006642A KR20010083409A KR 20010083409 A KR20010083409 A KR 20010083409A KR 1020000006642 A KR1020000006642 A KR 1020000006642A KR 20000006642 A KR20000006642 A KR 20000006642A KR 20010083409 A KR20010083409 A KR 20010083409A
Authority
KR
South Korea
Prior art keywords
scan
discharge
address
electrode line
pulse
Prior art date
Application number
KR1020000006642A
Other languages
English (en)
Other versions
KR100359021B1 (ko
Inventor
임근수
Original Assignee
구자홍
엘지전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구자홍, 엘지전자주식회사 filed Critical 구자홍
Priority to KR1020000006642A priority Critical patent/KR100359021B1/ko
Publication of KR20010083409A publication Critical patent/KR20010083409A/ko
Application granted granted Critical
Publication of KR100359021B1 publication Critical patent/KR100359021B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/293—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for address discharge
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/298—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels using surface discharge panels
    • G09G3/2983—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels using surface discharge panels using non-standard pixel electrode arrangements
    • G09G3/2986—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels using surface discharge panels using non-standard pixel electrode arrangements with more than 3 electrodes involved in the operation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0205—Simultaneous scanning of several lines in flat panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/066—Adjustment of display parameters for control of contrast

Abstract

본 발명은 고속 어드레싱을 할 수 있도록 한 플라즈마 디스플레이 패널의 구동방법에 관한 것이다.
본 발명의 플라즈마 디스플레이 패널의 구동방법은 스캔펄스를 주사/서스테인전극들에 중첩되게 인가하는 단계와, 어드레스전극라인에 데이터펄스를 공급하여 주사/서스테인전극과 어드레스전극사이에 어드레스 방전을 일으키는 단계를 포함한다.
본 발명에 의하면, 스캔펄스를 주사/서스테인전극라인에 분할구동방식으로 인가하여 스캔펄스를 소정시간만큼 중첩시켜 고속 어드레싱을 할 수 있다.

Description

플라즈마 디스플레이 패널의 구동방법{Method of Driving Plasma Display Panel}
본 발명은 플라즈마 디스플레이 패널의 구동방법에 관한 것으로, 특히 고속 어드레싱을 할 수 있도록 한 플라즈마 디스플레이 패널의 구동방법에 관한 것이다.
플라즈마 디스플레이 패널(Plasma Display Panel : 이하 "PDP"라 함)은 가스방전에 의해 발생되는 자외선이 형광체를 여기시킬 때 형광체로부터 가시광선이 발생되는 것을 이용한 표시장치이다. PDP는 지금까지 표시수단의 주종을 이루어왔던 음극선관(Cathode Ray Tube : CRT)에 비해 두께가 얇고 가벼우며, 고선명 대형화면의 구현이 가능하다는 점등의 장점이 있다. PDP는 매트릭스 형태로 배열된 다수의 방전셀들로 구성되며, 하나의 방전셀은 화면의 한 화소를 이루게 된다.
도 1은 종래의 3전극 교류 면방전 PDP의 방전셀 구조를 도시한 사시도이다.
도 1을 참조하면, 3전극 교류 면방전형 PDP의 방전셀은 상부기판(10) 상에 형성되어진 주사/서스테인전극(12Y) 및 공통서스테인전극(12Z)과, 하부기판(18) 상에 형성되어진 어드레스전극(20X)을 구비한다. 주사/서스테인전극(12Y)과 공통서스테인전극(12Z)이 나란하게 형성된 상부기판(10)에는 상부 유전체층(14)과 보호막(16)이 적층된다. 상부 유전체층(14)에는 플라즈마 방전시 발생된 벽전하가 축적된다. 보호막(16)은 플라즈마 방전시 발생된 스퍼터링에 의한 상부 유전체층(14)의 손상을 방지함과 아울러 2차 전자의 방출 효율을 높이게 된다. 보호막(16)으로는 통상 산화마그네슘(MgO)이 이용된다. 어드레스전극(20X)이 형성된하부기판(18) 상에는 하부 유전체층(22), 격벽(24)이 형성되며, 하부 유전체층(22)과 격벽(24) 표면에는 형광체(26)가 도포된다. 어드레스전극(20X)은 주사/서스테인전극(12Y) 및 공통서스테인전극(12Z)과 교차되는 방향으로 형성된다. 격벽(24)은 어드레스전극(20X)과 나란하게 형성되어 방전에 의해 생성된 자외선 및 가시광이 인접한 방전셀에 누설되는 것을 방지한다. 형광체(26)는 플라즈마 방전시 발생된 자외선에 의해 여기되어 적색, 녹색 또는 청색 중 어느 하나의 가시광선을 발생하게 된다. 상/하부기판(10,18)과 격벽(24) 사이에 마련된 방전공간에는 가스방전을 위한 불활성 가스가 주입된다.
도 2는 종래의 3 전극 교류 면방전형 PDP의 구동장치를 나타내는 도면이다.
도 2를 참조하면, 종래의 3 전극 교류 면방전형 PDP의 구동장치는 m×n 개의 방전셀들(1)이 주사/서스테인전극라인들(Y1내지Ym), 공통서스테인전극라인들(Z1내지Zm) 및 어드레스전극라인들(X1내지Xn)과 접속되게끔 매트릭스 형태로 배치된 PDP(30)와, 주사/서스테인전극라인들(Y1내지Ym)을 구동하기 위한 주사/서스테인 구동부(32)와, 공통서스테인전극라인들(Z1내지Zm)을 구동하기 위한 공통서스테인 구동부(34)와, 기수 번째 어드레스전극라인들(X1,X3,…,Xn-3,Xn-1)과 우수 번째 어드레스전극라인들(X2,X4,…,Xn-2,Xn)을 분할 구동하기 위한 제 1 및 제 2 어드레스 구동부(36A,36B)를 구비한다. 주사/서스테인 구동부(32)는 주사/서스테인전극라인들(Y1내지Ym)에 스캔펄스와 서스테인펄스를 순차적으로 공급하여 방전셀들(1)이 라인 단위로 순차적으로 주사되게 함과 아울러 m×n 개의 방전셀들(1) 각각에서의 방전이 지속되게 한다. 공통서스테인 구동부(34)는공통서스테인전극라인들(Z1내지Zm) 모두에 서스테인 펄스를 공급하게 된다. 제 1 및 제 2 어드레스 구동부(36A,36B)는 스캔펄스에 동기되게끔 영상 데이터를 어드레스전극라인들(X1내지Xn)에 공급하게 된다. 제 1 어드레스 구동부(36A)는 기수 번째 어드레스전극라인들(X1,X3,…,Xn-3,Xn-1)에 영상데이터를 공급하고 제 2 어드레스 구동부(36B)는 우수 번째 어드레스전극라인들(X2,X4,…,Xn-2,Xn)에 영상데이터를 공급한다.
이러한 3전극 교류 면방전형 PDP는 화상의 계조(Gray Level)를 표현하기 위하여 한 프레임을 방전횟수가 다른 여러 서브필드로 나누어 구동하고 있다. 각 서브필드는 다시 방전을 균일하게 일으키기 위한 리셋 기간, 방전셀을 선택하기 위한 어드레스 기간 및 방전횟수에 따라 계조를 표현하는 서스테인 기간으로 나뉘어진다. 예를 들어, 256 계조로 화상을 표시하고자 하는 경우에 1/60 초에 해당하는 프레임 기간(16.67㎳)은 도 3과 같이 8개의 서브필드들(SF1내지SF8)로 나누어지게 된다. 아울러, 8개의 서브 필드별(SF1내지SF8) 각각은 어드레스 기간과 서스테인 기간으로 다시 나누어지게 된다. 여기서, 각 서브필드의 리셋기간 및 어드레스 기간은 각 서브필드마다 동일한 반면에 서스테인 기간은 각 서브필드에서 2n(n=0,1,2,3,4,5,6,7)의 비율로 증가된다.
도 4는 종래의 3전극 교류 면방전형 PDP의 구동방법에 있어서 서브필드 별로 PDP의 각 전극 라인에 공급되는 구동 파형을 나타낸 파형도이다.
도 4를 참조하면, 하나의 서브필드는 전 화면을 초기화하는 리셋 기간, 전 화면을 선 순차 방식으로 스캔하면서 데이터를 기입하는 어드레스 기간, 데이터가기입된 셀들의 발광 상태를 유지시키는 서스테인 기간으로 나뉘어진다. 먼저 리셋 기간에는 방전셀들을 초기화하고, 어드레스 방전을 돕기 위해 공통서스테인전극라인(Z)에 공급되는 방전펄스로 주사/서스테인전극라인(Y)과 공통서스테인전극라인(Z) 간에 방전을 일으켜 각 방전셀들에 프라이밍 하전입자 및 벽전하를 형성시킨다. 어드레스 기간에는 PDP의 각 주사/서스테인전극라인(Y)들에 스캔펄스(-Vs)가 순차적으로 인가되고, 스캔펄스에 동기되어 데이터펄스(Vd)가 각 어드레스전극라인(X)에 공급된다. 이때, 공통서스테인전극라인(Z)들에는 소정레벨의 직류전압이 공급되며, 이 직류전압은 어드레스전극라인(X)과 주사/서스테인전극라인(Y) 사이의 어드레스 방전이 안정적으로 일어날 수 있게 한다. 서스테인 기간에는 주사/서스테인전극라인(Y) 및 공통서스테인전극라인(Z)에 서스테인 펄스가 공급되어 어드레스 기간에 선택된 방전셀들을 발광시킨다.
이와 같이 구동되는 종래의 교류 면방전 PDP에서는 이전주사라인 방전셀의 어드레스방전 여부에 따라 방전셀내의 공간전하양의 편차가 발생되기 때문에 어드레스 방전이 안정되게 이루어지도록 즉, 미스라이팅을 방지하도록 스캔펄스 및 데이터펄스폭이 대략 2.8㎲ 이상이 필요하게 된다. 예를 들어, PDP가 VGA(Video Graphics Array) 급의 해상도를 가지면 총 480 라인의 주사라인들을 가지게 된다. 이 경우, 한 프레임 기간(16.67ms) 내에 8 개의 서브필드를 포함할 때, 한 프레임 내에 필요한 어드레스 기간이 총 11.52ms가 필요하게 된다. 이에 비하여, 서스테인 기간은 수직동기신호(Vsync)를 고려하여 3.05ms가 할당된다. 따라서, 스캔라인수가 늘어나는 고해상도 PDP에서는 서스테인 기간이 너무 짧아지게 되어 디스플레이 자체가 불가능해지게 된다. 이러한 문제를 해결하기 위하여 고속 어드레싱이 필요하게 되는데, 종래에는 패널의 스캔라인을 상하로 분할하여 구동하는 방법을 사용하고 있다. 스캔라인의 분할 구동 방식에서는 각 서브필드에서 어드레스 기간을 짧게 하기 위하여 스캔라인들을 상하로 분할하고 서로 다른 두 개의 스캔 드라이버로써 상부 스캔라인과 하부 스캔라인을 별도로 동시에 스캔하게 된다. 이로써 어드레스 기간을 두 배로 단축시키고, 그 만큼 각 서브필드에서 서스테인 기간을 충분히 확보할 수 있다. 하지만, 종래의 분할 구동 방식에서는 스캔 및 데이터 드라이버 IC의 수가 두 배로 증가함으로써 PDP의 제조 원가가 상승되는 단점이 있다. 이러한 문제를 해결하기 위하여 도 5와 같이 하부기판(48)상에 보조전극(50A)을 형성한 4전극 교류 면방전 PDP가 이용되고 있다.
도 5를 참조하면, 4전극 교류 면방전형 PDP의 방전셀은 상부기판(40) 상에 형성되어진 주사/서스테인전극(42Y) 및 공통서스테인전극(42Z)과, 하부기판(48) 상에 형성되어진 어드레스전극(50X) 및 보조전극(50A)을 구비한다. 보조전극(50A)은 어드레스전극(50X)과 나란한 방향으로 형성되어 어드레스 방전시 어드레스전극(50X)과 함께 보조방전을 일으킨다. 보조전극(50A)이 형성되는 것을 제외하고는 다른 구성 및 특징들은 도 1에 도시된 3전극 교류 면방전형 PDP와 동일하다. 즉, 주사/서스테인전극(42Y)과 공통서스테인전극(42Z)이 나란하게 형성된 상부기판(40)에는 상부 유전체층(44)과 보호막(46)이 적층된다. 상부 유전체층(44)에는 플라즈마 방전시 발생된 벽전하가 축적된다. 보호막(46)은 플라즈마 방전시 발생된 스퍼터링에 의한 상부 유전체층(44)의 손상을 방지함과 아울러2차 전자의 방출 효율을 높이게 된다. 보호막(46)으로는 통상 산화마그네슘(MgO)이 이용된다. 어드레스전극(50X) 및 보조전극(50A)이 나란하게 형성된 하부기판(48) 상에는 하부 유전체층(52), 격벽(54)이 형성되며, 하부 유전체층(52)과 격벽(54) 표면에는 형광체(56)가 도포된다. 어드레스전극(50X) 및 보조전극(50A)은 주사/서스테인전극(42Y) 및 공통서스테인전극(42Z)과 교차되는 방향으로 형성된다. 격벽(54)은 어드레스전극(50X)과 나란하게 형성되어 방전에 의해 생성된 자외선 및 가시광이 인접한 방전셀에 누설되는 것을 방지한다. 형광체(56)는 플라즈마 방전시 발생된 자외선에 의해 여기되어 적색, 녹색 또는 청색 중 어느 하나의 가시광선을 발생하게 된다. 상/하부기판(40,48)과 격벽(54) 사이에 마련된 방전공간에는 가스방전을 위한 불활성 가스가 주입된다.
도 6은 4전극 교류 면방전형 PDP의 전체적인 전극 배치 구조를 도시한 패널의 평면도이다.
도 6을 참조하면, 상부기판(40) 상에 형성된 주사/서스테인전극라인(Y1내지Ym) 및 공통서스테인전극라인(Z1내지Zm)과, 주사/서스테인전극라인(Y1내지Ym) 및 공통서스테인전극라인(Z1내지Zm)과 직교하는 방향으로 하부기판(48) 상에 형성된 어드레스전극라인(X1내지Xn) 및 보조전극라인(A1내지An)이 도시되어 있다. 주사/서스테인전극라인(Y1내지Ym), 공통서스테인전극라인(Z1내지Zm), 어드레스전극라인(X1내지Xn) 및 보조전극라인(A1내지An)이 교차하는 부분에 방전셀(58)이 위치된다.
도 7은 종래의 4전극 교류 면방전 PDP의 구동방법에 있어서 서브필드 별로PDP의 각 전극라인에 공급되는 구동 파형을 나타낸 파형도이다.
도 7을 참조하면, 하나의 서브필드는 3전극 교류 면방전 PDP와 마찬가지로 전화면을 초기화하는 프라이밍 및 리셋기간, 전화면을 선순차 방식으로 스캔하면서 데이터를 기입하는 어드레스 기간, 데이터가 기입된 셀들의 발광 상태를 유지시키는 서스테인 기간으로 나뉘어 진다. 먼저 리셋기간에는 방전셀들을 초기화하고, 어드레스 방전을 돕기 위해 공통서스테인전극라인(Z)에 공급되는 방전펄스로 주사/서스테인전극라인(Y)과 공통서스테인전극라인(Z) 간에 방전을 일으켜 각 방전셀들에 프라이밍 하전입자 및 벽전하를 형성시킨다. 어드레스 기간에는 PDP의 각 주사/서스테인전극라인(Y)들에 스캔펄스(-Vs)가 순차적으로 인가되고, 스캔펄스(-Vs)에 동기되어 데이터펄스(Vd)가 각 어드레스전극라인(X)에 공급된다. 이때, 데이터펄스(Vd)와 스캔펄스(-Vs)가 동시에 존재하는 방전셀에서는 어드레스 방전이 일어난다. 방전셀에서 어드레스 방전이 일어날 때 어드레스전극라인(X)과 평행한 보조전극라인(A)에 보조펄스(-Va)가 공급된다. 보조펄스(-Va)가 공급된 방전셀에서는 어드레스전극라인(X)과 보조전극라인(A) 간에 보조방전이 일어나 방전셀 내에 하전입자들을 생성한다. 보조방전에 의해 생성된 하전입자들은 어드레스 방전을 돕게된다. 이에 따라, 어드레스 방전시 데이터펄스(Vd)의 펄스폭(Td)을 1.2㎲에 가깝게 단축시킬 수 있다. 하지만, 768 라인의 주사/서스테인전극라인(Y)으로 구성된 XGA급의 PDP는 1㎲ 정도의 고속 어드레싱 시간이 요구된다. 즉, 도 8a와 같이 주사/서스테인전극라인(Y)에 스캔펄스(-Vs)를 입력하고 어드레스전극라인(X)에 이에 동기되는 1.2㎲ 정도의 데이터펄스(Vd)를 입력하면 어드레스 방전시 주사/서스테인전극라인(Y)에 충분한 방전전류(iy)가 흐르기 때문에 미스라이팅 및 오방전이 발생하지 않는다. 하지만, 도 8b와 같이 주사/서스테인전극라인(Y)에 스캔펄스(-Vs)를 입력하고 어드레스전극라인(X)에 이에 동기되는 1㎲ 정도의 데이터펄스(Vd)를 입력하면 어드레스 방전시 주사/서스테인전극라인(Y)에 흐르는 방전전류(iy)는 어드레스방전이 끝나기 전에 멈추게 된다. 즉, 1㎲의 어드레싱 기간에는 주사/서스테인전극라인(Y)에 충분한 방전전류(iy)가 흐르지 못하기 때문에 방전셀 내에 미스라이팅 및 오방전이 발생된다.
따라서, 본 발명의 목적은 고속 어드레싱을 할 수 있는 플라즈마 디스플레이 패널의 구동방법을 제공하는데 있다.
도 1은 종래의 3전극 PDP의 방전셀 구조를 도시한 사시도.
도 2는 도 1에 도시된 PDP의 전체적인 전극 라인 및 방전셀의 배치 구조를 도시한 평면도.
도 3은 도 1에 도시된 PDP에서 한 프레임의 계조를 나타내는 도면.
도 4는 도 1에 도시된 PDP의 구동방법에 있어서 서브필드 별로 플라즈마 디스플레이 패널의 각 전극 라인에 공급되는 구동 파형을 나타내는 파형도.
도 5는 종래의 4전극 PDP의 방전셀 구조를 도시한 사시도.
도 6은 도 5에 도시된 PDP의 전체적인 전극 배치 구조를 도시한 패널의 평면도.
도 7은 도 5에 도시된 PDP의 구동방법에 있어서 서브필드 별로 플라즈마 디스플레이 패널의 각 전극 라인에 공급되는 구동 파형을 나타내는 파형도.
도 8a 내지 8b는 어드레스 방전시 주사/서스테인전극라인에 흐르는 방전전류를 나타내는 도면.
도 9는 본 발명의 제 1 실시예에 의한 분할구동방식을 나타내는 도면.
도10, 도 12 및 도 13은 도 9에 도시된 분할구동방식에 의한 파형도.
도 11은 도 9의 실시예에 의한 주사/서스테인전극라인에 흐르는 방전전류를 나타내는 도면.
도 14는 본 발명의 제 2 실시예에 의한 분할구동방식을 나타내는 도면.
도 15 내지 도17은 도 14에 도시된 분할구동방식에 의한 파형도.
도 18은 교류 면방전 PDP를 구동시키기 위한 구동장치의 블록도.
< 도면의 주요 부분에 대한 부호의 설명 >
1,58 : 방전셀 10,40 : 상부기판
12Y,42Y : 주사/서스테인전극 12Z,42Z : 공통서스테인전극
14,22,44,52 : 유전체층 16,46 : 보호막
18,48 : 하부기판 20X,50X : 어드레스전극
24,54 : 격벽 26,56 : 형광체
30,104 : PDP 32,108 : 주사/서스테인 구동부
34,110 : 공통서스테인 구동부 36A : 제 1 어드레스 구동부
36B : 제 2 어드레스 구동부 50A : 보조전극
100 : 영상신호 처리부 102 : 프레임 메모리
106 : 어드레스 구동부 112 : 보조전극 구동부
114 : 파형발생부 116 : 제어부
상기 목적을 달성하기 위하여 본 발명의 플라즈마 디스플레이 패널의 구동방법은 스캔펄스를 주사/서스테인전극들에 중첩되게 인가하는 단계와, 어드레스전극라인에 데이터펄스를 공급하여 주사/서스테인전극과 어드레스전극사이에 어드레스 방전을 일으키는 단계를 포함한다.
상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부도면을 참조한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
이하, 도 9 내지 도 18을 참조하여 본 발명의 바람직한 실시예에 대하여 설명하기로 한다.
도 9는 본 발명의 제 1 실시예에 의한 분할구동방식을 나타내는 도면이다.
도 9를 참조하면, 본 발명의 제 1 실시예에서는 어드레스 기간동안 스캔펄스가 PDP의 유효표시부내에 분할되어 공급된다. 즉, 제 1 주사/서스테인전극라인(Y1)에 스캔펄스가 공급된 후 제 ((m/2)+1) 주사/서스테인전극라인(Y(m/2)+1)에 스캔펄스가 공급된다. 이때, 제 1 주사/서스테인전극라인에 공급되는 스캔펄스와 제 ((m/2)+1) 주사/서스테인전극라인(Y(m/2)+1)에 공급되는 스캔펄스는 소정시간(예를 들어 200㎱)만큼 중첩된다. 이를 종래와 대비해 보면 종래의 어드레스 기간에는 주사/서스테인전극라인(Y1내지Ym)에 선순차 방식으로 스캔펄스가 공급된다. 이때, 스캔펄스를 공급하는 각각의 드라이브 IC(Integrated Circuit)는 64개의 주사/서스테인전극라인에 스캔펄스를 공급한다. 이러한 드라이브 IC는 하나의 제어신호에 의해 스캔펄스를 공급하므로 하나의 드라이브 IC에 연결되어 있는 64개의 주사/서스테인전극라인은 복수개가 동시에 논리 "1"이 될 수 없다. 따라서 종래의 선순차 방식으로는 본 발명의 제 1 실시예에서처럼 스캔펄스를 중첩시켜 주사/서스테인전극라인(Y)에 공급할 수 없다.
도10, 도 12 및 도 13은 도 9에 도시된 PDP의 구동방법을 설명하기 위한 파형도이다.
도 10을 참조하면, 본 발명에 따른 4전극 PDP의 서브필드는 전화면을 초기화하는 프라이밍 및 리셋기간, 전화면을 분할구동방식으로 스캔하면서 데이터를 기입하는 어드레스 기간, 데이터가 기입된 셀들의 발광 상태를 유지시키는 서스테인 기간으로 나뉘어 진다. 먼저 리셋기간에는 방전셀들을 초기화하고, 어드레스 방전을 돕기 위해 공통서스테인전극라인(Z)에 공급되는 방전펄스로 주사/서스테인전극라인(Y)과 공통서스테인전극라인(Z) 간에 방전을 일으켜 각 방전셀들에 프라이밍 하전입자 및 벽전하를 형성시킨다. 어드레스 기간에는 PDP의 각 주사/서스테인전극라인(Y)들에 스캔펄스(-Vs)가 분할구동방식으로 인가되고, 스캔펄스(-Vs)에 동기되어 데이터펄스(Vd)가 각 어드레스전극라인(X)에 공급된다. 이때, 데이터펄스(Vd)와 스캔펄스(-Vs)가 동시에 존재하는 방전셀에서는 어드레스 방전이 일어난다. 방전셀에서 어드레스 방전이 일어난 후 어드레스전극라인(X)과 평행하게 형성된 보조전극라인(A)에 보조펄스(Va)가 공급된다. 보조전극라인(A)에 공급된 보조펄스(Va)는 어드레스 방전이 일어난 방전셀에서 보조방전을 일으켜 방전셀 내에 공간전하를 생성한다. 서스테인 기간에는 주사/서스테인전극라인(Y) 및 공통서스테인전극라인(Z)에 서스테인 펄스가 공급되어 어드레스 기간에 선택된 방전셀들을 발광시킨다.
어드레스 기간을 상세히 설명하면, 제 1 주사/서스테인전극라인(Y1)에 스캔펄스(-Vs)가 공급되고, 이에 동기되어 어드레스전극라인(X)에 데이터펄스(Vd)가 공급되면 방전셀 내에 어드레스 방전이 일어난다. 방전셀 내에 어드레스 방전이 일어난 후 보조전극라인(A)에 공급되는 보조펄스(Va)와 제 1 주사/서스테인전극라인(Y1)에 공급되는 스캔펄스(-Vs)가 보조방전을 일으킨다. 이때, 보조전극라인(A)에 공급되는 보조펄스(Va)는 데이터펄스(Vd)의 전압 및 펄스폭(Td)보다 작게 인가된다. 즉, 보조펄스(Va)는 어드레스 방전에 의해 생성된프라이밍 하전입자에 의해 데이터펄스(Vd)보다 낮은 전압 및 짧은 펄스폭(Ta)으로도 보조방전을 일으킬 수 있다. 또한, 보조펄스(Va)는 데이터펄스(Vd) 보다 낮은 전압 및 짧은 펄스폭(Ta)으로 인가되기 때문에 어드레스 방전이 일어나지 않은 방전셀에서는 방전이 일어나지 않는다. 어드레스전극라인(X)에 공급되는 데이터펄스(Vd)의 펄스폭(Td) 및 보조전극라인(A)에 공급되는 보조펄스(Va)의 펄스폭(Ta)의 합은 1㎲이하가 된다. 제 1 주사/서스테인전극라인(Y1)에 공급되는 스캔펄스(-Vs)의 펄스폭(Ts)은 방전전류(iy)가 충분히 흐를 수 있도록 보조펄스(Va) 및 데이터펄스(Vd)의 합보다 소정시간만큼 크게 공급된다. 이에 따라, 도 11과 같이 주사/서스테인전극라인에 충분한 방전전류(iy)가 흐를 수 있다. 이 후에 제 1 주사/서스테인전극라인(Y1)에 공급된 스캔펄스(-Vs)와 소정시간 중첩되게(예를 들어 200㎱) 제 ((m/2)+1) 주사/서스테인전극라인(Y(m/2)+1)에 스캔펄스가 공급된다.
도 12를 참조하면, 본 발명에 의한 4전극 PDP의 서브필드는 전화면을 초기화하는 프라이밍 및 리셋기간, 전화면을 분할구동방식으로 스캔하면서 데이터를 기입하는 어드레스 기간, 데이터가 기입된 셀들의 발광 상태를 유지시키는 서스테인 기간으로 나뉘어 진다. 먼저 리셋기간에는 방전셀들을 초기화하고, 어드레스 방전을 돕기 위해 공통서스테인전극라인(Z)에 공급되는 방전펄스로 주사/서스테인전극라인(Y)과 공통서스테인전극라인(Z) 간에 방전을 일으켜 각 방전셀들에 프라이밍 하전입자 및 벽전하를 형성시킨다. 어드레스 기간에는 PDP의 각 주사/서스테인전극라인(Y)들에 스캔펄스(-Vs)가 분할구동방식으로 인가되고, 스캔펄스(-Vs)에 동기되어 데이터펄스(Vd)가 각 어드레스전극라인(X)에 공급된다. 이때, 데이터펄스(Vd)와 스캔펄스(-Vs)가 동시에 존재하는 방전셀에서는 어드레스 방전이 일어난다. 데이터펄스(Vd)와 스캔펄스(-Vs)에 의해 어드레스 방전이 일어날 때 어드레스전극라인(X)과 평행하게 형성된 보조전극라인(A)에는 직류신호(Va)가 공급된다. 보조전극라인(A)에 공급된 직류신호(Va)는 어드레스 방전이 일어난 방전셀에서 보조방전을 일으켜 방전셀 내에 공간전하를 생성한다. 서스테인 기간에는 주사/서스테인전극라인(Y) 및 공통서스테인전극라인(Z)에 서스테인 펄스가 공급되어 어드레스 기간에 선택된 방전셀들을 발광시킨다. 이를 도 10의 구동 파형과 비교해 보면 보조전극라인(A)에 직류신호(Va)가 공급됨을 알 수 있다. 보조전극라인(A)에 직류신호(Va)가 공급되면, 보조전극에서 소비되는 소비전력(W=C×V2×f 여기서, C는 패널 캐패시던스, V는 직류신호(Va)의 전압, f는 주파수)을 낮출 수 있다. 즉, 보조전극라인(A)에 직류신호(Va)를 공급하여 주파수(f)를 낮춤으로써 보조전극의 소비전력이 낮아진다. 그 외의 동작과정 및 효과는 도 10의 구동 파형과 동일하다.
도 13을 참조하면, 본 발명에 의한 3전극 PDP의 서브필드는 전화면을 초기화하는 프라이밍 및 리셋기간, 전화면을 분할구동방식으로 스캔하면서 데이터를 기입하는 어드레스 기간, 데이터가 기입된 셀들의 발광 상태를 유지시키는 서스테인 기간으로 나뉘어 진다. 먼저 리셋기간에는 방전셀들을 초기화하고, 어드레스 방전을 돕기 위해 공통서스테인전극라인(Z)에 공급되는 방전펄스로 주사/서스테인전극라인(Y)과 공통서스테인전극라인(Z) 간에 방전을 일으켜 각 방전셀들에 프라이밍 하전입자 및 벽전하를 형성시킨다. 어드레스 기간에는 PDP의 각주사/서스테인전극라인(Y)들에 스캔펄스(-Vs)가 분할구동방식으로 인가되고, 스캔펄스(-Vs)에 동기되어 데이터펄스(Vd)가 각 어드레스전극라인(X)에 공급된다. 이때, 스캔펄스(-Vs)는 소정시간만큼 중첩되어 주사/서스테인전극라인(Y)에 인가된다. 서스테인 기간에는 주사/서스테인전극라인(Y) 및 공통서스테인전극라인(Z)에 서스테인 펄스가 공급되어 어드레스 기간에 선택된 방전셀들을 발광시킨다.
도 14는 본 발명의 제 2 실시예에 의한 분할구동방식을 나타내는 도면이다.
도 14를 참조하면, 본 발명의 제 2 실시예에서는 제 (m/2) 주사/서스테인전극라인(Y(m/2)), 제 ((m/2)+1) 주사/서스테인전극라인 (Y(m/2)+1), 제 ((m/2)-1) 주사/서스테인전극라인(Y(m/2)-1), 제((m/2)+2) 주사/서스테인전극라인(Y(m/2)+2),…,제 1 주사/서스테인전극라인(Y1),제 m 주사/서스테인전극라인(Ym)의 순서로 스캔펄스가 공급된다. 이때, 각 주사/서스테인전극라인(Y)에 인가되는 스캔펄스는 소정시간(예를 들어 200㎱)만큼 중첩되어 공급된다.
도 15 내지 도 17은 도 14에 도시된 PDP의 구동방법을 설명하기 위한 파형도이다.
도 15를 참조하면, 본 발명에 의한 4전극 PDP의 서브필드는 프라이밍 및 리셋기간, 어드레스 기간, 서스테인 기간으로 나뉘어 진다. 먼저 리셋기간에는 방전셀들을 초기화함과 아울러 방전셀들에 프라이밍 하전입자 및 벽전하를 형성시킨다. 어드레스 기간에는 PDP의 각 주사/서스테인전극라인(Y)들에 스캔펄스(-Vs)가 분할구동방식으로 인가되고, 스캔펄스(-Vs)에 동기되어 데이터펄스(Vd)가 각 어드레스전극라인(X)에 공급된다. 주사/서스테인전극라인(Y)들에 공급되는 스캔펄스는 바로 앞에 인가된 스캔펄스와 소정시간만큼 중첩되게 인가된다. 이때, 스캔펄스는 제(m/2) 주사/서스테인전극라인(Y(m/2)), 제((m/2)+1)주사/서스테인전극라인(Y(m/2)+1), 제 ((m/2)-1) 주사/서스테인전극라인(Y(m/2)-1), 제 ((m/2)+2) 주사/서스테인전극라인(Y(m/2)+2),…,제 1 주사/서스테인전극라인(Y1),제 m 주사/서스테인전극라인(Ym)의 순서로 공급된다. 그 외의 동작특성 및 효율은 도 10에 도시된 파형도와 동일하다. 서스테인 기간에는 주사/서스테인전극라인(Y) 및 공통서스테인전극라인(Z)에 서스테인 펄스가 공급되어 어드레스 기간에 선택된 방전셀들을 발광시킨다.
도 16을 참조하면, 본 발명에 의한 4전극 PDP의 서브필드는 프라이밍 및 리셋기간, 어드레스 기간, 서스테인 기간으로 나뉘어 진다. 먼저 리셋기간에는 방전셀들을 초기화함과 아울러 방전셀들에 프라이밍 하전입자 및 벽전하를 형성시킨다. 어드레스 기간에는 PDP의 각 주사/서스테인전극라인(Y)들에 스캔펄스(-Vs)가 분할구동방식으로 인가되고, 스캔펄스(-Vs)에 동기되어 데이터펄스(Vd)가 각 어드레스전극라인(X)에 공급된다. 주사/서스테인전극라인(Y)들에 공급되는 스캔펄스는 바로 앞에 인가된 스캔펄스와 소정시간만큼 중첩되게 인가된다. 이때, 스캔펄스는 제 (m/2) 주사/서스테인전극라인(Y(m/2)), 제 ((m/2)+1) 주사/서스테인전극라인(Y(m/2)+1), 제 ((m/2)-1) 주사/서스테인전극라인(Y(m/2)-1), 제 ((m/2)+2) 주사/서스테인전극라인(Y(m/2)+2),…,제 1 주사/서스테인전극라인(Y1),제 m 주사/서스테인전극라인(Ym)의 순서로 공급된다. 그 외의 동작특성 및 효율은 도 12에 도시된 파형도와 동일하다. 서스테인 기간에는 주사/서스테인전극라인(Y) 및 공통서스테인전극라인(Z)에 서스테인 펄스가 공급되어 어드레스 기간에 선택된 방전셀들을 발광시킨다.
도 17을 참조하면, 본 발명에 의한 3전극 PDP의 서브필드는 프라이밍 및 리셋기간, 어드레스 기간, 서스테인 기간으로 나뉘어 진다. 먼저 리셋기간에는 방전셀들을 초기화함과 아울러 방전셀들에 프라이밍 하전입자 및 벽전하를 형성시킨다. 어드레스 기간에는 PDP의 각 주사/서스테인전극라인(Y)들에 스캔펄스(-Vs)가 분할구동방식으로 인가되고, 스캔펄스(-Vs)에 동기되어 데이터펄스(Vd)가 각 어드레스전극라인(X)에 공급된다. 어드레스 기간에는 PDP의 각 주사/서스테인전극라인(Y)들에 스캔펄스(-Vs)가 분할구동방식으로 인가되고, 스캔펄스에 동기되어 데이터펄스(Vd)가 각 어드레스전극라인(X)에 공급된다. 주사/서스테인전극라인(Y)들에 공급되는 스캔펄스는 바로 앞에 인가된 스캔펄스와 소정시간만큼 중첩되게 인가된다. 이때, 스캔펄스는 제 (m/2) 주사/서스테인전극라인(Y(m/2)), 제 ((m/2)+1)주사/서스테인전극라인(Y(m/2)+1), 제 ((m/2)-1) 주사/서스테인전극라인(Y(m/2)-1), 제 ((m/2)+2) 주사/서스테인전극라인(Y(m/2)+2),…,제 1 주사/서스테인전극라인(Y1),제 m 주사/서스테인전극라인(Ym)의 순서로 공급된다. 그 외의 동작특성 및 효율은 도 13에 도시된 파형도와 동일하다. 서스테인 기간에는 주사/서스테인전극라인(Y) 및 공통서스테인전극라인(Z)에 서스테인 펄스가 공급되어 어드레스 기간에 선택된 방전셀들을 발광시킨다.
도 18은 본 발명의 제 1 및 제 2 실시예에 따른 4전극 교류 면방전 PDP를 구동시키기 위한 구동 장치의 블록도이다.
도 18을 참조하면, 본 발명에 따른 PDP의 구동장치는 영상 데이터를 처리하는 영상신호 처리부(100)와, 영상신호 처리부(100)로부터 공급되는 영상 데이터를 프라임 단위로 저장하는 프레임 메모리(102)와, 프레임 메모리(102)로부터 전송되는 영상데이터(Vd)를 PDP(104)의 어드레스전극라인(X)에 분할구동방식으로 공급하는 어드레스 구동부(106)와, 어드레스 구동부(106)에 동기되어 매 수평주기마다 스캔펄스(-Vs)를 PDP(104)의 주사/서스테인전극라인(Y)에 순차적으로 공급함과 아울러 서스테인 펄스를 공급하는 주사/서스테인구동부(108)와, 공통서스테인구동부(Z)에 서스테인 펄스를 공급하는 공통서스테인 구동부(110)와, 보조전극라인(A)에 보조펄스(Va)를 공급하는 보조전극 구동부(112)를 구비한다. 또한, 본 발명의 구동장치는 펄스 파형을 발생시켜 각 드라이버에 공급하는 파형발생부(114)와, 각 전극라인에 공급되는 펄스의 인가 시점을 제어하기 위하여 프레임 메모리(102), 주사/서스테인 구동부(108) 및 파형발생부(114)를 제어하는 제어부(116)를 구비한다. 본 발명의 제 1 및 제 2 실시예에 따른 3전극 교류 면방전 PDP에서는 보조전극 구동부(112)가 제거된다. 그 외의 구성요소는 본 발명의 4전극 교류 면방전 PDP의 경우와 동일하다.
상술한 바와 같이, 본 발명에 따른 플라즈마 디스플레이 패널의 구동방법에 의하면 스캔펄스를 주사/서스테인전극라인에 분할구동방식으로 인가하여 스캔펄스를 소정시간만큼 중첩시킨다. 이에 따라, 스캔펄스의 펄스폭을 데이터펄스 및 보조펄스의 펄스폭의 합 보다 중첩되는 시간만큼 넓게 할 수 있다. 따라서, 어드레스 방전시 주사/서스테인전극라인에 충분한 방전전류가 흐를 수 있다. 나아가, 보조펄스에 낮은 전압을 인가할 수 있으므로 콘트라스트비가 향상된다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

Claims (12)

  1. 제 1 기판 상에 서로 평행하게 형성된 복수개의 주사/서스테인전극라인과 공통서스테인전극라인, 제 2 기판 상에 상기 주사/서스테인전극라인 및 상기 공통서스테인전극라인에 교차하는 방향으로 형성된 어드레스전극라인의 매트릭스구성에 의해 다수의 방전셀을 구성하는 플라즈마 디스플레이 패널의 구동방법에 있어서,
    상기 방전셀을 선택하는 어드레스 기간과, 상기 선택된 방전셀을 표시하는 서스테인 기간을 포함하며,
    상기 어드레스기간은 상기 어드레스전극라인에 데이터 펄스를 공급하고, 상기 주사/서스테인전극라인에 주사순서에 따라 순차적으로 스캔펄스를 공급하여 어드레스 방전을 일으키는 단계와, 상기 어드레스방전을 소정시간 지속시키는 보조방전을 일으키는 단계를 포함하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
  2. 제 1 항에 있어서,
    상기 보조방전은 상기 스캔펄스를 상기 데이터펄스보다 소정시간 더 지속시켜, 상기 순차적으로 주사/서스테인전극라인에 가해지는 스캔펄스가 각각 소정시간 중첩되도록 인가되어 상기 어드레스전극라인과 상기 주사/서스테인전극라인 사이에서 발생하도록 하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
  3. 제 1 항에 있어서,
    상기 주사/서스테인전극라인의 주사순서는 화면을 둘이상으로 분할하여 각 분할된 화면내에서 동시에 순차적으로 스캔펄스를 공급하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
  4. 제 3 항에 있어서,
    상기 주사/서스테인전극라인의 주사순서는 화면을 상반부와 하반부로 분할하여 각 분할화면내의 첫 번째 라인부터 순차적으로 이루어지는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
  5. 제 3 항에 있어서,
    상기 주사/서스테인전극라인에의 주사순서는 화면을 상반부와 하반부로 분할하여 상기 상반부 분할화면에서는 마지막 라인부터, 상기 하반부 분할화면에서는 첫 번째 라인부터 순차적으로 이루어지는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
  6. 제 1 기판 상에 서로 평행하게 형성된 복수개의 주사/서스테인전극라인과 공통서스테인전극라인, 제 2 기판 상에 상기 주사/서스테인전극라인 및 상기 공통서스테인전극라인에 교차하는 방향으로 형성된 어드레스전극라인의 매트릭스구성에 의해 다수의 방전셀을 구성하는 플라즈마 디스플레이 패널의 구동방법에 있어서,
    상기 방전셀을 선택하는 어드레스 기간과, 상기 선택된 방전셀을 표시하는 서스테인 기간을 포함하며,
    상기 어드레스 기간은 상기 어드레스전극라인에 데이터 펄스를 공급하고, 상기 주사/서스테인전극라인의 주사순서에 따라 순차적으로 스캔펄스를 공급하여 어드레스 방전을 일으키는 단계와, 상기 보조전극에 보조펄스를 가해 상기 어드레스 방전을 소정시간 지속시키는 보조방전을 일으키는 단계를 포함하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
  7. 제 6 항에 있어서,
    상기 보조방전은 상기 스캔펄스를 상기 데이터펄스보다 소정시간 더 지속시켜, 상기 순차적으로 주사/서스테인전극라인에 가해지는 스캔펄스가 각각 소정시간 중첩되도록 인가하고, 상기 보조전극에 상기 지속된 스캔펄스의 폭만큼 보조펄스를 가해 상기 보조전극과 주사/서스테인전극라인 사이에서 발생하도록 이루어지는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
  8. 제 6 항에 있어서,
    상기 보조방전은 상기 스캔펄스를 상기 데이터펄스보다 소정시간 더 지속시켜, 상기 순차적으로 주사/서스테인전극라인에 가해지는 스캔펄스가 각각 소정시간 중첩되도록 인가하고,
    상기 보조전극에 어드레스기간동안 일정한 전압을 인가해 상기 보조전극과주사/서스테인전극라인 사이에서 발생하도록 이루어지는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
  9. 제 7 항 및 제 8 항에 있어서,
    상기 데이터펄스의 전압보다 상기 보조펄스의 전압이 작은 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
  10. 제 6 항에 있어서,
    상기 주사/서스테인전극라인에 주사순서는 화면을 둘 이상으로 분할하여 각 분할된 화면내에서 동시에 순차적으로 스캔펄스를 공급하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
  11. 제 10 항에 있어서,
    상기 주사/서스테인전극라인의 주사순서는 화면을 상반부와 하반부로 분할하여 각 분할화면내의 첫 번째 라인부터 순차적으로 이루어지는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
  12. 제 10 항에 있어서,
    상기 주사/서스테인전극라인의 주사순서는 화면을 상반부와 하반부로 분할하여 상기 상반부 분할화면에서는 마지막 라인부터, 하반부 분할화면에서는 첫 번째라인부터 순차적으로 이루어지는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
KR1020000006642A 2000-02-12 2000-02-12 플라즈마 디스플레이 패널의 구동방법 KR100359021B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000006642A KR100359021B1 (ko) 2000-02-12 2000-02-12 플라즈마 디스플레이 패널의 구동방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000006642A KR100359021B1 (ko) 2000-02-12 2000-02-12 플라즈마 디스플레이 패널의 구동방법

Publications (2)

Publication Number Publication Date
KR20010083409A true KR20010083409A (ko) 2001-09-01
KR100359021B1 KR100359021B1 (ko) 2002-10-31

Family

ID=19645933

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000006642A KR100359021B1 (ko) 2000-02-12 2000-02-12 플라즈마 디스플레이 패널의 구동방법

Country Status (1)

Country Link
KR (1) KR100359021B1 (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030080146A (ko) * 2002-04-04 2003-10-11 엘지전자 주식회사 패시브 매트릭스 구조를 갖는 유기 ｅｌ 디스플레이장치의 스캔 방법
KR100710819B1 (ko) * 2004-06-22 2007-04-24 인하대학교 산학협력단 교류 타입 플라즈마 디스플레이 패널의 스캔 구동 방법
KR100774913B1 (ko) * 2005-10-13 2007-11-09 엘지전자 주식회사 플라즈마 디스플레이 장치 및 그의 구동 방법
KR100908574B1 (ko) * 2007-11-26 2009-07-22 한국과학기술원 4전극 구조를 갖는 교류 플라즈마 디스플레이 패널의어드레스 방전 지연을 줄이기 위한 구동 방법
KR100918357B1 (ko) * 2002-06-26 2009-09-22 가부시키가이샤 히타치세이사쿠쇼 플라즈마 디스플레이 패널의 구동 방법

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030080146A (ko) * 2002-04-04 2003-10-11 엘지전자 주식회사 패시브 매트릭스 구조를 갖는 유기 ｅｌ 디스플레이장치의 스캔 방법
KR100918357B1 (ko) * 2002-06-26 2009-09-22 가부시키가이샤 히타치세이사쿠쇼 플라즈마 디스플레이 패널의 구동 방법
KR100710819B1 (ko) * 2004-06-22 2007-04-24 인하대학교 산학협력단 교류 타입 플라즈마 디스플레이 패널의 스캔 구동 방법
KR100774913B1 (ko) * 2005-10-13 2007-11-09 엘지전자 주식회사 플라즈마 디스플레이 장치 및 그의 구동 방법
KR100908574B1 (ko) * 2007-11-26 2009-07-22 한국과학기술원 4전극 구조를 갖는 교류 플라즈마 디스플레이 패널의어드레스 방전 지연을 줄이기 위한 구동 방법

Also Published As

Publication number Publication date
KR100359021B1 (ko) 2002-10-31

Similar Documents

Publication Publication Date Title
US20060001603A1 (en) Plasma display apparatus and method for driving the same
KR100338519B1 (ko) 플라즈마 디스플레이 패널의 어드레스 방법
KR100359021B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100330033B1 (ko) 플라즈마 디스플레이 패널의 구동 방법
KR100336606B1 (ko) 플라즈마 디스플레이 패널 및 그 구동방법
KR20030079501A (ko) 플라즈마 디스플레이 패널 및 그 구동방법
KR100389019B1 (ko) 플라즈마 디스플레이 패널의 리셋회로
KR100359017B1 (ko) 플라즈마 디스플레이 패널의 구동 방법
KR100359016B1 (ko) 플라즈마 디스플레이 패널 및 그 구동방법
KR100481215B1 (ko) 플라즈마 디스플레이 패널 및 그 구동방법
KR100456146B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100667109B1 (ko) 플라즈마 디스플레이 패널 및 그 구동방법
KR100336609B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100467073B1 (ko) 플라즈마 디스플레이 패널의 구동방법 및 장치
KR100359572B1 (ko) 플라즈마 디스플레이 패널
KR100381049B1 (ko) 플라즈마 디스플레이 패널의 구동방법 및 장치
KR100359570B1 (ko) 플라즈마 디스플레이 패널
KR100373534B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100364398B1 (ko) 플라즈마 디스플레이 패널 및 그 구동방법
KR100349030B1 (ko) 플라즈마 디스플레이 패널 및 그 구동방법
KR20010037563A (ko) 플라즈마 디스플레이 패널 및 그 구동방법
KR100373529B1 (ko) 플라즈마 디스플레이 패널 및 그구동방법
KR100738818B1 (ko) 플라즈마 디스플레이 장치 및 그의 구동방법
KR100764760B1 (ko) 플라즈마 디스플레이 패널 및 그 구동방법
KR20010104080A (ko) 플라즈마 디스플레이 패널 및 그 구동방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080926

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee