KR100381049B1 - 플라즈마 디스플레이 패널의 구동방법 및 장치 - Google Patents

플라즈마 디스플레이 패널의 구동방법 및 장치 Download PDF

Info

Publication number
KR100381049B1
KR100381049B1 KR10-2000-0064827A KR20000064827A KR100381049B1 KR 100381049 B1 KR100381049 B1 KR 100381049B1 KR 20000064827 A KR20000064827 A KR 20000064827A KR 100381049 B1 KR100381049 B1 KR 100381049B1
Authority
KR
South Korea
Prior art keywords
data
pulse
scan
address
auxiliary
Prior art date
Application number
KR10-2000-0064827A
Other languages
English (en)
Other versions
KR20020034041A (ko
Inventor
송병수
명대진
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR10-2000-0064827A priority Critical patent/KR100381049B1/ko
Priority to US09/758,232 priority patent/US6407510B1/en
Priority to JP2001006524A priority patent/JP2001249641A/ja
Publication of KR20020034041A publication Critical patent/KR20020034041A/ko
Application granted granted Critical
Publication of KR100381049B1 publication Critical patent/KR100381049B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/293—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for address discharge
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 고속 구동을 가능하게 함과 아울러 소비전력을 최소화할 수 있도록 한 플라즈마 디스플레이 패널의 구동방법에 관한 것이다.
본 발명의 플라즈마 디스플레이 패널의 구동방법은 방전셀을 선택하기 위한 어드레스 기간동안 어드레스전극에 데이터펄스가 공급되는 단계와, 어드레스전극에 데이터펄스가 공급될 때 데이터펄스의 앞 및 뒤에 위치되도록 보조 데이터펄스를 어드레스전극에 공급되는 단계와, 주사/서스테인전극에 주사펄스가 순차적으로 공급되는 단계를 포함한다.

Description

플라즈마 디스플레이 패널의 구동방법 및 장치{Apparatus and Method of Driving Plasma Display Panel}
본 발명은 플라즈마 디스플레이 패널의 구동방법 및 장치에 관한 것으로 특히, 고속 구동을 가능하게 함과 아울러 소비전력을 최소화할 수 있도록 한 플라즈마 디스플레이 패널의 구동방법 및 장치에 관한 것이다.
최근, 평판 디스플레이 장치로서 대형패널의 제작이 용이한 플라즈마 디스플레이 패널(이하 "PDP"라 함)이 주목받고 있다. PDP로는 도 1에 도시된 바와 같이 3전극을 구비하고 교류전압에 의해 구동되는 3전극 교류 면방전형 PDP가 대표적이다.
도 1을 참조하면, 3전극 교류 면방전형 PDP의 방전셀은 상부기판(10) 상에 형성되어진 주사/서스테인전극(12Y) 및 공통서스테인전극(12Z)과, 하부기판(18) 상에 형성되어진 어드레스전극(20X)을 구비한다. 주사/서스테인전극(12Y)과 공통서스테인전극(12Z)이 나란하게 형성된 상부기판(10)에는 상부 유전층(14)과 보호막(16)이 적층된다. 상부 유전층(14)에는 플라즈마 방전시 발생된 벽전하가 축적된다. 보호막(16)은 플라즈마 방전시 발생된 스퍼터링에 의한 상부 유전층(14)의 손상을 방지함과 아울러 2차 전자의 방출 효율을 높이게 된다. 보호막(16)으로는 통상 산화마그네슘(MgO)이 이용된다. 어드레스전극(20X)이 형성된 하부기판(18) 상에는 하부 유전층(22), 격벽(24)이 형성되며, 하부 유전층(22)과 격벽(24) 표면에는 형광체(26)가 도포된다. 어드레스전극(20X)은 주사/서스테인전극(12Y) 및 공통서스테인전극(12Z)과 교차되는 방향으로 형성된다. 격벽(24)은 어드레스전극(20)과 나란하게 형성되어 방전에 의해 생성된 자외선 및 가시광이 인접한 방전셀에 누설되는 것을 방지한다. 형광체(26)는 플라즈마 방전시 발생된 자외선에 의해 여기되어 적색, 녹색 또는 청색 중 어느 하나의 가시광선을 발생하게 된다. 상/하판과 격벽 사이에 마련된 방전공간에는 가스방전을 위한 불활성 가스가 주입된다.
이러한 방전셀은 도 2에 도시된 바와 같이 매트릭스 형태로 배치된다. 도 2에서 방전셀(1)은 주사/서스테인전극라인(Y1 내지 Ym), 공통서스테인전극라인(Z1 내지 Zm) 및 어드레스전극라인(X1 내지 Xn)의 교차부에 마련된다. 주사/서스테인전극라인(Y1 내지 Ym)은 순차적으로 구동되고, 공통서스테인전극라인(Z1 내지 Zm)은 공통적으로 구동된다. 어드레스전극라인들(X1 내지 Xn)은 기수번째 라인들과 우수번째 라인들로 분할되어 구동된다.
이러한 3전극 교류 면방전형 PDP는 다수개의 서브필드로 분리되어 구동되고, 각 서브필드기간에는 비디오 데이터의 가중치에 비례시킨 횟수의 발광이 진행됨으로써 계조표시가 행해지게 된다. 실례로, 8비트의 비디오 데이터를 이용하여 256 계조로 화상이 표시되는 경우 각 방전셀(1)에서의 1 프레임 표시기간(예를 들면, 1/60초=약 16.7msec)은 도 3에 도시된 바와 같이 8개의 서브필드(SF1 내지 SF8)로 분할된다. 각 서브필드(SF1 내지 SF8)는 다시 리셋 기간, 어드레스 기간 및 서스테인 기간으로 분할하고, 서스테인 기간에 1:2:4:8:…:128의 비율로 가중치를 부여하게 된다. 여기서, 리셋기간은 방전셀을 초기화하는 기간이고, 어드레스기간은 비디오데이터의 논리값에 따라 선택적인 어드레스방전이 발생하게 하는 기간이며, 서스테인 기간은 상기 어드레스방전이 발생된 방전셀에서 방전이 유지되게 하는 기간이다. 리셋 기간과 어드레스기간은 각 서브필드 기간에 동일하게 할당된다.
도 4는 종래의 PDP의 구동방법에 따른 파형도를 나타내는 도면이다.
도 4를 참조하면, 우선, 도시하지 않은 리셋기간에서 모든 방전셀들에서 방전이 발생되게 함으로써 모든 방전셀들을 초기화하게 된다. 이러한 리셋기간에 이어 어드레스기간에서는 주사/서스테인전극라인들(Y1 내지 Ym)에 순차적으로 주사펄스(SP)를 공급함과 아울러 그 주사펄스(SP)에 동기되는 데이터펄스(DP)를 어드레스전극라인들(X1 내지 Xn)에 공급함으로써 선택적인 어드레스방전이 발생되게 한다. 이어서, 서스테인 기간에서 주사/서스테인전극라인들(Y1 내지 Ym)과 공통서스테인전극라인들(Z1 내지 Zm)에 교번적으로 서스테인펄스(SUSPy, SUSPz)를 공급함으로써 상기 어드레스방전이 발생된 방전셀들에서 서스테인 방전이 소정의 기간동안 유지되게 한다.
이러한 서브필드 구동방법에서 서스테인 기간은 화상을 표시하는 기간으로 적절한 휘도를 내기 위해서는 어느 정도의 시간을 확보하여야 한다. 그런데, 고 해상도화 되거나 화면의 크기가 증가하게 되면 PDP의 주사/서스테인전극라인(Y) 수가 증가하게 된다. 이에 따라, 어드레스기간이 증가하게 되므로 자연히 방전유지기간이 짧아지게 되어 휘도가 낮아지는 문제가 발생하게 된다. 이로 인하여, 어드레스 전극라인을 분할하여 멀티-어드레스를 하는 경우에는 그 만큼 구동 IC가 추가되어 제조원가가 증가하게 된다.
이러한 문제점을 해결하기 위해서는 어드레스방전을 위한 펄스폭을 줄여야하나 펄스폭을 줄이는 경우 방전이 불안정하게 되어 어드레스 실패확률이 증가하게 된다. 이러한 어드레스 실패를 없애기 위해서는 보조 전극라인들을 추가하여 어드레스 방전이 일어나기 전에 프라이밍 입자를 제공해주는 방법과 기존의 3전극 구조에서 어드레스 펄스의 재구성 및 최적화에 의한 방법이 고려될 수 있다. 그러나, 보조전극라인에 의한 프라이밍 입자의 생성은 패널의 제작공정이 복잡해지고 구동이 어려운 단점이 있다. 따라서, 기존의 3전극 구조에서 어드레스 펄스를 개선하는 방법이 최선의 방법이라고 할 수 있다. 그러나, 주사/서스테인전극라인(Y) 수가 증가하게 되면 라인당 1㎲ 정도의 매우 짧은 기간동안 어드레스 방전이 발생하여야 하는데 종래의 1㎲ 펄스로는 어드레스가 불가능하다고 알려져 있다. 이는 1㎲ 동안에는 방전이 충분히 성숙되지 못하고 끝나기 때문에 어드레스방전시 방전유지에 필요한 충분한 벽전하를 주사/서스테인전극(12Y) 및 공통서스테인전극(12Z) 상에 형성하지 못하기 때문이다. 또한, 방전셀마다 공간전하의 상태가 다르고 인접 셀에 의한 영향에 의해 어드레스가 불안정해진다. 이러한 문제점을 해결하기 위하여 도 5와 같은 구동파형에 제안되었다.
도 5를 참조하면, 어드레스전극라인(Xn, Xn+i, Xn+j)에 공급되는 데이터펄스는 데이터의 논리값에 따라 펄스폭이 달라지게 된다. 다시 말하여, 어드레스전극라인(X)에는 데이터의 논리값이 '1'인 경우 종래보다 작은 폭(Td) 예를 들면, 1㎲정도의 폭을 가지는 메인 데이터펄스(MDP)를 인가하고, 데이터의 논리값이 '0'인 경우 종래와는 달리 미세폭(Tad)을 가지는 보조 데이터펄스(ADP)를 인가하게 된다. 그리고, 주사/서스테인전극라인(Y)에는 메인 데이터펄스(MDP)에 대응되는 메인 주사펄스(MSP)와 그 메인 주사펄스(MSP)에 선행하여 상기 보조 데이터펄스(ADP) 폭(Tad)에 대응되는 보조 주사펄스(ASP)가 더해진 주사펄스를 인가하게 된다. 다시 말하여, 주사/서스테인전극라인(Y)에는 메인 데이터펄스(MDP)가 인가되는 시점보다 조금 앞선 시점, 즉 보조 데이터 펄스(ADP)의 폭(Tad)만큼 앞선 시점에서 주사펄스가 인가된다. 이에 따라, 주사/서스테인전극라인들(Y)에 순차적으로 공급되는 주사펄스는 이전 주사펄스와 보조 주사펄스(ASP)의 폭(Tas)만큼씩 중첩되게 인가된다. 여기서, 보조데이터펄스(ADP)와 보조주사펄스(ASP)는 정상적인 어드레스 방전은 발생시키지 않으면서 짧은 시간동안 프라이밍 입자를 공급해주는 역할을 한다. 상세히 하면, 메인 데이터펄스(MDP)가 공급되는 방전셀에서는 이전라인 주사시간에 공급되어진 메인 데이터펄스(MDP) 또는 보조 데이터펄스(ADP)와 보조주사펄스(ASP)가 중첩된 부분에서 보조방전이 발생된 후, 현재라인 주사시간에 공급되어진 메인 데이터펄스(MDP) 메인 주사펄스(MSP)가 중첩된 부분에서 정상적인 어드레스방전이 발생하게 된다. 결과적으로, 메인 데이터펄스(MDP)가 공급되는 방전셀에서 어드레스방전은 도 5의 A와 같이 Tas+Ts 시간동안 방전이 일어나게 되어 어드레스 방전시간을 늘려준 효과가 발생하게 된다. 그리고, 보조 데이터 펄스(ADP)가 공급되는 방전셀에서는 도 5의 B와 같이 제 m+2 번째 주사/서스테인전극라인(Ym+2)에 공급되는 메인 주사펄스(MSP)와 m+3 번째 주사/서스테인전극라인(Ym+3)에 공급되는 보조 주사펄스(ASP)와 보조방전이 발생한다. 그러나, 이 보조방전은 극히 짧은 시간(Tas) 동안 발생하기 때문에 벽전하를 형성하지는 못한다.
이와 같이, 도 5에 도시된 종래의 PDP의 구동방법은 데이터의 논리값에 따라 데이터펄스의 폭을 조절함과 아울러 순차적으로 공급되는 주사펄스가 소정 시간만큼 중첩되게 함으로써 어드레스 기간은 짧게 하면서 실제 어드레스 방전기간은 늘려줄 수 있다. 이에 따라, PDP의 고속 구동이 가능함과 아울러 각 방전셀에서 어드레스 기간 부족에 의한 어드레스 실패를 방지할 수 있게 된다.
하지만, 이와 같은 PDP의 구동방법은 데이터가 없는 어드레스전극라인(X)에도 항상 보조 데이터펄스(ADP)를 인가하게 됨으로써 많은 소비전력이 낭비된다. 또한, 이와 같은 구동방법을 구현하기 위한 회로를 구현할 때도 데이터가 없는 어드레스전극라인(X)에 항상 인가되는 보조 데이터펄스(ADP)에 따른 잦은 전압 스위칭이 필요하게 되어 회로 구성이 복잡함과 아울러 많은 소비전력을 소모하게 된다.
따라서, 본 발명의 목적은 고속 구동을 가능하게 함과 아울러 소비전력을 최소화할 수 있도록 한 플라즈마 디스플레이 패널의 구동방법 및 장치를 제공하는데 있다.
도 1은 종래의 3전극 교류 면방전 플라즈마 디스플레이 패널의 방전셀 구조를 나타내는 사시도.
도 2는 도 1에 도시된 방전셀들을 포함하는 플라즈마 디스플레이 패널의 전체적인 전극 배치도.
도 3은 통상의 서브필드 구동방법을 설명하기 위한 한 프레임 구성도.
도 4는 종래의 플라즈마 디스플레이 패널 구동방법을 나타내는 파형도.
도 5는 종래의 다른 실시예에 의한 플라즈마 디스플레이 패널 구동방법을 나타내는 파형도.
도 6은 본 발명의 실시예에 의한 플라즈마 디스플레이 패널의 구동방법에서 어드레스 구동파형을 나타내는 파형도.
도 7은 도 6에 도시된 보조 데이터펄스의 인가과정을 나타내는 파형도.
도 8은 도 6에 도시된 구동파형을 생성하기 위한 회로도.
도 9는 도 8에 도시된 회로도에서 구동파형을 생성하는 과정을 나타내는 파형도.
< 도면의 주요 부분에 대한 부호의 설명 >
1 : 방전셀 10 : 상부기판
12Y : 주사/서스테인전극 12Z : 공통서스테인전극
14,22 : 유전체층 16 : 보호막
18 : 하부기판 20X : 어드레스전극
24 : 격벽 26 : 형광체층
30 : 데이터 입력수단 32,34,36,38 : 시프트 레지스터
40,42 : 래치 44 : 보조 데이터펄스 생성부
46,48,50,52 : 오어 게이트 54 : 멀티플렉서
상기 목적을 달성하기 위하여 본 발명의 플라즈마 디스플레이 패널의 구동방법은 방전셀을 선택하기 위한 어드레스 기간동안 어드레스 전극에 데이터 펄스를 공급하는 단계와, 상기 어드레스 전극에 상기 데이터 펄스가 공급될 때 상기 데이터 펄스의 앞 및 뒤에 배치되도록 상기 데이터 펄스의 폭보다 적은 보조 데이터 펄스를 상기 어드레스 전극에 공급하는 단계와, 주사/서스테인전극에 주사펄스가 순차적으로 공급되는 단계를 포함한다.
본 발명의 플라즈마 디스플레이 패널의 구동장치는 데이터가 입력되는 시프트레지스터들과, 시프트레지스터에 저장되어 있는 데이터를 입력받음과 아울러 입력받은 데이터를 일시저장하기 다수개의 메모리들과, 메모리들에 저장되어 있는 데이터들을 입력받아 보조 데이터를 생성하기 위한 보조 데이터 생성부와, 메모리에 저장된 데이터 및 보조 데이터 생성부에서 생성된 보조 데이터를 입력받아 데이터 및 보조 데이터 중 어느 하나를 출력하기 위한 출력수단을 구비한다.
상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부도면을 참조한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
이하, 도 6 내지 도 9를 참조하여 본 발명의 바람직한 실시예에 대하여 설명하기로 한다.
도 6은 본 발명의 실시예에 의한 PDP의 어드레스 기간을 나타내는 구동파형이다.
도 6을 참조하면, 본 발명의 실시예에 의한 PDP의 어드레스 기간에 주사/서스테인전극라인(Y)에는 순차적으로 주사펄스(Vs)가 인가되고, 어드레스전극라인(X)에는 주사/서스테인전극라인(Y)에 공급되는 주사펄스(Vs)에 동기되어 보조 데이터펄스(ADP) 및 메인 데이터펄스(MDP)가 공급된다. 어드레스전극라인(X)에 논리값이 '1'인 데이터펄스가 공급될 경우 작은 폭(Td), 예를 들면, 1㎲정도의 폭을 가지는 메인 데이터펄스(MDP)가 인가되고, 데이터의 논리값이 '0'인 경우 메인 데이터펄스(MDP)가 인가되지 않는다. 또한, 메인 데이터 펄스(MDP)가 인가될 때 메인 데이터 펄스(MDP)의 앞 및 뒤에는 메인 데이터 펄스(MDP)의 폭(Td)보다 작은 폭(Tad)을 가지는 보조 데이터펄스(ADP)가 인가된다. 그리고, 주사/서스테인전극라인(Y)에 순차적으로 인가되는 주사펄스(Vs)는 메인 데이터펄스(MDP) 및 보조 데이터펄스(ADP)의 폭(Tad+Td=Ts)을 가지는 메인 주사펄스(MSP)와 보조 데이터펄스(ADP) 폭(Tad=Tas)을 가지는 보조 주사펄스(ASP)로 나뉘어진다. 메인 주사펄스(MSP)는 주사/서스테인전극라인(Y)에 순차적으로 인가되고 보조 주사펄스(ASP)는 메인 주사펄스(MSP)에 선행되어 인가된다. 주사/서스테인전극라인들(Y)에 순차적으로 공급되는 주사펄스는 보조 주사펄스(ASP)의 폭(Tas)만큼씩 중첩되게 인가된다.
본 발명의 구동파형의 동작과정을 상세히 설명하면, 먼저 도 6의 A와 같이인접되는 방전셀 모두에 메인 데이터펄스(MDP)가 인가되는 경우 메인 데이터펄스(MDP)들의 사이에는 하나의 보조 데이터펄스(ADP)가 인가된다. 또한, 도 6의 B 및 C와 같이 임의의 방전셀에 하나의 메인 데이터펄스(MDP)가 인가되는 경우 메인 데이터펄스(MDP)의 앞 및 뒤에 보조 데이터펄스(ADP)가 인가된다. 또한, 메인 데이터펄스(MDP)가 인가되지 않는 경우 보조 데이터펄스(ADP)도 인가되지 않는다. 표 1 및 도 7을 참조하여 보조 데이터펄스(ADP)가 인가되는 방법을 상세히 설명하기로 한다.
i Di Di+1 ASP
1 1 1 1
2 1 0 1
3 0 0 0
4 0 1 1
5 1 0 1
표 1 및 도 7을 참조하면, 먼저 제 1 및 제 2 데이터(D1,D2)에는 메인 데이터펄스(MDP)가 인가된다. 이때, 표 1에 의해 제 1 및 제 2 데이터(D1,D2)의 사이에는 보조 데이터펄스(ASP)가 인가된다. 그리고, 제 2 데이터(D2)에는 메인 데이터펄스(MDP)가 인가되지만, 제 3 데이터(D3)에는 메인 데이터펄스(MDP)가 인가되지 않는다. 이때, 표 1에 의해 제 2 데이터(D2)에 공급되는 메인 데이터펄스(MDP) 이후에 보조 데이터펄스(ASP)가 인가된다. 또한, 제 3 및 제 4 데이터(D3,D4)에는 메인 데이터펄스(MDP)가 인가되지 않는다. 따라서, 표 1에 의해 제 3 및 제 4 데이터(D3,D4) 사이에는 보조 데이터펄스(ASP)가 인가되지 않는다. 그리고, 제 4 데이터(D4)에는 메인 데이터펄스(MDP)가 인가되지 않지만, 제 5 데이터(D5)에는 메인데이터펄스(MDP)가 인가된다. 이때, 표 1에 의해 제 4 및 제 5 데이터(D4,D5) 사이에는 보조 데이터펄스(ASP)가 인가된다. 또한, 제 5 데이터(D5)에는 메인 데이터펄스(MDP)가 인가되지만, 제 6 데이터(D6)에는 메인 데이터펄스(MDP)가 인가되지 않는다. 따라서, 표 1에 의해 제 5 및 제 6 데이터(D6) 사이에는 보조 데이터펄스(ASP)가 인가된다. 즉, 본 발명에서는 표 1의 규칙에 의해 어드레스전극라인들(X)에 보조 데이터펄스(ASP)가 인가된다.
결과적으로, 본 발명에서는 메인 데이터펄스(MDP)가 공급되는 방전셀에서 어드레스 방전은 Tad+Td+Tad의 시간동안 방전이 일어나게 되어 어드레스 방전시간을 늘려준 효과가 발생된다. 또한, 주사/서스테인전극라인(Y)에 공급되는 주사펄스(Vs)가 소정시간만큼 중첩되게 함으로써 중첩되는 시간만큼 어드레스 기간을 짧게 할 수 있다. 또한, 메인 데이터펄스(MDP)가 인가되지 않는 방전셀에는 보조 데이터펄스(ADP)를 인가하지 않음으로써 소비전력을 최소화할 수 있다.
도 8은 도 6에 도시된 어드레스전극라인에 데이터를 공급하기 위한 어드레스 구동부를 나타내는 회로도이다.
도 8을 참조하면, 본 발명의 어드레스 구동부는 데이터 입력수단(30)과 현재 어드레스전극라인들(X)에 공급되는 데이터가 저장되는 제 1 래치(42)와, 다음에 어드레스전극라인들(X)에 공급되는 데이터가 저장되는 제 2 래치(40)와, 제 1 래치(42)와 제 2 래치(40)에 저장된 데이터를 이용하여 보조 데이터펄스(ADP)를 생성하기 위한 보조 데이터펄스 생성부(44)와, 보조 데이터펄스 생성부(44)의 출력과 제 1 래치(42)의 출력을 입력받아 이들 중 어느 하나를 출력하기 위한멀티플렉서(54)로 구성된다. 데이터 입력수단(30)은 각각 16bit로 구성된 4개의 시프트 레지스터들(32,34,36,38)로 구성된다. 시프트 레지스터들(32,34,36,38)은 도시되지 않은 데이터 공급부로부터 데이터를 입력받고, 입력받은 데이터를 제 1 클럭(CLK)신호에 동기되어 시프트시킨다. 시프트 레지스터들(32,34,36,38)에 16bit의 데이터가 입력되면, 시프트 레지스터들(32,34,36,38)은 자신에게 입력된 데이터를 제 2 래치(40)로 공급한다. 제 2 래치(40)는 시프트 레지스터들(32,34,36,38)로부터 64bit의 데이터를 입력받고, 입력받은 데이터를 제 2 클럭(CLK)신호에 동기되어 제 1 래치(42) 및 보조 데이터펄스 생성부(44)로 전송한다. 이와 동시에 제 2 래치(40)는 시프트 레지스터들(32,34,36,38)로 데이터를 전송받는다. 즉, 제 1 래치(42)에는 현재 어드레스전극라인(X)에 공급되는 데이터가 저장되고, 제 2 래치(40)에는 다음 어드레스전극라인(X)에 공급되는 데이터가 저장된다. 제 1 래치(42)는 제 3 클럭(CLK)신호에 동기되어 자신에게 저장되어 있는 현재 데이터를 보조 데이터펄스 생성부(44) 및 멀티플렉서(54)로 공급한다. 보조 데이터펄스 생성부(44)는 제 2 래치(40)로부터 제 1 래치(42)로 전송되는 다음 데이터와, 제 1 래치(42)로부터 멀티플렉서(54)로 공급되는 현재 데이터를 입력받아 보조 데이터펄스(ADP)를 생성한다. 이를 위해 보조 데이터펄스 생성부(44)는 다수개의 오어 게이트(OR GATE)들(46,48,50,52)로 구성된다. 즉, 보조 데이터펄스 생성부(44)는 다음 데이터와 현재 데이터를 논리합 연산하여 보조 데이터펄스(ADP)를 생성한다. 보조 데이터펄스 생성부(44)는 제 1 및 제 2 래치(42,40)에 기억되는 비트의 수(64bit)만큼 오어 게이트들을 포함한다. 즉, 제 1 및 제 2래치(42,40)에 64bit의 데이터가 기억된다면 보조 데이터펄스 생성부(44)는 64개의 오어 게이트들을 포함한다. 보조 데이터펄스 생성부(44)에서 생성된 보조 데이터펄스(ADP) 및 제 1 래치(42)로부터 출력되는 현재 데이터(즉, 메인 데이터펄스(MDP))는 멀티플렉서(54)로 입력된다. 멀티플렉서(54)는 제 4 클럭(CLK4)에 "1"의 클럭신호가 입력되면 보조 데이터펄스(ADP)를 출력하고, 제 4 클럭(CLK4)에 "0"의 클럭신호가 입력되면 메인 데이터펄스(MDP)를 출력한다. 멀티플렉서(54)로부터 어드레스전극라인(X)에 출력되는 출력파형을 도 9를 참조하여 상세히 설명하기로 한다.
도 9를 참조하면, 먼저 제 1 래치(42) 및 제 2 래치(40)에 "1"의 메인 데이터펄스(MDP)가 저장되어 있다고 가정한다. 즉, 제 1 래치(42)에는 제 1 데이터(D1)가 저장도어 있고, 제 2 래치(40)에는 제 2 데이터(D2)가 저장되어 있다. 보조 데이터펄스 생성부(44)는 제 1 래치(42) 및 제 2 래치(40)에 저장되어 있는 "1"의 메인 데이터펄스(MDP)를 입력받아 "1"의 보조 데이터펄스(ASP)를 생성한다. 제 1 래치(42)에 저장되어 있는 "1"의 메인 데이터펄스(MDP)는 멀티플렉서(54)로 전송되고, 멀티플렉서(54)는 제 4 클럭(CLK4)에 "0"의 클럭신호가 입력될 때 제 1 데이터(D1)를 어드레스전극라인(X)에 공급한다. 또한, 멀티플렉서(54)는 제 4 클럭(CLK4)에 "1"의 클럭신호가 입력될 때 "1"의 보조 데이터펄스(ASP)를 어드레스전극라인(X)에 공급한다. 따라서, 어드레스전극라인(X)에는 도 9의 A와 같은 어드레스데이터가 공급된다. 이후 제 1 래치(42)에는 제 2 데이터(D2)가 입력되고, 제 2 래치(40)에는 제 3 데이터(D3)가 입력된다. 보조 데이터펄스 생성부(44)는 제 1 및 제 2 래치(40)에 저장되어 있는 제 2 및 제 3 데이터(D2,D3)를 입력받아 "1"의 보조 데이터펄스(ASP)를 생성한다. 멀티플렉서(54)는 제 4 클럭(CLK4)에 "0"의 클럭신호가 입력될 때 제 1 래치(42)에 저장되어 있는 제 2 데이터(D2)를 어드레스전극라인(X)에 공급하고, 제 4 클럭(CLK4)에 "1"의 클럭신호가 입력될 때 보조 데이터펄스(ASP)를 어드레스전극라인(X)에 공급한다. 따라서, 어드레스전극라인(X)에는 도 9의 B와 같은 어드레스데이터가 공급된다. 이후 제 1 래치(42)에는 제 3 데이터(D3)가 입력되고, 제 2 래치(40)에는 제 4 데이터(D4)가 입력된다. 보조 데이터펄스 생성부(44)는 제 1 및 제 2 래치(40)에 저장되어 있는 제 3 및 제 4 데이터(D3,D4)를 입력받아 "0"의 보조 데이터펄스(ASP)를 생성한다. 멀티플렉서(54)는 제 4 클럭(CLK4)에 "0"의 클럭신호가 입력될 때 제 1 래치(42)에 저장되어 있는 제 3 데이터(D3)를 어드레스전극라인(X)에 공급하고, 제 4 클럭(CLK4)에 "1"의 클럭신호가 입력될 때 보조 데이터펄스(ASP)를 어드레스전극라인(X)에 공급한다. 따라서, 어드레스전극라인(X)에는 도 9의 C와 같은 어드레스데이터가 공급된다. 본 발명에서는 이와 같은 과정을 반복하여 어드레스전극라인에 어드레스데이터를 공급한다.
상술한 바와 같이, 본 발명에 따른 플라즈마 디스플레이 패널의 구동방법 및 장치에 의하면 메인 데이터펄스가 "1"의 논리값을 가질 때에만 상기 메인 데이터펄스의 앞/뒤에 보조 데이터펄스를 공급한다. 또한, 주사/서스테인전극라인에 공급되는 주사펄스를 소정 시간만큼씩 중첩되게 공급한다. 이에 따라, 전체적인 어드레스 시간을 기존보다 짧게 하면서 실제 어드레스 방전시간은 늘려줄 수 있다. 또한, 메인 데이터펄스가 "1"의 논리값을 가질 때에만 보조 데이터펄스를 공급하기 때문에 소비전력의 낭비를 최소화할 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

Claims (13)

  1. 주사/서스테인 전극 및 어드레스 전극을 포함하는 플라즈마 디스플레이 패널의 구동 방법에 있어서,
    방전셀을 선택하기 위한 어드레스 기간 동안 상기 어드레스 전극에 데이터 펄스를 공급하는 단계와,
    상기 어드레스 전극에 상기 데이터 펄스가 공급될 때 상기 데이터 펄스의 앞 및 뒤에 위치되도록 상기 데이터 펄스의 폭보다 적은 보조 데이터 펄스를 상기 어드레스 전극에 공급하는 단계와,
    상기 주사/서스테인 전극에 주사 펄스를 순차적으로 공급하는 단계를 포함하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동 방법.
  2. 제 1 항에 있어서,
    상기 어드레스전극에 논리값이 하이논리인 데이터가 입력될 때 상기 데이터펄스가 공급되고,
    상기 어드레스전극에 논리값이 로우논리인 데이터가 입력될 때 상기 데이터펄스가 공급되지 않는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
  3. 제 1 항에 있어서,
    상기 데이터펄스는 상기 보조 데이터펄스보다 긴 시간동안 인가되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
  4. 제 1 항에 있어서,
    상기 주사/서스테인전극에 인가되는 주사펄스는 소정 폭만큼 중첩되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
  5. 제 4 항에 있어서,
    상기 주사/서스테인전극에 인가되는 주사펄스는 상기 보조 데이터펄스의 폭 만큼 중첩되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
  6. 제 1 항에 있어서,
    상기 주사펄스의 폭은 상기 데이터펄스 및 상기 데이터펄스의 앞 및 뒤에 위치되는 보조 데이터펄스의 폭과 대응되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
  7. 제 1 항에 있어서,
    상기 인접되는 방전셀에 연속적으로 데이터펄스들이 공급될 때 상기 데이터펄스들의 사이에는 하나의 보조 데이터펄스가 공급되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
  8. 제 1 항에 있어서,
    상기 데이터펄스의 폭은 1㎲ 이하인 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
  9. 데이터가 입력되는 시프트레지스터들과,
    상기 시프트레지스터에 저장되어 있는 데이터를 입력받음과 아울러 상기 입력받은 데이터를 일시저장하기 다수개의 메모리들과,
    상기 메모리들에 저장되어 있는 데이터들을 입력받아 보조 데이터를 생성하기 위한 보조 데이터 생성부와,
    상기 메모리에 저장된 데이터 및 상기 보조 데이터 생성부에서 생성된 보조 데이터를 입력받아 상기 데이터 및 보조 데이터 중 어느 하나를 출력하기 위한 출력수단을 구비하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동장치.
  10. 제 9 항에 있어서,
    상기 메모리들은 상기 시프트레지스터들로부터 데이터를 입력받는 제 1 래치와,
    상기 제 1 래치로부터 데이터를 입력받는 제 2 래치로 구성되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동장치.
  11. 제 10 항에 있어서,
    상기 제 2 래치에는 현재 어드레스전극들에 공급되는 데이터가 저장되고,
    상기 제 1 래치에는 다음 어드레스전극들에 공급되는 데이터가 저장되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동장치.
  12. 제 11 항에 있어서,
    상기 보조 데이터 생성부는 상기 현재 데이터 및 다음 데이터를 논리합 연산하여 보조 데이터를 생성하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동장치.
  13. 제 10 항에 있어서,
    상기 출력수단은 상기 제 2 래치로부터 데이터를 입력받음과 아울러 상기 보조 데이터를 입력받아 어느 하나를 출력하기 위한 멀티플렉서들로 구성되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동장치.
KR10-2000-0064827A 2000-01-13 2000-11-02 플라즈마 디스플레이 패널의 구동방법 및 장치 KR100381049B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR10-2000-0064827A KR100381049B1 (ko) 2000-11-02 2000-11-02 플라즈마 디스플레이 패널의 구동방법 및 장치
US09/758,232 US6407510B1 (en) 2000-01-13 2001-01-12 Method and apparatus for driving plasma display panel
JP2001006524A JP2001249641A (ja) 2000-01-13 2001-01-15 プラズマディスプレーパネルの駆動方法及び装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2000-0064827A KR100381049B1 (ko) 2000-11-02 2000-11-02 플라즈마 디스플레이 패널의 구동방법 및 장치

Publications (2)

Publication Number Publication Date
KR20020034041A KR20020034041A (ko) 2002-05-08
KR100381049B1 true KR100381049B1 (ko) 2003-04-18

Family

ID=19696828

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0064827A KR100381049B1 (ko) 2000-01-13 2000-11-02 플라즈마 디스플레이 패널의 구동방법 및 장치

Country Status (1)

Country Link
KR (1) KR100381049B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100421671B1 (ko) * 2001-06-19 2004-03-12 엘지전자 주식회사 플라즈마 디스플레이 패널의 스캔 구동방법 및 그 장치
KR100508550B1 (ko) * 2002-12-04 2005-08-22 경북대학교 산학협력단 비대칭 가변폭 스캔 파형을 사용한 교류형 플라즈마디스플레이 패널의 구동 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10171403A (ja) * 1996-12-13 1998-06-26 Victor Co Of Japan Ltd プラズマディスプレイパネル表示装置の駆動方法
KR20000009665A (ko) * 1998-07-27 2000-02-15 구자홍 플라즈마 디스플레이 패널 구동 방법
KR20010073287A (ko) * 2000-01-13 2001-08-01 구자홍 플라즈마 디스플레이 패널의 구동방법
KR20020018898A (ko) * 2000-09-04 2002-03-09 김영남 플라즈마 디스플레이 패널 구동장치 및 구동방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10171403A (ja) * 1996-12-13 1998-06-26 Victor Co Of Japan Ltd プラズマディスプレイパネル表示装置の駆動方法
KR20000009665A (ko) * 1998-07-27 2000-02-15 구자홍 플라즈마 디스플레이 패널 구동 방법
KR20010073287A (ko) * 2000-01-13 2001-08-01 구자홍 플라즈마 디스플레이 패널의 구동방법
KR20020018898A (ko) * 2000-09-04 2002-03-09 김영남 플라즈마 디스플레이 패널 구동장치 및 구동방법

Also Published As

Publication number Publication date
KR20020034041A (ko) 2002-05-08

Similar Documents

Publication Publication Date Title
KR100341313B1 (ko) 플라즈마 디스플레이 패널과 구동장치 및 방법
KR100421667B1 (ko) 플라즈마 디스플레이 패널의 구동방법 및 장치
US6407510B1 (en) Method and apparatus for driving plasma display panel
KR100341312B1 (ko) 플라즈마 디스플레이 패널의 구동방법 및 장치
KR100381049B1 (ko) 플라즈마 디스플레이 패널의 구동방법 및 장치
KR100330033B1 (ko) 플라즈마 디스플레이 패널의 구동 방법
KR100330031B1 (ko) 플라즈마 디스플레이 패널의 구동방법
JP3638106B2 (ja) プラズマディスプレイパネルの駆動方法
KR100359021B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100421671B1 (ko) 플라즈마 디스플레이 패널의 스캔 구동방법 및 그 장치
JPH0997570A (ja) プラズマディスプレイパネル及びその駆動方法並びにプラズマディスプレイ装置
KR100336606B1 (ko) 플라즈마 디스플레이 패널 및 그 구동방법
KR100359016B1 (ko) 플라즈마 디스플레이 패널 및 그 구동방법
KR100359017B1 (ko) 플라즈마 디스플레이 패널의 구동 방법
KR100426189B1 (ko) 플라즈마 디스플레이 패널의 스캔 구동방법 및 그 장치
KR100359570B1 (ko) 플라즈마 디스플레이 패널
KR100385882B1 (ko) 플라즈마 디스플레이 패널의 소거방전 구동방법 및 그의구동장치
KR100467073B1 (ko) 플라즈마 디스플레이 패널의 구동방법 및 장치
KR100342832B1 (ko) 플라즈마 디스플레이 패널의 구동장치
KR20020058952A (ko) 플라즈마 디스플레이 패널의 소거구동방법
KR100373534B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100667109B1 (ko) 플라즈마 디스플레이 패널 및 그 구동방법
KR100421674B1 (ko) 플라즈마 디스플레이 패널의 구동장치
KR100364398B1 (ko) 플라즈마 디스플레이 패널 및 그 구동방법
KR100481324B1 (ko) 플라즈마 디스플레이 패널의 구동장치 및 방법

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090331

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee