KR20080044197A - 증폭기 - Google Patents

증폭기 Download PDF

Info

Publication number
KR20080044197A
KR20080044197A KR1020070116833A KR20070116833A KR20080044197A KR 20080044197 A KR20080044197 A KR 20080044197A KR 1020070116833 A KR1020070116833 A KR 1020070116833A KR 20070116833 A KR20070116833 A KR 20070116833A KR 20080044197 A KR20080044197 A KR 20080044197A
Authority
KR
South Korea
Prior art keywords
input
bias voltage
envelope
semiconductor device
matching circuit
Prior art date
Application number
KR1020070116833A
Other languages
English (en)
Other versions
KR100977423B1 (ko
Inventor
요지 무라오
Original Assignee
닛본 덴끼 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 닛본 덴끼 가부시끼가이샤 filed Critical 닛본 덴끼 가부시끼가이샤
Publication of KR20080044197A publication Critical patent/KR20080044197A/ko
Application granted granted Critical
Publication of KR100977423B1 publication Critical patent/KR100977423B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0261—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the polarisation voltage or current, e.g. gliding Class A
    • H03F1/0266—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the polarisation voltage or current, e.g. gliding Class A by using a signal derived from the input signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0211—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current
    • H03F1/0216—Continuous control
    • H03F1/0222—Continuous control by using a signal derived from the input signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0211—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current
    • H03F1/0216—Continuous control
    • H03F1/0222—Continuous control by using a signal derived from the input signal
    • H03F1/0227—Continuous control by using a signal derived from the input signal using supply converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/102—A non-specified detector of a signal envelope being used in an amplifying circuit

Abstract

본 발명의 목적은 증폭 디바이스로서 반도체 디바이스를 사용하는 고주파수 증폭기에서, 입/출력 매칭 회로를 제어하여 고효율을 성취하는 것으로, 반도체 디바이스에 인가된 바이어스 전압이 신호의 포락선에 대응하도록 제어될 때, 입/출력 매칭 회로들이 항상 최적화된다. 증폭용 반도체 디바이스에 인가된 바이어스 전압이, 바이어스 제어 회로를 이용하여, 신호의 포락선에 대응하여 변하고, 입/출력 매칭 회로의 임피던스를 제어하기 위한 제어 전압이 바이어스 전압으로부터 생성되고, 반도체 디바이스 (7) 의 입/출력 매칭 회로의 임피던스를 제어하도록 사용되는 제어 전압과 바이어스 전압이 서로 동조하여 공급된다. 따라서, 입/출력 매칭 회로의 임피던스가 가변적으로 제어되어, 회로는 항상 최적화되고, 그럼으로써, 고효율 증폭이 달성될 수 있다.
Figure P1020070116833
고주파수 증폭기, 매칭 회로, 드레인 전압

Description

증폭기{AMPLIFIER}
본 출원은 2006년 11월 15일 출원된 일본특허출원 제 2006-308529호에 기초하고, 이로부터 우선권의 이익을 주장하며, 이 개시물은 여기에 참조로 그 전체가 포함된다.
1. 발명의 분야
본 발명은 증폭기에 관한 것이고, 상세하게는 고주파수 증폭기에 관한 것이다.
2. 관련 기술의 설명
최근의 광대역 통신 시스템에서, 신호의 피크 전력이 평균 전력보다 약 10dB 정도 큰 신호를 사용한다. 이런 경우에, 에러 없이 정보를 송신하기 위해, 송신 단계 도중에 평균 송신 전력보다 10dB 이상 더 높은 피크 전력을 송신할 수 있는 고주파수 증폭기가 사용되어야만 한다.
일반적으로, 피크 전력 대 평균 송신 전력의 비 ("백오프" 로 칭해짐) 가 더 커지면, 증폭기는 더 낮은 전력 효율을 갖는다. 한편, 환경에 대한 인식 수준이 높아져서, 더 낮은 전력 소모가 무선 통신 시스템에서도 요구되고, 특히, 고주 파수 증폭기는 전력 소비율의 효율을 증가시키는 것이 요망된다.
고주파수 증폭기의 효율을 증가시키기 위한 접근법은, 증폭기의 증폭 엘리먼트인, FET (Field Effect Transistor) 의 드레인 전압이 신호의 포락선과 동조하여 변하게 하는 포락선 제거 및 복원 (EER) 시스템 또는 포락선 추적 시스템과 같은 방법을 포함한다. 예를 들면, 일본 공개특허공보 제 2006-093874호에 개시된 방법은, 신호 레벨이 낮을 때, 증폭기의 피크 전력을 줄이도록 드레인 전압을 낮춤으로써, 백오프를 작게 하여 효율을 증가시킨다.
여기에서, 고주파수 증폭기는 FET 또는 바이폴라 트랜지스터와 같은 증폭용 반도체 디바이스의 입/출력부에서 매칭 회로를 제공하여 임피던스 매칭을 이룬다. 그러나, 반도체 디바이스의 임피던스는 일반적으로, 바이어스 조건이 변할 때 변하고, 따라서, 매칭 회로가 몇몇 바이어스 조건하에서 최적화된 경우에도, 상이한 바이어스 조건하에서는 반드시 최적화되지는 않는다.
그 후, 바이어스 조건을 따르는 매칭을 제공하는 기술로서, 국제 특허 출원의 일본 공표특허공보 제 2003-524988호는 입력 신호의 포락선에 대응하는 입/출력 매칭 회로의 임피던스를 보정하는 포락선 추적 증폭기를 개시한다.
국제 특허 출원의 일본 공표특허공보 제 2003-524988호에 기재된 증폭기는 입력 신호의 포락선에 대응하여 입/출력 매칭 회로의 임피던스 보정을 실행한다.
상기 증폭기에서, 증폭용 반도체 디바이스의 전압 제어가, 서로 독립적으로 구성되는 입/출력 매칭 회로의 임피던스를 가변적으로 제어하기 위해 바이어스 전압과 제어 전압을 가변하도록 증폭 디바이스로서 사용되어진 반도체 디바이스에 인 가되어, 각 전압 제어의 타이밍이 서로로부터 시프트되는 경우에는 최적화된 매칭 회로가 제공되지 않고, 양호한 효율 제어가 이행될 수 없는 문제를 나타낸다.
본 발명은 입/출력 매칭 회로의 제어를 최적화하여 고효율로 동작하는 증폭기를 제공하도록 시도한다.
본 발명의 증폭기는, 반도체 디바이스에 공급된 바이어스 전압을 증폭되어질 신호의 포락선에 대응적으로 변경하도록 구성된다.
본 발명의 증폭기는 증폭용 반도체 디바이스, 반도체 디바이스용 입/출력 매칭 회로, 및 바이어스 전압과 동조하여 포락선에 대응적으로 입/출력 매칭 회로의 임피던스를 가변하기 위한 유닛을 포함한다.
본 발명은 입/출력 매칭 회로의 제어가 최적화될 수 있고, 증폭기가, 신호의 포락선과 동조하여, 증폭 디바이스로서 사용된 반도체 디바이스의 바이어스 전압과 입/출력 매칭 회로의 임피던스를 변경하여 고효율로 동작할 수 있는 효과를 얻는다.
이제, 본 발명의 실시형태를 첨부된 도면을 참조하여 이후 설명할 것이다.
도 1 은 본 발명의 실시형태를 설명하는 기능 블록도이다. 도 1 에서, 고주파수 신호 입력 단자 (1) 에 공급된 고주파수 신호는 고주파수 신호 루트와 포락선 루트로 분기되도록, 지향성 커플러 (2) 에 의해 나뉘어진다.
고주파수 신호 루트에서, 고주파수 신호의 타이밍이 지연 제어기 (5) 에 의해 제어되어, 포락선 루트와의 차동 지연을 제거하고, 이어서, 고주파수 신호는 입력 매칭 회로 (6) 를 통해서 증폭용 반도체 디바이스 (FET, 7) 에 입력된다. 증폭용 반도체 디바이스 (7) 로부터 증폭된 출력은 출력 매칭 회로 (8) 를 통해 고주파수 신호 출력 단자 (9) 로부터 출력된다.
포락선 루트에서, 고주파수 신호는 포락선 디텍터 (3) 에 의해 검출된 포락선을 갖는다. 포락선 디텍터 (3) 에 의해 검출된 출력은 바이어스 제어 회로 (4) 에 입력된다. 바이어스 제어 회로 (4) 는, 검출된 출력인 포락선에 대응하는, 증폭용 반도체 디바이스 (7) 의 바이어스 전압을 제어하고, 또한 입력 매칭 회로 (6) 와 출력 매칭 회로 (8) 의 임피던스를 제어하도록 구성된다.
도 2 는 본 바명의 도 1 에 도시된 실시형태의 동작을 설명하는 흐름도이다.
고주파수 신호는 고주파수 신호 입력 단자 (1) 에 공급되고 (단계 S1), 지향성 커플러 (2) 에 의해 분기로 나누어진다 (단계 S2).
이어서, 그 포락선은 포락선 디텍터 (3) 에 의해 검출되고 (단계 S3), 포락선에 관한 정보만이 추출된다 (단계 S4)
포락선에 관한 정보는 바이어스 제어 회로 (4) 에 입력되고, 증폭용 반도체 디바이스 (7) 에 대한 바이어스 전압이, 포락선에 관한 정보에 기초하여 바이어스 제어 회로 (4) 에 의해 계산된다 (단계 S5). 또한, 본 실시형태에서, 증폭용 반도체 디바이스 (7) 가 FET 일 때, 바이어스 전압은 드레인 전압으로 바뀌고, 그 결과로 나온 드레인 전압은 FET 의 드레인 단자로 공급된다 (단계 S6).
이 동작과 병행하여, 입/출력 매칭 회로에 공급되어질 제어 전압이 단계 S5 에서 계산된 드레인 전압으로부터 유도되고 (단계 S7), 이 결과로 나온 제어 전압이 입/출력 매칭 회로 (6, 8) 에 각각 인가된다 (단계 S8). 단계 S7 에서 입/출력 매칭 회로 (6, 8) 에 인가되는 제어 전압을 계산하기 위한 방법이 이후 설명될 것이다.
도 3 을 참조하면, 스미스챠트가 증폭용 반도체 디바이스 (7) 인 FET 의 입/출력 임피던스의 일례를 도시하고, 이 챠트는, 드레인-소스 전압 (Vds) 이 +10V 에서 +30V 까지의 범위에서 변하는 경우를 보여준다.
위에서 설명된 바와 같이, FET 의 입/출력 임피던스가 바이어스 전압 (Vds) 에 의해 가변되는 것을 보여준다. 따라서, FET 의 입/출력 임피던스의 변화에 추종해, 입/출력 매칭 회로 (6, 8) 의 임피던스가, 바이어스 제어 회로 (4) 에 의해 공급된 제어 전압에 기초하여 가변되도록 구성된다. 이 제어 전압을 계산하기 위한 특정 방법은, FET 의 드레인-소스 전압 (Vds) 에 대한 각 입/출력 매칭 회로 (6, 8) 의 최적화된 임피던스를 실현하도록 제어 전압에 관한 정보를 미리 저장하는 ROM 테이블을 사용하는 방법을 포함한다.
즉, 가변 임피던스 디바이스 (예를 들면, 가변 용량성 다이오드) 에 인가된 제어 전압이, 도 3 에 도시된 FET 의 Vds 에 대응하는 입/출력 임피던스에, 각각의 입/출력 매칭 회로 (6, 8) 의 임피던스를 매칭하기 위해, Vds 에 대응하도록 미리 계산되어 ROM 테이블에 저장된다. 그 후, 입/출력 매칭 회로 (6, 8) 에 공급된 제어 전압이, FET 에 인가될 Vds 에 기초하여 ROM 테이블을 참조해 판독된다.
다른 방법은, FET 의 Vds 에 대해 입/출력 매칭 회로 (6, 8) 에 공급된 제어 전압이 다항식에 의해 근사화되고, 제어 전압이 다항식을 이용해 계산되는 방법이다. 예를 들면, x 를 FET 의 Vds 라 하고, y 를 입/출력 매칭 회로의 제어 전압으로 하면, y 를 방정식, y=a0+a1·x+a2·x2+...+an·xn 으로 근사화시킬 수 있다. 또한, a0,...an 은 계수이고, n 은 양의 정수이다. 또한, 나눗셈이 사용될 수도 있기 때문에, FET 에 인가될 Vds 가 저항성 전압 디바이더인 방법과 같은 다른 방법이 이용될 수도 있다.
도 4 는, 본 발명에 따른 FET (증폭용 반도체 디바이스 (7)) 의 Vds 가 변하는 경우, 드레인 효율의 계산 결과의 예를 나타내는 도면이며, 각각 수평축은 출력을 나타내고, 수직축은 드레인 효율을 나타낸다. 5 개의 그래프는 각각, 드레인 전압 +10V, +15V, +20V, +25V 및 +30V 에 대응한다. 또한, 도 1 의 실시형태에 있어서, 입/출력 매칭 회로 (6, 8) 양방의 제어 전압이 Vds 에 따라 변하지만, 도 4 의 예는, 계산의 간략화를 위해 출력 매칭 회로 (8) 의 제어 전압만이 변하는 경우를 보여준다.
도 4 로부터 명백해지는 바와 같이, 드레인 효율의 최대 출력 레벨은 각 전압 (Vds) 의 그래프에 있고, 도 5 에 도시된 "가변 매칭" 의 그래프는 최대 드레인 효율과 Vds 사이의 관계를 그린다. 이 그래프는, 매칭 회로의 임피던스들이 본 발명에 따라 가변적으로 제어되는 경우를 보여준다. 또한, "가변 매칭" 의 그래프로부터 명백해지는 바와 같이, Vds 가 약 20V 보다 더 작지 않을 때, 최대 드 레인 효율이 약 60% 보다 약간 작고 일정하다.
그러나, 도 5 에서 "고정 매칭" 의 그래프는 매칭 회로의 임피던스를 가변적으로 제어하지 않은 채 신호의 포락선에 따라 FET 의 Vds 만이 가변되는 경우를 도시한다.
이 그래프는, 매칭 회로의 임피던스가 가변하지 않는 경우에 도 6 에 도시된 드레인 효율 대 출력 레벨에서의 최대 드레인 효율과 Vds 사이의 관계를 그린다.
도 5 의 "고정 매칭" 의 그래프와 본 발명에 따른 "가변 매칭" 그래프로부터 명백한 바와 같이, 본 발명은 드레인 효율을 개선시키고, 특히, Vds 가 20V 보다 크지 않을 때, 그 개선은 10% 보다 작지 않다.
도 7 은 본 발명의 다른 실시형태의 블록도이고, 도 1 과 동일한 부분은 동일한 부호로 나타낸다. 본 실시형태에서, 본 발명은 도 1 에 도시된 고주파수 증폭기에 추가하여, 기저대역 신호 처리부 (12) 및 주파수 컨버터 (14) 를 갖는 무선 통신 장치에 적용된다. 본 실시형태에서, 기저대역 신호 입력 단자 (11) 에서 신호의 포락선에 관한 정보가, 기저대역 신호 처리부 (12) 내의 포락선 정보 추출부 (13) 에 의해 추출된다. 도 1 의 바이어스 제어 회로 (4) 가 도 7 에 도시된 디지털 신호 처리 기능부에 의해 구현되고, 회로를 구성하는 것은 기저대역 신호로서 포락선 정보를 처리함으로써 더 용이해진다.
QPSK 및 QAM 과 같은 디지털 멀티레벨 변조 시스템에서, 정보가 진폭 및 위상에 의해 표현되기 때문에, 진폭 정보는 포락선 정보로서 직접 사용될 수 있다. 일 예로서, 진폭은 동위상/직교 위상 (I/Q) 디지털 신호 (
Figure 112007082112296-PAT00001
) 로부터 직 접 계산되고, 이것은 포락선 정보로서 사용된다. 또한, i 와 q 가 각각, 기저 대역에서 각 신호의 진폭으로서 기능하는 경우, I/Q 디지털 신호가 D/A 컨버터에 의해 변환되고, 진폭은
Figure 112007082112296-PAT00002
이고, 이것은 포락선 정보로서 사용될 수 있다.
또한, 도 7 의 실시형태에서, 도 1 의 지향성 커플러 (2) 와 포락선 디텍터 (3) 가 자연적으로 불필요하게 되지만, 지향성 커플러 (2) 와 포락선 디텍터 (3) 를 제외하고, 그 구성은 도 1 의 구성과 유사하다.
이런 식으로, 본 발명에서, 증폭 디바이스로서 사용된 반도체 디바이스의 바이어스 전압이 신호의 포락선에 대응하도록 변경되고, 또한, 반도체 디바이스용 입/출력 매칭 회로의 입/출력 임피던스 역시, 동조하여 동시에 변경된다. 따라서, 증폭기의 효율이 증가된다.
또한, 고주파수 신호 루트에 지연 제어기 (5) 를 삽입하여, 고주파수 신호 루트와 포락선 루트 사이에서 타이밍 조절을 행할 수 있고, 그럼으로써 고효율을 항상 기대할 수 있다.
즉, 정확한 효율 제어는, 고주파수 신호가 반도체 디바이스 (7) 에 인가된 타이밍을, 반도체 디바이스 (7) 에 인가된 바이어스 전압과 입/출력 매칭 회로에 인가된 제어 전압이 바이어스 제어 회로 (4) 에 의해 변경되고 제어되는 타이밍과 동기하도록, 항상 지연 제어기 (5) 에 의해 고주파수 신호에 대해 시간 지연을 제어하여 달성될 수 있다.
또한, 지연을 제어하기 위해서, 요구된 바와 같이, 이 지연 제어기 (5) 는, 증폭 디바이스 (7) 로서 사용되는 반도체 디바이스에 인가된 전압에 대응하도록 제 어될 수 있다.
상술된 바와 같이, 증폭 디바이스로서 사용된 반도체 디바이스의 최적화된 입/출력 임피던스는 반도체 디바이스에 인가된 바이어스 전압에 대응적으로 변경하고, 또한 변경 레이트는 신호 주파수에 따라 상이할 수도 있고, 지연의 최적량이 각 바이어스 전압마다 상이할 수도 있다. 이것을 보정하기 위해, 지연 제어기 (5) 에 의해 제공된 지연은 바이어스 전압에 대응하여 제어될 수도 있다.
상술된 실시형태에서, FET 는 증폭 디바이스 (7) 로서 사용된 반도체 디바이스용으로 사용되고, 바이어스 전압으로서 드레인-소스 전압 (Vds) 이 설명되어 있지만, 바이어스 전압이 게이트-소스 전압 (Vgs) 일 수도 있으며, 또는, FET 에 한정되지 않고, 바이폴러 트랜지스터가 사용될 수도 있다. 이 경우에 바이어스 전압은 콜렉터-이미터 전압 (Vce) 또는 베이스-이미터 전압 (Vbe) 이다.
전압 제어형의 공지된 위상 시프터가 도 1 및 도 7 에서 입/출력 매칭 회로 (6, 8) 용으로 사용될 수도 있다. 이것은, 임피던스가 증폭 정보와 위상 정보를 갖기 때문이며, 입/출력 매칭 회로의 임피던스는, 임피던스를 변경시키기 위해 위상을 가변적으로 변경시킴으로써 가변적으로 제어될 수 있다.
본 발명이 그 예시적인 실시형태를 참고하여 보여지고 설명되었지만, 본 발명은 이들 실시형태로 제한되지 않는다. 당업자들은 청구항에서 규정된 본 발명의 정신과 범위로부터 벗어남이 없이, 형태와 세부사항들이 다양하게 변경될 수 있음을 이해할 것이다.
도 1 은 본 발명의 실시형태의 기능적인 블록도.
도 2 는 본 발명의 실시형태의 동작을 설명하는 플로우챠트.
도 3 은 FET 디바이스의 드레인 소스 전압 (Vds) 에서의 변화에 대한 입/출력 임피던스에서의 변화를 설명하는 스미스챠트.
도 4 는 본 발명의 실시형태에서 FET 디바이스의 Vds 에서의 변화에 대한 드레인 효율에서의 변화를 설명하는 도면.
도 5 는 종래 예에 따른 본 발명의 실시형태에서 FET 디바이스의 Vds 에서의 변화에 대한 최대 드레인 효율에서의 변화를 설명하는 도면.
도 6 은 종래 예에서 FET 디바이스의 Vds 에서의 변화에 대한 드레인 효율에서의 변화를 설명하는 도면.
도 7 은 본 발명의 다른 실시형태의 블록도.
※도면의 주요 부분에 대한 부호의 설명
1 고주파수 신호 입력 단자 2 지향성 커플러
3 포락선 디텍터 4 바이어스 제어 회로
5 지연 제어기 6 입력 매칭 회로
7 증폭용 반도체 디바이스 8 출력 매칭 회로
9 고주파수 신호 출력 단자 11 기저대역 신호 입력 단자
12 기저대역 신호 처리부 13 포락선 정보 추출부

Claims (8)

  1. 증폭용 반도체 디바이스와, 상기 증폭용 반도체 디바이스에 대한 입/출력 매칭 회로를 포함하는 증폭기로서,
    상기 증폭기는 증폭되어질 신호의 포락선에 대응하는 상기 반도체 디바이스에 공급된 바이어스 전압을 변경하도록 구성되고,
    상기 바이어스 전압과 동조하여 상기 포락선에 대응하는 상기 입/출력 매칭 회로의 임피던스를 변경시키는 수단을 포함하는, 증폭기.
  2. 제 1 항에 있어서,
    상기 수단은 상기 바이어스 전압에 대응시키도록, 상기 입/출력 매칭 회로의 상기 임피던스를 변경시키기 위한 제어 전압을 생성하는, 증폭기.
  3. 제 2 항에 있어서,
    상기 수단은, 상기 포락선에 대응하는 각 바이어스 전압에 대응하는 상기 제어 전압을 미리 저장하는 테이블을 가지며, 상기 테이블을 참조하여 상기 바이어스 전압에 대응적으로, 상기 바이어스 전압에 대응하는 상기 제어 전압을 판독하도록 구성되는, 증폭기.
  4. 제 2 항에 있어서,
    상기 수단은, 상기 바이어스 전압에 기초하여 다항식 근사법으로부터 상기 제어 전압을 계산하는, 증폭기.
  5. 제 2 항에 있어서,
    상기 수단은 상기 바이어스 전압을 저항으로 나누어 상기 제어 전압을 계산하는, 증폭기.
  6. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 매칭 회로는 입/출력 전압 제어형의 가변 위상 시프터인, 증폭기.
  7. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 포락선에 관한 정보가, 이전 단계의 기저대역 신호 처리부에서 디지털 신호의 진폭에 관한 정보로부터 추출되는, 증폭기
  8. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 증폭되어질 신호를 상기 반도체 디바이스에 인가하기 위한 타이밍을, 상기 바이어스 전압과 상기 제어 전압을 변경시키기 위한 타이밍과 동기시키는 제어 수단을 더 포함하는, 증폭기.
KR1020070116833A 2006-11-15 2007-11-15 증폭기 KR100977423B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2006-00308529 2006-11-15
JP2006308529A JP5028966B2 (ja) 2006-11-15 2006-11-15 増幅器

Publications (2)

Publication Number Publication Date
KR20080044197A true KR20080044197A (ko) 2008-05-20
KR100977423B1 KR100977423B1 (ko) 2010-08-24

Family

ID=38858492

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070116833A KR100977423B1 (ko) 2006-11-15 2007-11-15 증폭기

Country Status (5)

Country Link
US (1) US7602243B2 (ko)
JP (1) JP5028966B2 (ko)
KR (1) KR100977423B1 (ko)
CN (1) CN101183854B (ko)
GB (1) GB2443930B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101104143B1 (ko) * 2008-11-24 2012-01-13 한국전자통신연구원 무선 통신 시스템에서 신호의 송신 장치 및 방법
KR20150037511A (ko) * 2013-09-30 2015-04-08 아바고 테크놀로지스 제너럴 아이피 (싱가포르) 피티이 리미티드 펄스 동적 부하 변조 전력 증폭 회로

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8280323B2 (en) * 2006-10-11 2012-10-02 Bae Systems Information And Electronic Systems Integration Inc. Fuzzy logic control of an RF power amplifier for automatic self-tuning
US7609115B2 (en) * 2007-09-07 2009-10-27 Raytheon Company Input circuitry for transistor power amplifier and method for designing such circuitry
CN102282761B (zh) * 2009-01-26 2016-03-23 日本电气株式会社 高频放大器、无线设备和控制方法
US8779857B2 (en) * 2009-08-14 2014-07-15 Qualcomm Incorporated Amplifier with variable matching circuit to improve linearity
EP2288021A1 (en) * 2009-08-20 2011-02-23 Alcatel Lucent Amplifier and method for amplification of an RF signal
JP5212316B2 (ja) 2009-09-03 2013-06-19 富士通株式会社 無線通信装置及び無線通信方法
KR101101560B1 (ko) * 2009-12-07 2012-01-02 삼성전기주식회사 전력 증폭기
BR112012017078A2 (pt) * 2010-01-14 2016-04-12 Sumitomo Electric Industries dispositivo de amplificação e dispositivo de processamento de sinal
CN102844981B (zh) * 2010-04-09 2015-04-01 住友电气工业株式会社 放大器电路和无线通信装置
US8416023B2 (en) 2010-06-08 2013-04-09 Nxp B.V. System and method for compensating for changes in an output impedance of a power amplifier
US8749307B2 (en) * 2010-09-02 2014-06-10 Samsung Electronics Co., Ltd. Apparatus and method for a tunable multi-mode multi-band power amplifier module
US9154356B2 (en) * 2012-05-25 2015-10-06 Qualcomm Incorporated Low noise amplifiers for carrier aggregation
JP2014045371A (ja) * 2012-08-27 2014-03-13 Fujitsu Ltd 電力増幅装置
JP2014072557A (ja) * 2012-09-27 2014-04-21 Sumitomo Electric Ind Ltd 高調波処理回路、及びこれを用いた増幅装置
US9413298B2 (en) 2012-12-28 2016-08-09 Peregrine Semiconductor Corporation Amplifier dynamic bias adjustment for envelope tracking
US11128261B2 (en) 2012-12-28 2021-09-21 Psemi Corporation Constant Vds1 bias control for stacked transistor configuration
US9716477B2 (en) 2012-12-28 2017-07-25 Peregrine Semiconductor Corporation Bias control for stacked transistor configuration
US9595923B2 (en) 2013-03-14 2017-03-14 Peregrine Semiconductor Corporation Systems and methods for optimizing amplifier operations
JP2014183463A (ja) * 2013-03-19 2014-09-29 Fujitsu Ltd 電力増幅器の制御装置及び制御方法
CN105594121B (zh) * 2013-07-09 2019-06-14 天工方案公司 带有输入功率保护电路的功率放大器
EP2882096A1 (en) * 2013-12-06 2015-06-10 Alcatel Lucent Power amplifier device with controlled envelope tracking modulator and adapted static voltage
US9584076B2 (en) * 2015-03-06 2017-02-28 Qorvo Us, Inc. Output matching network for differential power amplifier
US9837965B1 (en) 2016-09-16 2017-12-05 Peregrine Semiconductor Corporation Standby voltage condition for fast RF amplifier bias recovery
US9960737B1 (en) 2017-03-06 2018-05-01 Psemi Corporation Stacked PA power control
US10276371B2 (en) 2017-05-19 2019-04-30 Psemi Corporation Managed substrate effects for stabilized SOI FETs
WO2020087237A1 (zh) * 2018-10-30 2020-05-07 华为技术有限公司 功率放大电路、控制功率放大器的方法以及功率放大器

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5640309A (en) 1979-09-11 1981-04-16 Nec Corp Extra-high frequency transistor amplifying unit
JPH02206906A (ja) * 1989-02-07 1990-08-16 Fujitsu Ltd 線形増幅器
JPH0334709A (ja) * 1989-06-30 1991-02-14 Nippon Telegr & Teleph Corp <Ntt> 線形送信装置
JPH06303042A (ja) * 1993-04-14 1994-10-28 Hitachi Ltd 線形変調波包絡線制御方法並びに線形送信装置
IT1270173B (it) * 1994-06-07 1997-04-29 Sits Soc It Telecom Siemens Amplificatore lineare di potenza a microonde con iniezione di potenza di alimentazione comandata dall'inviluppo di modlazione
US6141541A (en) 1997-12-31 2000-10-31 Motorola, Inc. Method, device, phone and base station for providing envelope-following for variable envelope radio frequency signals
JP2000174559A (ja) * 1998-12-03 2000-06-23 Mitsubishi Electric Corp マイクロ波電力増幅装置
KR100325420B1 (ko) * 2000-02-15 2002-02-21 강인호 개선된 이득을 갖는 포락선 추적 증폭기, 이를 이용한 이동 통신 단말기 및 그에 관한 이득 개선 방법
JP3463656B2 (ja) * 2000-07-12 2003-11-05 日本電気株式会社 送信電力増幅装置及びその方法
JP4513219B2 (ja) * 2001-03-06 2010-07-28 住友電気工業株式会社 前置型非線形歪補償器
US20020171485A1 (en) 2001-05-18 2002-11-21 Spectrian Corporation Digitally implemented predistorter control mechanism for linearizing high efficiency RF power amplifiers
US6600369B2 (en) * 2001-12-07 2003-07-29 Motorola, Inc. Wideband linear amplifier with predistortion error correction
JP2003332852A (ja) 2002-05-10 2003-11-21 Matsushita Electric Ind Co Ltd プリディストーション回路
US6624712B1 (en) 2002-06-11 2003-09-23 Motorola, Inc. Method and apparatus for power modulating to prevent instances of clipping
US6646501B1 (en) * 2002-06-25 2003-11-11 Nortel Networks Limited Power amplifier configuration
JP3985649B2 (ja) * 2002-10-03 2007-10-03 松下電器産業株式会社 送信方法及び送信装置
US6794935B2 (en) 2002-10-17 2004-09-21 Motorola Inc. Power amplification circuit and method for supplying power at a plurality of desired power output levels
JP2004207939A (ja) 2002-12-25 2004-07-22 Hitachi Kokusai Electric Inc 電力増幅器
GB2398648B (en) 2003-02-19 2005-11-09 Nujira Ltd Power supply stage for an amplifier
WO2005027342A1 (en) 2003-09-15 2005-03-24 Nortel Networks Limited Power amplifier with improved linearity and efficiency
JP4199680B2 (ja) * 2004-01-08 2008-12-17 パナソニック株式会社 送信装置
US7193461B2 (en) 2004-08-16 2007-03-20 Agere Systems Inc. Method and apparatus for performing digital pre-distortion
JP4243234B2 (ja) 2004-09-21 2009-03-25 パナソニック株式会社 Ｅｅｒ高周波増幅器
US7706467B2 (en) * 2004-12-17 2010-04-27 Andrew Llc Transmitter with an envelope tracking power amplifier utilizing digital predistortion of the signal envelope
US7183844B2 (en) 2004-12-30 2007-02-27 Motorola, Inc. Multi-state load switched power amplifier for polar modulation transmitter

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101104143B1 (ko) * 2008-11-24 2012-01-13 한국전자통신연구원 무선 통신 시스템에서 신호의 송신 장치 및 방법
KR20150037511A (ko) * 2013-09-30 2015-04-08 아바고 테크놀로지스 제너럴 아이피 (싱가포르) 피티이 리미티드 펄스 동적 부하 변조 전력 증폭 회로

Also Published As

Publication number Publication date
CN101183854B (zh) 2011-11-09
US7602243B2 (en) 2009-10-13
CN101183854A (zh) 2008-05-21
KR100977423B1 (ko) 2010-08-24
GB2443930A (en) 2008-05-21
JP2008124947A (ja) 2008-05-29
JP5028966B2 (ja) 2012-09-19
GB0722090D0 (en) 2007-12-19
GB2443930B (en) 2009-08-05
US20080278231A1 (en) 2008-11-13

Similar Documents

Publication Publication Date Title
KR100977423B1 (ko) 증폭기
US7091777B2 (en) Controller for an RF power amplifier
US6316983B1 (en) Predistortion circuit
KR101565663B1 (ko) 전력 증폭기
CN112543005B (zh) 幅度调制对相位调制的补偿电路、射频功率放大器及设备
KR20070050917A (ko) 전류-모드 진폭 변조를 위한 시스템 및 방법
KR102178526B1 (ko) 전력 증폭기
JP4583967B2 (ja) 高周波電力増幅器及びその出力電力調整方法
US8180306B2 (en) VSWR compensation circuits for RF transmit chain
US5371477A (en) Linear amplifier
de Vreede et al. Outphasing transmitters, enabling digital-like amplifier operation with high efficiency and spectral purity
WO2014127534A1 (en) Method and device for controlling a power amplifier capable of utilizing nonlinearity correction and a power amplifier system
US20230421123A1 (en) Power amplifier and control method
US9974038B2 (en) Circuits and operating methods thereof for correcting phase errors caused by gallium nitride devices
JP4536468B2 (ja) Ｅ級増幅器、及びｅｅｒ変調増幅装置
KR102093150B1 (ko) 바이어스 보상기능을 갖는 다단 파워 증폭 장치
US10187016B2 (en) Amplifier with improved linearity
JPH02206904A (ja) 線形増幅器
US20140010330A1 (en) Transmission device and transmission method
JP2005151442A (ja) パルス電力増幅器
KR101890579B1 (ko) 위상변조 왜곡의 감소가 가능한 전력 증폭기
KR100845661B1 (ko) 비선형 왜곡신호 발생기가 적용된 선형화기
JP2022077290A (ja) 振幅変調回路および半導体集積回路
EP1594222A1 (en) Operating point adjusting method and power amplifier circuit
KR101983141B1 (ko) 바이어스 회로 및 이를 이용한 증폭기

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130719

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140722

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150716

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160720

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20170720

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20180801

Year of fee payment: 9