KR20080029308A - 저전력 소모를 위한 컬럼 디코더 - Google Patents
저전력 소모를 위한 컬럼 디코더 Download PDFInfo
- Publication number
- KR20080029308A KR20080029308A KR1020060095176A KR20060095176A KR20080029308A KR 20080029308 A KR20080029308 A KR 20080029308A KR 1020060095176 A KR1020060095176 A KR 1020060095176A KR 20060095176 A KR20060095176 A KR 20060095176A KR 20080029308 A KR20080029308 A KR 20080029308A
- Authority
- KR
- South Korea
- Prior art keywords
- driving voltage
- signal
- power
- driving
- node
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/10—Decoders
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/408—Address circuits
- G11C11/4087—Address decoders, e.g. bit - or word line decoders; Multiple line decoders
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
- G11C2207/22—Control and timing of internal memory operations
- G11C2207/2227—Standby or low power modes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Dram (AREA)
Abstract
Description
Claims (21)
- 구동전압 입력노드를 구비하고, 입력받은 구동전압을 전원으로 사용하며, 컬럼(column) 선택 제어신호를 디코딩하여 복수의 컬럼(column) 선택신호를 생성하는 컬럼(column) 선택신호 디코딩 수단; 및상기 구동전압 입력노드에 구동전압을 공급하는 것을 온/오프(On/Off) 제어하는 구동전압 공급 제어수단을 포함하는 반도체 소자.
- 제1항에 있어서,상기 복수의 컬럼(column) 선택신호가 모두 비활성화되는 특정 동작 모드의 진입신호 및 탈출신호를 출력하는 메모리 제어기을 더 포함하는 반도체 소자.
- 제2항에 있어서,상기 구동전압 공급 제어수단은,상기 특정 동작 모드에 대한 진입신호 중 적어도 어느 하나의 신호가 활성화되면 상기 구동전압 입력노드에 구동전압을 공급하는 것을 오프(Off) 제어하는 것 을 특징으로 하는 반도체 소자.
- 제2항에 있어서,상기 구동전압 공급 제어수단은,상기 특정 동작 모드에 대한 탈출신호 중 적어도 어느 하나의 신호가 활성화되면 상기 구동전압 입력노드에 구동전압을 공급하는 것을 온(On) 제어하는 것을 특징으로 하는 반도체 소자.
- 제2항에 있어서,상기 구동전압 공급 제어수단은,상기 특정 동작 모드에 대한 진입신호 및 탈출신호에 응답하여 전원제어신호의 논리레벨을 결정하는 전원제어신호 논리결정수단; 및상기 전원제어신호의 논리레벨에 응답하여 상기 구동전압 입력노드에 구동전압을 공급하는 것을 온/오프(On/Off) 제어하는 구동전압 스위칭수단을 포함하는 것을 특징으로 하는 반도체 소자.
- 제5항에 있어서,상기 전원제어신호 논리결정수단은,상기 특정 동작 모드에 대한 진입신호 중 적어도 어느 하나의 신호가 활성화되는 것에 응답하여 상기 전원제어신호를 활성화시키는 것을 특징으로 하는 반도체 소자.
- 제5항에 있어서,상기 전원제어신호 논리결정수단은,상기 특정 동작 모드에 대한 탈출신호 중 적어도 어느 하나의 신호가 활성화되는 것에 응답하여 상기 전원제어신호를 비활성화시키는 것을 특징으로 하는 반도체 소자.
- 제5항에 있어서,상기 전원제어신호 논리결정수단은,상기 특정 동작 모드에 대한 탈출신호 중 적어도 어느 하나의 신호에 응답하여 상기 구동 노드를 풀 업 구동하는 풀 업 구동부;상기 특정 동작 모드에 대한 진입신호 중 적어도 어느 하나의 신호에 응답하여 상기 구동 노드를 풀 다운 구동하는 풀 다운 구동부; 및상기 구동 노드의 논리 값을 유지하고, 위상을 반대로 하여 상기 전원제어신 호로서 출력하는 래치를 포함하는 것을 특징으로 하는 반도체 소자.
- 제8항에 있어서,상기 전원제어신호 논리결정수단은,반도체 메모리 소자의 초기화 동작시 발생하는 파워 업 신호에 응답하여 구동 노드를 풀 업 구동하는 초기화부를 더 포함하는 것을 특징으로 하는 반도체 소자.
- 제8항에 있어서,상기 풀 업 구동부는,상기 특정 동작 모드에 대한 탈출신호를 모두 입력받아 출력하는 제1노어게이트; 및상기 제1노어게이트의 출력신호를 게이트로 입력받아 소스-드레인 접속된 구동전압과 상기 구동 노드가 연결되는 것을 제어하는 제2PMOS트랜지스터를 구비하는 것을 특징으로 하는 반도체 소자.
- 제8항에 있어서,상기 풀 다운 구동부는,상기 특정 동작 모드에 대한 진입신호를 각각의 게이트로 입력받아 드레인-소스 접속된 상기 구동 노드와 접지전압이 연결되는 것을 제어하는 복수의 NMOS트랜지스터를 구비하는 것을 특징으로 하는 반도체 소자.
- 제8항에 있어서,상기 래치는,상기 구동 노드에 걸리는 신호를 입력받아 위상을 반전하여 상기 전원제어신호로서 출력하는 제1인버터;상기 제1인버터의 출력신호를 입력받아 위상을 반전하여 상기 제1인버터의 입력신호로서 출력하는 제2인버터를 구비하는 것을 특징으로 하는 반도체 소자.
- 제9항에 있어서,상기 초기화부는,반도체 메모리 소자의 초기화 동작시 발생하는 파워 업 신호를 게이트로 입력받아 소스-드레인 접속된 구동전압과 상기 구동 노드가 연결되는 것을 제어하는 제1PMOS트랜지스터를 구비하는 것을 특징으로 하는 반도체 소자.
- 제5항에 있어서,상기 구동전압 스위칭수단은,상기 전원제어신호가 활성화되면 상기 구동전압 입력노드에 구동전압을 공급하는 것을 온(On) 제어하는 것을 특징으로 하는 반도체 소자.
- 제5항에 있어서,상기 구동전압 스위칭수단은,상기 전원제어신호가 비활성화되면 상기 구동전압 입력노드에 구동전압을 공급하는 것을 오프(Off) 제어하는 것을 특징으로 하는 반도체 소자.
- 제5항에 있어서,상기 구동전압 스위칭수단은,상기 전원제어신호를 게이트로 입력받아 소스-드레인 접속된 전원전압과 상기 상기 구동전압 입력노드가 연결되는 것을 제어하는 제3PMOS트랜지스터를 구비하 는 것을 특징으로 하는 반도체 소자.
- 제16항에 있어서,상기 구동전압 스위칭수단은,상기 제3PMOS트랜지스터에서 발생하는 누설전류(leakage current)를 줄이기 위해 상기 전원제어신호의 전위레벨을 설정된 전위레벨로 쉬프팅하는 전위레벨 쉬프팅수단을 더 구비하는 것을 특징으로 하는 반도체 소자.
- 제5항에 있어서,상기 구동전압 스위칭수단은,상기 전원제어신호를 게이트로 입력받아 드레인-소스 접속된 전원전압과 상기 상기 구동전압 입력노드가 연결되는 것을 제어하는 제1NMOS트랜지스터를 구비하는 것을 특징으로 하는 반도체 소자.
- 제18항에 있어서,상기 구동전압 스위칭수단은,상기 제1NMOS트랜지스터에서 발생하는 누설전류(leakage current)를 줄이기 위해 상기 전원제어신호의 전위레벨을 설정된 전위레벨로 쉬프팅하는 전위레벨 쉬프팅수단을 더 구비하는 것을 특징으로 하는 반도체 소자.
- 제1항 내지 제19항 중 어느 하나의 항에 있어서,상기 특정 동작 모드는 스탠바이 파워 다운 모드(precharge power down standby mode)를 포함하는 것을 특징으로 하는 반도체 소자.
- 제1항 내지 제19항 중 어느 하나의 항에 있어서,상기 특정 동작 모드는 셀프 리프레쉬 모드(self refresh mode)를 포함하는 것을 특징으로 하는 반도체 소자.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060095176A KR100825012B1 (ko) | 2006-09-28 | 2006-09-28 | 저전력 소모를 위한 컬럼 디코더 |
US11/716,635 US7649801B2 (en) | 2006-09-28 | 2007-03-12 | Semiconductor memory apparatus having column decoder for low power consumption |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060095176A KR100825012B1 (ko) | 2006-09-28 | 2006-09-28 | 저전력 소모를 위한 컬럼 디코더 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20080029308A true KR20080029308A (ko) | 2008-04-03 |
KR100825012B1 KR100825012B1 (ko) | 2008-04-24 |
Family
ID=39261003
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020060095176A KR100825012B1 (ko) | 2006-09-28 | 2006-09-28 | 저전력 소모를 위한 컬럼 디코더 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7649801B2 (ko) |
KR (1) | KR100825012B1 (ko) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102376348B (zh) * | 2010-08-20 | 2013-11-27 | 中国科学院微电子研究所 | 一种低功耗的动态随机存储器 |
KR20140146481A (ko) * | 2013-06-17 | 2014-12-26 | 에스케이하이닉스 주식회사 | 컬럼디코더 |
US9411391B2 (en) | 2014-02-07 | 2016-08-09 | Apple Inc. | Multistage low leakage address decoder using multiple power modes |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5484936A (en) * | 1977-12-20 | 1979-07-06 | Fujitsu Ltd | Decoder circuit |
US4760562A (en) * | 1984-12-04 | 1988-07-26 | Kabushiki Kaisha Toshiba | MOS static memory circuit |
JPH043399A (ja) * | 1990-04-19 | 1992-01-08 | Sharp Corp | 半導体記憶装置 |
JPH0461099A (ja) * | 1990-06-29 | 1992-02-27 | Matsushita Electric Ind Co Ltd | 半導体記憶装置 |
KR200162272Y1 (ko) * | 1993-12-15 | 1999-12-15 | 김영환 | 메모리셀의 구동 제어회로 |
JP2876963B2 (ja) | 1993-12-15 | 1999-03-31 | 日本電気株式会社 | 半導体装置 |
US5604711A (en) * | 1995-05-19 | 1997-02-18 | Cypress Semiconductor, Corporation | Low power high voltage switch with gate bias circuit to minimize power consumption |
JPH1145598A (ja) * | 1997-07-25 | 1999-02-16 | Nec Corp | 半導体記憶装置 |
KR100311041B1 (ko) * | 1999-05-07 | 2001-11-02 | 윤종용 | 대기 상태시 누설전류가 발생되지 않는 로우 디코더들 및 칼럼디코더들을 갖는 반도체 메모리장치 |
JP2005135458A (ja) * | 2003-10-28 | 2005-05-26 | Renesas Technology Corp | 半導体記憶装置 |
-
2006
- 2006-09-28 KR KR1020060095176A patent/KR100825012B1/ko active IP Right Grant
-
2007
- 2007-03-12 US US11/716,635 patent/US7649801B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US7649801B2 (en) | 2010-01-19 |
US20080080293A1 (en) | 2008-04-03 |
KR100825012B1 (ko) | 2008-04-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1684299B1 (en) | Semiconductor memory device and method for applying a cell power voltage in a semiconductor memory device | |
US7499310B2 (en) | Bit line voltage supply circuit in semiconductor memory device and voltage supplying method therefor | |
KR102392665B1 (ko) | 메모리 장치, 이를 포함하는 시스템 온 칩 및 메모리 장치의 동작 방법 | |
KR100640651B1 (ko) | 워드라인 드라이버 | |
US7560976B2 (en) | Method of operating a semiconductor device and the semiconductor device | |
EP1639602B1 (en) | Low power manager for standby operation of a memory system | |
US20100157716A1 (en) | Sub word line driving circuit | |
US20060291311A1 (en) | Memory device for retaining data during power-down mode and method of operating the same | |
CN112133346B (zh) | 用于控制字线放电的设备和方法 | |
CN112133344B (zh) | 用于控制字线放电的设备及方法 | |
JP2012515411A (ja) | メモリアレイのための動的な漏洩制御 | |
US11176977B2 (en) | Apparatuses and methods for controlling word line discharge | |
US20040013024A1 (en) | Circuits for controlling internal power supply voltages provided to memory arrays based on requested operations and methods of operating | |
US20040093461A1 (en) | Self-refresh device and method | |
US7426151B2 (en) | Device and method for performing a partial array refresh operation | |
KR100825012B1 (ko) | 저전력 소모를 위한 컬럼 디코더 | |
KR100815180B1 (ko) | 선택적으로 네가티브 워드라인 구동을 하는 반도체메모리장치. | |
US6930952B2 (en) | Method of reading memory device in page mode and row decoder control circuit using the same | |
US7149131B2 (en) | Semiconductor memory device and internal voltage generating method thereof | |
KR100816729B1 (ko) | 코어전압 생성 장치 및 그를 포함하는 반도체 메모리 장치 | |
US7684268B2 (en) | Semiconductor memory device | |
US20070247959A1 (en) | Semiconductor memory device | |
KR100761371B1 (ko) | 액티브 드라이버 | |
US20210050042A1 (en) | Apparatuses and methods for reducing access device sub-threshold leakage in semiconductor devices | |
KR100967095B1 (ko) | 반도체 메모리 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130325 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20140324 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20160321 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20170323 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20180326 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20190325 Year of fee payment: 12 |