KR20080029308A - 저전력 소모를 위한 컬럼 디코더 - Google Patents

저전력 소모를 위한 컬럼 디코더 Download PDF

Info

Publication number
KR20080029308A
KR20080029308A KR1020060095176A KR20060095176A KR20080029308A KR 20080029308 A KR20080029308 A KR 20080029308A KR 1020060095176 A KR1020060095176 A KR 1020060095176A KR 20060095176 A KR20060095176 A KR 20060095176A KR 20080029308 A KR20080029308 A KR 20080029308A
Authority
KR
South Korea
Prior art keywords
driving voltage
signal
power
driving
node
Prior art date
Application number
KR1020060095176A
Other languages
English (en)
Other versions
KR100825012B1 (ko
Inventor
이상권
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020060095176A priority Critical patent/KR100825012B1/ko
Priority to US11/716,635 priority patent/US7649801B2/en
Publication of KR20080029308A publication Critical patent/KR20080029308A/ko
Application granted granted Critical
Publication of KR100825012B1 publication Critical patent/KR100825012B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/10—Decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4087—Address decoders, e.g. bit - or word line decoders; Multiple line decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2227—Standby or low power modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Dram (AREA)

Abstract

본 발명은 반도체 메모리 장치의 저전력 소모를 위한 컬럼 디코더(column decoder)에 관한 것으로서, 구동전압 입력노드를 구비하고, 입력받은 구동전압을 전원으로 사용하며, 복수의 컬럼(column) 선택신호를 디코딩하여 생성하는 컬럼(column) 선택신호 디코딩 수단, 및 상기 컬럼(column) 선택신호 디코딩 수단에서 발생하는 누설전류(leakage current)를 줄이기 위해 상기 구동전압 입력노드에 구동전압을 공급하는 것을 온/오프(On/Off) 제어하는 구동전압 공급 제어수단을 포함하고, 상기 복수의 컬럼(column) 선택신호가 모두 비활성화되는 특정 동작 모드에 대한 진입신호 및 탈출신호를 출력하는 메모리 제어기을 더 포함한다.
컬럼 디코더(column decoder), 누설 전류(leakage current)

Description

저전력 소모를 위한 컬럼 디코더{COLUMN DECODER FOR LOW POWER CONSUMPTION}
도 1은 종래의 기술에 따른 컬럼 디코더(column decoder)에서 컬럼 선택신호(YI)를 생성하는 드라이버를 도시한 회로도.
도 2는 본 발명의 실시예에 따른 컬럼 디코더(column decoder)를 도시한 블록도.
도 3은 본 발명의 실시예에 따라 도 2에 도시된 구동전압 공급 제어부의 구성요소 중 전원제어신호 논리결정부를 상세히 도시한 회로도.
도 4는 본 발명의 실시예에 따라 도 2에 도시된 구동전압 공급 제어부의 구성요소 중 구동전압 스위칭부를 상세히 도시한 회로도.
도 5는 본 발명의 실시예에 따라 도 2에 도시된 구동전압 공급 제어부의 구성요소 중 컬럼(column) 선택신호 디코딩 부에서 컬럼 선택신호(YI)를 생성하는 드라이버를 도시한 회로도.
* 도면의 주요부분에 대한 부호의 설명
100 : 컬럼 디코더(column decoder).
120 : 컬럼(column) 선택신호 디코딩부.
140 : 구동전압 공급 제어부.
160 : 메모리 제어기.
142 : 전원 제어신호 논리 결정부.
144 : 구동전압 스위칭부.
본 발명은 반도체 메모리 장치의 컬럼 디코더(column decoder)에 관한 것으로서, 특히, 반도체 메모리 장치의 저전력 소모를 위한 컬럼 디코더(column decoder)에 관한 것이다.
일반적으로, 반도체 메모리 장치는 다수의 메모리 셀(cell)에 데이터를 저장(Write)하거나 저장된 데이터를 읽기(read) 위한 것으로서 다수의 비트 라인(bit line) 및 다수의 워드 라인(word line), 비트 라인(bit line) 및 워드 라인(word line)을 선택하는 회로, 및 다수의 센스앰프(sens amp) 등의 주변 회로를 포함한다.
특히, 반도체 메모리 장치의 셀(cell)을 선택하기 위해, 로오 어드레스(row address)를 디코딩하여 워드 라인(word line)을 선택하기 위한 워드 라인 선택신호(XI)를 생성하는 로오 디코더(row decoder) 및 컬럼 어드레스(column address)를 디코딩하여 비트 라인(bit line)을 선택하기 위한 컬럼 선택신호(YI)를 생성하는 컬럼 디코더(column decoder) 등을 구비한다.
도 1은 종래의 기술에 따른 컬럼 디코더(column decoder)에서 컬럼 선택신호(YI)를 생성하는 드라이버를 도시한 회로도이다.
도 1을 참조하여, 컬럼 디코더(column decoder)의 동작원리를 설명하면 다음과 같다.
컬럼(column) 선택 동작을 하지 않을 경우에는 모든 입력은 로직'로우'(Low) 값을 유지한다.
반면, 컬럼(column) 선택 동작을 하는 경우에는 컬럼(column) 선택 제어신호 중 YA345C와 YA678C가 로직'하이'(High)이고, YA12P<0>, YA12P<1>, YA12P<2>, YA12P<3> 중 어느 하나의 신호가 로직'하이'(High)로 천이하면, 컬럼(column) 선택신호인 YI<0>, YI<1>, YI<2>, YI<3> 중 어느 하나의 신호가 인에이블(Enable) 된다.
전술한 동작을 하는 블록은 컬럼(column) 선택 제어신호인 YA345C<0:7>와 YA678C<0:7>에 의해 선택되므로 도 1과 같은 경우에는 총 256개의 YI가 만들어질 수 있다.
그리고, 도 1을 참조하면, 종래의 기술에 따른 컬럼 선택신호(YI)를 생성하는 드라이버는 외부전압(VDD)과 접지전압(VSS)을 동작 전원으로 사용하는 인버터로 구성되어 있는 것을 알 수 있다.
여기서, 외부전압(VDD)과 접지전압(VSS)을 동작 전원으로 사용하는 인버터로 구성된 컬럼 선택신호(YI)를 생성하는 드라이버는 통상 로드가 크기 때문에 사이즈가 크다.
또한, 외부전압(VDD)과 접지전압(VSS)을 동작 전원으로 사용하는 인버터로 구성된 컬럼 선택신호(YI)를 생성하는 드라이버는 컬럼 선택신호(YI)를 생성해야 하기 때문에 어레이(array)로 구성되어 있어 전체 드라이버가 차지하는 면적은 반도체 메모리 소자에서 상당히 큰 비중을 차지하게 된다.
예를 들어, 512M DRAM의 경우 16*1024개의 컬럼 선택신호(YI)를 생성하는 드라이버가 필요하다. 컬럼 선택신호(YI)를 생성하는 드라이버에 사용된 PMOS트랜지스터의 폭(width) 사이즈를 40um라고 가정하면, 컬럼 선택신호(YI)를 생성하는 드라이버에 사용된 PMOS트랜지스터의 전체 폭(width)은 655360um라는 매우 큰 사이즈가 된다.
또한, 컬럼 선택신호(YI)를 생성하는 드라이버에 사용된 PMOS트랜지스터의 누설전류가 50pA/um라고 가정하면, 컬럼 선택신호(YI)를 생성하는 드라이버에 사용된 전체 누설전류는 약 33uA가 되어 전체 IDD2P 값의 20%를 차지하게 된다.
여기서, IDD2P는 DC SPEC 중 프리차지 스탠바이 전류(Precharge standby current)로서 파워 다운 모드(Power down mode)일 때 반도체 메모리 소자에서 소모되는 전류의 양을 정의한 것이다.
전체 IDD2P 값의 20%는 매우 큰 값으로 저전력 모바일 DRAM의 경우 수율(Yield)에 큰 영향을 끼칠 수 있다.
본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위하여 제안된 것으로, 반도체 메모리 장치의 저전력 소모를 위한 컬럼 디코더(column decoder)를 제공하는데 그 목적이 있다.
상기의 기술적 과제를 달성하기 위한 본 발명의 일 측면에 따르면, 구동전압 입력노드를 구비하고, 입력받은 구동전압을 전원으로 사용하며, 복수의 컬럼(column) 선택신호를 디코딩하여 생성하는 컬럼(column) 선택신호 디코딩 수단; 및 상기 컬럼(column) 선택신호 디코딩 수단에서 발생하는 누설전류(leakage current)를 줄이기 위해 상기 구동전압 입력노드에 구동전압을 공급하는 것을 온/오프(On/Off) 제어하는 구동전압 공급 제어수단을 포함하는 반도체 소자를 제공한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예는 본 발명의 개시가 완전하도록하며 통상의 지식을 가진자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
도 2는 본 발명의 실시예에 따른 컬럼 디코더(column decoder)를 도시한 블록도 이다.
도 2를 참조하면, 본 발명의 실시예에 따른 컬럼 디코더(column decoder)는, 구동전압 입력노드(DVIN_NODE)를 구비하고, 입력받은 구동전압(VDD_YI)을 전원으로 사용하며, 복수의 컬럼(column) 선택 제어신호(YA12P<0:3>, YA345<0-2>, YA678<0>)를 디코딩하여 복수의 컬럼(column) 선택신호를 생성하는 컬럼(column) 선택신호 디코딩 부(120), 및 컬럼(column) 선택신호 디코딩 부(120)에서 발생하는 누설전류(leakage current)를 줄이기 위해 구동전압 입력노드(DVIN_NODE)에 구동전압(VDD_YI)을 공급하는 것을 온/오프(On/Off) 제어하는 구동전압 공급 제어부(140)를 포함하고, 복수의 컬럼(column) 선택신호(YI(0:3>, YI<4:7>, YI<8:11>,…)가 모두 비활성화되는 특정 동작 모드에 대한 진입신호(PD_DOWN_ENTRYP, SELF_ENTRYP) 및 탈출신호(PD_DOWN_EXITP, SELF_EXITP)를 출력하는 메모리 제어기(160)을 더 포함한다.
여기서, 특정 동작 모드는 스탠바이 파워 다운 모드(PRECHARGE POWER DOWN STANDBY MODE) 또는 셀프 리프레쉬 모드(SELF REFRESH MODE)를 의미한다.
즉, 구동전압 공급 제어부(140)는, 스탠바이 파워 다운 모드(PRECHARGE POWER DOWN STANDBY MODE) 또는 셀프 리프레쉬 모드(SELF REFRESH MODE)에 진입하는 것을 알리는 특정 동작 모드에 대한 진입신호(PD_DOWN_ENTRYP, SELF_ENTRYP) 중 적어도 어느 하나의 신호가 활성화되면 구동전압 입력노드(DVIN_NODE)에 구동전압(VDD_YI)을 공급하는 것을 오프(Off) 제어한다.
또한, 구동전압 공급 제어부(140)는, 스탠바이 파워 다운 모드(PRECHARGE POWER DOWN STANDBY MODE) 또는 셀프 리프레쉬 모드(SELF REFRESH MODE)에서 탈출 하는 것을 알리는 특정 동작 모드에 대한 탈출신호(PD_DOWN_EXITP, SELF_EXITP) 중 적어도 어느 하나의 신호가 활성화되면 구동전압 입력노드(DVIN_NODE)에 구동전압(VDD_YI)을 공급하는 것을 온(On) 제어한다.
그리고, 구동전압 공급 제어부(140)는, 특정 동작 모드에 대한 진입신호(PD_DOWN_ENTRYP, SELF_ENTRYP) 및 탈출신호(PD_DOWN_EXITP, SELF_EXITP)에 응답하여 전원제어신호(POWER_OFF)의 논리레벨을 결정하는 전원제어신호 논리결정부(142), 및 전원제어신호(POWER_OFF)의 논리레벨에 응답하여 구동전압 입력노드(DVIN_NODE)에 구동전압(VDD_YI)을 공급하는 것을 온/오프(On/Off) 제어하는 구동전압 스위칭부(144)을 포함한다.
도 3은 본 발명의 실시예에 따라 도 2에 도시된 구동전압 공급 제어부의 구성요소 중 전원제어신호 논리결정부를 상세히 도시한 회로도이다.
도 3을 참조하면, 특정 동작 모드에 대한 탈출신호(PD_DOWN_EXITP, SELF_EXITP) 중 적어도 어느 하나의 신호에 응답하여 구동 노드(D_NODE)를 풀 업(PULL-UP) 구동하는 풀 업 구동부(1424)와, 특정 동작 모드에 대한 진입신호(PD_DOWN_ENTRYP, SELF_ENTRYP) 중 적어도 어느 하나의 신호에 응답하여 구동 노드(D_NODE)를 풀 다운(PULL-DOWN) 구동하는 풀 다운 구동부(1426), 및 구동 노드(D_NODE)의 논리 값을 유지하고, 위상을 반대로 하여 전원제어신호(POWER_OFF)로서 출력하는 래치(1428)를 포함한다.
또한, 전원제어신호 논리결정부(142)는. 반도체 메모리 소자의 초기화 동작시 발생하는 파워 업 신호(PWRUP)에 응답하여 구동 노드(D_NODE)를 풀 업(PULL-UP) 구동하는 초기화부(1422)를 더 포함한다.
여기서, 풀 업 구동부(1424)는, 특정 동작 모드에 대한 탈출신호(PD_DOWN_EXITP, SELF_EXITP)를 모두 입력받아 출력하는 제1노어게이트(NOR1), 및 제1노어게이트(NOR1)의 출력신호를 게이트(gate)로 입력받아 소스-드레인(source-drain) 접속된 구동전압(VDD)과 구동 노드(D_NODE)가 연결되는 것을 제어하는 제2PMOS트랜지스터(P2)를 구비한다.
또한, 풀 다운 구동부(1426)는, 특정 동작 모드에 대한 진입신호(PD_DOWN_ENTRYP, SELF_ENTRYP)를 각각의 게이트(gate)로 입력받아 드레인-소스(drain-source) 접속된 구동 노드(D_NODE)와 접지전압(VSS)이 연결되는 것을 제어하는 복수의 NMOS트랜지스터(N1,N2)를 구비한다.
또한, 래치(1428)는, 구동 노드(D_NODE)에 걸리는 신호를 입력받아 위상을 반전하여 전원제어신호(POWER_OFF)로서 출력하는 제1인버터(INV1), 및 제1인버터(INV1)의 출력신호를 입력받아 위상을 반전하여 제1인버터(INV1)의 입력신호로서 출력하는 제2인버터(INV2)를 구비한다.
또한, 초기화부(1422)는, 반도체 메모리 소자의 초기화 동작시 발생하는 파워 업 신호(PWRUP)를 게이트(gate)로 입력받아 소스-드레인(source-drain) 접속된 구동전압(VDD)과 구동 노드(D_NODE)가 연결되는 것을 제어하는 제1PMOS트랜지스터(P1)를 구비한다.
즉, 전원제어신호 논리결정부(142)는, 특정 동작 모드에 대한 진입신호(PD_DOWN_ENTRYP, SELF_ENTRYP) 중 적어도 어느 하나의 신호가 로직'하이'(High) 로 활성화되는 것에 응답하여 전원제어신호(POWER_OFF)를 로직'로우'(Low)로 활성화시켜 출력한다.
또한, 전원제어신호 논리결정부(142)는, 특정 동작 모드에 대한 탈출신호(PD_DOWN_EXITP, SELF_EXITP) 중 적어도 어느 하나의 신호가 로직'하이'(High)로 활성화되는 것에 응답하여 전원제어신호(POWER_OFF)를 로직'하이'(High)로 비활성화시켜 출력한다.
도 4는 본 발명의 실시예에 따라 도 2에 도시된 구동전압 공급 제어부의 구성요소 중 구동전압 스위칭부를 상세히 도시한 회로도이다.
도 4를 참조하면, 구동전압 스위칭부(144)는, 전원제어신호(POWER_OFF)를 게이트(gate)로 입력받아 소스-드레인(source-drain) 접속된 전원전압(VDD)과 컬럼(column) 선택신호 디코딩 부(120)의 구동전압 입력노드(DVIN_NODE)가 연결되는 것을 제어하는 제3PMOS트랜지스터(P3)를 구비하고, 제3PMOS트랜지스터(P3)에서 발생하는 누설전류(leakage current)를 줄이기 위해 전원제어신호(POWER_OFF)의 전위레벨을 설정된 전위레벨(여기서는 VPP)로 쉬프팅하는 전위레벨 쉬프팅부(1442)을 더 구비한다.
그리고, 도면에는 나타나 있지 않지만, 도 4에서 전원제어신호(POWER_OFF)를 게이트(gate)로 입력받아 소스-드레인(source-drain) 접속된 전원전압(VDD)과 컬럼(column) 선택신호 디코딩 부(120)의 구동전압 입력노드(DVIN_NODE)가 연결되는 것을 제어하는 제3PMOS트랜지스터(P3) 대신에 NMOS트랜지스터를 사용하여 전원제어신호(POWER_OFF)를 게이트(gate)로 입력받아 드레인-소스(drain-source) 접속된 전 원전압(VDD)과 컬럼(column) 선택신호 디코딩 부(120)의 구동전압 입력노드(DVIN_NODE)가 연결되는 것을 제어하는 기능을 구현하는 것이 가능하다.
하지만, NMOS트랜지스터를 사용하여 구동전압 스위칭부(144)를 구현하게 되는 경우에는 전원제어신호(POWER_OFF)가 로직'하이'(High)일 때 활성화되고, 로직'로우'(Low)일 때 비활성화되어야 한다.
즉, 전원제어신호(POWER_OFF)가 로직'하이'(High) 또는 로직'로우'(Low)로 활성화되면 구동전압 입력노드(DVIN_NODE)에 구동전압(VDD_YI)을 공급하는 것을 온(On) 제어한다.
또한, 전원제어신호(POWER_OFF)가 로직'하이'(High) 또는 로직'로우'(Low)로 비활성화되면 구동전압 입력노드(DVIN_NODE)에 구동전압(VDD_YI)을 공급하는 것을 오프(Off) 제어한다.
도 5는 본 발명의 실시예에 따라 도 2에 도시된 구동전압 공급 제어부의 구성요소 중 컬럼(column) 선택신호 디코딩 부에서 컬럼 선택신호(YI)를 생성하는 드라이버를 도시한 회로도이다.
도 5를 참조하면, 본 발명의 실시예에 따른 컬럼 선택신호(YI)를 생성하는 드라이버는 구동전압 공급 제어수단(140)으로부터 입력받은 구동전압(VDD_YI)과 접지전압(VSS)을 동작 전원으로 사용하는 인버터로 구성되어 있는 것을 알 수 있다.
이상에서 살펴본 바와 같이 본 실시예를 적용하면 스탠바이 파워 다운 모드(PRECHARGE POWER DOWN STANDBY MODE) 또는 셀프 리프레쉬 모드(SELF REFRESH MODE)에 진입하면 컬럼(column) 선택신호 디코딩 부에 공급되는 구동전압(VDD_YI) 은 외부전압(VDD)과 격리된다.
즉, 스탠바이 파워 다운 모드(PRECHARGE POWER DOWN STANDBY MODE) 또는 셀프 리프레쉬 모드(SELF REFRESH MODE)에 진입하면 컬럼(column) 선택신호 디코딩 부에서 컬럼 선택신호(YI)를 생성하는 드라이버에는 더 이상 전원이 공급되지 않게 된다.
또한, 종래의 기술에서는, 전원이 컬럼 디코더(column decoder)에서 컬럼 선택신호(YI)를 생성하는 드라이버에 직접공급되므로 누설 전류(leakage current)가 컬럼 선택신호(YI)를 생성하는 드라이버의 PMOS트랜지스터 사이즈에 의해 결정되었다.
하지만, 본 발명의 실시예에서는, 전원이 컬럼 디코더(column decoder)에서 구동전압 공급 제어수단(140)을 거치면서 컬럼(column) 선택신호 디코딩 부에서 컬럼 선택신호(YI)를 생성하는 드라이버에 공급되므로 누설 전류(leakage current)가 컬럼 선택신호(YI)를 생성하는 드라이버의 PMOS트랜지스터 사이즈에 의해 결정되지 않는다.
즉, 구동전압 공급 제어수단(140)의 구동전압(VDD_YI)을 드라이빙하는 PMOS트랜지스터의 사이즈에 의해 결정된다.
때문에, 컬럼 선택 동작을 할 때, 수 개의 컬럼 선택신호(YI)를 생성하는 드라이버만 인에이블 되므로 구동전압 공급 제어수단(140)의 구동전압(VDD_YI)을 드라이빙하는 PMOS트랜지스터의 사이즈가 클 필요가 없다.
또한, 컬럼 선택 동작을 하지 않을 때, 구동전압 공급 제어수단(140)의 구동 전압(VDD_YI)을 드라이빙하는 PMOS트랜지스터의 게이트(gate)에 전위레벨 쉬프팅부(1442)의 전위레벨 쉬프팅부(1442)에 의해 설정된 전위레벨(여기서는 VPP)이 공급되므로 구동전압 공급 제어수단(140)의 구동전압(VDD_YI)을 드라이빙하는 PMOS트랜지스터에 발생하는 누설전류(leakage current)를 크게 줄일 수 있다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속한 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
예컨대, 전술한 실시예에서 예시한 논리 게이트 및 트랜지스터는 입력되는 신호의 극성에 따라 그 위치 미 종류가 다르게 구현되어야 할 것이다.
전술한 본 발명은 컬럼 디코더(column decoder)에서 외부전압(VDD)과 격리되어 온/오프(On/Off) 제어할 수 있는 구동전압(VDD_YI)을 컬럼 선택신호(YI)를 생성하는 드라이버에 공급함으로써 컬럼 디코더(column decoder)에서 발생하는 누설 전류(leakage current)를 줄일 수 있다.
즉, 반도체 메모리 소자에서 사용되는 전력을 줄임으로써 저전력 소모를 필요로 하는 모든 반도체 메모리 소자에 적용할 수 있다.

Claims (21)

  1. 구동전압 입력노드를 구비하고, 입력받은 구동전압을 전원으로 사용하며, 컬럼(column) 선택 제어신호를 디코딩하여 복수의 컬럼(column) 선택신호를 생성하는 컬럼(column) 선택신호 디코딩 수단; 및
    상기 구동전압 입력노드에 구동전압을 공급하는 것을 온/오프(On/Off) 제어하는 구동전압 공급 제어수단
    을 포함하는 반도체 소자.
  2. 제1항에 있어서,
    상기 복수의 컬럼(column) 선택신호가 모두 비활성화되는 특정 동작 모드의 진입신호 및 탈출신호를 출력하는 메모리 제어기
    을 더 포함하는 반도체 소자.
  3. 제2항에 있어서,
    상기 구동전압 공급 제어수단은,
    상기 특정 동작 모드에 대한 진입신호 중 적어도 어느 하나의 신호가 활성화되면 상기 구동전압 입력노드에 구동전압을 공급하는 것을 오프(Off) 제어하는 것 을 특징으로 하는 반도체 소자.
  4. 제2항에 있어서,
    상기 구동전압 공급 제어수단은,
    상기 특정 동작 모드에 대한 탈출신호 중 적어도 어느 하나의 신호가 활성화되면 상기 구동전압 입력노드에 구동전압을 공급하는 것을 온(On) 제어하는 것을 특징으로 하는 반도체 소자.
  5. 제2항에 있어서,
    상기 구동전압 공급 제어수단은,
    상기 특정 동작 모드에 대한 진입신호 및 탈출신호에 응답하여 전원제어신호의 논리레벨을 결정하는 전원제어신호 논리결정수단; 및
    상기 전원제어신호의 논리레벨에 응답하여 상기 구동전압 입력노드에 구동전압을 공급하는 것을 온/오프(On/Off) 제어하는 구동전압 스위칭수단
    을 포함하는 것을 특징으로 하는 반도체 소자.
  6. 제5항에 있어서,
    상기 전원제어신호 논리결정수단은,
    상기 특정 동작 모드에 대한 진입신호 중 적어도 어느 하나의 신호가 활성화되는 것에 응답하여 상기 전원제어신호를 활성화시키는 것을 특징으로 하는 반도체 소자.
  7. 제5항에 있어서,
    상기 전원제어신호 논리결정수단은,
    상기 특정 동작 모드에 대한 탈출신호 중 적어도 어느 하나의 신호가 활성화되는 것에 응답하여 상기 전원제어신호를 비활성화시키는 것을 특징으로 하는 반도체 소자.
  8. 제5항에 있어서,
    상기 전원제어신호 논리결정수단은,
    상기 특정 동작 모드에 대한 탈출신호 중 적어도 어느 하나의 신호에 응답하여 상기 구동 노드를 풀 업 구동하는 풀 업 구동부;
    상기 특정 동작 모드에 대한 진입신호 중 적어도 어느 하나의 신호에 응답하여 상기 구동 노드를 풀 다운 구동하는 풀 다운 구동부; 및
    상기 구동 노드의 논리 값을 유지하고, 위상을 반대로 하여 상기 전원제어신 호로서 출력하는 래치
    를 포함하는 것을 특징으로 하는 반도체 소자.
  9. 제8항에 있어서,
    상기 전원제어신호 논리결정수단은,
    반도체 메모리 소자의 초기화 동작시 발생하는 파워 업 신호에 응답하여 구동 노드를 풀 업 구동하는 초기화부
    를 더 포함하는 것을 특징으로 하는 반도체 소자.
  10. 제8항에 있어서,
    상기 풀 업 구동부는,
    상기 특정 동작 모드에 대한 탈출신호를 모두 입력받아 출력하는 제1노어게이트; 및
    상기 제1노어게이트의 출력신호를 게이트로 입력받아 소스-드레인 접속된 구동전압과 상기 구동 노드가 연결되는 것을 제어하는 제2PMOS트랜지스터
    를 구비하는 것을 특징으로 하는 반도체 소자.
  11. 제8항에 있어서,
    상기 풀 다운 구동부는,
    상기 특정 동작 모드에 대한 진입신호를 각각의 게이트로 입력받아 드레인-소스 접속된 상기 구동 노드와 접지전압이 연결되는 것을 제어하는 복수의 NMOS트랜지스터를 구비하는 것을 특징으로 하는 반도체 소자.
  12. 제8항에 있어서,
    상기 래치는,
    상기 구동 노드에 걸리는 신호를 입력받아 위상을 반전하여 상기 전원제어신호로서 출력하는 제1인버터;
    상기 제1인버터의 출력신호를 입력받아 위상을 반전하여 상기 제1인버터의 입력신호로서 출력하는 제2인버터
    를 구비하는 것을 특징으로 하는 반도체 소자.
  13. 제9항에 있어서,
    상기 초기화부는,
    반도체 메모리 소자의 초기화 동작시 발생하는 파워 업 신호를 게이트로 입력받아 소스-드레인 접속된 구동전압과 상기 구동 노드가 연결되는 것을 제어하는 제1PMOS트랜지스터
    를 구비하는 것을 특징으로 하는 반도체 소자.
  14. 제5항에 있어서,
    상기 구동전압 스위칭수단은,
    상기 전원제어신호가 활성화되면 상기 구동전압 입력노드에 구동전압을 공급하는 것을 온(On) 제어하는 것을 특징으로 하는 반도체 소자.
  15. 제5항에 있어서,
    상기 구동전압 스위칭수단은,
    상기 전원제어신호가 비활성화되면 상기 구동전압 입력노드에 구동전압을 공급하는 것을 오프(Off) 제어하는 것을 특징으로 하는 반도체 소자.
  16. 제5항에 있어서,
    상기 구동전압 스위칭수단은,
    상기 전원제어신호를 게이트로 입력받아 소스-드레인 접속된 전원전압과 상기 상기 구동전압 입력노드가 연결되는 것을 제어하는 제3PMOS트랜지스터를 구비하 는 것을 특징으로 하는 반도체 소자.
  17. 제16항에 있어서,
    상기 구동전압 스위칭수단은,
    상기 제3PMOS트랜지스터에서 발생하는 누설전류(leakage current)를 줄이기 위해 상기 전원제어신호의 전위레벨을 설정된 전위레벨로 쉬프팅하는 전위레벨 쉬프팅수단을 더 구비하는 것을 특징으로 하는 반도체 소자.
  18. 제5항에 있어서,
    상기 구동전압 스위칭수단은,
    상기 전원제어신호를 게이트로 입력받아 드레인-소스 접속된 전원전압과 상기 상기 구동전압 입력노드가 연결되는 것을 제어하는 제1NMOS트랜지스터를 구비하는 것을 특징으로 하는 반도체 소자.
  19. 제18항에 있어서,
    상기 구동전압 스위칭수단은,
    상기 제1NMOS트랜지스터에서 발생하는 누설전류(leakage current)를 줄이기 위해 상기 전원제어신호의 전위레벨을 설정된 전위레벨로 쉬프팅하는 전위레벨 쉬프팅수단을 더 구비하는 것을 특징으로 하는 반도체 소자.
  20. 제1항 내지 제19항 중 어느 하나의 항에 있어서,
    상기 특정 동작 모드는 스탠바이 파워 다운 모드(precharge power down standby mode)를 포함하는 것을 특징으로 하는 반도체 소자.
  21. 제1항 내지 제19항 중 어느 하나의 항에 있어서,
    상기 특정 동작 모드는 셀프 리프레쉬 모드(self refresh mode)를 포함하는 것을 특징으로 하는 반도체 소자.
KR1020060095176A 2006-09-28 2006-09-28 저전력 소모를 위한 컬럼 디코더 KR100825012B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020060095176A KR100825012B1 (ko) 2006-09-28 2006-09-28 저전력 소모를 위한 컬럼 디코더
US11/716,635 US7649801B2 (en) 2006-09-28 2007-03-12 Semiconductor memory apparatus having column decoder for low power consumption

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060095176A KR100825012B1 (ko) 2006-09-28 2006-09-28 저전력 소모를 위한 컬럼 디코더

Publications (2)

Publication Number Publication Date
KR20080029308A true KR20080029308A (ko) 2008-04-03
KR100825012B1 KR100825012B1 (ko) 2008-04-24

Family

ID=39261003

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060095176A KR100825012B1 (ko) 2006-09-28 2006-09-28 저전력 소모를 위한 컬럼 디코더

Country Status (2)

Country Link
US (1) US7649801B2 (ko)
KR (1) KR100825012B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102376348B (zh) * 2010-08-20 2013-11-27 中国科学院微电子研究所 一种低功耗的动态随机存储器
KR20140146481A (ko) * 2013-06-17 2014-12-26 에스케이하이닉스 주식회사 컬럼디코더
US9411391B2 (en) 2014-02-07 2016-08-09 Apple Inc. Multistage low leakage address decoder using multiple power modes

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5484936A (en) * 1977-12-20 1979-07-06 Fujitsu Ltd Decoder circuit
US4760562A (en) * 1984-12-04 1988-07-26 Kabushiki Kaisha Toshiba MOS static memory circuit
JPH043399A (ja) * 1990-04-19 1992-01-08 Sharp Corp 半導体記憶装置
JPH0461099A (ja) * 1990-06-29 1992-02-27 Matsushita Electric Ind Co Ltd 半導体記憶装置
KR200162272Y1 (ko) * 1993-12-15 1999-12-15 김영환 메모리셀의 구동 제어회로
JP2876963B2 (ja) 1993-12-15 1999-03-31 日本電気株式会社 半導体装置
US5604711A (en) * 1995-05-19 1997-02-18 Cypress Semiconductor, Corporation Low power high voltage switch with gate bias circuit to minimize power consumption
JPH1145598A (ja) * 1997-07-25 1999-02-16 Nec Corp 半導体記憶装置
KR100311041B1 (ko) * 1999-05-07 2001-11-02 윤종용 대기 상태시 누설전류가 발생되지 않는 로우 디코더들 및 칼럼디코더들을 갖는 반도체 메모리장치
JP2005135458A (ja) * 2003-10-28 2005-05-26 Renesas Technology Corp 半導体記憶装置

Also Published As

Publication number Publication date
US7649801B2 (en) 2010-01-19
US20080080293A1 (en) 2008-04-03
KR100825012B1 (ko) 2008-04-24

Similar Documents

Publication Publication Date Title
EP1684299B1 (en) Semiconductor memory device and method for applying a cell power voltage in a semiconductor memory device
US7499310B2 (en) Bit line voltage supply circuit in semiconductor memory device and voltage supplying method therefor
KR100640651B1 (ko) 워드라인 드라이버
US7560976B2 (en) Method of operating a semiconductor device and the semiconductor device
KR102392665B1 (ko) 메모리 장치, 이를 포함하는 시스템 온 칩 및 메모리 장치의 동작 방법
EP1639602B1 (en) Low power manager for standby operation of a memory system
US20100157716A1 (en) Sub word line driving circuit
US20060291311A1 (en) Memory device for retaining data during power-down mode and method of operating the same
CN112133346B (zh) 用于控制字线放电的设备和方法
JP2012515411A (ja) メモリアレイのための動的な漏洩制御
US11176977B2 (en) Apparatuses and methods for controlling word line discharge
US10854272B1 (en) Apparatuses and methods for controlling word line discharge
US20040013024A1 (en) Circuits for controlling internal power supply voltages provided to memory arrays based on requested operations and methods of operating
US20040093461A1 (en) Self-refresh device and method
US7426151B2 (en) Device and method for performing a partial array refresh operation
KR100825012B1 (ko) 저전력 소모를 위한 컬럼 디코더
KR100815180B1 (ko) 선택적으로 네가티브 워드라인 구동을 하는 반도체메모리장치.
US6930952B2 (en) Method of reading memory device in page mode and row decoder control circuit using the same
US7149131B2 (en) Semiconductor memory device and internal voltage generating method thereof
KR100816729B1 (ko) 코어전압 생성 장치 및 그를 포함하는 반도체 메모리 장치
US7684268B2 (en) Semiconductor memory device
US20070247959A1 (en) Semiconductor memory device
KR100761371B1 (ko) 액티브 드라이버
US20210050042A1 (en) Apparatuses and methods for reducing access device sub-threshold leakage in semiconductor devices
KR100967095B1 (ko) 반도체 메모리 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130325

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140324

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160321

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170323

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180326

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20190325

Year of fee payment: 12