KR20080020135A - 캐패시터의 스토리지 노드 형성방법 - Google Patents
캐패시터의 스토리지 노드 형성방법 Download PDFInfo
- Publication number
- KR20080020135A KR20080020135A KR1020060083155A KR20060083155A KR20080020135A KR 20080020135 A KR20080020135 A KR 20080020135A KR 1020060083155 A KR1020060083155 A KR 1020060083155A KR 20060083155 A KR20060083155 A KR 20060083155A KR 20080020135 A KR20080020135 A KR 20080020135A
- Authority
- KR
- South Korea
- Prior art keywords
- storage node
- film
- capacitor
- hole
- nitride film
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 60
- 239000003990 capacitor Substances 0.000 title claims abstract description 29
- 150000004767 nitrides Chemical class 0.000 claims abstract description 34
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 claims abstract description 30
- 238000004140 cleaning Methods 0.000 claims abstract description 24
- 238000005530 etching Methods 0.000 claims abstract description 17
- 229910000147 aluminium phosphate Inorganic materials 0.000 claims abstract description 15
- 239000000758 substrate Substances 0.000 claims abstract description 12
- 239000004065 semiconductor Substances 0.000 claims abstract description 7
- 239000000463 material Substances 0.000 claims abstract description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 8
- 229920005591 polysilicon Polymers 0.000 claims description 8
- 238000000151 deposition Methods 0.000 claims description 2
- 230000000694 effects Effects 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 17
- 239000011229 interlayer Substances 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
- H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Computer Hardware Design (AREA)
- Inorganic Chemistry (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 스토리지 노드의 기울어짐 현상과 캐패시터 누설 현상을 방지할 수 있는 캐패시터의 스토리지 노드 형성방법을 개시한다. 개시된 본 발명의 캐패시터의 스토리지 노드 형성방법은, 스토리지 노드 콘택 플러그가 형성된 반도체 기판 상에 식각정지용 질화막, 캡산화막 및 하드마스크막을 차례로 형성하는 단계; 상기 하드마스크막과 캡산화막을 식각하여 스토리지 노드용 홀을 형성하는 단계; 상기 스토리지 노드 콘택 플러그가 노출되도록 상기 홀 저면 아래의 식각정지용 질화막 부분을 제거하는 단계; 상기 식각정지용 질화막을 언더컷하는 단계; 및 상기 언더컷된 식각정지용 질화막의 측면을 포함한 홀 표면 및 캡산화막 상에 스토리지 노드 물질막을 증착하는 단계;를 포함한다.
Description
도 1a 내지 도 1d는 종래 기술에 따른 캐패시터 형성방법을 설명하기 위한 공정별 단면도.
도 2는 종래의 문제점을 설명하기 위한 사진.
도 3은 종래의 다른 문제점을 설명하기 위한 사진.
도 4a 내지 도 4f는 본 발명의 실시예에 따른 캐패시터의 스토리지 노드 형성방법을 설명하기 위한 공정별 단면도.
도 5는 본 발명의 효과를 보여주는 사진.
* 도면의 주요 부분에 대한 부호의 설명 *
41 : 반도체 기판 42 : 층간절연막
43 : 스토리지 노드 콘택 플러그 44 : 식각정지용 질화막
45 : 캡산화막 46 : 하드마스크막
47 : 마스크패턴 48 : 스토리지 노드
본 발명은 캐패시터의 스토리지 노드 형성방법에 관한 것으로, 보다 상세하게는, 스토리지 노드의 기울어짐 현상과 캐패시터 누설 현상을 방지할 수 있는 캐패시터의 스토리지 노드 형성방법에 관한 것이다.
반도체 메모리 소자의 수요가 급증함에 따라 고용량의 캐패시터를 얻기 위한 다양한 기술들이 제안되고 있다. 여기서, 캐패시터는 스토리지 노드(Storage Node)와 플레이트 노드(Plate Node) 사이에 유전체막(Dielectric)이 개재된 구조로서, 그 용량은 전극 표면적과 유전체막의 유전율에 비례하며, 전극들간의 간격, 즉, 유전체막의 두께에 반비례한다.
따라서, 고용량의 캐패시터를 얻기 위해서는 유전율이 큰 유전체막을 사용하거나, 전극 표면적을 확대시키거나, 또는, 전극들간의 거리를 줄이는 것이 요구된다. 그런데, 전극들간의 거리, 즉, 유전체막의 두께를 줄이는 것은 그 한계가 있는 바, 고용량의 캐패시터를 형성하기 위한 연구는 유전율이 큰 유전체막을 사용하거나, 또는, 전극 표면적을 넓히는 방식으로 진행되고 있다.
여기서, 상기 전극 표면적을 증가시키기 위한 방법으로는 스토리지 노드의 형태를 오목(Concave) 또는 실린더(Cylinder) 형태의 3차원 구조로 형성하는 방법이 대표적이며, 이 중에서도 실린더 형태의 스토리지 노드은 오목 형태의 스토리지 노드에 비해 상대적으로 매우 넓은 전극 면적을 갖기 때문에 고집적 소자에 적용하기에 유리하다.
이하에서는, 도 1a 내지 도 1d를 참조하여 종래 기술에 따른 실린더형 스토 리지 노드 형성 과정을 포함하는 캐패시터 형성방법을 설명하도록 한다.
도 1a를 참조하면, 반도체 기판(11) 상에 공지의 공정에 따라 층간절연막(12) 및 스토리지 노드 콘택 플러그(13)를 형성한 상태에서, 기판(11) 결과물 상에 식각정지용 질화막(14), 캡산화막(15), 하드마스크막(16) 및 스토리지 노드를 형성하기 위한 마스크패턴(17)을 차례로 형성한다.
이때, 상기 캡산화막(15)은 통상 PSG(Phosphours Silicate Glass)막과 PE-TEOS(Plasma Enhanced-Tetra Ethyl Ortho Silicate)막의 적층막으로 형성하고, 상기 하드마스크막(16)은 통상 폴리실리콘막으로 형성한다.
도 1b를 참조하면, 상기 마스크패턴에 의해 노출된 하드마스크막 부분을 식각한 후, 산화막과 질화막간의 식각 선택비를 이용하면서 식각된 하드마스크막을 식각마스크로 이용해서 캡산화막(15)을 식각하여 스토리지 노드용 홀(H)을 형성한다.
그 다음, 상기 마스크패턴을 제거한 후, 상기 홀(H) 하부의 CD(Critical Demension)를 확보하기 위해 BOE(Buffer Oxide Etchant) 용액을 이용한 세정 공정을 수행한다. 이때, 상기 세정 공정을 오랜 시간 수행하게 되면 캡산화막(15)의 손실이 많이 발생하여 상기 홀(H)이 제거되므로 짧은 시간 동안 수행해야하며, 세정 공정을 통해 하드마스크막이 함께 제거된다.
도 1c를 참조하면, 상기 캡산화막(15)의 식각으로 인해 노출된 식각정지용 질화막(14) 부분을 제거하고, 이를 통해, 상기 홀(H) 하부의 스토리지 노드 콘택(13)을 노출시킨다. 여기서, 상기 식각 공정시 식각정지용 질화막(14)은 슬로 프(Slope)를 가지며 식각된다.
도 1d를 참조하면, 기판(11) 전면 상에 스토리지 노드용 폴리실리콘막을 형성한 후, 캡산화막을 제거하여 홀(H) 표면 상에 스토리지 노드(18)를 형성한다. 이후, 도시하지는 않았으나, 상기 스토리지 노드(18) 상에 유전체막과 플레이트 노드를 차례로 형성하여 캐패시터를 형성한다.
그러나, 종래 기술의 경우에는 상기 BOE 용액을 이용한 세정 공정을 짧은 시간 동안 수행하므로 홀 하부의 CD를 충분히 확보할 수 없다. 또한, 상기 식각정지용 질화막은 산화막과 달리 슬로프(Slope)를 갖는 형상으로 식각되는데, 상기 슬로프가 완만할 경우에는 홀 하부의 CD가 좁아지게 된다. 상기 스토리지 노드용 홀 하부에서의 CD를 충분히 확보할 수 없게 되면, 스토리지 노드 간 브리지가 발생하여 듀얼 빗 페일(Dual Bit Fail)이 유발됨에 따라, 도 2에 도시된 바와 같이, 스토리지 노드가 기울어진다는 문제점이 있으며, 후속 공정인 폴리실리콘막의 매립 공간이 부족해지므로, 도 3에 도시된 바와 같이, 캐패시터의 누설(Leakage) 현상을 야기한다는 다른 문제점이 있다.
따라서, 본 발명은 상기와 같은 종래의 문제점들을 해결하기 위해 안출된 것으로서, 스토리지 노드의 기울어짐 현상을 방지할 수 있는 캐패시터의 스토리지 노드 형성방법을 제공함에 그 목적이 있다.
또한, 본 발명은 캐패시터의 누설 현상을 방지할 수 있는 캐패시터의 스토리지 노드 형성방법을 제공함에 다른 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명의 캐패시터의 스토리지 노드 형성방법은, 스토리지 노드 콘택 플러그가 형성된 반도체 기판 상에 식각정지용 질화막, 캡산화막 및 하드마스크막을 차례로 형성하는 단계; 상기 하드마스크막과 캡산화막을 식각하여 스토리지 노드용 홀을 형성하는 단계; 상기 스토리지 노드 콘택 플러그가 노출되도록 상기 홀 저면 아래의 식각정지용 질화막 부분을 제거하는 단계; 상기 식각정지용 질화막을 언더컷하는 단계; 및 상기 언더컷된 식각정지용 질화막의 측면을 포함한 홀 표면 및 캡산화막 상에 스토리지 노드 물질막을 증착하는 단계;를 포함하는 것을 특징으로 한다.
여기서, 상기 하드마스크막은 폴리실리콘막으로 형성하는 것을 특징으로 한다.
상기 스토리지 노드용 홀을 형성하는 단계 후, 그리고, 상기 홀 저면 아래의 식각정지용 질화막 부분을 제거하는 단계 전, 상기 스토리지 노드용 홀이 형성된 기판 결과물에 대해 BOE 용액을 이용한 세정 공정을 수행함과 아울러 상기 하드마스크막을 제거하는 단계;를 더 포함하는 것을 특징으로 한다.
상기 식각정지용 질화막을 언더컷하는 단계는, 인산 용액을 사용하는 세정 공정을 통해 수행하는 것을 특징으로 한다.
상기 인산 용액을 사용하는 세정 공정은 155∼165℃의 인산 용액을 사용하여 수행하는 것을 특징으로 한다.
상기 인산 용액을 사용하는 세정 공정은 50∼70초 동안 수행하는 것을 특징 으로 한다.
상기 인산 용액을 사용하는 세정 공정은 상기 식각정지용 질화막이 홀 표면으로부터 35∼45Å의 폭이 식각되도록 수행하는 것을 특징으로 한다.
(실시예)
이하, 첨부된 도면에 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다.
도 4a를 참조하면, 반도체 기판(41) 상에 공지의 공정에 따라 층간절연막(42) 및 스토리지 노드 콘택 플러그(43)을 형성한다. 이어서, 상기 기판(41) 결과물 상에 식각정지용 질화막(44), 캡산화막(45), 하드마스크막(46) 및 스토리지 노드를 형성하기 위한 마스크패턴(47)을 차례로 형성한다.
여기서, 상기 캡산화막(45)은 통상 PSG막과 PE-TEOS막의 적층막으로 형성하고, 상기 하드마스크막(46)은 통상 폴리실리콘막으로 형성하는데, 상기 하드마스크막(46)은 후속으로 진행되는 식각 공정시, 마스크패턴(47)만으로는 충분한 선택비가 확보되지 않아 측면이 뭉그러지는 현상이 발생하는 등, 패턴 형성이 어렵기 때문에 이를 보완하기 위해 형성해주는 것이다.
도 4b를 참조하면, 상기 마스크패턴에 의해 노출된 하드마스크막(46) 부분을 식각하여 하드마스크막(46) 패턴을 형성한 다음, 상기 마스크패턴을 제거한다. 이어서, 산화막과 질화막간의 식각 선택비를 이용하면서 상기 하드마스크막(46) 패턴을 식각마스크로 이용해서 캡산화막(45)을 식각하여 상기 캡산화막(45) 내에 스토리지 노드용 홀(H)를 형성한다.
도 4c를 참조하면, 상기 홀(H) 하부의 CD를 확보하기 위해 BOE 용액을 이용한 세정 공정을 수행한다. 이때, 상기 세정 공정을 통해 하드마스크막이 함께 제거된다. 여기서, 상기 세정 공정을 오랜 시간 동안 수행할 경우 상기 캡산화막(45)의 손실량이 증가하므로 짧은 시간 동안 수행할 수 밖에 없으며, 이 때문에, 상기 홀(H)의 CD를 충분히 확보할 수 없다.
도 4d를 참조하면, 상기 캡산화막(45)의 식각으로 인해 노출된 식각정지용 질화막(44) 부분을 제거하여 상기 홀(H) 하부의 스토리지 노드 콘택 플러그(43)를 노출시킨다. 이때, 상기 질화막은 산화막과 달리 슬로프(Slope)를 갖는 형상으로 식각된다.
도 4e를 참조하면, 상기 슬로프를 갖는 형상으로 식각된 식각정지용 질화막(44)이 언더컷 되도록 인산 용액을 사용하여 세정 공정을 수행한다. 이때, 상기 세정 공정은 155∼165℃의 인산 용액을 사용하여 50∼70초 동안 수행하며, 상기 세정 공정을 통해 식각정지용 질화막(44)이 홀(H) 표면으로부터 40Å, 바람직하게는, 35∼45Å 정도의 폭이 제거된다. 여기서, 상기 세정 공정을 수행함으로써 상기 홀(H) 하부의 식각정지용 질화막(44) 부분을 좀더 제거하여 홀(H) 하부의 CD를 확보할 수 있다.
도 4f를 참조하면, 상기 언더컷된 식각정지용 질화막(44)의 측면을 포함한 홀(H) 표면 및 캡산화막 상에 스토리지 노드용 폴리실리콘막을 증착한다. 그런 다음, 상기 홀(H)을 매립하도록 기판(41) 전면 상에 감광막(도시안됨)을 도포한 후, 캡산화막이 노출되도록 감광막 및 폴리실리콘막을 CMP(Chemical Mechanical Polishing)하고, 그리고나서, 잔류된 감광막 및 캡산화막을 제거하여 홀(H) 표면 상에 스토리지 노드(48)를 형성한다.
이후, 도시하지는 않았으나, 습식 식각 공정을 통해 캡산화막을 제거한 후, 상기 스토리지 노드 상에 유전체막과 플레이트 노드를 차례로 형성하여 캐패시터를 형성한다.
여기서, 본 발명은 스토리지 노드용 홀 하부의 식각정지용 질화막을 제거하여 스토리지 노드 콘택 플러그를 노출시킨 다음, 인산 용액을 사용하는 세정 공정을 추가로 수행하여 상기 질화막을 좀더 제거해줌으로써, 도 5에 도시된 바와 같이, 홀 하부에서의 CD를 확보할 수 있으며, 이를 통해, 스토리지 노드의 기울어짐 현상과 캐패시터 누설 현상을 방지할 수 있다.
이상, 여기에서는 본 발명을 특정 실시예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위는 본 발명의 정신과 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당업계에서 통상의 지식을 가진 자가 용이하게 알 수 있다.
이상에서와 같이, 본 발명은 스토리지 노드용 홀 하부의 CD(Critical Demension)를 확보하기 위해 인산 용액을 사용하여 세정 공정을 추가로 수행함으로써, 상기 스토리지 노드의 기울어짐 현상 및 캐패시터의 누설 현상을 방지할 수 있다.
Claims (7)
- 스토리지 노드 콘택 플러그가 형성된 반도체 기판 상에 식각정지용 질화막, 캡산화막 및 하드마스크막을 차례로 형성하는 단계;상기 하드마스크막과 캡산화막을 식각하여 스토리지 노드용 홀을 형성하는 단계;상기 스토리지 노드 콘택 플러그가 노출되도록 상기 홀 저면 아래의 식각정지용 질화막 부분을 제거하는 단계;상기 식각정지용 질화막을 언더컷하는 단계; 및상기 언더컷된 식각정지용 질화막의 측면을 포함한 홀 표면 및 캡산화막 상에 스토리지 노드 물질막을 증착하는 단계;를 포함하는 것을 특징으로 하는 캐패시터의 스토리지 노드 형성방법.
- 제 1 항에 있어서,상기 하드마스크막은 폴리실리콘막으로 형성하는 것을 특징으로 하는 캐패시터의 스토리지 노드 형성방법.
- 제 1 항에 있어서,상기 스토리지 노드용 홀을 형성하는 단계 후, 그리고, 상기 홀 저면 아래의 식각정지용 질화막 부분을 제거하는 단계 전,상기 스토리지 노드용 홀이 형성된 기판 결과물에 대해 BOE 용액을 이용한 세정 공정을 수행함과 아울러 상기 하드마스크막을 제거하는 단계;를 더 포함하는 것을 특징으로 하는 캐패시터의 스토리지 노드 형성방법.
- 제 1 항에 있어서,상기 식각정지용 질화막을 언더컷하는 단계는, 인산 용액을 사용하는 세정 공정을 통해 수행하는 것을 특징으로 하는 캐패시터의 스토리지 노드 형성방법.
- 제 4 항에 있어서,상기 인산 용액을 사용하는 세정 공정은 155∼165℃의 인산 용액을 사용하여 수행하는 것을 특징으로 하는 캐패시터의 스토리지 노드 형성방법.
- 제 4 항에 있어서,상기 인산 용액을 사용하는 세정 공정은 50∼70초 동안 수행하는 것을 특징으로 하는 캐패시터의 스토리지 노드 형성방법.
- 제 4 항에 있어서,상기 인산 용액을 사용하는 세정 공정은 상기 식각정지용 질화막이 홀 표면으로부터 35∼45Å의 폭이 식각되도록 수행하는 것을 특징으로 하는 캐패시터의 스토리지 노드 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060083155A KR20080020135A (ko) | 2006-08-30 | 2006-08-30 | 캐패시터의 스토리지 노드 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060083155A KR20080020135A (ko) | 2006-08-30 | 2006-08-30 | 캐패시터의 스토리지 노드 형성방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20080020135A true KR20080020135A (ko) | 2008-03-05 |
Family
ID=39395210
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020060083155A KR20080020135A (ko) | 2006-08-30 | 2006-08-30 | 캐패시터의 스토리지 노드 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20080020135A (ko) |
-
2006
- 2006-08-30 KR KR1020060083155A patent/KR20080020135A/ko not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100695513B1 (ko) | 반도체 소자의 제조방법 | |
| KR100844983B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR100301064B1 (ko) | 반도체소자의 실린더형 스토리지 전극 제조 방법 | |
| US6949431B2 (en) | Method for fabricating cylinder type capacitor | |
| KR20080020135A (ko) | 캐패시터의 스토리지 노드 형성방법 | |
| KR100940272B1 (ko) | 반도체 메모리소자의 커패시터 형성방법 | |
| KR20040002010A (ko) | 커패시터의 저장 전극 형성 방법 | |
| US20070238280A1 (en) | Semiconductor device having contact plug and method for fabricating the same | |
| KR100842911B1 (ko) | 반도체 소자의 캐패시터 형성방법 | |
| KR100939771B1 (ko) | 반도체 소자의 캐패시터 형성방법 | |
| KR100440886B1 (ko) | 반도체 소자의 전하저장전극 형성 방법 | |
| KR20010059173A (ko) | 반도체소자의 캐패시터 형성방법 | |
| KR100866127B1 (ko) | 반도체 소자의 캐패시터 형성방법 | |
| KR20040001886A (ko) | 반도체 장치의 캐패시터 제조방법 | |
| KR20060000485A (ko) | 반도체 캐패시터의 스토리지 노드 전극 형성방법 | |
| KR100732751B1 (ko) | 반도체 소자의 커패시터 하부 전극 제조방법 | |
| KR20040052326A (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR100824993B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR100300867B1 (ko) | 실린더 구조의 반도체 소자의 전하저장 전극 형성방법 | |
| KR101044005B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR20080029314A (ko) | 반도체 소자의 캐패시터 제조 방법 | |
| KR20100035958A (ko) | 반도체 소자의 형성 방법 | |
| KR20030024211A (ko) | 반도체 메모리 소자의 실린더형 커패시터 제조방법 | |
| KR20090044569A (ko) | 반도체 소자의 형성 방법 | |
| KR20040059932A (ko) | 실린더 구조의 디램 커패시터 형성시의 리닝현상 개선방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |