KR20080019414A - 반도체 디바이스용 옥사이드의 특성 개선 방법 - Google Patents

반도체 디바이스용 옥사이드의 특성 개선 방법 Download PDF

Info

Publication number
KR20080019414A
KR20080019414A KR1020060081727A KR20060081727A KR20080019414A KR 20080019414 A KR20080019414 A KR 20080019414A KR 1020060081727 A KR1020060081727 A KR 1020060081727A KR 20060081727 A KR20060081727 A KR 20060081727A KR 20080019414 A KR20080019414 A KR 20080019414A
Authority
KR
South Korea
Prior art keywords
oxide
temperature
minutes
semiconductor device
furnace
Prior art date
Application number
KR1020060081727A
Other languages
English (en)
Other versions
KR100816209B1 (ko
Inventor
김정호
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020060081727A priority Critical patent/KR100816209B1/ko
Publication of KR20080019414A publication Critical patent/KR20080019414A/ko
Application granted granted Critical
Publication of KR100816209B1 publication Critical patent/KR100816209B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H01L21/2652—Through-implantation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Power Engineering (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

본 발명은 반도체 디바이스용 옥사이드의 특성 개선 방법에 관한 것으로서, 해결하고자 하는 기술적 과제는 N2 어닐 조건을 변경하여 소정 전계에서 더욱 균일한 시간 의존 유전체 항복 전압 특성을 확보하는데 있다.
이를 위해 본 발명은 옥사이드를 관통하여 이온 주입된 반도체 소자를 퍼니스에 투입하는 반도체 소자 투입 단계와, 상기 퍼니스의 온도를 650~950℃까지 40~50분간 램프 업하는 램프 업 단계와, 상기 퍼니스의 온도를 950℃에서 5~15분간 안정화시키는 안정화 단계와, 상기 퍼니스의 온도를 950℃에서 10~20분간 유지하여 상기 반도체 소자의 옥사이드를 어닐하는 어닐 단계를 포함하고, 상기 램프 업 단계, 안정화 단계 및 어닐 단계에서는 N2 가스를 4~6(1/min)으로 공급하는 반도체 디바이스용 옥사이드의 특성 개선 방법을 개시한다.
반도체 디바이스, 게이트 옥사이드, 질소 가스, 어닐, 항복 전압

Description

반도체 디바이스용 옥사이드의 특성 개선 방법{CHARACTERISTICS IMPROVING METHOD OF OXIDE FOR SEMICONDUCTOR DEVICE}
도 1은 고전압 트랜지스터에서 쓰루 게이트 옥사이드 이온 주입(Through Gate Oxide Implantation) 공정을 도시한 단면도이다.
도 2는 캐패시터에서 쓰루 옥사이드 이온 주입 공정을 도시한 단면도이다.
도 3은 쓰루 옥사이드 이온 주입 공정후 N2 어닐(anneal) 공정을 도시한 단면도이다.
도 4a는 종래 쓰루 옥사이드 이온 주입 공정후 N2 어닐 공정 조건을 도시한 표이고, 도 4b는 시간 의존 유전체 항복 전압(Time Dependent Dielectric Breakdown) 특성을 도시한 그래프이다.
도 5는 본 발명에 의한 반도체 디바이스용 옥사이드의 특성 개선 방법을 도시한 공정 수순도이다.
도 6a는 본 발명에 의한 쓰루 옥사이드 이온 주입 공정후 N2 어닐 공정 조건을 도시한 표이고, 도 6b는 시간 의존 유전체 항복 전압 특성을 도시한 그래프이다.
본 발명은 반도체 디바이스용 옥사이드의 특성 개선 방법에 관한 것으로서, 보다 상세히는 N2 어닐 조건을 변경하여 소정 전계에서 더욱 균일한 시간 의존 유전체 항복 전압 특성을 확보할 수 있는 반도체 디바이스용 옥사이드의 특성 개선 방법에 관한 것이다.
도 1은 고전압 트랜지스터에서 쓰루 게이트 옥사이드 이온 주입(Through Gate Oxide Implantation) 공정을 도시한 단면도이다. 도시된 바와 같이 반도체 서브스트레이트(1)의 소정 영역에 일정거리 이격되어 샬로우 트렌치 아이솔레이션(Shallow Trench Isolation)(2)이 형성되고, 그 위에 게이트 옥사이드가 형성된다. 이후 반도체 서브스트레이트의 일정 영역에 불순물 도핑 영역(4)을 형성하기 위해, 상기 게이트 옥사이드를 관통하여 이온 주입이 수행된다. 도면중 미설명 부호 5는 쓰루 게이트 옥사이드 이온 주입 영역을 표시한 것이다.
이와 같이 고전압 반도체 디바이스에서는 일반적인 로직 회로를 구성하는 저전압 소자와 아날로그 회로를 구성하는 고전압 소자가 하나의 칩(chip)에 같이 있게 되고, 기존의 저전압 소자와 고전압 소자가 기존의 문턱 전압(Threshold Voltage), 정션 항복 전압(Junction Breakdown Volatage), 정전기(Electro Static Discharge), 래치업(Latch Up) 등의 특성을 유지한 채로 하나의 칩에 같이 있게 하기 위해 고전압용 게이트 옥사이드를 먼저 성장시키고, 이어서 저전압 트랜지스터 를 형성하기 위해 이온 주입 공정을 진행하게 된다.
그런데, 이러한 쓰루 게이트 옥사이드 이온 주입 공정의 적용시 일반적인 소자에서는 쓰루 게이트 옥사이드 이온 주입 영역이 얼마 되지 않기 때문에 신뢰성 측면에서 문제가 없지만, 하기할 캐패시터 공정에서는 신뢰성 측면에서 커다란 문제가 될 수 있다.
도 2는 캐패시터에서 쓰루 옥사이드 이온 주입 공정을 도시한 단면도이다. 도시된 바와 같이 반도체 서브스트레이트(11)의 소정 영역에 일정거리 이격되어 샬로우 트렌치 아이솔레이션(12)이 형성되고, 그 위에 옥사이드(13)가 형성된다. 이후 반도체 서브스트레이트(11)의 일정 영역에 불순물 도핑 영역을 형성하기 위해, 상기 옥사이드를 관통하여 이온 주입이 수행된다. 물론, 이러한 이온 주입후에는 상기 옥사이드(13) 위에 폴리와 같은 전극(14)이 증착될 수 있다. 도면중 미설명 부호 15는 쓰루 옥사이드 이온 주입 영역을 표시한 것이다.
그런데, 이러한 캐패시터에 상기와 같은 쓰루 게이트 옥사이드 이온 주입 공정을 이용하게 되면, 상술한 바와 같이 넓은 영역의 폴리와 옥사이드를 사용하기 때문에 소자의 신뢰성이 크게 저하되는 문제가 있다.
도 3은 쓰루 옥사이드 이온 주입 공정후 N2 어닐(anneal) 공정을 도시한 단면도이다. 도시된 바와 같이 옥사이드 위에 N2 가스를 흘려주면서 어닐 공정을 수행함으로써, 쓰루 게이트 옥사이드 이온 주입 공정에 의해 열화된 옥사이드의 특성을 향상시키려 하고 있다.
도 4a는 종래 쓰루 옥사이드 이온 주입 공정후 N2 어닐 공정 조건을 도시한 표이고, 도 4b는 시간 의존 유전체 항복 전압(Time Dependent Dielectric Breakdown) 특성을 도시한 그래프이다.
먼저 도 4a에 도시된 바와 같이 퍼니스(furnace)의 램프 업 시간은 30분간이며, 온도는 900℃까지 N2 가스를 15(l/min)로 공급하며 수행한다. 또한, 안정화 기간으로서 적어도 17분 및 3분간 정확하게 퍼니스의 온도가 900℃를 유지하도록 하며 이때에도 N2 가스는 15(l/min)로 공급한다. 또한, 어닐 공정은 15분간 퍼니스의 온도를 정확히 900℃로 유지하는 동시에, 이때에도 N2 가스는 15(l/min)로 공급하여 수행한다.
한편, 도 4b의 그래프에서 X축은 항복 전압이 인가되는 스트레스 시간이고, Y축은 제품의 수명 분포와 관련된 와이블 분포(Weibull distribution) 값이다.
도시된 바와 같이 전계(E/F)가 9.75V인 경우 스트레스 시간은 대략 30~1150초 정도의 값을 갖고, 전계가 10V 인 경우 스트레스 시간은 대략 4~1150초 정도의 값을 가지며, 전계가 10.25V인 경우 스트레스 시간은 대략 2~120초 정도의 값을 갖는다.
즉, 종래와 같은 N2 가스의 어닐 조건에서는 와이블 분포에 관련된 스트레스 시간 범위(다른 말로, 디스트리뷰션(distribution))가 너무 넓어서, 제품의 품질 보증, 신뢰 수명 또는 수명 분포를 정확히 예측할 수 없고 보장할 수도 없는 문제 가 있다.
본 발명은 상술한 종래의 문제점을 극복하기 위한 것으로서, 본 발명의 목적은 N2 어닐 조건을 변경하여 소정 전계에서 더욱 균일한 시간 의존 유전체 항복 전압 특성을 확보할 수 있는 반도체 디바이스용 옥사이드의 특성 개선 방법을 제공하는데 있다.
상기한 목적을 달성하기 위해 본 발명에 의한 반도체 디바이스용 옥사이드의 특성 개선 방법은 옥사이드를 관통하여 이온 주입된 반도체 소자를 퍼니스에 투입하는 반도체 소자 투입 단계와, 상기 퍼니스의 온도를 650~950℃까지 40~50분간 램프 업하는 램프 업 단계와, 상기 퍼니스의 온도를 950℃에서 5~15분간 안정화시키는 안정화 단계와, 상기 퍼니스의 온도를 950℃에서 10~20분간 유지하여 상기 반도체 소자의 옥사이드를 어닐하는 어닐 단계를 포함하고, 상기 램프 업 단계, 안정화 단계 및 어닐 단계에서는 N2 가스를 4~6(1/min)으로 공급함을 특징으로 한다.
이와 같이 하여 본 발명에 의한 반도체 디바이스는 쓰루 게이트 옥사이드 이온 주입 공정후 게이트 옥사이드의 특성을 향상시키기 위해 N2 어닐 공정을 진행할 때 N2 플로우 레이트(flow rate)를 기존 1.5 l/min에서 4~6 l/min으로 증가시키게 된다. 이러한 N2 플로우 레이트의 증가로 인하여, 보다 높은 전계에서 보다 균일한 시간 의존 유전체 항복 전압 특성을 확보할 수 있게 된다.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있을 정도로 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명하면 다음과 같다.
도 5는 본 발명에 의한 반도체 디바이스용 옥사이드의 특성 개선 방법을 도시한 공정 수순도이다.
도시된 바와 같이 본 발명에 의한 반도체 디바이스용 옥사이드의 특성 개선 방법은 반도체 소자 투입 단계(S1)와, 램프 업 단계(S2)와, 안정화 단계(S3)와, 어닐 단계(S4)를 포함하고, 이때 N2 가스는 4~6(1/min)으로 공급함을 특징으로 한다.
먼저 상기 반도체 소자 투입 단계(S1)에서는 옥사이드를 관통하여 이온 주입된 반도체 소자를 소정 온도(예를 들면 대략 650℃)를 갖는 퍼니스에 투입한다. 물론, 상기 반도체 소자에는 쓰루 게이트 옥사이드 이온 주입 방식에 의해 이온이 주입된 상태로서 게이트 옥사이드가 비교적 많이 열화되어 있는 상태이다.
이어서, 상기 램프 업 단계(S2)에서는 상기 퍼니스의 온도를 650~950℃까지 40~50분간 램프 업한다. 상기 램프 업 온도가 650℃ 이하이거나 950℃ 이상일 경우에는 후공정인 어닐 공정후에도 원하는 항복 전압 특성이 나타나질 않게 된다. 물론, 램프 업 시간도 40분 이하이거나 또는 50분 이상일 경우에는 후공정인 어닐 공정후에도 원하는 항복 전압 특성이 나타나질 않는다.
이어서, 상기 안정화 단계(S3)에서는 상기 퍼니스의 온도를 950℃에서 5~15분간 안정화시킨다. 여기서도 상기 안정화 시간이 5분 이하이거나 15분 이상일 경우에는 후공정인 어닐 공정후에도 원하는 항복 전압 특성이 나타나질 않게 된다.
마지막으로, 상기 어닐 단계(S4)에서는 상기 퍼니스의 온도를 950℃에서 10~20분간 유지하여 상기 반도체 소자의 옥사이드를 어닐한다. 이때에도 상기 어닐 시간이 10분 이하이거나 20분 이상일 경우에는 어닐 공정후 원하는 항복 전압 특성이 나타나질 않게 된다.
더불어, 본 발명은 상기 램프 업 단계(S2), 안정화 단계(S3) 및 어닐 단계(S4)에서 N2 가스를 4~6(1/min)으로 공급한다. 즉, 퍼니스의 온도를 650~950℃까지 40~50분간 램프 업하는 램프 업 단계(S2)에서 N2 가스를 4~6(1/min)으로 공급하고, 퍼니스의 온도를 950℃에서 5~15분간 안정화시키는 안정화 단계(S3)에서도 N2 가스를 4~6(1/min)으로 공급하며, 퍼니스의 온도를 950℃에서 10~20분간 유지하여 상기 반도체 소자의 옥사이드를 어닐하는 어닐 단계(S4)에서도 N2 가스를 4~6(1/min)으로 공급한다.
도 6a는 본 발명에 의한 쓰루 옥사이드 이온 주입 공정후 N2 어닐 공정 조건을 도시한 표이고, 도 6b는 시간 의존 유전체 항복 전압 특성을 도시한 그래프이다.
여기서, 도 6a에 도시된 표는 이미 위에서 유사하게 설명하였다. 즉, 램프 업 시간(45분), 온도(650~950℃) 및 N2 가스 플로우 레이트(5(l/min))와, 안정화 시간(10분), 온도(950℃) 및 N2 가스 플로우 레이트(5(l/min))와, 어닐 시간(15분), 온도(950℃)및 N2 가스 플로우 레이트(5(l/min))는 이미 위에서 유사하게 설명하였으므로, 더 이상의 설명은 생략하도록 한다. 물론, 상기 도 6a의 표에 기재된 값으로 본 발명을 한정하는 것은 아님을 유의하여야 한다.
한편, 도 6b의 그래프에서 X축은 항복 전압이 인가되는 스트레스 시간이고, Y축은 제품의 수명 분포와 관련된 와이블 분포(Weibull distribution) 값이다.
먼저 전계(E/F)가 10.9V인 경우 스트레스 시간은 대략 110~130초 정도의 값을 갖는 것으로 나타났다.
이어서 전계(E/F)가 11.2V인 경우 스트레스 시간은 대략 20~90초 정도의 값을 갖는 것으로 나타났다.
마지막으로 전계(E/F)가 11.5V인 경우 스트레스 시간은 대략 5~11초 정도의 값을 갖는 것으로 나타났다.
이와 같이 하여 본 발명은 변경된 N2 가스의 어닐 조건에서 와이블 분포에 관련된 스트레스 시간 범위(다른 말로, 디스트리뷰션(distribution))가 종래에 비해 훨씬 균일하게 됨을 알 수 있다. 즉, 항복 전압에 관련된 전계마다 약간씩은 차이가 있지만, 반도체 소자의 스트레스 시간이 비교적 좁은 범위로 균일해진다. 따라서, 본 발명을 채택한 반도체 디바이스는 제품의 품질 보증, 신뢰 수명 또는 수명 분포를 정확히 예측할 수 있고 또한 보장할 수 있게 된다.
이와 같이 하여 본 발명에 의한 반도체 디바이스는 쓰루 게이트 옥사이드 이온 주입 공정후 게이트 옥사이드의 특성을 향상시키기 위해 N2 어닐 공정을 진행할 때 N2 플로우 레이트(flow rate)를 기존 1.5 l/min에서 4~6 l/min으로 증가시키게 된다. 이러한 N2 플로우 레이트의 증가로 인하여, 보다 높은 전계에서 보다 균일한 시간 의존 유전체 항복 전압 특성을 확보할 수 있게 된다.
이상에서 설명한 것은 본 발명에 따른 반도체 디바이스용 옥사이드의 특성 개선 방법을 실시하기 위한 하나의 실시예에 불과한 것으로서, 본 발명은 상기한 실시예에 한정되지 않고, 이하의 특허청구범위에서 청구하는 바와 같이 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능한 범위까지 본 발명의 기술적 정신이 있다고 할 것이다.

Claims (1)

  1. 옥사이드를 관통하여 이온 주입된 반도체 소자를 퍼니스에 투입하는 반도체 소자 투입 단계와,
    상기 퍼니스의 온도를 650~950℃까지 40~50분간 램프 업하는 램프 업 단계와,
    상기 퍼니스의 온도를 950℃에서 5~15분간 안정화시키는 안정화 단계와,
    상기 퍼니스의 온도를 950℃에서 10~20분간 유지하여 상기 반도체 소자의 옥사이드를 어닐하는 어닐 단계를 포함하고,
    상기 램프 업 단계, 안정화 단계 및 어닐 단계에서는 N2 가스를 4~6(1/min)으로 공급함을 특징으로 하는 반도체 디바이스용 옥사이드의 특성 개선 방법.
KR1020060081727A 2006-08-28 2006-08-28 반도체 디바이스용 옥사이드의 특성 개선 방법 KR100816209B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060081727A KR100816209B1 (ko) 2006-08-28 2006-08-28 반도체 디바이스용 옥사이드의 특성 개선 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060081727A KR100816209B1 (ko) 2006-08-28 2006-08-28 반도체 디바이스용 옥사이드의 특성 개선 방법

Publications (2)

Publication Number Publication Date
KR20080019414A true KR20080019414A (ko) 2008-03-04
KR100816209B1 KR100816209B1 (ko) 2008-03-21

Family

ID=39394712

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060081727A KR100816209B1 (ko) 2006-08-28 2006-08-28 반도체 디바이스용 옥사이드의 특성 개선 방법

Country Status (1)

Country Link
KR (1) KR100816209B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103715067A (zh) * 2013-12-31 2014-04-09 北京七星华创电子股份有限公司 一种提高成膜均匀性的方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03276765A (ja) * 1990-03-27 1991-12-06 Nec Corp 半導体集積回路の製造方法
KR100520216B1 (ko) * 1998-02-20 2005-12-30 삼성전자주식회사 반도체소자제조방법
KR20050067822A (ko) * 2003-12-29 2005-07-05 주식회사 하이닉스반도체 반도체 소자의 제조 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103715067A (zh) * 2013-12-31 2014-04-09 北京七星华创电子股份有限公司 一种提高成膜均匀性的方法
CN103715067B (zh) * 2013-12-31 2016-11-02 北京七星华创电子股份有限公司 一种提高成膜均匀性的方法

Also Published As

Publication number Publication date
KR100816209B1 (ko) 2008-03-21

Similar Documents

Publication Publication Date Title
KR20030006993A (ko) 반도체장치와 그 제조방법
JPS61131557A (ja) コンデンサを形成する方法
KR100537554B1 (ko) 반도체 소자의 산화막 형성 방법
KR100816209B1 (ko) 반도체 디바이스용 옥사이드의 특성 개선 방법
US9865702B2 (en) Method for manufacturing laterally insulated-gate bipolar transistor
US20090130864A1 (en) Systems and methods for flash annealing of semiconductor devices
US6777348B2 (en) Method of forming oxynitride film
KR19980081768A (ko) 프로그램화가능한 반도체 디바이스와 그 제조 방법
KR100524465B1 (ko) 반도체소자의 제조방법
US6900111B2 (en) Method of forming a thin oxide layer having improved reliability on a semiconductor surface
US6166588A (en) Power supply circuit
KR100294644B1 (ko) 반도체 소자의 삼중웰 형성방법_
KR20040025970A (ko) 채널 특성을 개선시킨 반도체소자의 제조 방법
KR100503951B1 (ko) 반도체 소자의 제조 방법
US7033894B1 (en) Method for modulating flatband voltage of devices having high-k gate dielectrics by post-deposition annealing
KR100443789B1 (ko) 반도체 소자의 게이트 산화막 형성방법
KR100671629B1 (ko) 반도체 소자의 산화막 형성 방법
KR100529610B1 (ko) 반도체 소자의 게이트 산화막 형성 방법
JPS62132344A (ja) 集積回路用シリコン基板の製造方法
KR20050110272A (ko) 플래쉬 메모리 소자의 문턱 전압 조절을 위한 이온 주입방법
KR100835432B1 (ko) 반도체 제조 장치에서의 소자 분리 방법
JP2009272407A (ja) 半導体装置の製造方法
KR100609979B1 (ko) 반도체 소자의 제조 방법
KR20050046068A (ko) 낸드 플래시 소자의 제조 방법
KR20030033811A (ko) 플래쉬 메모리 소자의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee