KR20050110272A - 플래쉬 메모리 소자의 문턱 전압 조절을 위한 이온 주입방법 - Google Patents

플래쉬 메모리 소자의 문턱 전압 조절을 위한 이온 주입방법 Download PDF

Info

Publication number
KR20050110272A
KR20050110272A KR1020040035225A KR20040035225A KR20050110272A KR 20050110272 A KR20050110272 A KR 20050110272A KR 1020040035225 A KR1020040035225 A KR 1020040035225A KR 20040035225 A KR20040035225 A KR 20040035225A KR 20050110272 A KR20050110272 A KR 20050110272A
Authority
KR
South Korea
Prior art keywords
ion implantation
threshold voltage
seconds
flash memory
memory device
Prior art date
Application number
KR1020040035225A
Other languages
English (en)
Inventor
이근우
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020040035225A priority Critical patent/KR20050110272A/ko
Publication of KR20050110272A publication Critical patent/KR20050110272A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation

Abstract

본 발명은 플래쉬 메모리 소자의 문턱 전압 조절을 위한 이온 주입 방법에 관한 것으로, 월 형성과 문턱 전압 조절을 위한 이온주입 공정을 실시한 후 이온주입 손상을 완화시키기 위하여 어닐링 공정을 실시하되, 주입된 불순물이 확산되는 것을 방지하기 위하여 어닐링을 급속 열처리 방식으로 실시하여 이온주입 손상을 완화함과 동시에 누설 전류의 발생의 억제할 수 있다.

Description

플래쉬 메모리 소자의 문턱 전압 조절을 위한 이온 주입 방법{Method of ion implantation for controling threshold voltage in a flash memory device}
본 발명은 플래쉬 메모리 소자의 문턱 전압 조절을 위한 이온 주입 방법에 관한 것으로, 특히 이온주입 손상을 완화시키고 누설 전류의 발생을 억제하기 위한 플래쉬 메모리 소자의 문턱 전압 조절을 위한 이온 주입 방법에 관한 것이다.
난드 플래시 메모리 소자의 제조 공정에서는 SA-STI(Self Aligned-Shallow Trench Isolaion) 방식으로 소자 분리막을 형성하고 있으며, 이러한 기술은 이미 공지된 기술로써 널리 사용되고 있다.
이렇게, 난드 플래시 메모리 소자의 제조 공정에서 SA-STI 방식이 적용되는 경우, 웰이나 문턱 전압 조절을 위한 이온주입 공정이 먼저 실시된 후에 소자 분리막을 형성하기 위한 공정이 진행된다.
이때, 실시되는 이온주입 공정은, 트리플 N웰을 형성하기 위한 이온주입 공정, P웰을 형성하기 위한 이온주입 공정, p타입 트랜지스터의 문턱 전압을 조절하기 위한 이온주입 공정, 고전압 n타입 트랜지스터의 문턱 전압을 조절하기 위한 이온주입 공정, 저전압 n타입 트랜지스터의 문턱 전압을 조절하기 위한 이온주입 공정, 메모리 셀의 문턱 전압의 문턱 전압을 조절하기 위한 이온주입 공정, 셀렉트 트랜지스터의 문턱 전압을 조절하기 위한 이온주입 공정 등을 포함한다.
상기의 경우, 이온주입을 먼저 실시했기 때문에 후속 공정을 충분히 높은 온도에서 진행하는데 어려움이 있다. 이는, 너무 높은 온도에서 후속 공정을 실시하면 주입된 불순물들이 확산되어 원하는 효과를 얻을 수 없기 때문이다.
이러한 이유로, 이온주입에 의해 기판의 표면에 형성된 결합 등을 제거하기 위하여 열공정을 실시하더라고 충분히 높은 온도에서 실시할 수 없으며, 이로 인해 이온주입 손상이 완전하게 회복되지 않아 누설 전류가 발생될 수 있다. 그리고, 플래쉬 메모리 셀은 n-타입 MOSFET의 형태로 제조되는데, 여기서도 누설 전류가 발생하여 셀 프로그램 시 간섭(Disturbance)이 발생된다. 간섭이 발생되면 잘못된 정보가 셀에 저장되어 오류가 발생된다.
이에 대하여, 본 발명이 제시하는 플래쉬 메모리 소자의 문턱 전압 조절을 위한 이온 주입 방법은 월 형성과 문턱 전압 조절을 위한 이온주입 공정을 실시한 후 이온주입 손상을 완화시키기 위하여 어닐링 공정을 실시하되, 주입된 불순물이 확산되는 것을 방지하기 위하여 어닐링을 급속 열처리 방식으로 실시하여 이온주입 손상을 완화함과 동시에 누설 전류의 발생의 억제할 수 있다.
본 발명의 실시예에 따른 플래쉬 메모리 소자의 문턱 전압 조절을 위한 이온 주입 방법은 웰과 트랜지스터의 문턱 전압을 조절하기 위한 이온주입 공정을 실시하는 단계, 및 이온주입 시 발생된 손상을 완화시키기 위하여 어닐링을 실시하되, 이온주입 공정에서 주입된 이온들의 확산을 방지하기 위하여 어닐링을 급속 열처리 방식으로 실시하는 단계를 포함한다.
상기에서, 트랜지스터의 문턱 전압을 조절하기 위한 이온주입 공정에는 N타입 트랜지스터의 문턱전압을 조절하기 위한 이온주입 공정, 메모리 셀의 문턱전압을 조절하기 위한 이온주입 공정, 셀렉트 트랜지스터의 문턱 전압을 조절하기 위한 이온주입 공정이 포함된다.
이때, 트랜지스터의 문턱 전압을 조절하기 위한 이온주입 공정 중 P타입 트랜지스터의 문턱 전압을 조절하기 위한 이온주입 공정은 어닐링을 실시한 후 실시하는 것이 바람직하다.
어닐링은 950℃ 내지 1050℃의 온도에서 20초 내지 40초 동안 실시하는 것이 바람직하다. 이때, 어닐링 공정 시 1리터 내지 5리터의 질소를 공급할 수 있다.
좀 더 구체적으로, 어닐링을 실시하는 단계는 챔버 정화 단계, 기판 장착 단계, 초기 온도 설정 단계, 1차 온도 상승 단계, 안정화 단계, 목표 온도 상승 단계, 어닐링을 실시하는 단계, 온도 하강 단계, 냉각 단계, 및 언로딩 단계를 포함한다.
여기서, 정화 단계는 챔버 내부의 온도를 0℃ 내지 상온에서 15ℓ 내지 25ℓ의 질소 가스를 공급하면서 2초 내지 7초 동안 실시된다.
기판 장착 단계는 챔버 내부의 온도를 0℃ 내지 상온에서 15ℓ 내지 25ℓ의 질소 가스를 공급하면서 2초 내지 7초 동안 기판을 챔버 내부로 장착한다.
초기 온도 설정 단계는 1ℓ 내지 5ℓ의 질소 가스를 공급하면서 1초 내지 6초 동안에 챔버 내부의 온도를 500℃ 내지 600℃로 상승시킨다.
1차 온도 상승 단계는 1ℓ 내지 5ℓ의 질소 가스를 공급하면서 3초 내지 6초 동안에 챔버 내부의 온도를 600℃ 내지 700℃로 상승시킨다.
안정화 단계는 1ℓ 내지 5ℓ의 질소 가스를 공급하면서 5초 내지 15초 동안 실시된다.
목표 온도 상승 단계는 1ℓ 내지 5ℓ의 질소 가스를 공급하면서 10초 내지 20초 동안에 20℃/sec 내지 30℃/sec의 상승률로 챔버 내부의 온도를 950℃ 내지 1050℃까지 상승시킨다.
어닐링 단계는 1ℓ 내지 5ℓ의 질소 가스를 공급하면서 950℃ 내지 1050℃에서 20초 내지 40초 동안 실시된다.
온도 하강 단계는 1ℓ 내지 5ℓ의 질소 가스를 공급하면서 20℃/sec 내지 30℃/sec의 하강률로 5초 내지 15초 동안에 챔버 내부의 온도를 700℃ 내지 800℃까지 하강시킨다.
냉각 단계는 15ℓ 내지 25ℓ의 질소 가스를 공급하면서 12초 내지 27초 동안에 챔버 내부의 온도를 0℃ 내지 상온까지 냉각시킨다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 본 발명의 범위가 다음에 상술하는 실시예에 한정되는 것은 아니다. 단지 본 실시예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명의 범위는 본원의 특허 청구 범위에 의해서 이해되어야 한다.
도 1은 본 발명의 실시예에 따른 플래쉬 메모리 소자의 문턱 전압 조절을 위한 이온 주입 방법을 설명하기 위한 순서도이다.
도 1을 참조하면, 본 발명은 SA-STI(Self Aligned-Shallow Trench Isolaion) 방식으로 소자 분리막을 난드 플래시 메모리 소자의 제조 공정에서 트렌치를 형성하기 전에 웰이나 문턱전압을 조절하기 위한 이온주입 공정을 실시하는 과정에서 급속 열처리 방식으로 어닐링을 실시하여 주입된 이온의 확산을 억제하면서 이온주입 손상을 완화시킨다. 보다 상세하게 설명하면 다음과 같다.
먼저, 이온주입 순서를 설명하면, 트리플 N웰을 형성하기 위한 이온주입 공정을 실시하고, P웰을 형성하기 위한 이온주입 공정을 실시하고, 고전압/저전압 N타입 트랜지스터의 문턱 전압을 조절하기 위한 이온주입 공정을 각각 실시하고, 메모리 셀의 문턱 전압을 조절하기 위한 이온주입 공정을 실시하고, 셀렉트 트랜지스터의 문턱 전압을 조절하기 위한 이온주입 공정을 실시한다.
이어서, 이온주입 시 이온과의 충돌에 의해 기판에 발생된 손상을 완화시켜주기 위하여 어닐링 공정을 실시한다. 이때, 이전에 주입된 불순물이 확산되는 것을 방지하기 위하여 어닐링을 급속 열처리 방식으로 실시한다.
한편, P타입 트랜지스터의 문턱 전압을 조절하기 위한 이온주입 공정은 어닐링 공정을 실시한 후에 실시한다. 이는, P타입 트랜지스터의 문턱 전압을 조절하기 위한 이온주입 공정 시 불순물로 BF2가 주입되는데, BF2를 주입한 후 어닐링 공정을 실시하면 웨이퍼 내에 다이마다 특성이 달라져, 심한 경우 웨이퍼를 사용할 수가 없어진다. 보통 VTO(문턱 전압)이 3시그마(Sigma) 기준으로 0.3V 내지 0.4V의 변화를 보이므로 디바이스 사용이 불가능해진다.
따라서, P타입 트랜지스터의 문턱 전압을 조절하기 위한 이온주입 공정은 어닐링 공정을 실시한 후에 실시하는 것이 바람직하다.
하기의 표 1을 참조하여 어닐링을 실시하는 방법을 보다 상세하게 설명하기로 한다.
순서 시간(sec) 온도(℃) 공급가스(N2)(ℓ) 온도 변화율
정화 2~7 0 ~ 상온 15~25
기판 장착 2~7 0 ~ 상온 15~25
초기 온도 설정 1~6 500~600 1~5
온도 상승 3~6 600~700 1~5
안정화 5~15 600~700 1~5
목표 온도 상승 10~20 950~1050 1~5 20℃/sec~30℃/sec
어닐링(T-const) 20~40 950~1050 1~5
온도 하강 5~15 700~800 1~5 20℃/sec~30℃/sec
제1 냉각 2~7 0 ~ 상온 15~25
제2 냉각 10~20 0 ~ 상온 15~25
언로딩 1~10 0 ~ 상온 3~7
먼저, 챔버 내부를 정화한다. 이때, 챔버 내부의 온도는 0℃ 내지 상온으로 유지하고, 15ℓ 내지 25ℓ의 질소 가스를 공급하면서 2초 내지 7초 동안 실시한다.
챔버 내부를 정화한 후, 기판을 챔버 내부로 장착한다. 이때, 챔버 내부의 온도는 0℃ 내지 상온으로 유지하고, 15ℓ 내지 25ℓ의 질소 가스를 공급하면서 2초 내지 7초 내에 기판을 챔버 내부에 장착한다.
이어서, 챔버 내부의 온도를 초기화 온도로 조절한다. 이때, 1ℓ 내지 5ℓ의 질소 가스를 공급하면서 1초 내지 6초 동안에 챔버 내부의 온도를 500℃ 내지 600℃로 초기화한다.
그리고, 챔버 내부의 온도를 1차 상승시킨다. 이때, 1ℓ 내지 5ℓ의 질소 가스를 공급하면서 3초 내지 6초 동안에 챔버 내부의 온도를 600℃ 내지 700℃로 초기화한다. 이는, 갑작스럽게 온도를 높이면 나중에 목표로 하는 온도를 오버할 가능성이 크기 때문에, 먼저 낮은 온도로 초기화 안정시킨 후, 목표하는 온도로 점차 증가시키기 위한 것이다.
챔버 내부의 온도를 1차 상승시킨 후, 이때, 1ℓ 내지 5ℓ의 질소 가스를 공급하면서 5초 내지 15초 동안에 챔버 내부를 안정화시킨다.
챔버 내부가 안정화되면, 챔버 내부의 온도를 목표 온도까지 상승시킨다. 이때, 1ℓ 내지 5ℓ의 질소 가스를 공급하면서 20℃/sec 내지 30℃/sec의 상승률로 10초 내지 20초 동안에 챔버 내부의 온도를 950℃ 내지 1050℃까지 상승시킨다.
챔버의 온도가 목표 온도까지 상승되면, 1ℓ 내지 5ℓ의 질소 가스를 공급하면서 20초 내지 40초 동안 어닐링 공정을 실시한다.
어닐링 공정이 종료되면, 챔버 내부의 온도를 1차 하강시킨다. 이때, 1ℓ 내지 5ℓ의 질소 가스를 공급하면서 20℃/sec 내지 30℃/sec의 하강률로 5초 내지 15초 동안에 챔버 내부의 온도를 700℃ 내지 800℃까지 하강시킨다.
그리고, 15ℓ 내지 25ℓ의 질소 가스를 공급하면서 12초 내지 27초 동안에 챔버 내부의 온도를 0℃ 내지 상온까지 냉각시키고, 기판을 언로딩한다.
상기에서 어닐링 공정의 전체 단계를 살펴보면, 급속 열처리 방식으로 진행되기 위하여 어닐링 공정 이전의 단계와 이후의 단계가 단시간 내에 이루어질 뿐만 아니라, 어닐링 단계도 20초 내지 40초 동안 급속하게 이루어지는 것을 알 수 있다.
이렇게, P타입 트랜지스터의 문턱 전압을 조절하기 위한 이온주입 공정을 제외한 월 형성과 문턱 전압 조절을 위한 이온주입 공정을 실시한 후, 상기의 조건으로 어닐링 공정을 실시함으로써, 이온주입 손상을 완화함과 동시에 누설 전류의 발생의 억제할 수 있다.
도 2a 및 도 2b는 이온주입 방식에 차이 따른 누설 전류 발생량을 비교하기 위한 특성 그래프들이다.
도 2a 및 도 2b를 참조하면, P웰에 N+의 이온이 주입되어 이루어진 역방향 다이오드에서의 누설 전류량을 비교해 볼 때, 종래의 경우(도 2a) 인가되는 바이어스에 따라 누설 전류량이 비례하여 증가하지만, 본 발명의 경우(도 2b) 누설 전류량이 거의 증가하지 않는 것을 알 수 있다. 다만, 고전압(약 13V)이 인가되는 경우 펀치 쓰루에 의해 누설 전류가 급격하게 증가하는 것을 알 수 있다.
도 3은 이온주입 방식에 차이 따른 누설 전류 발생량을 비교하기 위한 또 다른 특성 그래프이다.
도 3을 참조하면, 트리플 N웰에 형성된 P웰(트리플 P웰)에 N+의 이온이 주입되어 이루어진 역방향 다이오드에서의 누설 전류량을 비교해 볼 때에도 마찬가지로, 종래 기술에 비하여 어닐링 공정을 적용한 본원 발명의 경우에서 누설 전류 특성이 보다 더 우수한 것을 알 수 있다.
상술한 바와 같이, 본 발명은 월 형성과 문턱 전압 조절을 위한 이온주입 공정을 실시한 후 이온주입 손상을 완화시키기 위하여 어닐링 공정을 실시하되, 주입된 불순물이 확산되는 것을 방지하기 위하여 어닐링을 급속 열처리 방식으로 실시하여 이온주입 손상을 완화함과 동시에 누설 전류의 발생의 억제할 수 있다.
도 1은 본 발명의 실시예에 따른 플래쉬 메모리 소자의 문턱 전압 조절을 위한 이온 주입 방법을 설명하기 위한 순서도이다.
도 2a 및 도 2b는 이온주입 방식에 차이 따른 누설 전류 발생량을 비교하기 위한 특성 그래프들이다.
도 3은 이온주입 방식에 차이 따른 누설 전류 발생량을 비교하기 위한 또 다른 특성 그래프이다.

Claims (15)

  1. 웰과 트랜지스터의 문턱 전압을 조절하기 위한 이온주입 공정을 실시하는 단계; 및
    이온주입 시 발생된 손상을 완화시키기 위하여 어닐링을 실시하되, 상기 이온주입 공정에서 주입된 이온들의 확산을 방지하기 위하여 상기 어닐링을 급속 열처리 방식으로 실시하는 단계를 포함하는 플래쉬 메모리 소자의 문턱 전압 조절을 위한 이온 주입 방법.
  2. 제 1 항에 있어서,
    상기 트랜지스터의 문턱 전압을 조절하기 위한 이온주입 공정에는 N타입 트랜지스터의 문턱전압을 조절하기 위한 이온주입 공정, 메모리 셀의 문턱전압을 조절하기 위한 이온주입 공정, 셀렉트 트랜지스터의 문턱 전압을 조절하기 위한 이온주입 공정이 포함되는 플래쉬 메모리 소자의 문턱 전압 조절을 위한 이온 주입 방법.
  3. 제 1 항에 있어서,
    상기 트랜지스터의 문턱 전압을 조절하기 위한 이온주입 공정 중 P타입 트랜지스터의 문턱 전압을 조절하기 위한 이온주입 공정은 상기 어닐링을 실시한 후 실시되는 플래쉬 메모리 소자의 문턱 전압 조절을 위한 이온 주입 방법.
  4. 제 1 항에 있어서,
    상기 어닐링은 950℃ 내지 1050℃의 온도에서 20초 내지 40초 동안 실시되는 플래쉬 메모리 소자의 문턱 전압 조절을 위한 이온 주입 방법.
  5. 제 1 항에 있어서,
    상기 어닐링 공정 시 1리터 내지 5리터의 질소가 공급되는 플래쉬 메모리 소자의 문턱 전압 조절을 위한 이온 주입 방법.
  6. 제 1 항에 있어서,
    상기 어닐링을 실시하는 단계는 챔버 정화 단계, 기판 장착 단계, 초기 온도 설정 단계, 1차 온도 상승 단계, 안정화 단계, 목표 온도 상승 단계, 어닐링을 실시하는 단계, 온도 하강 단계, 냉각 단계, 및 언로딩 단계를 포함하는 플래쉬 메모리 소자의 문턱 전압 조절을 위한 이온 주입 방법.
  7. 제 6 항에 있어서,
    상기 정화 단계는 상기 챔버 내부의 온도를 0℃ 내지 상온에서 15ℓ 내지 25ℓ의 질소 가스를 공급하면서 2초 내지 7초 동안 실시되는 플래쉬 메모리 소자의 문턱 전압 조절을 위한 이온 주입 방법.
  8. 제 6 항에 있어서,
    상기 기판 장착 단계는 상기 챔버 내부의 온도를 0℃ 내지 상온에서 15ℓ 내지 25ℓ의 질소 가스를 공급하면서 2초 내지 7초 동안이 기판을 상기 챔버 내부로 장착하는 플래쉬 메모리 소자의 문턱 전압 조절을 위한 이온 주입 방법.
  9. 제 6 항에 있어서,
    상기 초기 온도 설정 단계는 1ℓ 내지 5ℓ의 질소 가스를 공급하면서 1초 내지 6초 동안에 상기 챔버 내부의 온도를 500℃ 내지 600℃로 상승시키는 플래쉬 메모리 소자의 문턱 전압 조절을 위한 이온 주입 방법.
  10. 제 6 항에 있어서,
    상기 1차 온도 상승 단계는 1ℓ 내지 5ℓ의 질소 가스를 공급하면서 3초 내지 6초 동안에 챔버 내부의 온도를 600℃ 내지 700℃로 상승시키는 플래쉬 메모리 소자의 문턱 전압 조절을 위한 이온 주입 방법.
  11. 제 6 항에 있어서,
    상기 안정화 단계는 1ℓ 내지 5ℓ의 질소 가스를 공급하면서 5초 내지 15초 동안 실시되는 플래쉬 메모리 소자의 문턱 전압 조절을 위한 이온 주입 방법.
  12. 제 6 항에 있어서,
    상기 목표 온도 상승 단계는 1ℓ 내지 5ℓ의 질소 가스를 공급하면서 10초 내지 20초 동안에 20℃/sec 내지 30℃/sec의 상승률로 챔버 내부의 온도를 950℃ 내지 1050℃까지 상승시키는 플래쉬 메모리 소자의 문턱 전압 조절을 위한 이온 주입 방법.
  13. 제 6 항에 있어서,
    상기 어닐링 단계는 1ℓ 내지 5ℓ의 질소 가스를 공급하면서 950℃ 내지 1050℃에서 20초 내지 40초 동안 실시되는 플래쉬 메모리 소자의 문턱 전압 조절을 위한 이온 주입 방법.
  14. 제 6 항에 있어서,
    상기 온도 하강 단계는 1ℓ 내지 5ℓ의 질소 가스를 공급하면서 20℃/sec 내지 30℃/sec의 하강률로 5초 내지 15초 동안에 챔버 내부의 온도를 700℃ 내지 800℃까지 하강시키는 플래쉬 메모리 소자의 문턱 전압 조절을 위한 이온 주입 방법.
  15. 제 6 항에 있어서,
    상기 냉각 단계는 15ℓ 내지 25ℓ의 질소 가스를 공급하면서 12초 내지 27초 동안에 챔버 내부의 온도를 0℃ 내지 상온까지 냉각시키는 플래쉬 메모리 소자의 문턱 전압 조절을 위한 이온 주입 방법.
KR1020040035225A 2004-05-18 2004-05-18 플래쉬 메모리 소자의 문턱 전압 조절을 위한 이온 주입방법 KR20050110272A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040035225A KR20050110272A (ko) 2004-05-18 2004-05-18 플래쉬 메모리 소자의 문턱 전압 조절을 위한 이온 주입방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040035225A KR20050110272A (ko) 2004-05-18 2004-05-18 플래쉬 메모리 소자의 문턱 전압 조절을 위한 이온 주입방법

Publications (1)

Publication Number Publication Date
KR20050110272A true KR20050110272A (ko) 2005-11-23

Family

ID=37285821

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040035225A KR20050110272A (ko) 2004-05-18 2004-05-18 플래쉬 메모리 소자의 문턱 전압 조절을 위한 이온 주입방법

Country Status (1)

Country Link
KR (1) KR20050110272A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100806787B1 (ko) * 2006-07-24 2008-02-27 동부일렉트로닉스 주식회사 플래쉬 반도체 소자의 제조방법
CN109166853B (zh) * 2018-08-31 2020-10-27 上海华虹宏力半导体制造有限公司 一种嵌入式闪存结构的形成方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100806787B1 (ko) * 2006-07-24 2008-02-27 동부일렉트로닉스 주식회사 플래쉬 반도체 소자의 제조방법
CN109166853B (zh) * 2018-08-31 2020-10-27 上海华虹宏力半导体制造有限公司 一种嵌入式闪存结构的形成方法

Similar Documents

Publication Publication Date Title
US5989963A (en) Method for obtaining a steep retrograde channel profile
KR20050110272A (ko) 플래쉬 메모리 소자의 문턱 전압 조절을 위한 이온 주입방법
KR100429556B1 (ko) 채널 특성을 개선시킨 반도체소자의 제조 방법
US6872643B1 (en) Implant damage removal by laser thermal annealing
KR100524465B1 (ko) 반도체소자의 제조방법
US7947559B2 (en) Method of fabricating semiconductor device
KR100470941B1 (ko) 옥시나이트라이드막 형성방법
US6316335B1 (en) Method for fabricating semiconductor device
KR100513445B1 (ko) 반도체 장치의 제조방법
KR100671629B1 (ko) 반도체 소자의 산화막 형성 방법
KR100811439B1 (ko) 플래쉬 메모리 셀의 제조 방법
KR100799020B1 (ko) 반도체 메모리 소자의 제조방법
KR100674715B1 (ko) 반도체 소자의 트랜지스터 제조 방법
KR20050118435A (ko) 트랜지스터의 제조 방법
KR100955674B1 (ko) 반도체소자의 불순물영역 저항 조절방법
KR100549587B1 (ko) 채널링 방지를 위한 개선된 ｎ-폴리 프리 도핑방법
KR100694971B1 (ko) 반도체 소자의 접합영역 형성 방법
KR100738575B1 (ko) 반도체소자 제조를 위한 고온 건식산화방법
KR20030039380A (ko) 트렌치 격리 구조의 반도체 소자 제조 방법
US20070293026A1 (en) Method of manufacturing semiconductor device
KR100237026B1 (ko) 반도체 소자의 폴리실리콘층 형성방법
JP2012004584A (ja) 回路製造方法、アニール制御方法、および情報記録媒体
KR100591127B1 (ko) 반도체 소자의 게이트 유전층 형성 방법
KR100635198B1 (ko) 반도체 소자의 웰영역 형성방법
KR20080019414A (ko) 반도체 디바이스용 옥사이드의 특성 개선 방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination