KR20080019118A - 전원전압 변동에 대비한 디엘엘장치. - Google Patents

전원전압 변동에 대비한 디엘엘장치. Download PDF

Info

Publication number
KR20080019118A
KR20080019118A KR1020060080713A KR20060080713A KR20080019118A KR 20080019118 A KR20080019118 A KR 20080019118A KR 1020060080713 A KR1020060080713 A KR 1020060080713A KR 20060080713 A KR20060080713 A KR 20060080713A KR 20080019118 A KR20080019118 A KR 20080019118A
Authority
KR
South Korea
Prior art keywords
signal
clock signal
output
clock
phase
Prior art date
Application number
KR1020060080713A
Other languages
English (en)
Other versions
KR100838376B1 (ko
Inventor
김경남
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020060080713A priority Critical patent/KR100838376B1/ko
Priority to US11/647,219 priority patent/US7573308B2/en
Publication of KR20080019118A publication Critical patent/KR20080019118A/ko
Application granted granted Critical
Publication of KR100838376B1 publication Critical patent/KR100838376B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
    • H03L7/0814—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the phase shifting device being digitally controlled
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
    • H03L7/0816—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the controlled phase shifter and the frequency- or phase-detection arrangement being connected to a common input

Abstract

본 발명 전원전압 변동에 대비한 디엘엘장치는, 제1, 제2딜레이라인 및 상기 제1,제2딜레이라인을 제어하는 제1,제2신호처리부를 구비하며 디엘엘 고정 이후에는 상기 제2신호처리부가 오프되는 디엘엘장치에 있어서, 상기 제1딜레이라인의 제1클럭신호 및 상기 제2딜레이라인의 제2클럭신호의 위상 중 어느 것이 앞서는지를 나타내는 비교신호를 생성하는 위상비교부; 및 상기 디엘엘의 고정 이전에는 상기 제2신호처리부의 출력을 상기 제2딜레이라인에 입력하고, 상기 디엘엘의 고정 이후에는 상기 위상비교부의 비교신호를 상기 제2딜레이라인에 입력하는 신호선택부를 포함한다.
Figure P1020060080713
디엘엘(DLL), Dual loop DLL, 전원전압(VDD)

Description

전원전압 변동에 대비한 디엘엘장치.{DLL circuit capable of preventing malfunctioning caused by VDD change.}
도 1은 종래의 DLL장치를 나타낸 블록도
도 2는 도 1의 디엘엘 장치의 동작을 나타낸 타이밍도
도 3은 디엘엘 고정 이후 전원전압의 변동에 따라 제 1클럭신호와 제 2클럭신호 사이의 위상 변화를 나타내는 도면
도 4는 위상차 변동값(td)에 따른 디엘엘의 출력 파형을 나타낸 도면
도 5는 본 발명 전원전압 변동에 대비한 디엘엘장치의 일실시예 구성도
도 6은 도 5의 위상비교부의 일실시예 구성 및 그 동작을 설명하기 위한 도면
도 7은 도 5의 신호선택부의 일실시예 구성도
*도면의 주요 부분에 대한 부호의 설명
521: 제 1딜레이라인 522: 제 2딜레이라인
560: 제 2신호처리부 570: 위상비교부
580: 신호선택부
본 발명은 DLL(Delay Locked Loop, 지연고정 루프)에 관한 것으로, 외부 클럭과 내부 클럭과의 스큐(skew)를 보상하는 클럭 발생장치를 필요로 하는 모든 반도체 장치 및 컴퓨터 시스템 등에서 사용되는 DLL장치에 관한 것이다.
일반적으로, DLL은 반도체 메모리장치에서 클럭을 사용하는 동기식 메모리의 내부 클럭을 에러 없이 외부 클럭과 일치되게 하기 위해서 사용하는 회로이다. 즉 외부에서 들어오는 클럭이 내부에서 사용될 때 타이밍 딜레이가 발생하는데, 이 타이밍 딜레이를 제어하여 내부에서 사용하는 클럭이 외부에서 들어오는 클럭과 동일하게 동기되도록 하기 위해서 사용한다.
대한민국 특허 등록번호 10-0515071은 전력소모 문제를 해결한 DLL에 관한 것인데 이에 대해 설명한다.
도 1은 종래의(상기 등록특허) DLL장치를 나타낸 블록도이다.
종래의 DLL장치는 도면에 도시된 바와 같이 버퍼(110), 딜레이라인부(120), 위상감지기(130), 혼합제어기(140), 제 1신호처리부(150) 및 제 2신호처리부(160)를 포함한다.
버퍼(110)는 외부 클럭신호(ext_clk)를 입력받아 클럭의 엣지에서 활성화되는 클럭 입력신호(eclk)를 생성하고, 상기 클럭 입력신호를 후술하는 딜레이라인부(120)에 출력하는 역할을 한다.
또한, 딜레이라인부(120)는 상기 버퍼(110)에서 상기 클럭 입력신호(ext_clk)를 입력받고, 후술하는 제 1신호처리부(150) 및 후술하는 제 2신호처리부(160)의 제 1비교신호 및 제 2비교신호를 입력받아 상기 클럭 입력신호(eclk)를 소정의 시간만큼 지연시킨 후 후술하는 제 1신호처리부(150)및 후술하는 제 2신호처리부(160)로 출력하는 역할을 한다.
상기 딜레이라인부(120)내에 장착된 제 1딜레이라인(121)은 상기 버퍼(110)에서 상기 클럭 입력신호(eclk)를 입력받고, 후술하는 제 1신호처리부(150)의 제 1비교신호에 따라 상기 클럭 입력신호(eclk)의 딜레이 양을 조절함으로써 제 1클럭신호(intclk1)를 생성하고, 상기 제 1클럭신호(intclk1)를 후술하는 제 1신호처리부(150)로 출력하는 역할을 한다.
한편, 상기 딜레이라인부(120)내에 장착된 제 2딜레이라인(122)은, 상기 버퍼(110)에서 상기 클럭 입력신호(eclk)를 입력받고, 후술하는 제 2신호처리부(160)의 제2비교신호에 따라 딜레이 양을 조절한 후 반전하여 제 2클럭신호(intclk2)를생성하고, 상기 제 2클럭신호(intclk2)를 후술하는 제 2신호처리부(160)로 출력하는 역할을 한다.
한편, 위상감지기(130)는, 상기 딜레이라인부(120)에서 상기 제 1클럭신호(inrclk1) 및 상기 제 2클럭신호(intclk2)의 반전된 값을 입력받고, 상기 제 1클럭신호(intclk1) 및 상기 제 2클럭신호(intclk2)의 하향 에지 중 어느 것이 앞서는 지를 나타내는 위상감지신호를 생성하고, 상기 위상감지신호를 후술하는 혼합 제어기(140)로 출력하는 역할을 한다.
또한, 혼합제어기(140)는, 후술하는 제 1신호처리부(150)에서 입력된 상기 제 1비교신호(도시되지 않음) 및 후술하는 제 2신호처리부(160)에서 입력된 제 2비교신호(도시되지 않음)에 따라 DLL고정여부를 결정하고, 상기 위상감지신호에 따라 결정된 가중치(K)를 후술하는 제 1신호처리부(150) 및 제 2신호처리부(160)로 출력하며, 상기 DLL 고정 여부에 따라 후술하는 제 2신호처리부(160)로 온/오프 신호를 출력하는 역할을 한다. 여기서 상기 가중치는 복수 개의 가중신호를 포함하고 있다.
한편, 제 1신호처리부(150)는 상기 가중치(K), 상기 제 1클럭신호(intclk1) 및 상기 제 2클럭신호(intclk2)를 입력받아 이를 통하여 제 1보상클럭신호(iclk1)를 생성하고, 상기 외부클럭신호(ext_clk)를 입력받아 상기 제 1보상클럭신호(iclk1)와 비교하여 제 1비교신호를 생성하며, 상기 제 1비교신호를 상기 딜레이라인부(120)에 출력하는 역할을 한다.
한편, 상기 제 1신호처리부(150) 내에 장착된 제 1위상혼합기(151)는, 상기 혼합제어기(240)에서 상기 가중치(K)를 입력받아 상기 제 1클럭신호(intclk1)에 1에서 상기 가중치(K)를 뺀 값을 적용하고, 상기 제 2클럭신호(inrclk2)에 상기 가중치(K)를 적용하여, 듀티를 조정한 제 1혼합클럭신호(int_clk)를 생성하고, 상기 제 1혼합클럭신호(int_clk)를 후술하는 제 1딜레이모델부(152)로 출력하는 역할을 한다.
한편, 상기 제 1신호처리부(150)내에 장착된 제 1딜레이모델부(152)는, 상기 제 1위상혼합기(151)로부터 듀티가 조정된 상기 제 1혼합클럭신호(int_clk)를 입력 받아 외부에서 유입된 클럭과 실제 내부 클럭간의 시간 차이를 보상하고, 제 1보상클럭신호(iclk1)를 생성하여 후술하는 제 1직접위상감지기(153)로 출력하는 역할을 한다.
또한, 상기 제 1신호처리부(150)내에 장착된 제 1직접위상감지기(153)는, 상기 외부클럭신호(ext_clk)를 입력받아 상기 제 1딜레이모델부(152)에서 입력된 상기 제 1보상클럭신호(iclk1)와 비교하여 제 1비교신호를 생성하고, 상기 제 1비교신호를 상기 딜레이라인부(120)에 출력하는 역할을 한다.
한편 제 2신호처리부(160)는, 상기 가중치(K), 상기 제 1클럭신호(intclk1) 및 상기 제 2클럭신호(intclk2)를 입력받아 이를 통하여 제 2보상클럭신호(iclk2)를 생성하고, 상기 외부클럭신호(ext_clk)를 입력받아 상기 제 2보상클럭신호(iclk2)와 비교하여 제 2비교신호를 생성하며, 상기 제 2비교신호를 상기 딜레이라인부(120)에 출력하고, 상기 온/오프 신호에 따라 활성화/비활성화되는 역할을 한다.
또한, 상기 제 2신호처리부(160) 내에 장착된 제 2위상혼합기(161)는, 상기 혼합제어기(140)에서 상기 가중치(K)를 입력받아 상기 제 1클럭신호(intclk1)에 상기 가중치(K)를 적용하고, 상기 제 2클럭신호(intclk2)에 1에서 상기 가중치(K)를 뺀 값을 적용하여, 듀티를 조정한 제 2혼합클럭신호(intclk2')를 생성하며, 상기 제 2혼합클럭신호(intclk2')를 후술하는 제 2딜레이모델부(162)로 출력하고, 상기 온/오프 신호에 따라 활성화/비활성화되는 역할을 한다.
한편, 상기 제 2신호처리부(160) 내에 장착된 제 2딜레이모델부(162)는, 상 기 제 2위상혼합기(161)로부터 듀티가 조절된 상기 제 2혼합클럭신호(intclk2')를 입력받아 외부에서 유입된 클럭과 실제 내부 클럭간의 시간 차이를 보상하고, 제 2보상클럭신호(iclk2)를 생성하여 후술하는 제 2직접위상감지기(163)로 출력하며, 상기 온/오프 신호에 따라 활성화/비활성화되는 역할을 한다.
또한, 상기 제 2신호처리부(160)내에 장착된 제 2직접위상감지기(163)는, 상기 외부클럭신호(ext_clk)를 입력받아 상기 제 2딜레이모델부(162)에서 입력된 상기 제 2보상클럭신호(iclk2)와 비교하여 제 2비교신호를 생성하고, 상기 제 2비교신호를 상기 딜레이라인부(120)에 출력하며, 상기 온/오프 신호에 따라 활성화/비활성화되는 역할을 한다.
도 2는 도 1의 디엘엘 장치의 동작을 나타낸 타이밍도로서, 이를 참조하여 디엘엘장치의 동작을 설명하면 다음과 같다.
먼저, 디엘엘 장치의 고정이 끝나면, 제 1보상클럭신호(iclk1) 및 제 2보상클럭신호(iclk2)의 상향 에지 뿐만 아니라 제 1클럭신호(intclk1) 및 제 2클럭신호(intclk2)의 상향 에지 위상과 제 1혼합클럭신호(int_clk) 제 2혼합클럭신호(intclk2')의 상향 에지 위상도 서로 같아지게 된다. 여기서, 계속적으로 제 1클럭신호(intclk1) 및 제 2클럭신호(intclk2)의 상향 에지가 일치되도록 함에 있어서 DLL이 고정된 그 순간부터는 제 2직접위상감지기(163)를 턴오프시킨채, 제 1직접위상감지기(153)만으로 딜레이라인부(120) 내에 있는 두 개의 딜레이 라인(121, 122) 모두를 제어하는 방식을 사용하게 된다.
예를 들어, 외부 요인에 의하여 제 1혼합클럭신호(int_clk)의 상향 에지가 외부 클럭 신호(ext_clk)의 상향 에지보다 위상이 늦어지게 되면 제 1직접위상감지기(153)에서는 그 위상관계를 판단하여 두 개의 딜레이라인(121, 122)에 대해 딜레이를 줄이라는 명령을 내리게 되고, 그 명령에 따라서 딜레이라인부(120)에서 딜레이가 조금 줄어들게 되면 제 1클럭신호(intclk1) 및 제 2클럭신호(intclk2)의 상향 에지가 앞으로 당겨져서 그것을 혼합하여 출력하는 제 1혼합클럭신호(int_clk)의 상향 에지 위상도 당겨지는 것이다.
곧, 디엘엘장치가 동작을 시작할 때는 두 개의 딜레이라인(121, 122)에 대하여 각각의 직접위상감지기(153, 163)의 결과에 따라 독립적으로 딜레이를 튜닝(tuning)하다가 고정 상태가 되면 제 1직접위상감지기(153)로서 두 개의 딜레이라인(121, 122)의 딜레이를 조정하게 된다. 이러한 방식을 채택함에 따라, 제 2클럭신호(intclk2)가 거쳐가는 경로인 제 2신호처리부(160) 내에 장착된 제 2위상 혼합기(161), 제 2딜레이모델부(162) 및 제 2직접위상감지기(163)의 세 블록은 고정 이후부터는 모두 턴오프되며, 이러한 턴오프 과정을 통하여 전력 소모를 줄이게 된다.
그러나 종래의 듀티 사이클 교정이 가능한 디엘엘장치에 있어서, 디엘엘 고정(locking)이후 전원전압(VDD)가 변할 경우에는 제 1클럭신호(intclk1)와 제 2클럭신호(intclk2)의 위상이 변하는 경우가 발생할 수 있다. 디엘엘 고정과정에서 두 딜레이라인(121,122)은 독립적인 고정과정을 거치게 되므로, 제 1클럭신호(intclk1)가 거치는 유닛 딜레이(Unit Delay)의 개수와 제 2클럭신호(intclk2)가 거치는 유닛 딜레이의 갯수가 다르다. 한 유닛 딜레이의 딜레이양은 전원전압이 높 을때(High VDD)보다 낮을때(Low VDD) 더 많아지게 된다. 따라서 전원전압(VDD)이 변동하게 되면 제 1클럭신호(intclk1)와 제 2클럭신호(intclk2)의 위상이 변할 수 있다. 도 3은 디엘엘 고정 이후 전원전압(VDD)의 변동에 따라 제 1클럭신호(intclk1)와 제 2클럭신호(intclk2) 사이의 위상이 td만큼 변했음을 보여준다.
도 4는 전원전압(VDD)이 변동함에 따라 제 1클럭신호와 제 2클럭신호의 위상이 td만큼 틀어졌을 경우 td값에 따른 디엘엘의 출력 파형을 나타낸 것인데 td값의 변화에 따라 디엘엘의 출력 파형이 변해 디엘엘의 성능이 저하되는 것을 확인할 수 있다. 또한, td가 tCK/2가 되는 경우에는(td=3.75ns) 디엘엘의 출력이 아예 토글링(toggling) 하지 않는 경우도 보인다.
이러한 문제점을 해결하기 위해 디엘엘의 고정 이후에도, 제 2클럭신호(intclk2)가 거쳐가는 경로인 제 2신호처리부(160) 내에 장착된 제 2위상 혼합기(161), 제 2딜레이모델부(162) 및 제 2직접위상감지기(163)의 세 블록을 턴오프 하지 아니할 수는 있으나 이는 전류의 소모를 증가시키게 되는 문제점이 있다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위하여 제안된 것으로, 디엘엘의 고정 이후 전원전압(VDD)의 변동에 따라 제 1클럭신호(intclk1)와 제 2클럭신호(intclk2)의 위상의 변화로 디엘엘의 성능이 저하되는 문제점을 해결하기 위한 것이다.
상기한 목적을 달성하기 위한 본 발명 디엘엘장치는, 제1, 제2딜레이라인 및 상기 제1,제2딜레이라인을 제어하는 제1,제2신호처리부를 구비하며 디엘엘 고정 이후에는 상기 제2신호처리부가 오프되는 디엘엘장치에 있어서, 상기 제1딜레이라인의 제1클럭신호 및 상기 제2딜레이라인의 제2클럭신호의 위상 중 어느 것이 앞서는지를 나타내는 비교신호를 생성하는 위상비교부; 및 상기 디엘엘의 고정 이전에는 상기 제2신호처리부의 출력을 상기 제2딜레이라인에 입력하고, 상기 디엘엘의 고정 이후에는 상기 위상비교부의 비교신호를 상기 제2딜레이라인에 입력하는 신호선택부를 포함한다.
또한 본 발명 디엘엘장치는, 외부 클럭신호를 입력받는 버퍼; 상기 버퍼의 출력신호를 입력받고, 제1비교신호를 입력받아 상기 클럭 입력신호를 소정의 시간만큼 지연시켜 제1클럭신호를 생성하는 제1딜레이라인; 상기 버퍼의 출력신호를 입력받고, 제2비교신호 혹은 위상비교부의 비교신호를 입력받아 상기 클럭 입력신호를 소정의 시간만큼 지연시켜 제2클럭신호를 생성하는 제2딜레이라인; 상기 제1클럭신호 및 상기 제2클럭신호의 반전된 값을 입력받아 그 하향에지 중 어느 것이 앞서는지를 나타내는 위상 감지신호를 생성하는 위상 감지기; 상기 제1비교신호 및 상기 제2비교신호에 따라 디엘엘 고정 여부를 결정하고, 상기 디엘엘 고정 여부에 따라 온/오프 신호를 출력하며, 상기 위상 감지신호에 따라 결정된 가중치를 출력하는 혼합제어기; 상기 가중치, 상기 제1클럭신호 및 상기 제2클럭신호를 입력받아 이를 통하여 제1보상 클럭신호를 생성하고, 상기 외부 클럭신호를 입력받아 상기 제1보상 클럭신호와 비교하여 상기 제1비교신호를 생성하는 제1신호처리부; 상기 가중치, 상기 제1클럭신호 및 상기 제2클럭신호를 입력받아 이를 통하여 제2보상 클럭신호를 생성하고, 상기 외부 클럭신호를 입력받아 상기 제2보상 클럭신호와 비교하여 상기 제2비교신호를 생성하며, 상기 온/오프 신호에 따라 활성화/비활성화되는 제2신호처리부; 상기 제1딜레이라인의 제1클럭신호 및 상기 제2딜레이라인의 제2클럭신호의 위상 중 어느 것이 앞서는지를 나타내는 상기 비교신호를 생성하는 상기 위상비교부; 및 상기 디엘엘의 고정 이전에는 상기 제2비교신호를 제2딜레이라인에 입력하고, 상기 디엘엘의 고정 이후에는 상기 위상비교부의 비교신호를 상기 제2딜레이라인에 입력하는 신호선택부를 포함한다.
이하 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있도록 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 5는 본 발명 전원전압 변동에 대비한 디엘엘장치의 일실시예 구성도이다.
도면에 도시된 바와 같이, 본 발명 디엘엘장치는 종래의 제 1및 제 2딜레이라인(521, 522)을 구비하며 디엘엘 고정 이후에는 제 2딜레이라인(522)을 제어하는 제2신호처리부(560)가 오프되는 디엘엘장치에 있어서, 위상비교부(570)와 신호선택부(580)를 추가로 구비한다.
상기 위상비교부(570)는 상기 제 1딜레이라인의 출력신호인 제 1클럭신호(intclk1) 및 상기 제 2딜레이라인의 출력신호인 제 2클럭신호(intclk2)를 입력받아 두 신호중 어느 신호의 위상이 앞서는지를 나타내는 비교신호를 출력하는 역할을 한다.
상기 신호선택부(580)는 상기 디엘엘의 고정(locking) 이전에는 상기 제 2신호처리부(560)의 출력(제 2직접위상감지기(563)의 출력)(PD_out1)을 제 2딜레이라인(522)에 입력하고, 상기 디엘엘의 고정(locking) 이후에는 상기 위상비교부(570)의 비교신호(PD_out2)를 제 2딜레이라인(522)에 입력하는 역할을 한다.
도 6은 도 5의 위상비교부의 일실시예 구성 및 그 동작을 설명하기 위한 도면이다.
도 6에 도시된 바와 같이 위상비교부(570)는 플립플롭 회로로 구성될 수 있다. 즉, 제 2클럭신호(intclk2)를 D단자로, 제 1클럭신호(intclk1)는 클럭단자(clk)로 연결시키는 것으로 Q단자로 위상비교신호(PD_out2)를 출력하는 위상비교기가 된다.
상기한 바와 같이 위상비교부(570)를 구성하는 경우 제 1클럭신호(intclk1)의 상향 에지에서 제 2클럭신호(intclk2)의 상태를 샘플링하여 위상비교신호(PD_out2)를 출력하게 된다.
즉, 제 1클럭신호(intclk1)의 상향 에지에서 제 2클럭신호(intclk2)가 '하이' 였다면 '하이' 신호를 출력(PD_out1)하게 되고, 이는 제 2클럭신호(intclk2)의 위상이 앞서 있다는 것을 의미하게 된다.(571)
또한, 제 1클럭신호(intclk1)의 상향 에지에서 제 2클럭신호(intclk2)가 '로우' 였다면 '로우' 신호를 출력(PD_out1)하게 되고, 이는 제 2클럭신호(intclk2)의 위상이 뒷서 있다는 것을 의미하게 된다.(572)
도 7은 도 5의 신호선택부의 일실시예 구성도이다.
신호선택부(580)는 제 2신호처리부를 온/오프 하는 신호(on_off)를 입력받는데, 디엘엘이 고정되기 전이어서 온(on)신호가 입력될 때는 상기 제 2신호처리부의 출력(PD_out1)을 제 2딜레이라인(522)에 공급하고, 디엘엘이 고정되어 오프(off)신호가 공급될 때는 위상비교부의 출력(PD_out2)을 제 2딜레이라인에 공급하는 역할을 한다.
상기 신호선택부(580)는 제 1전송라인(TG1)과 제 2전송라인(TG2)을 포함하는데, 제 1전송라인(TG1)은 상기 온(on) 신호시 턴온되어 상기 제 2신호처리부의 출력(PD_out1)을 공급하며, 제 2전송라인(TG2)은 상기 오프(off) 신호시 턴온되어 상기 위상비교부의 출력(PD_out2)을 공급한다.
상기 제 1전송라인(TG1)은 상기 온/오프(on_off) 신호를 게이트에 입력받아 자신의 드레인·소스 전송선로로 제 2신호처리부의 출력(PD_out1)을 공급하는 NMOS트랜지스터(N1); 및 상기 온/오프(on_off) 신호를 인버터I1에 의해 반전한 신호를 게이트에 입력받으며 상기 제 1전송라인의 NMOS트랜지스터(N1)와 병렬로 연결된 PMOS트랜지스터(P1)를 포함한다.
상기 제 2전송라인(TG2)은 상기 온/오프(on_off) 신호를 게이트에 입력받아 자신의 드레인·소스 전송선로로 위상비교부의 출력(PD_out2)을 공급하는 PMOS트랜지스터(P2); 및 상기 온/오프(on_off) 신호를 인버터I1에 의해 반전한 신호를 게이트에 입력받으며 상기 제 2전송라인의 PMOS트랜지스터(P2)와 병렬로 연결된 NMOS트랜지스터(N2)를 포함한다.
따라서 도면의 on_off 단자로 온('하이') 신호 입력시에는 P1,N1트랜지스터 가 턴온되어 PD_out1 신호를 a1 단자로 출력하고, on_off 단자로 오프('로우') 신호가 입력될 시에는 P2,N2트랜지스터가 턴온되어 PD_out2신호를 a1단자로 출력하게 된다.
상기 a1단자로 공급된 신호를 신호선택부(580)의 출력신호로서 바로 출력할 수도 있으나, 도면에 도시된 바와 같이 직렬로 연결된 짝수개의 인버터(도면의 경우 I2, I3)를 사용해 a1 단자의 신호를 짝수번 반전하여 출력단(PD_out_result)으로 출력하는 것도 가능하다.
본 발명 디엘엘장치는 디엘엘고정(locking) 이전에는 신호선택부(580)에서 종래의 제 2신호처리부(560)의 출력(PD_out1)을 선택하여 제 2딜레이라인(522)으로 공급하기 때문에 디엘엘고정 이전의 동작은 종래의 디엘엘장치의 동작과 동일하다.
하지만, 디엘엘고정(locking) 이후 제 2신호처리부(560)의 동작이 오프된 후에는 신호선택부(580)에서 위상비교부(570)의 출력(PD_out2)을 선택하여 제 2딜레이라인(522)으로 출력을 하게 된다.
따라서 제 2클럭신호(intclk2)가 제 1클럭신호(intclk1)보다 위상이 앞서 위상비교부(570)의 출력이 '하이' 인 경우에는 '하이' 신호가 제 2딜레이라인(522)으로 입력되어 제 2딜레이라인(522)의 딜레이를 증가시키고, 제 1클럭신호(intclk1)가 제 2클럭신호(intclk2)보다 위상이 앞서 위상비교부(570)의 출력이 '로우' 인 경우에는 '로우' 신호가 제 2딜레이라인(522)으로 입력되어 제 2딜레이라인(522)의 딜레이를 감소시키는 방법으로 제 1클럭신호(intclk1) 와 제 2클럭신호(intclk2)의 위상을 맞추게 된다.
본 발명의 기술 사상은 상기 바람직한 일실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술사상의 범위 내에서 다양한 실시예가 가능함을 알 수 있을 것이다.
상술한 본 발명은, 디엘엘이 고정된 후 제 1클럭신호(intclk1) 및 제 2클럭신호(intclk2)를 비교하여 독립적으로 제 2딜레이라인의 딜레이양을 조절하는 것이 가능하기 때문에, 디엘엘이 고정된 후 전원전압의 변동에 따라 제 1클럭신호 및 제 2클럭신호의 위상이 어긋나는 것을 막아 디엘엘의 성능저하를 방지할 수 있는 장점이 있다.
또한, 종래의 디엘엘의 경우에는 디엘엘 고정이후 전원전압 변동에 따른 성능저하를 막기 위해서는 제 2신호처리부를 오프시키지 않는 방법을 쓸 수밖에 없어 추가적으로 큰 전류를 소모할 수밖에 없었지만, 본 발명 디엘엘 장치는 많은 전류를 소모하지 않고 디엘엘의 성능을 개선시킬 수 있는 효과가 있다.

Claims (14)

  1. 제1, 제2딜레이라인 및 상기 제1,제2딜레이라인을 제어하는 제1,제2신호처리부를 구비하며 디엘엘 고정 이후에는 상기 제2신호처리부가 오프되는 디엘엘장치에 있어서,
    상기 제1딜레이라인의 제1클럭신호 및 상기 제2딜레이라인의 제2클럭신호의 위상 중 어느 것이 앞서는지를 나타내는 비교신호를 생성하는 위상비교부; 및
    상기 디엘엘의 고정 이전에는 상기 제2신호처리부의 출력을 상기 제2딜레이라인에 입력하고, 상기 디엘엘의 고정 이후에는 상기 위상비교부의 비교신호를 상기 제2딜레이라인에 입력하는 신호선택부
    를 포함하는 전원전압 변동에 대비한 디엘엘장치.
  2. 제 1항에 있어서,
    상기 위상비교부는,
    상기 제1클럭신호의 상향 에지에서 상기 제2클럭신호의 위상을 검출하여 상기 비교신호로 출력하는 것을 특징으로 하는 전원전압 변동에 대비한 디엘엘장치.
  3. 제 1항에 있어서,
    상기 위상비교부는,
    상기 제1클럭신호를 D단자로 입력받고, 상기 제2클럭신호를 클럭단자로 입력받아 Q단자로 상기 비교신호를 출력하는 플립플롭인 것을 특징으로 하는 전원전압 변동에 대비한 디엘엘장치.
  4. 제 1항에 있어서,
    상기 신호선택부는,
    상기 제2신호처리부를 온/오프 하는 신호를 입력받아 온 신호시 상기 제2신호처리부의 출력을 제2딜레이라인에 입력하고, 오프 신호시 상기 위상비교부의 출력을 제2딜레이라인에 출력하는 것을 특징으로 하는 전원전압 변동에 대비한 디엘엘장치.
  5. 제 4항에 있어서,
    상기 신호선택부는,
    상기 온 신호 입력시 상기 제2신호처리부의 출력을 공급하는 제1전송라인을 턴온하고, 상기 오프 신호 입력시 상기 위상비교부의 출력을 공급하는 제2전송라인을 턴온하는 것을 특징으로 하는 전원전압 변동에 대비한 디엘엘장치.
  6. 제 5항에 있어서,
    상기 제1전송라인은 상기 온/오프 신호를 게이트에 입력받아 자신의 드레인·소스 전송선로로 제2신호처리부의 출력을 공급하는 NMOS트랜지스터; 및 상기 온/오프 신호를 반전한 신호를 게이트에 입력받으며 상기 제1전송라인의 NMOS트랜지스터와 병렬로 연결된 PMOS트랜지스터를 포함하며,
    상기 제2전송라인은 상기 온/오프 신호를 게이트에 입력받아 자신의 드레인·소스 전송선로로 위상비교부의 출력을 공급하는 PMOS트랜지스터; 및 상기 온/오프 신호를 반전한 신호를 게이트에 입력받으며 상기 제2전송라인의 PMOS트랜지스터와 병렬로 연결된 NMOS트랜지스터를 포함하는 것을 특징으로 하는 전원전압 변동에 대비한 디엘엘장치.
  7. 제 6항에 있어서,
    상기 신호선택부는,
    상기 제1전송라인 및 상기 제2전송라인으로 공급된 신호를 직렬로 연결된 짝수개의 인버터로 짝수번 반전하여 출력하는 것을 특징으로 하는 전원전압 변동에 대비한 디엘엘장치.
  8. 외부 클럭신호를 입력받는 버퍼;
    상기 버퍼의 출력신호를 입력받고, 제1비교신호를 입력받아 상기 클럭 입력신호를 소정의 시간만큼 지연시켜 제1클럭신호를 생성하는 제1딜레이라인;
    상기 버퍼의 출력신호를 입력받고, 제2비교신호 혹은 위상비교부의 비교신호를 입력받아 상기 클럭 입력신호를 소정의 시간만큼 지연시켜 제2클럭신호를 생성하는 제2딜레이라인;
    상기 제1클럭신호 및 상기 제2클럭신호의 반전된 값을 입력받아 그 하향에지 중 어느 것이 앞서는지를 나타내는 위상 감지신호를 생성하는 위상 감지기;
    상기 제1비교신호 및 상기 제2비교신호에 따라 디엘엘 고정 여부를 결정하고, 상기 디엘엘 고정 여부에 따라 온/오프 신호를 출력하며, 상기 위상 감지신호에 따라 결정된 가중치를 출력하는 혼합제어기;
    상기 가중치, 상기 제1클럭신호 및 상기 제2클럭신호를 입력받아 이를 통하여 제1보상 클럭신호를 생성하고, 상기 외부 클럭신호를 입력받아 상기 제1보상 클럭신호와 비교하여 상기 제1비교신호를 생성하는 제1신호처리부;
    상기 가중치, 상기 제1클럭신호 및 상기 제2클럭신호를 입력받아 이를 통하여 제2보상 클럭신호를 생성하고, 상기 외부 클럭신호를 입력받아 상기 제2보상 클럭신호와 비교하여 상기 제2비교신호를 생성하며, 상기 온/오프 신호에 따라 활성화/비활성화되는 제2신호처리부;
    상기 제1딜레이라인의 제1클럭신호 및 상기 제2딜레이라인의 제2클럭신호의 위상 중 어느 것이 앞서는지를 나타내는 상기 비교신호를 생성하는 상기 위상비교 부; 및
    상기 디엘엘의 고정 이전에는 상기 제2비교신호를 제2딜레이라인에 입력하고, 상기 디엘엘의 고정 이후에는 상기 위상비교부의 비교신호를 상기 제2딜레이라인에 입력하는 신호선택부
    를 포함하는 전원전압 변동에 대비한 디엘엘장치.
  9. 제 8항에 있어서,
    상기 위상비교부는,
    상기 제1클럭신호의 상향 에지에서 상기 제2클럭신호의 위상을 검출하여 상기 비교신호로 출력하는 것을 특징으로 하는 전원전압 변동에 대비한 디엘엘장치
  10. 제 8항에 있어서,
    상기 위상비교부는,
    상기 제1클럭신호를 D단자로 입력받고, 상기 제2클럭신호를 클럭단자로 입력받아 Q단자로 상기 비교신호를 출력하는 플립플롭인 것을 특징으로 하는 전원전압 변동에 대비한 디엘엘장치.
  11. 제 8항에 있어서,
    상기 신호선택부는,
    상기 제2신호처리부를 온/오프 하는 신호를 입력받아 온 신호시 상기 제2신호처리부의 출력을 제2딜레이라인에 입력하고, 오프 신호시 상기 위상비교부의 출력을 제2딜레이라인에 출력하는 것을 특징으로 하는 전원전압 변동에 대비한 디엘엘장치.
  12. 제 11항에 있어서,
    상기 신호선택부는,
    상기 온 신호 입력시 상기 제2신호처리부의 출력을 공급하는 제1전송라인을 턴온하고, 상기 오프 신호 입력시 상기 위상비교부의 출력을 공급하는 제2전송라인을 턴온하는 것을 특징으로 하는 전원전압 변동에 대비한 디엘엘장치.
  13. 제 12항에 있어서,
    상기 제1전송라인은 상기 온/오프 신호를 게이트에 입력받아 자신의 드레인·소스 전송선로로 제2신호처리부의 출력을 공급하는 NMOS트랜지스터; 및 상기 온/오프 신호를 반전한 신호를 게이트에 입력받으며 상기 제1전송라인의 NMOS트랜지스터와 병렬로 연결된 PMOS트랜지스터를 포함하며,
    상기 제2전송라인은 상기 온/오프 신호를 게이트에 입력받아 자신의 드레인·소스 전송선로로 위상비교부의 출력을 공급하는 PMOS트랜지스터; 및 상기 온/오프 신호를 반전한 신호를 게이트에 입력받으며 상기 제2전송라인의 PMOS트랜지스터와 병렬로 연결된 NMOS트랜지스터를 포함하는 것을 특징으로 하는 전원전압 변동에 대비한 디엘엘장치.
  14. 제 13항에 있어서,
    상기 신호선택부는,
    상기 제1전송라인 및 상기 제2전송라인으로 공급된 신호를 직렬로 연결된 짝수개의 인버터로 짝수번 반전하여 출력하는 것을 특징으로 하는 전원전압 변동에 대비한 디엘엘장치.
KR1020060080713A 2006-08-24 2006-08-24 전원전압 변동에 대비한 디엘엘장치. KR100838376B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020060080713A KR100838376B1 (ko) 2006-08-24 2006-08-24 전원전압 변동에 대비한 디엘엘장치.
US11/647,219 US7573308B2 (en) 2006-08-24 2006-12-29 Delay locked loop circuit for preventing malfunction caused by change of power supply voltage

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060080713A KR100838376B1 (ko) 2006-08-24 2006-08-24 전원전압 변동에 대비한 디엘엘장치.

Publications (2)

Publication Number Publication Date
KR20080019118A true KR20080019118A (ko) 2008-03-03
KR100838376B1 KR100838376B1 (ko) 2008-06-13

Family

ID=39394571

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060080713A KR100838376B1 (ko) 2006-08-24 2006-08-24 전원전압 변동에 대비한 디엘엘장치.

Country Status (2)

Country Link
US (1) US7573308B2 (ko)
KR (1) KR100838376B1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7733141B2 (en) * 2007-11-02 2010-06-08 Hynix Semiconductor Inc. Semiconductor device and operating method thereof
US7872507B2 (en) * 2009-01-21 2011-01-18 Micron Technology, Inc. Delay lines, methods for delaying a signal, and delay lock loops
KR101175246B1 (ko) * 2011-01-28 2012-08-21 에스케이하이닉스 주식회사 지연고정루프
US10523220B1 (en) * 2019-03-18 2019-12-31 Avago Technologies International Sales Pte. Limited Quadrature delay locked loops
US11750201B2 (en) 2019-09-06 2023-09-05 SK Hynix Inc. Delay line, a delay locked loop circuit and a semiconductor apparatus using the delay line and the delay locked loop circuit
US11206026B2 (en) 2019-09-06 2021-12-21 SK Hynix Inc. Delay line, a delay locked loop circuit and a semiconductor apparatus using the delay line and the delay locked loop circuit

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4758821A (en) * 1983-12-28 1988-07-19 Timeback Systems, Inc. Methods and apparatus for analog-to-digital conversion
US6075832A (en) * 1997-10-07 2000-06-13 Intel Corporation Method and apparatus for deskewing clock signals
JP2001075671A (ja) * 1999-09-08 2001-03-23 Nec Corp 位相補償回路
US6445231B1 (en) * 2000-06-01 2002-09-03 Micron Technology, Inc. Digital dual-loop DLL design using coarse and fine loops
KR100437611B1 (ko) * 2001-09-20 2004-06-30 주식회사 하이닉스반도체 혼합형 지연 록 루프 회로
KR100477808B1 (ko) * 2002-05-21 2005-03-21 주식회사 하이닉스반도체 듀티 사이클 교정이 가능한 디지털 디엘엘 장치 및 듀티사이클 교정 방법
KR100477809B1 (ko) * 2002-05-21 2005-03-21 주식회사 하이닉스반도체 듀티 사이클 교정이 가능한 디지털 디엘엘 장치 및 듀티사이클 교정 방법
JP4164301B2 (ja) * 2002-07-16 2008-10-15 株式会社日立製作所 多周波ｐｌｌ発振器及びそれを用いた多周波ｃｗレーダ
FR2846164A1 (fr) * 2002-10-17 2004-04-23 St Microelectronics Sa Procede et dispositif de generation d'un signal ayant une frequence egale au produit d'une frequence de reference par un nombre reel
KR20040041985A (ko) * 2002-11-12 2004-05-20 삼성전자주식회사 지연 동기 루프
US7336752B2 (en) * 2002-12-31 2008-02-26 Mosaid Technologies Inc. Wide frequency range delay locked loop
US6836166B2 (en) * 2003-01-08 2004-12-28 Micron Technology, Inc. Method and system for delay control in synchronization circuits
US7233183B1 (en) * 2003-02-27 2007-06-19 Cypress Semiconductor Corporation Wide frequency range DLL with dynamically determined VCDL/VCO operational states
KR100515071B1 (ko) * 2003-04-29 2005-09-16 주식회사 하이닉스반도체 디엘엘 장치
JP3859624B2 (ja) * 2003-07-31 2006-12-20 エルピーダメモリ株式会社 遅延回路と遅延同期ループ装置
KR100605604B1 (ko) * 2003-10-29 2006-07-28 주식회사 하이닉스반도체 지연 고정 루프 및 그 제어 방법
KR100578232B1 (ko) * 2003-10-30 2006-05-12 주식회사 하이닉스반도체 지연 고정 루프
KR100554981B1 (ko) * 2003-11-20 2006-03-03 주식회사 하이닉스반도체 지연 고정 루프
KR100810070B1 (ko) * 2005-09-29 2008-03-06 주식회사 하이닉스반도체 지연고정루프
KR100815185B1 (ko) * 2005-09-29 2008-03-19 주식회사 하이닉스반도체 동기식 반도체 메모리 소자의 지연고정루프 및 그 구동방법
KR100668861B1 (ko) * 2005-10-06 2007-01-16 주식회사 하이닉스반도체 Ｄｌｌ 회로
KR100811263B1 (ko) * 2006-06-29 2008-03-07 주식회사 하이닉스반도체 듀티사이클 보정회로 및 이를 이용한 지연고정루프 회로
KR100919243B1 (ko) * 2007-01-17 2009-09-30 삼성전자주식회사 주파수 대역에 적응적인 코오스 락 타임을 갖는 ｄｌｌ회로 및 이를 구비하는 반도체 메모리 장치

Also Published As

Publication number Publication date
US20080122502A1 (en) 2008-05-29
US7573308B2 (en) 2009-08-11
KR100838376B1 (ko) 2008-06-13

Similar Documents

Publication Publication Date Title
KR100954117B1 (ko) 지연 고정 루프 장치
KR100554981B1 (ko) 지연 고정 루프
US7990194B2 (en) Apparatus and method for correcting duty cycle of clock signal
KR100605604B1 (ko) 지연 고정 루프 및 그 제어 방법
US7358784B2 (en) Delay locked loop
KR100515071B1 (ko) 디엘엘 장치
KR100477809B1 (ko) 듀티 사이클 교정이 가능한 디지털 디엘엘 장치 및 듀티사이클 교정 방법
JP5231045B2 (ja) クロックスキューコントローラ及びそれを備える集積回路
KR100954108B1 (ko) 지연고정루프회로
US20070085581A1 (en) Delayed locked loop circuit
US8766688B2 (en) DLL circuit and delay-locked method using the same
KR20060095260A (ko) 반도체 기억 소자의 지연 고정 루프 회로 및 그 제어 방법
KR20060000865A (ko) 레지스터 제어형 지연 고정 루프 및 그의 제어 방법
US10594328B2 (en) Apparatuses and methods for providing frequency divided clocks
US20080136476A1 (en) Delay locked loop
KR100838376B1 (ko) 전원전압 변동에 대비한 디엘엘장치.
US8085072B2 (en) Semiconductor integrated circuit having delay locked loop circuit
KR101094932B1 (ko) 지연고정루프회로
US7872508B2 (en) Delay locked loop circuit
US8638137B2 (en) Delay locked loop
KR100902058B1 (ko) 반도체 집적 회로 및 그의 제어 방법
KR20080002590A (ko) 지연고정 루프회로
US8379784B2 (en) Semiconductor memory device
KR100915808B1 (ko) 지연고정루프 회로의 지연 회로 및 지연 방법
KR100801740B1 (ko) 지연고정루프 제어회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130523

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140523

Year of fee payment: 7

FPAY Annual fee payment
FPAY Annual fee payment

Payment date: 20160520

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170526

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180521

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20190527

Year of fee payment: 12