KR20080018815A - Ｔｆｔ 어레이 기판, ｔｆｔ 어레이 검사 방법 및 표시장치 - Google Patents

Abstract

고감도로 화소 회로의 검사를 실행할 수 있고, 또한 검사 시간을 단축하는 것이 가능한 TFT 어레이 기판, 그 검사 방법 및 표시 장치를 제공한다.

소스 또는 드레인의 한 쪽이 구동용 TFT의 드레인과 전기적으로 접속되고, 다른 쪽이 인접하는 열의 신호선과 전기적으로 접속된 검사용 TFT를 구비하고, 구동용 TFT의 출력 전류를 인접 열의 신호선을 거쳐 검사한다. 이때, 검출 전류 경로가 되는 신호선의 전위가 고정된다. 또한, 검사용 TFT의 게이트는 다음 행의 주사선에 접속된다.

Description

ＴＦＴ 어레이 기판, ＴＦＴ 어레이 검사 방법 및 표시 장치{TFT ARRAY SUBSTRATE, TFT ARRAY TESTING METHOD, AND DISPLAY UNIT}

본 발명은, 발광 소자를 구동하는 TFT가 절연 기판상에 형성된 TFT 어레이 기판, 그 검사 방법 및 표시 장치에 관한 것이다.

최근, 휴대 정보 단말이나 텔레비전 수상기 전용으로 유기 EL(electroluminescence) 등을 발광 소자로서 이용한 표시 장치가 왕성하게 개발되고 있다. 유기 EL 등의 발광 소자를 각 화소에 구비한 자기 발광형 표시 장치는, 색 재현성이나 시야각 등의 면에서 양호한 시인성을 갖고, 또한 동화상 표시 특성에도 우수하다.

이러한 표시 장치 중 액티브 매트릭스 방식인 것은, 유리나 필름 등의 절연 기판상에 형성된 트랜지스터(박막 트랜지스터(TFT(Thin Film Transistor))나 유기 트랜지스터 등)에 의해 각 화소의 발광 소자가 구동된다.

액티브 매트릭스 방식의 유기 EL 표시 장치의 화소 회로로는 여러 가지 방식이 제안되어 있다.

도 17은 여러 가지 방식에 따른 화소 회로를 설명하는 도면이다.

예컨대, 화소 회로에 신호 전압을 기입하는 방식으로서, 도 17(a)에 나타내는 2 트랜지스터 방식(CCG(Conductance Controlled Grayscale) 방식)이나, 도 17(b)에 나타내는 전압 프로그램 방식이나, 화소 회로에 신호 전류를 기입하는 방식으로서, 도 17(c)에 나타내는 커런트 미러(current mirror) 방식, 혹은 도 17(d)에 나타내는 전류 프로그램 방식(커런트 카피 방식) 등이 알려져 있다.

한편, TFT(박막 트랜지스터)가 형성된 절연 기판상에 발광 소자를 성막하는 공정에서의 제조 비용은 비교적 비싸지므로 발광 소자의 성막 공정 후에 실시되는 점등 검사로써, TFT 어레이 기판(특히 화소 회로를 구성하는 TFT)에 기인하는 불량을 제거하는 것은, 생산 비용상 막대한 손실이 된다.

이 점에서, 액정 표시 장치에 비하여, 유기 EL 표시 장치에서는, 화소 회로의 구성이 복잡하며 보다 많은 TFT를 이용하는 구성이므로, 화소 회로의 TFT 불량이 발생할 확률이 높고, 또한 발광 소자를 전류 구동하는 구동용 TFT의 성능에 따라서 얼룩 등의 표시 상태가 크게 좌우되게 된다.

이 때문에, 발광 소자의 성막 전의 TFT 어레이 기판의 상태에서, 화소 회로의 검사를 단시간에 정밀하게 실현 가능한 TFT 어레이 기판의 검사 방법이 필요해진다.

특허 문헌 1에는, TFT 어레이 기판과 그 검사 방법이 표시되고 있으며, 각 화소 회로의 구동용 TFT의 드레인에는 검사 용량의 한 쪽 단부가 접속되고, 다른 쪽 단부가 다음 단의 게이트선에 접속된다. 화소부의 전원 공급선은 스위치를 거 쳐 전원 공급 인출 단자에 접속된다. 그리고, 검사시에는 구동용 TFT의 출력 전류에 의해 각 화소 회로의 검사 용량을 충전하고, 구동용 TFT를 오프시킨 후, 전원 공급선을 충전할 때와는 다른 전위로 설정하고, 각 화소 회로의 구동용 TFT를 순차 동작시켜 검사 용량의 유지 전하를 전원 공급선에 방전시킴으로써 전원 공급선에 발생하는 전압을 전원 공급선 인출 단자에서 검출함으로써, 화소 회로의 구동용 TFT의 검사를 행하는 방식이 표시되어 있다.

또한, 특허 문헌 2에는, 화소 전극에 전원 또는 GND를 접속하는 공통 배선을 두 계통으로 분할하고, 화소 전극과 두 계통 중 어느 한 쪽을 접속함으로써 구동용 TFT에 전류 경로를 부여하기 위한 스위치용 TFT를 마련하고 있다. 그리고, TFT 어레이 기판의 검사시에는, 두 계통의 공통 배선을 서로 다른 전위를 화소검사시마다 전환하여, 각각 전류 공급과 전류 배출을 반복하면서 화소 회로의 구동용 TFT의 검사를 행하는 방식이 표시되어 있다.

(특허 문헌 1) 일본 공개 특허 공보 제 2002－32035호(4페이지 32행∼6페이지 30행, 도 1∼도 3)

(특허 문헌 2) 일본 공개 특허 공보 제 2005－107129호(7페이지 30행∼9페이지 25행, 도 1∼도 5)

상기 특허 문헌 1에서는, 검사용 용량을 이용하여 구동 전류를 간접적으로 검출하는 경우, 검출 전압은 전원 배선 등의 전하 판독에 이용하는 배선의 기생 용량의 영향을 받으므로, 충분한 검출 전압을 얻을 수 없고, 검출 감도의 확보가 어렵다. 검출 감도를 높이기 위해서 검사용 용량을 크게 하는 것을 생각할 수 있지만, 화소 레이아웃상의 제약이 있으므로 용량을 크게 하는 것에도 한계가 있다. 이 때문에, 얼룩 등의 표시 상태에 크게 영향을 미치는 구동용 TFT의 전류 출력 특성을 충분히 파악하는 것이 어렵다고 하는 문제가 있다.

또한, 각 화소의 검사용 용량의 충전 전하를 구동용 TFT에 의해 순차 동작시켜 판독하므로, 구동용 TFT를 오프시킨 상태에서의 누설 전류에 의해 충전 전하가 누설되어 버려, 먼저 전하를 판독하는 화소 회로와 후에 판독하는 화소 회로에서는 검출 결과가 다르므로, 정밀하게 구동용 TFT의 출력 특성을 파악하는 것이 어렵다고 하는 문제도 있다.

또한, 특허 문헌 2에서는, 두 계통 공통 배선의 전류 공급과 전류 배출을 전환하면서 순차 구동용 TFT의 출력 전류를 검출하는 경우, 공통 배선의 전위를 전류 공급／배출시마다 전환할 필요가 있지만, 공통 배선은 발광 소자 구동시에 발생하는 전압 강하를 구동에 문제없을 정도까지 낮추기 위해서 배선 폭을 넓혀 놓을 필요가 있는 것에 부가하여, 교차하는 다른 배선이 많으므로, 기생 용량이 크고, 공통 배선의 전위를 전환할 때에 전위가 정정될 때까지 시간이 걸린다고 하는 문제가 있다. 이 때문에, 공통 배선의 전위 정정까지의 대기 시간을 넣어 검사할 필요가 있으며, 검사 시간에 손실이 발생한다고 하는 문제가 있다.

또한, 특허 문헌 2에서는, 두 계통의 공통 배선의 전위를 변화시키지 않고서 기수번째의 화소를 순차 검사한 후, 두 계통의 공통 배선의 전위를 교체하여 우수번째의 화소를 순차 검사하는 방법이 표시되어 있지만, 예컨대, 기수번째의 검사가 종료하여 다음 기수번째의 검사로 넘어갈 때, 우수번째의 화소를 일단 선택할 필요가 있으며, 이 기간은 전류 검출에는 사용할 수 없으므로, 검사 시간에 손실이 발생한다고 하는 문제가 있다.

본 발명은, 고감도로 화소 회로의 검사를 실행할 수 있고, 또한 검사 시간을 단축하는 것이 가능한 TFT 어레이 기판, 그 검사 방법 및 표시 장치를 제공하는 것을 목적으로 한다.

본 발명에 따른 TFF 어레이 기판은, 절연 기판과, 절연 기판상에 한 방향으로 간격을 두어 배열된 복수의 신호선과, 신호선에 교차하도록 다른 방향으로 간격을 두어 배열된 복수의 주사선과, 복수의 신호선 중 한 신호선과 복수의 주사선 중 한 주사선에 대응하는 위치에 배치되어, 한 주사선의 주사 신호로 선택되었을 때의 한 신호선의 신호에 따른 전류를 화소 전극에 공급하는 화소 회로를 구비한다. 화소 회로는, 소스 전극 및 드레인 전극의 한 쪽이 화소 전극에 접속되고, 소스 전극 및 드레인 전극의 다른 쪽이 한 신호선에 인접하는 신호선에 접속되며, 게이트 전 극이 한 주사선에 인접하는 주사선에 접속되는 검사용 트랜지스터를 포함한다.

본 발명에 따른 다른 TFT 어레이 기판은, 절연 기판과, 절연 기판상에 한 방향으로 간격을 두어 배열된 복수의 신호선과, 신호선에 교차하도록 다른 방향으로 간격을 두어 배열된 복수의 주사선과, 복수의 신호선 중 한 신호선과 복수의 주사선 중 한 주사선에 대응하는 위치에 설치되어, 한 주사선의 주사 신호로 선택되었을 때의 한 신호선의 신호에 따른 전류를 화소 전극에 공급하는 화소 회로를 구비한다. 화소 회로는, 한 주사선에 병행하도록 배치된 테스트 신호선과, 소스 전극 및 드레인 전극의 한 쪽이 화소 전극에 접속되고, 소스 전극 및 드레인 전극의 다른 쪽이 한 신호선에 인접하는 신호선에 접속되며, 게이트 전극이 한 주사선에 인접하는 주사선에 접속되는 검사용 트랜지스터를 포함한다.

본 발명에 따른 검사 방법은, 절연 기판과, 절연 기판상에 한 방향으로 간격을 두어 배열된 복수의 신호선과, 신호선에 교차하도록 다른 방향으로 간격을 두어 배열된 복수의 주사선과, 복수의 신호선 중 한 신호선과 복수의 주사선 중 한 주사선에 대응하는 위치에 배치되어, 한 주사선의 주사 신호로 선택되었을 때의 한 신호선의 신호에 따른 전류를 화소 전극에 공급하는 화소 회로를 구비하고, 화소 회로는, 소스 전극 및 드레인 전극의 한 쪽이 화소 전극에 접속되고, 소스 전극 및 드레인 전극의 다른 쪽이 한 신호선에 인접하는 신호선에 접속되며, 게이트 전극이 한 주사선에 인접하는 주사선에 접속되는 검사용 트랜지스터를 포함하는, TFT 어레이 기판을 검사하는 TFT 어레이의 검사 방법으로서, 서로 인접하는 2개의 신호선으로 구성되는 한 쌍의 신호선 중 한 쪽의 신호선에 대하여 신호를 공급하고, 복수의 주사선 중 한 개의 주사선을 활성화하고, 신호를 선택된 주사선에 대응하는 화소 회로에 입력하여, 검사용 트랜지스터를 거쳐, 한 쌍의 신호선 중 다른 쪽의 신호선에 흐르는 전류를 측정한다.

본 발명에 따른 다른 검사 방법은, 절연 기판과, 절연 기판상에 한 방향으로 간격을 두어 배열된 복수의 신호선과, 신호선에 교차하도록 다른 방향으로 간격을 두어 배열된 복수의 주사선과, 복수의 신호선 중 한 신호선과 복수의 주사선 중 한 주사선에 대응하는 위치에 배치되어, 한 주사선의 주사 신호로 선택되었을 때의 한 신호선의 신호에 따른 전류를 화소 전극에 공급하는 화소 회로를 구비하고, 화소 회로는, 한 주사선에 병행하도록 배치된 테스트 신호선과, 소스 전극 및 드레인 전극의 한 쪽이 화소 전극에 접속되고, 소스 전극 및 드레인 전극의 다른 쪽이 한 신호선에 인접하는 신호선에 접속되며, 게이트 전극이 한 주사선에 인접하는 주사선에 접속되는 검사용 트랜지스터를 포함하는, TFT 어레이 기판을 검사하는 TFT 어레이의 검사 방법으로서, 서로 인접하는 2개의 신호선으로 구성되는 한 쌍의 신호선 중 한 쪽의 신호선에 대하여 신호를 공급하고, 복수의 주사선 중 한 개의 주사선을 활성화하고, 신호를 선택된 주사선에 대응하는 화소 회로에 입력하여, 검사용 트랜지스터를 거쳐, 한 쌍의 신호선 중 다른 쪽의 신호선에 흐르는 전류를 측정한다.

본 발명에 따른 표시 장치는, 절연 기판과, 절연 기판상에 한 방향으로 간격을 두어 배열된 복수의 신호선과, 신호선에 교차하도록 다른 방향으로 간격을 두어 배열된 복수의 주사선과, 복수의 신호선 중 한 신호선과 복수의 주사선 중 한 주사선에 대응하는 위치에 배치되어, 한 주사선의 주사 신호로 선택되었을 때의 한 신 호선의 신호에 따른 전류를 화소 전극에 공급하는 화소 회로와, 복수의 신호선을 선택적으로 구동하는 신호선 구동부와, 복수의 주사선을 선택적으로 구동하는 주사선 구동부를 구비한다. 화소 회로는, 소스 전극 및 드레인 전극의 한 쪽이 화소 전극에 접속되고, 소스 전극 및 드레인 전극의 다른 쪽이 한 신호선에 인접하는 신호선에 접속되며, 게이트 전극이 한 주사선에 인접하는 주사선에 접속되는 검사용 트랜지스터를 포함한다.

본 발명에 따른 다른 표시 장치는, 절연 기판과, 절연 기판상에 한 방향으로 간격을 두어 배열된 복수의 신호선과, 신호선에 교차하도록 다른 방향으로 간격을 두어 배열된 복수의 주사선과, 복수의 신호선 중 한 신호선과 복수의 주사선 중 한 주사선에 대응하는 위치에 배치되어, 한 주사선의 주사 신호로 선택되었을 때의 한 신호선의 신호에 따른 전류를 화소 전극에 공급하는 화소 회로와, 복수의 신호선을 선택적으로 구동하는 신호선 구동부와, 복수의 주사선을 선택적으로 구동하는 주사선 구동부를 구비한다. 화소 회로는, 한 주사선에 병행하도록 배치된 테스트 신호선과, 소스 전극 및 드레인 전극의 한 쪽이 화소 전극에 접속되고, 소스 전극 및 드레인 전극의 다른 쪽이 한 신호선에 인접하는 신호선에 접속되며, 게이트 전극이 한 주사선에 인접하는 주사선에 접속되는 검사용 트랜지스터를 포함한다.

본 발명의 TFT 어레이 기판, TFT 어레이 기판의 검사 방법 및 표시 장치는, 화소 회로는, 소스 전극 및 드레인 전극의 한 쪽이 화소 전극에 접속되고, 소스 전 극 및 드레인 전극의 다른 쪽이 한 신호선에 인접하는 신호선에 접속되며, 게이트 전극이 한 주사선에 인접하는 주사선에 접속되는 검사용 트랜지스터를 포함하는 구성이므로, 인접하는 신호선을 거쳐 화소 전극에 흐르는 전류를 검사할 수 있어, 검사 정밀도를 향상할 수 있다. 또한, 검사용 트랜지스터를 주사하는 주사선을 별도로 마련할 필요가 없으므로, 화소 회로의 구성이나 레이아웃이 용이하게 되며, 화소 회로 면적을 축소할 수 있고 또한, 그 화소 회로의 출력 전류의 검출과 다음 행 또는 다음 열의 화소 회로에 대한 신호 공급을 병행하여 행할 수 있으므로, 검사 시간을 단축하는 것이 가능해진다.

이하, 본 발명의 실시예에 대하여 도면을 참조하면서 상세히 설명한다. 또, 도면 중 동일 또는 상당 부분에는 동일 부호를 부여하여, 그 설명은 반복하지 않는다.

(실시예 1)

도 1은 본 발명의 실시예 1에 따른 TFT 어레이 기판의 화소 회로 영역을 나타내는 도면이다.

도 1을 참조하여, 여기서는, 화소 회로 영역은, 행렬 형상으로 배치된 복수의 화소 회로(1)를 포함하고, 일례로서, 여기서는, n행 2m열의 행렬 형상으로 배치된 화소 회로(1)에 대하여 설명한다. 화소 회로의 어드레스 P(k. l)는, k행째 및 l열째의 화소 회로(1)를 지시하는 것으로 한다. 본 예에서는, 어드레스 P(1. 1), …, P(1. 2m), …, P(n. 2m)가 하나씩의 화소 회로에 할당되어 있는 것으로 한다.

또, 여기서는, 행을 따라 마련된 화소 회로(1)를 화소 회로행 및 열을 따라 마련된 화소 회로(1)를 화소 회로열로서 설명한다.

본 발명의 실시예 1에 따른 화소 회로부는, 절연 기판상에 한 방향으로 간격을 두어 배열되어, 표시하는 화상에 따른 전압 신호를 공급하기 위한 복수의 신호선 D1∼D2m＋1과, 신호선에 교차하도록 다른 방향으로 간격을 두어 배열된 화소 회로(1)를 주사하기 위한 복수의 주사선 G1∼Gn＋1을 구비한다. 화소 회로(1)는, 복수의 신호선 중 한 신호선과 복수의 주사선 중 한 주사선에 대응하는 위치에 배치되어, 한 주사선의 주사 신호로 선택되었을 때의 한 신호선의 신호에 따른 전류를 화소 전극에 공급한다.

복수의 신호선 D1∼D2m＋1의 각각은, 열을 따라 마련되고, 열을 따라 마련된 화소 회로의 양측에 각각 대응하여 마련되며, 또한 인접하는 2개의 열을 따라 마련된 화소 회로에서 공유하도록 마련된다. 또한, 복수의 주사선 G1∼Gn＋1은, 행을 따라 마련된 화소 회로의 양측에 한 개씩 마련되고, 또한 인접하는 2개의 행을 따라 마련된 화소 회로에서 공유하도록 마련된다. 또한, 화소 회로행에 각각 대응하여 복수의 전원 공급선 VDD가 마련된다. 또, 후술하지만, 신호선 D2m＋1은, 검사용 신호선으로서 이용되고, 전압 신호는 공급되지 않는다.

여기서, 어드레스 P(1. 1)의 화소 회로(1)에 대하여 구체적 구성에 대하여 설명한다. 그 밖의 화소 회로에 대해서도 마찬가지이다.

화소 회로(1)는, 박막 트랜지스터(2, 4, 6)와, 유지용 캐패시터(3)를 구비한다. 또, 여기서는, 발광 표시 소자로서 유기 EL 소자를 이용하는 것으로 하고, 화소 회로로서, 상술한 2 트랜지스터를 이용하는 방식에 본 발명을 적용한 경우에 대하여 설명한다. 또, 일례로서 박막 트랜지스터(2)(이하, 선택용 TFT(2)라고도 칭함)는, N 채널 MOS 트랜지스터이며, 박막 트랜지스터(4)(이하, 구동용 TFT(4)라고도 칭함)는, P 채널 MOS 트랜지스터이며, 박막 트랜지스터(6)(이하, 검사용 TFT(6)라고도 칭함)는, N 채널 MOS 트랜지스터로 한다.

선택용 TFT(2)는, 드레인이 대응하는 신호선 D1과 접속되고, 소스가 유지용 캐패시터(3)의 한 쪽 단부 및 구동용 TFT(4)의 게이트와 접속되며, 게이트가 대응하는 주사선 G1과 접속된다. 이 대응하는 행의 주사선이 활성화됨으로써 선택용 TFT(2)는 도통한다.

유지용 캐패시터(3)의 다른 쪽 단부는, 전원 공급선 VDD와 접속되고, 신호선 D1로부터 입력되는 표시 화상에 따른 전압 신호를 화상 신호로서 유지용 캐패시터(3)에 유지한다.

구동용 TFT(4)는, 게이트가 유지용 캐패시터(3) 및 선택용 TFT(2)의 소스와 접속되고, 소스가 전원 공급선 VDD와 접속되며, 드레인이 유기 EL 소자(7)와 결합되는 화소 전극(5)과 각각 접속된다.

여기서, 화소 전극(5)의 상층에는, TFT 어레이 기판의 성형 공정의 후속 공정인 유기 EL 성막 공정에서 유기 EL막이 형성되지만, 유기 EL 성막 공정 전의 TFT 어레이 기판의 상태에서는 적어도 유기 EL 소자(7) 및 화소 전극(5)과 반대쪽의 유 기 EL 소자(7)와 결합되는 캐소드 전극(8)은 존재하지 않으므로, 본 예에서는, 도면 중에서 점선으로 나타내고 있다.

유지용 캐패시터(3)에 유지되는 유지 전압은, 구동용 TFT(4)의 게이트에 인가되고, 드레인측에 전류 출력 경로가 형성되었을 때, 구동용 TFT(4)는 유지 전압에 따른 구동 전류를 공급한다.

본 구성에서는, 이 구동용 TFT(4)로부터 출력되는 구동 전류를 검사하기 위한 전류 경로를 형성하기 위한 검사용 TFT(6)가 마련되고, 그 드레인은 화소 전극(5)과 접속되고, 드레인은 인접하는 신호선 D2와 접속되며, 게이트는 다음 행의 주사선 G2와 각각 접속된다.

도 2는 본 발명의 실시예 1에 따른 TFT 어레이 기판 전체의 구성을 나타내는 도면이다.

도 2를 참조하여, TFT 어레이 기판(14)은, 도 1에서 설명한 복수의 화소 회로가 형성되는 화소 회로 영역(12)과, 화소 회로 영역(12)의 주위에 화소 회로 영역(12)을 둘러싸도록 하여 마련되고, 후술하는 유기 EL 소자의 캐소드 전극이 되는, 이른바, ITO(Indium Tin Oxide) 등으로 형성되는 투명 전극과 TFT 어레이 기판의 전기적 접속을 취하기 위한 캐소드 배선 영역(13)(도면 중에서 사선으로 표시됨)과, 제 1 및 제 2 단자군(10, 11)을 구비한다. 제 1 단자군(10)은, TFT 어레이 기판(14)의 한 변 쪽(본 예에서는 윗변 쪽)에 마련되고, 각 신호선 D1, D2, …, D2m, D2m＋1, 전원 공급선 VDD 및 캐소드 배선 영역(13)과 접속되는 캐소드 배선 CATH에 각각 대응하여 마련되어, 외부와의 사이에서 배선 접속에 이용되는 복수의 단자를 포함한다. 제 2 단자군(11)은, TFT 어레이 기판(14)의 다른 한 변 쪽(본 예에서는 좌변 쪽)에 마련되고, 각 주사선 G1, G2, …, Gn＋1에 각각 대응하여 마련되어, 외부와의 사이에서 배선 접속에 이용되는 복수의 단자를 포함한다.

다음으로, 본 발명의 실시예 1에 따른 TFT 어레이 기판(14)의 검사시의 동작에 대하여 설명한다.

우선, 복수의 화소 회로 중, 우선 기수열의 화소 회로를 검사하고, 이들의 검사가 종료한 후, 우수열의 검사를 실행한다. 기수열의 검사시에는, 기수열의 신호선 D1, D3, …, D2m＋1에 대하여 신호 전압의 인가를 행하지만, 우수열의 신호선 D2, D4, …, D2m에 대해서는 신호 전압의 인가는 행하지 않고, 전류 검출 경로로서 이용한다. 또한, 우수열의 검사시에는, 우수열의 신호선 D2, D4, …, D2m에 대하여 신호 전압의 인가를 행하지만, 기수열의 신호선 D1, D3, …, D2m＋1에 대해서는 신호 전압의 인가는 행하지 않고, 신호선 D1, D3, …, D2m＋1은 전류 검출 경로로서 이용한다.

여기서, 화소 회로(1)의 전압 인가시(화소 기입시)와 전류 출력시에서의 신호선의 전위 상태에 대하여 설명한다.

도 3은 구동용 TFT의 특성과 유기 EL 소자의 특성을 설명하는 도면이다.

상술한 도 1에 표시되는 화소 회로(1)의 구동용 TFT(4)가 유기 EL 소자(7)에 전류를 공급할 때에는, 도 3에 표시되는 바와 같이 구동용 TFT(4)의 드레인 전류 특성과 유기 EL 소자(7)의 전압－전류 특성으로부터 결정되는 동작점 전위가 구동용 TFT(3)의 드레인 전위가 된다. 이것으로부터, 구동용 TFT(3)의 출력 전류를 검 출하는 화소 검사를 행하는 경우, 전류 출력시의 드레인 전위를 이 동작점 전위 부근으로 설정하여 검사함으로써, 실제의 유기 EL 소자의 구동 상태를 상정하여 검사하는 것이 가능하다. 또, 여기서는, 구동용 TFT(4)의 소스와 접속되는 전원 공급선 VDD의 전위 레벨을 Vdd로서 나타내고 있다. 이 전위 Vdd를 기점으로 하여 좌측으로 갈수록 구동용 TFT(4)의 드레인ㆍ소스간 전압 및 게이트ㆍ소스간 전압의 절대값이 커진다.

그러나, 이 전위와 기입시에 신호선으로부터 인가되는 전위는 반드시 일치하지 않으므로, 같은 신호선에 의해 전압의 인가와 출력 전류의 검출을 행하면, 전압 인가시로부터 전류 검출시에서 신호선에 전위차(도 3에 표시되는 좌측으로 올라가는 화살표)가 발생하게 된다. 신호선에는, 다수의 주사선이나 전원 공급선이 교차하고 있으므로 배선간 용량에 따른 기생 용량은 꽤 커지며, 2인치급의 유기 EL 표시 장치에서 수 ㎊ 정도에까지 이르게 된다.

한편, 유기 EL 소자를 구동하는 전류치는 유기 EL 소자의 발광 효율이나 요구되는 표시 휘도에도 의존하지만, 같은 사이즈인 것에서 일반적으로, 1㎂ 이하의 미소한 전류가 된다. 예컨대, 신호선의 기생 용량을 5㎊, 상기 신호선에 발생하는 전위차를 2V라고 하면, 전류 출력시에 신호선의 전위가 정정될 때까지 요하는 시간을 단순히 계산하면, 20㎲ 정도가 된다.

이 경우, 외부의 전류 검출기에 의해 검출을 개시할 때까지, 20㎲ 정도의 대기 시간을 고려하여 검출을 개시하지 않으면, 정확한 전류를 계측할 수 없는 것을 의미하고 있으며, 전 화소 회로를 축차 측정하는 경우에는 화소 회로 수만큼(예컨 대, Quarter VGA(320×240 픽셀)급이라도 23만 회로)의 적산이 되며, 행단위로 병렬 측정할 수 있었다고 해도 행 수만큼의 적산이 되어, 무시할 수 없는 레벨이 된다.

검출기의 응답 시간 등도 고려한 시간이 1회의 검출에 요하는 시간이 되지만, 상기 대기 시간을 단축하는 것은, 화소 회로의 검사의 소요 시간을 단축하는 것에 있어서 지극히 중요하다.

도 4는 본 발명의 실시예 1에 따른 전류 검출기(27)의 구성을 설명하는 도면이다.

도 4(a)를 참조하여, 본 발명의 실시예 1에 따른 전류 검출기(27)는, 입출력 단자(20a, 20b)와, 전원 단자(26)와, 출력 단자(25)와, 스위치(21a, 22b)와, OP 앰프(22)와, 검출 저항(24)과, 기준 전압 Vref를 공급하는 전원(23)을 구비한다.

입출력 단자(20a)는, TFT 어레이 기판(14)의 기수열의 신호선과 전기적으로 접속되고, 입출력 단자(20b)는, TFT 어레이 기판(14)의 우수열의 신호선과 전기적으로 접속된다. 스위치(21a)는, 선택 신호 TS의 입력에 응답하여 입출력 단자(20a)와 노드 Na0 및 Nb0 중 어느 한 쪽을 전기적으로 결합한다. 스위치(21b)는, 선택 신호 TS의 입력에 응답하여 입출력 단자(20b)와 노드 Na1 및 Nb1 중 어느 한 쪽을 전기적으로 결합한다.

예컨대, 기수열의 화소 회로를 검사하는 경우, 선택 신호 TS가 「H」 레벨인 경우에는, 스위치(21a)에서는, 노드 Na0을 거쳐 전원 단자(26)와 입출력 단자(20a)를 결합한다. 이에 따라, 전압원(28)으로부터 전원 단자(26)로 공급된 소정 전압 Vs가, 스위치(21a), 입출력 단자(20a)를 경유하여 기수열의 신호선에 입력된다.

스위치(21b)에서는, 노드 Na1을 거쳐 입출력 단자(20b)와 OP 앰프(22)의 반전 입력 노드가 결합되고, OP 앰프(22)를 이용하여 우수열의 신호선으로부터 출력되는 구동용 TFT의 출력 전류를 계측한다. 여기서, OP 앰프(22)는, 그 반전 입력 노드와 출력 노드 사이에 검출 저항(24)을 접속하여 전류 검출기를 구성한다.

한편, 우수열의 화소 회로를 검사하는 경우, 선택 신호 TS가 「L」 레벨인 경우에는, 스위치(21b)에서는, 노드 Nb1을 거쳐 전원 단자(26)와 입출력 단자(20b)를 결합한다. 이에 따라, 전압원(28)으로부터 전원 단자(26)에 공급된 소정 전압 Vs가, 스위치(21b), 입출력 단자(20b)를 경유하여 우수열의 신호선에 입력된다.

스위치(21a)에서는, 노드 Nb0을 거쳐 입출력 단자(20a)와 OP 앰프(22)의 반전 입력 노드가 결합되고, OP 앰프(22)를 이용하여 기수열의 신호선으로부터 출력되는 구동용 TFT의 출력 전류를 계측한다.

검출 전류는, I＝(Vref－Vout)／R에 의해 구할 수 있다. 여기서, Vref는, OP 앰프의 비반전 입력 노드에 인가하는 기준 전압, Vout은, OP 앰프의 출력 전압, R은, 검출 저항(24)의 저항치로 한다.

이 회로에서는, 반전 입력 노드와 비반전 입력 노드가 가상 단락이 되며, 기준 전압 Vref가 반전 입력 노드에도 나타나, 비반전 입력 노드로부터 본 입력 임피던스는, Rin＝R／GA가 되어, 지극히 작은 값이 된다. 또, 여기서, GA는, OP 앰프(22)의 개루프 이득으로 한다. 즉, 비반전 입력 노드까지의 배선 저항을 작게 하면, 구동용 TFT(4)로부터의 구동 전류가 출력되는 경로가 되는 신호선의 전위를 기준 전압 Vref로 고정할 수 있다.

이에 따라, 상기 전류 검출기를 이용함으로써, 구동 전류가 흐르는 검출측의 신호선 전위의 변동이 발생하지 않는 구성으로 할 수 있어, 전류 검출을 개시하기까지의 대기 시간을 단축하는 것이 가능해진다.

또, 여기서, 기준 전압 Vref는, 유기 EL 소자의 전기적 특성이 미리 알려져 있는 경우에는, 도 3에서 설명한 화소 회로의 구동용 TFT(4)에 의해 전류 공급이 이루어질 때의 동작점 부근의 전압, 즉, 화소 전극의 전위 근방으로 설정하는 것이 바람직하다. 이것은, 구동용 TFT(4)의 채널 길이 변조나 킨크(kink) 효과의 영향에 의해, 동작점이 이동하면 출력되는 전류도 변화하기 때문이며, 실제의 유기 EL 소자를 구동하는 조건을 상정하여 구동용 TFT(4)의 출력 전류를 보다 정확히 측정하기 위해서이다.

도 4(b)는 TFT 어레이 기판(14)과, 전류 검출기(27)의 접속 관계를 설명하는 도면이다.

도 4(b)를 참조하여, 여기서는, TFT 어레이 기판(14)에서, 전압 공급선 VDD, 캐소드 배선 CATH, 신호선 D1∼D2m＋1과 각각 접속되는 복수의 단자가 표시되고 있으며, 각각 단자 TVDD, TCATH, TD1∼TD2m＋1이 표시되고 있다. 그리고, 신호선 D1∼D2m＋1에 각각 대응하는 단자 TD1∼TD2m＋1과 구동용 TFT(4)의 구동 전류를 측정하는 전류 검출기(27)가 마련된다. 구체적으로는, 기수열 및 우수열의 신호선에 각각 대응하는 2개씩의 단자마다 대응하여 전류 검출기(27)가 마련되고, 프로버(도시하지 않음)에 의해 대응하는 기수열 및 우수열에 대응하는 단자와 입출력 단 자(20a, 20b)가 접속된다. 마찬가지로 하여, 기수열 및 우수열의 신호선 D3, D4와 각각 접속되는 단자 TD3, TD4에 대응하여 전류 검출기(27)가 마련된다. 또한, 신호선 D2m－3, D2m－2와 각각 접속되는 단자 TD2m－3, TD2m－2에 대응하여 전류 검출기(27)가 마련된다. 또한, 신호선 D2m－1, D2m과 각각 접속되는 단자 TD2m－1, TD2m에 대응하여 전류 검출기(27)가 마련된다. 또한, 신호선 D2m＋1과 접속되는 단자 TD2m＋1에 대응하여 전류 검출기(27)가 마련되고, 이 경우에는, 단자 TD2m＋1은, 입출력 단자(20a)와 접속되고, 입출력 단자(20b)는 오픈 상태로 된다.

후술하지만, 예컨대, 기수열의 화소 회로를 검사하는 경우, 선택 신호 TS가 「H」 레벨인 경우에는, 상술한 바와 같이 전압원(28)으로부터 전원 단자(26)에 공급된 소정 전압 Vs가 입출력 단자(20a)를 경유하여 기수열의 신호선에 입력된다. 구체적으로는, 예컨대, 전류 검출기(27)의 입출력 단자(20a)로부터 단자 TD1에 입력되고, 우수열의 신호선에 대응하는 단자 TD2로부터 입출력 단자(20b)에 대하여 구동용 TFT의 출력 전류가 흘러 전류 검출기(27)에서 전류가 계측된다. 마찬가지로 하여 단자 TD3, …, TD2m－3, TD2m－1, TD2m＋1에 소정 전압 Vs가 입력되고, 단자 TD4, …, TD2m－2, TD2m으로부터 입출력 단자(20b)에 대하여 구동용 TFT의 출력 전류가 흘러 전류 검출기(27)에서 전류가 계측된다. 또, 단자 TD2m＋1과 접속된 전류 검출기(27)의 입출력 단자(20b)는, 오픈 상태이므로 전류는 계측되지 않는다.

한편, 우수열의 화소 회로를 검사하는 경우, 선택 신호 TS가 「L」 레벨인 경우에는, 상술한 바와 같이 전압원(28)으로부터 전원 단자(26)에 공급된 소정 전압 Vs가 입출력 단자(20b)를 경유하여 우수열의 신호선에 입력된다. 구체적으로 는, 예컨대, 전류 검출기(27)의 입출력 단자(20b)로부터 단자 TD2에 입력된다. 이 경우, 후술하지만 우수열의 신호선에 대응하는 단자 TD3으로부터 입출력 단자(20a)에 대하여 구동용 TFT의 출력 전류가 흘러 전류 검출기(27)에서 전류가 계측된다. 즉, 인접하는 전류 검출기(27)를 이용하여 전류가 계측된다.

마찬가지로 하여 단자 TD4, …, TD2m－2, TD2m에 소정 전압 Vs가 입력되고, 단자 TD5(도시하지 않음), …, TD2m－1, TD2m＋1로부터 입출력 단자(20a)에 대하여 구동용 TFT의 출력 전류가 흘러 인접하는 전류 검출기(27)에서 전류가 계측된다. 이 경우, 단자 TD1과 접속되는 전류 검출기(27)에서 전류는 계측되지 않는다.

도 5는 본 발명의 실시예 1에 따른 화소 회로의 검사 방식에 대하여 설명하는 도면이다.

도 5(a)는 기수열의 화소 회로에 대하여 검사를 실행하는 경우(기수열 화소의 검사)를 설명하는 도면이다.

기수열 화소의 검사에서는, 상술한 바와 같이 기수열의 신호선에는 신호 전압을 인가하고, 기수열의 화소 회로의 구동용 TFT로부터 출력되는 전류를 인접하는 우수열(본 실시예에서는 우측에 인접하는 우수열로서 설명함)의 신호선을 경유하여 검출한다.

구체적으로는, 선택 신호 TS(「H」 레벨)에 따라서, 전압원(28)으로부터 전원 단자(26)에 공급된 소정 전압 Vs가 입출력 단자(20a)를 경유하여 기수열의 신호선 D1, D3, …에 입력된다. 그리고, 우수열의 신호선 D2, D4, …, D2m을 거쳐 입출력 단자(20b)에 구동용 TFT의 출력 전류가 흘러 전류 검출기(27)에서 전류가 계 측된다.

그런데, 1행째의 화소 회로(1)에서는, 예컨대, 시각 T1에서, 1행째의 화소 회로를 주사하는 주사선 G1이 활성화 상태가 되면, 화상 신호가 기수열의 화소 회로에 화상 신호를 공급하기 위한 신호선 D1, D3, …, D2m－1로부터 1행째의 화소 회로의 구동용 TFT(4)의 게이트에 인가된다. 또, 우단의 신호선 D2m＋1은, 우단열의 화소 회로로부터의 검출 전류의 판독 경로로서 이용될 뿐이므로, 화상 신호의 인가를 행하지 않도록 하는 것도 가능하다.

이와 같이, 신호 기입의 화소 어드레스로는, 1행째의 화소 어드레스 P(1. 1), P(1. 3), …, P(1. 2m－1)로서 표시된다. 여기서는, 간략하게 화소 어드레스 P(1. 2x－1)라 표기되어 있다.

시각 T2에서, 다음 2행째의 화소 회로(1)를 주사해야할 주사선 G1이 비활성 레벨이 되고 주사선 G2가 활성화 레벨이 되면, 1행째의 화소 어드레스 P(1. 2x－1)에 대응하는 화소 회로의 선택용 TFT(2)가 비도통이 되지만 유지용 캐패시터(3)의 유지 전압이 구동용 TFT(4)의 게이트에 계속 인가된다.

이때, 다음 행의 주사선 G2의 활성화에 의해 1행째의 화소 어드레스 P(1. 2x－1)에 대응하는 화소 회로의 검사용 TFT(6)가 도통 상태가 되며, 구동용 TFT(4)로부터의 출력 전류가 인접하는 우수열의 신호선에 출력된다.

이때의 전류 검출기(27)의 출력은 동 도면에 나타내는 바와 같이 되며, 시각 T3으로부터 검출 전류 경로의 배선 용량에 충전된 전하가 방전하는 등 하여, 과도 전류가 흐른 후, 출력은 임의의 레벨로 정정된다. 이러한 과도 상태가 경과한 후, 도면 중 화살표로 나타내는 소정의 타이밍에 전류 검출기(27)의 출력을 샘플링한 후, 필요에 따라 A／D 변환 처리를 행하여 디지털 신호로 변환한 후, 퍼스널ㆍ컴퓨터 등의 컨트롤러에 검출 결과로서 송출한다. 여기서는, 1행째의 화소 어드레스 P(1. 2x－1)에 대응하는 화소 회로의 검출 결과가 출력되는 경우가 표시되고 있다. 구체적으로는, 1행째의 화소 어드레스 P(1. 1), P(1. 3), …, P(1. 2m－1)에 대응하는 화소 회로이다.

이때, 외란 노이즈의 영향을 제거하기 위해, 샘플링점을 복수로 하여 평균화 처리를 행하는 것도 가능하다.

그리고, 또한, 시각 T2에서, 2행째의 화소 회로(1)에서는, 2행째의 주사선 G2가 활성화하면 화상 신호가 신호선 D1, D3, …, D2m－1로부터 2행째의 화소 회로의 구동용 TFT(4)의 게이트에 인가된다. 다시 말해, 신호 기입의 화소 어드레스는 2행째의 화소 어드레스 P(2. 1), P(2. 3), …, P(2. 2m－1)로서 표시된다. 여기서는, 간략하게 화소 어드레스 P(2. 2x－1)라 표기되어 있다.

그리고, 상기와 동일한 동작을 순차 주사선을 활성화 레벨로 하여 주사하면서, 기수열의 선두의 1행째로부터 최종 n행째까지의 검사를 행하여, 기수열의 화소 회로 검사가 종료한다.

또, 순차 주사선의 활성화 레벨은 조작에 따라 변화되지만, 전류 검출기(27)의 스위치(21a, 21b)는, 선택 신호 TS(「H」 레벨)에 따라, 노드 Na0과 입출력 단자(20a)를 전기적으로 결합하고, 노드 Na1과 입출력 단자(20b)를 전기적으로 결합한 상태를 계속 유지한다.

도 5(b)는 우수열의 화소 회로에 대하여 검사를 실행하는 경우(우수열 화소의 검사)를 설명하는 도면이다.

우수열 화소의 검사에서는, 상술한 바와 같이 우수열의 신호선에는 신호 전압을 인가하고, 우수열의 화소 회로의 구동용 TFT로부터 출력되는 전류를 인접하는 기수열(본 실시예에서는 우측에 인접하는 기수열로서 설명함)의 신호선을 경유하여 검출한다.

구체적으로는, 선택 신호 TS(「L」 레벨)에 따라, 전압원(28)으로부터 전원 단자(26)에 공급된 소정 전압 Vs가 입출력 단자(20b)를 경유하여 우수열의 신호선 D2, D4, …에 입력된다. 그리고, 기수열의 신호선 D3, D5, …, D2m＋1을 거쳐 입출력 단자(20a)에 구동용 TFT의 출력 전류가 흘러 전류 검출기(27)에서 전류가 계측된다. 또, 좌단의 기수열의 신호선 D1은, 기수열의 화소 회로에 대한 검사시의 화상 신호의 인가 경로로서 이용되므로, 우수열 화소의 검사시에는, 이용되지 않는다. 즉, 출력 전류는 흐르지 않는다.

그런데, 1행째의 화소 회로(1)에서는, 예컨대, 시각 T1a에서, 1행째의 화소 회로를 주사하는 주사선 G1이 활성화 상태가 되면, 화상 신호가 우수열의 화소 회로에 화상 신호를 공급하기 위한 신호선 D2, D4, …, D2m으로부터 1행째의 화소 회로의 구동용 TFT(4)의 게이트에 인가된다. 이와 같이, 신호 기입의 화소 어드레스로는, 간략하게 1행째의 화소 어드레스 P(1. 2x)라 표기되어 있다.

시각 T2a에서, 다음 2행째의 화소 회로(1)를 주사해야할 주사선 G1이 비활성 레벨이 되고 주사선 G2가 활성화 레벨이 되면, 1행째의 화소 어드레스 P(1. 2x)에 대응하는 화소 회로의 선택용 TFT(2)가 비도통이 되지만 유지용 캐패시터(3)의 유지 전압이 구동용 TFT(4)의 게이트에 계속 인가된다.

이때, 다음 행의 주사선 G2의 활성화에 의해 1행째의 화소 어드레스 P(1. 2x)에 대응하는 화소 회로의 검사용 TFT(6)가 도통 상태가 되며, 구동용 TFT(4)로부터의 출력 전류가 인접하는 기수열의 신호선에 출력된다.

이때의 전류 검출기(27)의 출력은 동 도면에 나타내는 바와 같이 되며, 시각 T3a로부터 검출 전류 경로의 배선 용량에 충전된 전하가 방전하는 등 하여, 과도 전류가 흐른 후, 출력은 임의의 레벨로 정정된다. 이러한 과도 상태가 경과한 후, 도면 중 화살표로 나타내는 소정의 타이밍에 전류 검출기(27)의 출력을 샘플링한 후, 필요에 따라 A／D 변환 처리를 행하여 디지털 신호로 변환한 후, 퍼스널ㆍ컴퓨터 등의 컨트롤러에 검출 결과로서 송출한다. 여기서는, 1행째의 화소 어드레스 P(1. 2x)에 대응하는 화소 회로의 검출 결과가 출력되는 경우가 표시되고 있다. 구체적으로는, 1행째의 화소 어드레스 P(1. 2), P(1. 4), …, P(1. 2m)에 대응하는 화소 회로이다.

그리고, 상술한 바와 같이 기수열의 화소 회로 검사와 마찬가지로, 순차 주사선을 활성화 레벨로 하여 주사하면서, 우수열의 선두의 1행째로부터 최종 n행째까지의 검사를 행하여, 우수열의 화소 회로 검사가 종료한다.

그리고, 컨트롤러로써, 검출 전류의 검출 결과에 대하여, 소정의 임계값 레벨 이상인지 여부를 판정하여, 소정의 임계값 레벨 미만이면 화소 회로 결함으로서 판정한다. 또한, 전 화소 회로의 전류치의 편차를 산출ㆍ판정함으로써, 보다 상세 한 화소 회로의 판정을 행하는 것도 가능하다. 또한, 화소 회로에 기입하는 신호 레벨을 복수 레벨로 하여 검사를 행하는 것도 가능하다. 구체적으로는, 전류 검출기의 기준 전압을 설정함으로써 검출측의 신호선 전위를 복수 레벨로 하여, 화소 회로를 구성하는 구동용 TFT의 특성을 보다 상세히 검사하여 확인하는 것도 가능하다.

본 발명의 실시예 1에 따른 검사 방식은, 순차 주사선의 활성화 레벨은 조작에 따라 변화하지만, 전류 검출기(27)의 스위치(21a, 21b)는, 선택 신호 TS(「L」 레벨)에 따라, 노드 Na1과 입출력 단자(20a)를 전기적으로 결합하고, 노드 Na0과 입출력 단자(20b)를 전기적으로 결합한 상태를 계속 유지한다.

즉, 그 구성에서는, 우수열 화소의 검사 및 기수열 화소의 검사의 각각에서, 화소 회로에 대한 기입에 사용하는 신호선과, 구동용 TFT로부터의 출력 전류를 검출하는 경로로서 사용하는 신호선이 분리되어 있으며, 신호선의 전위 변동이 발생하지 않는 방식으로 되어 있다. 따라서, 검출측의 신호선 전위가 고정되므로 전위의 변동에 의해 검출 전류의 정정 시간이 길어지는 것을 방지하고, 검사 시간의 손실을 억제하는 것이 가능하다. 또한, 화소 회로에 신호를 공급하는 신호선과 화소 회로로부터의 출력 전류를 검출하는 신호선으로 빈번히 전환하는 일 없이 검사하는 것이 가능하며, 전환에 따른 검사 시간의 손실을 막을 수 있다.

다음으로, 상기 TFT 어레이 기판을 이용한 표시 장치로서의 유기 EL 표시 패널을 이용한 구성에 대하여 설명한다.

도 6은 유기 EL 표시 패널의 구성을 설명하는 도면이다.

상술한 EL 성막 공정 전의 TFT 어레이 기판의 상태에서의 화소 회로 검사로써 양품이라고 판정되고, 유기 EL 성막 공정 등을 지나서 유기 EL 표시 패널(30)의 형태로 되어 있는 것으로 한다.

표시 장치를 설명하기 전에, 우선 TFT 어레이 기판을 이용한 유기 EL 표시 패널(30)에 대하여 설명한다. 여기서는, EL 소자의 발광을 TFT 어레이 기판과는 반대쪽으로 추출하여 표시하는 탑 에미션 구조로 하여 설명한다.

도 7은 유기 EL 표시 패널(30)의 화소부 및 단자 부근의 단면 구조도이다.

도 7을 참조하여, 유리 등의 절연 기판(50)상에 하지막(51)이 형성되어 있으며, 그 위에 아일랜드화된 반도체층(52)이 형성되어 있다. 반도체층(52)의 위에는 게이트 절연막(53)을 사이에 두고 게이트 전극(54)이 형성되어 있다. 반도체층(52)의 소스측에는 게이트 절연막(53)이나 층간 절연막(57)을 관통하는 컨택트 홀(55a)이 형성되고, 소스 전극(56a)과 접속되어 있다. 또, 반도체층(52)을 이용하여 형성된 트랜지스터는, 도 1의 구성의 구동용 TFT(4)에 대응하는 것이다. 혹은, 후술하는 도 12에서 설명하는 전류 프로그램 방식의 화소 회로의 경우에는, 화소 전극 접속용 TFT(114)에 대응하는 것이다.

한편, 반도체층(52)의 드레인측에도 동일한 컨택트 홀(55b)이 형성되고, 드레인 전극(56b)과 접속되어 있다. 드레인 전극(56b)과 동층에 있는 소스 전극(56a)은 보호막(59)이나 더 상층의 평탄화막(60)을 관통하는 컨택트 홀(58)로써 평탄화막(60) 상층의 화소 전극(61)과 접속된다. 보호막(59)의 위에는 표면을 평탄화하기 위한 평탄화막(60)이 형성되어 있으며, 그 상층에 화소 전극 등이 형성된 다. 화소 전극(61)의 가장자리에는 화소 분리막(62)이 형성되어 있으며, 화소 분리막(62)을 형성한 후에 유기 EL층(63)이 성막되어 있다. 또한 유기 EL층(63)의 위에는 ITO 등의 투명 전극(64)이 형성되고, 화소 영역 주변에서 캐소드 배선(65)과 접속이 취해진다. 캐소드 배선(65)은 소스 전극(56a)이나 드레인 전극(56b)과 동층으로써 형성하더라도 좋지만, 또한 그 상층에 화소 전극(61)과 동층의 금속 재료를 성막하는 것도 가능하다.

이 캐소드 배선(65)은, 도 2에서 설명한 화소 회로 영역(12)의 주위에 마련된 캐소드 배선 영역(13)에 마련되는 것이다. TFT 어레이 기판측의 밀봉부(70)는, 보호막(57)이 최상층에 형성되어 있으며, 투명한 커버 유리(67)의 주위는 자외선 경화 수지 등의 밀봉재(68)로써 TFT 어레이 기판과 밀봉되어 있다.

다시, 도 6을 참조하여, 유기 EL 표시 패널(30)을 구성하는 TFT 어레이 기판의 윗변 쪽 단자(10)와 접속되도록 신호선 드라이버 IC(31)(수평 드라이버)가 탑재된 TCP(36)가 실장되어 있다. 신호선 드라이버 IC(31)는, 시프트 레지스터 회로(32), 래치 회로(33), D／A 변환 회로(34), 버퍼 회로(35)를 포함한다.

또한, TFT 어레이 기판(30)의 좌변측 단자(11)와 접속되도록, 주사선 드라이버 IC(37)(수직 드라이버)가 탑재된 TCP(38)가 실장되어 있다.

다음으로, 표시 장치의 동작에 대하여 설명한다.

도 8은 도 6에 표시되는 표시 장치의 동작을 설명하는 도면이다.

도 8을 참조하여, 주사선 드라이버 IC(37)에 내장된 시프트 레지스터 회로(도시하지 않음)에는 스타트 펄스 SPV 및 시프트 클럭 CLKV가 입력되고, 순차 시프 트 펄스를 발생한다. 이들 신호에 근거하여, 주사선을 거쳐 화소 회로를 순차 주사하는 주사 신호가 생성된다. 여기서는, 시각 T10에서, 스타트 펄스 SPV의 입력에 따라 소정 주기의 시프트 클럭 CLKV가 공급되는 경우가 표시되고 있다.

또한, 신호선 드라이버 IC에 내장된 시프트 레지스터 회로(32)에도 마찬가지로 스타트 펄스 SPH 및 시프트 클럭 CLKH가 입력되고, 순차 시프트 펄스를 발생한다. 이 시프트 펄스에 근거하여, 입력되는 디지털 화상 신호 R[5:0], G[5:0], B[5:0]가 래치 회로(33)에서 래치된다(여기서는, 디지털 화상 신호는 0∼5번째까지의 각 색 6비트의 신호로서 나타내고 있음).

그리고, 래치 회로(33)에서 래치된 1행의 표시에 대응하는 신호로 선순차화된 디지털 화상 신호는, D／A 변환 회로(34)에서 아날로그 신호로 변환되고, 버퍼 회로(35)를 거쳐 각 열의 신호선 D1, D2, …, D2m－1, D2m에 공급된다. 여기서는, 시각 T10에 제 1 행째의 주사선 G1이 활성화되어 제 1 행째의 화소 회로에 대하여 기입이 실행되고, 시각 T11에 제 2 행째의 주사선 G2가 활성화되어 제 2 행째의 화소 회로에 대하여 기입이 실행된다. 이하, 마찬가지로 하여, 승순적으로 순차 상술한 바와 같이 주사선이 활성화되어 기입이 실행된다.

이때 상술한 바와 같이, 각 화소 회로(1)에서는, 대응하는 신호선으로부터의 전압 신호에 따라 구동용 TFT로부터 구동 전류가 출력된다. 여기서, 화소 전극에 전기적으로 접속된 검사용 TFT의 게이트를 다음 라인의 주사선에 접속한 구성으로 하고 있으므로, 그 주사선이 활성화되어, 기입이 종료한 후, 다음 라인의 주사선이 활성화하여 대응하는 화소 회로에 대한 기입을 실행할 때에, 앞의 라인의 검사용 TFT가 도통하게 된다. 이 때문에 구동용 TFT로부터의 구동 전류는 인접하는 신호선을 거쳐, 유기 EL 소자보다 출력 임피던스가 낮은 버퍼 회로로 분류하게 된다. 그 때문에 기입이 완료된 후, 다음 라인의 기입 기간은 유기 EL 발광 소자에 대한 전류가 저하한다. 예컨대, 시각 T10에 제 1 행째의 주사선 G1을 활성화시켜 제 1 행째의 화소 회로에 대하여 기입을 실행한 후, 시각 T11에 제 2 행째의 주사선 G2를 활성화시킨 경우, 제 1 행째의 화소 회로의 검사용 TFT가 도통하게 되므로, 시각 T11로부터 제 1 행째의 화소 회로의 유기 EL 발광 소자에 대하여 흐르는 전류가 저하하게 된다.

그러나, 다음 라인의 주사가 종료된 후, 또한 그 다음 라인의 주사로 넘어가면, 다음 라인 주사선은 비활성이 되며, 검사용 TFT는 비도통이 되므로, 인접 신호선에 대한 분류 경로는 차단된다. 구체적으로는, 예컨대, 시각 T11에 제 2 행째의 주사선 G2를 활성화시킨 후, 시각 T12에 제 3 행째의 주사선 G3을 활성화시킨 경우, 제 2 행째의 주사선 G2는 피활성화 상태로 설정된다. 따라서, 시각 T12에서, 제 1 행째의 화소 회로의 검사용 TFT는 비도통 상태로 설정되고, 구동용 TFT의 출력 전류는 다시 유기 EL 발광 소자에 대하여 흐르고, 소정의 발광 강도로 발광하여, 소망하는 화면 표시가 행해진다.

따라서, 기입이 종료되고 나서 다음 라인 주사 기간 중, 유기 EL 발광 소자에 대한 전류가 저하하므로 발광 강도가 저하하지만, 프레임 기간에 비하여 지극히 단시간이며, 전류가 저하함에 의한 화면 표시에 대한 영향은 거의 없는 것으로 생각할 수 있다.

(실시예 2)

본 발명의 실시예 2에 따른 구성에서는, 수평 드라이버 회로 및 주사선 드라이버 회로를 TFT 어레이 기판에 내장하는 형태에 대하여 설명한다.

도 9는 본 발명의 실시예 2에 따른 TFT 어레이 기판의 구성을 설명하는 도면이다.

도 9를 참조하여, TFT 어레이 기판(80)에는, 예컨대, 저온 폴리실리콘 TFT를 이용하여 수평 드라이버 회로(81) 및 주사선 드라이버 회로(89)가 구성되어 있으며, 예컨대, 화소 회로 영역(12)의 윗변 쪽에 수평 드라이버 회로(81)가, 좌변측에 주사선 드라이버 회로(89)가 배치된다.

수평 드라이버 회로(81)는, 실시예 1에서의 유기 EL 표시 패널의 구성으로서 설명한 것과 같이, 시프트 레지스터 회로(82), 래치 회로(83), D／A 변환 회로(84), 버퍼 회로(85)로 구성되어 있다.

또한, 수평 드라이버 회로(81)와 화소 회로 영역(12) 사이에는, 수평 드라이버 회로(81)의 출력 신호의 각 신호선에 대한 공급을 제어하는 출력 제어 회로(86)가 마련된다.

출력 제어 회로(86)는, 한 쪽 단부가 수평 드라이버 회로(81)의 출력단과 접속되고, 다른 쪽 단부가 화소 회로 영역(12)에 마련되는 기수열 및 우수열의 신호선에 각각 접속된 스위치 회로(87, 88)를 포함한다. 본 예에서는, 일례로서 기수열의 신호선 D1, D3, …, D2m－1의 신호선에 대응하여 스위치 회로(87)가 마련되고, 우수열의 신호선 D2, D4, …, D2m의 신호선에 대응하여 스위치 회로(88)가 마 련되어, 수평 드라이버 회로(81)로부터 화소 회로 영역(12)에 대한 출력 신호의 공급이 제어된다.

기수열의 신호선에 접속된 스위치 회로(87)는, 출력 인에이블 신호 OEo가 활성화한 때에 도통하고, 또한 우수열의 신호선에 접속된 스위치 회로(88)는 출력 인에이블 신호 OEe가 활성화한 때에 도통한다. 여기서, 우단의 신호선 D2m＋1은, 실시예 1의 구성에서 설명한 바와 같이 검사시에 있어서, 우단열의 화소 회로(1)로부터의 판독 전류를 검출하는 경로를 구성할 뿐, 신호의 인가에는 사용되지 않으므로, 스위치 회로(87)를 접속할 필요는 없으므로 여기서는, 기재되어 있지 않지만 레이아웃 패턴의 균일성을 확보하는 관점에서 마련하는 것도 가능하다.

TFT 어레이 기판(80)의 단부인 화소 회로 영역(12)의 윗변 쪽에는 신호 입력용 단자(90)가 배치되고, 수평 드라이버 회로(81) 및 주사선 드라이버 회로(89)를 제어하는 제어 신호나 디지털 화상 신호 R[5:0], G[5:0], B[5:0], 출력 제어 회로(86)를 제어하는 출력 인에이블 신호 OEo, OEe를 공급하는 배선, 및 각 화소 회로(1)에 접속된 전원 공급선 VDD나 캐소드 배선 CATH는 신호 입력용 단자(90)와 접속되어 외부로부터 신호 및 전압의 공급이 실행되는 것으로 한다.

또한, TFT 어레이 기판(80)의 단부인 화소 회로 영역(12)의 아랫변 쪽에는 검사용 회로(91)가 내장되고 또한, 복수의 검사용 단자(94)가 배치되어 있다. 검사용 단자(94)는, TFT 어레이 기판(80)의 단부에서 검사용 회로(91)와 접속되고, 검사용 회로(91)를 제어하며 또한, 검사용 회로(91)를 거쳐 흐르는 전류를 외부에 공급한다.

구체적으로 설명하면, 검사용 회로(91)는, 우수열의 신호선인 신호선 D2, D4, …, D2m에 한 쪽 단부가 접속되고, 다른 쪽 단부가 검사용 단자(94)에 접속된 스위치 회로(92)와, 기수열의 신호선 D3, D5, …, D2m＋1에 한 쪽 단부가 접속되고, 다른 쪽 단부가 검사용 단자(94)에 접속된 스위치 회로(93)를 포함한다.

스위치 회로(92)는, 검사용 단자(94)를 거쳐 외부로부터 입력되는 셀렉트 신호 SELo에 응답하여 도통하고, 스위치 회로(93)는, 검사용 단자(94)를 거쳐 외부로부터 입력되는 셀렉트 신호 SELe에 응답하여 도통한다. 예컨대, 셀렉트 신호 SELo, SELe가 「H」 레벨로 설정된 경우에, 스위치 회로(92, 93)가 도통하고, 「L」 레벨로 설정된 경우에 스위치 회로(92, 93)가 비도통 상태로 설정되는 것으로 한다.

도 10은 TFT 어레이 기판(80)의 검사용 단자(94)와 접속되는 전류 검출기(100)의 구성을 설명하는 도면이다.

도 10을 참조하여, 본 발명의 실시예 2에 따른 전류 검출기(100)는, 전류 검출기(27)와 비교하여, 스위치(21a, 22b)와, 입출력 단자(20a, 20b)와, 전원 단자(26)가 삭제되고, 새롭게 입력 단자(101)가 마련된 구성이다.

구체적으로는, 전류 검출기(100)는, 입력 단자(101)와, 출력 단자(25)와, OP 앰프(22)와, 검출 저항(24)과, 기준 전압 Vref를 공급하는 전원(23)을 구비한다.

입력 단자(101)는, 검사용 단자(94)와 접속되어 스위치(92, 93) 중 어느 한 쪽을 거쳐 기수열 혹은 우수열에 대응하는 신호선에 흐르는 전류의 공급을 받는다.

예컨대, 입력 단자(101)는, 상술한 바와 같이 셀렉트 신호 SELo가 「H」 레 벨로 설정된 경우에는, 스위치(92)가 도통하여, 기수열에 대응하는 신호선으로부터 전류의 공급을 받는다. 한편, 셀렉트 신호 SELe가 「H」 레벨로 설정된 경우에는, 스위치(93)가 도통하여, 우수열에 대응하는 신호선으로부터의 전류의 공급을 받는다.

그리고, 도 4에서 설명한 것과 마찬가지로 상술한 바와 같이 OP 앰프(22)를 이용하여 우수열 혹은 기수열의 신호선으로부터의 출력 전류가 계측된다. 여기서, OP 앰프(22)는, 그 반전 입력 노드와 출력 노드 사이에 검출 저항(24)을 접속하여 전류 검출기를 구성한다.

다음으로, TFT 어레이 기판 상태에서의 검사에 있어서의 동작을 설명한다.

도 11은 본 발명의 실시예 2에 따른 화소 회로의 검사 방식에 대하여 설명하는 도면이다.

도 11(a)는 기수열의 화소 회로에 대하여 검사를 실행하는 경우(기수열 화소의 검사)를 설명하는 도면이다.

기수열 화소의 검사에서는, 상술한 바와 같이 기수열의 신호선에는 신호 전압을 인가하고, 기수열의 화소 회로의 구동용 TFT로부터 출력되는 전류를 인접하는 우수열(본 실시예에서는 우측에 인접하는 우수열로서 설명함)의 신호선을 경유하여 검출한다.

구체적으로는, 상술한 바와 같이 수평 드라이버 회로(81)를 구성하는 시프트 레지스터 회로(82)에 스타트 펄스 SPH 및 시프트 클럭 CLKH가 입력되고, 순차 시프트 펄스가 상술한 바와 같이 생성된다. 이 시프트 펄스에 근거하여, 입력되는 디 지털 화상 신호 R[5:0], G[5:0], B[5:0]가 래치 회로(83)에서 래치된다(여기서는, 디지털 화상 신호는 각 색 6비트의 신호로서 나타내고 있음).

그리고, 래치 회로(83)에서, 래치되고, 1행의 표시에 대응하는 신호로 선순차화된 디지털 화상 신호가 D／A 변환 회로(84)에서 아날로그 신호로 변환되고, 버퍼 회로(85)를 거쳐 수평 드라이버 회로(81)로부터 출력된다.

또한, 상술한 바와 같이 주사선 드라이버 회로(89)에 내장된 시프트 레지스터 회로(도시하지 않음)에는 스타트 펄스 SPV 및 시프트 클럭 CLKV가 입력되고, 순차 시프트 펄스를 발생하며, 이들을 바탕으로, 주사선을 거쳐 화소 회로를 순차 주사하는 주사 신호를 생성한다.

그리고, 본 발명의 실시예 2에 따른 구성에서는, 기수열의 화소 회로를 검사하는 경우, 출력 인에이블 신호 OEo가 활성화 상태가 되며, 또한 출력 인에이블 신호 OEe는 비활성 상태가 된다. 이에 응답하여, 스위치 회로(87)가 도통하고, 스위치 회로(88)는 비도통 상태가 된다. 그러므로, 기수열의 신호선 D1, D3, …, D2m－1에는 수평 드라이버 회로(81)로부터 출력되는 소정의 전압이 인가된다. 또한, 우수열의 신호선 D2, D4, …, D2m은 스위치(88)를 거쳐 수평 드라이버 회로(81)로부터 떼어 내어져 있다.

한편, 셀렉트 신호 SELe는, 활성화 상태가 되며, 검사용 회로(91)의 스위치 회로(93)가 도통 상태가 되어 우수열 D2, D4, …, D2m이 검사용 단자(94)를 거쳐 상술한 전류 검출기(100)와 각각 전기적으로 접속된 상태가 된다. 또한, 셀렉트 신호 SELo는 비활성 상태이며, 기수열의 신호선 D1, D3, …, D2m＋1은 검사용 단 자(94)와 떼어 내어져 있다. 본 예에서는, 시각 T0b에 출력 인에이블 신호 OEo 및 셀렉트 신호 SELe가 활성화 상태로 되고, 출력 인에이블 신호 OEe 및 셀렉트 신호 SELo가 비활성화 상태로 된 경우가 표시되고 있다.

그런데, 1행째의 화소 회로(1)에서는, 예컨대, 시각 T1b에서, 1행째의 화소 회로를 주사하는 주사선 G1이 활성화 상태로 되면, 화상 신호가 기수열의 화소 회로에 화상 신호를 공급하기 위한 신호선 D1, D3, …, D2m－1로부터 1행째의 화소 회로의 구동용 TFT(4)의 게이트에 인가된다. 또, 우단의 신호선 D2m＋1은, 우단열의 화소 회로로부터의 검출 전류의 판독 경로로서 이용될 뿐이므로, 화상 신호의 인가는 행해지지 않는 구성으로 되어 있다.

이와 같이, 신호 기입의 화소 어드레스로는, 1행째의 화소 어드레스 P(1. 1), P(1. 3), …, P(1. 2m－1)로서 표시된다. 여기서는, 간략하게 화소 어드레스 P(1. 2x－1)라 표기되어 있다.

시각 T2b에서, 다음 2행째의 화소 회로(1)를 주사해야할 주사선 G1이 비활성 레벨이 되고 주사선 G2가 활성화 레벨로 되면, 1행째의 화소 어드레스 P(1. 2x－1)에 대응하는 화소 회로의 선택용 TFT(2)가 비도통이 되지만 유지용 캐패시터(3)의 유지 전압이 구동용 TFT(4)의 게이트에 계속 인가된다.

이때, 다음 행의 주사선 G2의 활성화에 의해 1행째의 화소 어드레스 P(1. 2x－1)에 대응하는 화소 회로의 검사용 TFT(6)가 도통 상태가 되며, 구동용 TFT(4)로부터의 출력 전류가 인접하는 우수열의 신호선에 출력된다.

이때의 전류 검출기(100)의 출력은 동 도면에 나타내는 바와 같이 되며, 시 각 T3b로부터 검출 전류 경로의 배선 용량에 충전된 전하가 방전하는 등 하여, 과도 전류가 흐른 후, 출력은 임의의 레벨로 정정된다. 이러한 과도 상태가 경과한 후, 도면 중 화살표로 나타내는 소정의 타이밍에 전류 검출기(100)의 출력을 샘플링한 후, 필요에 따라 A／D 변환 처리를 행하여 디지털 신호로 변환한 후, 퍼스널ㆍ컴퓨터 등의 컨트롤러에 검출 결과로서 송출한다. 여기서는, 1행째의 화소 어드레스 P(1. 2x－1)에 대응하는 화소 회로의 검출 결과가 출력되는 경우가 표시되어 있다. 구체적으로는, 1행째의 화소 어드레스 P(1. 1), P(1. 3), …, P(1. 2m－1)에 대응하는 화소 회로이다.

이때, 외란 노이즈의 영향을 제거하기 위해, 샘플링점을 복수로 하여 평균화 처리를 행하는 것도 가능하다.

그리고, 또한, 시각 T2b에서, 2행째의 화소 회로(1)에서는, 2행째의 주사선 G2가 활성화하면 화상 신호가 신호선 D1, D3, …, D2m－1로부터 2행째의 화소 회로의 구동용 TFT(4)의 게이트에 인가된다. 다시 말해, 신호 기입의 화소 어드레스는 2행째의 화소 어드레스 P(2. 1), P(2. 3), …, P(2. 2m－1)로서 표시된다. 여기서는, 간략하게 화소 어드레스 P(2. 2x－1)라 표기되어 있다.

그리고, 상기와 동일한 동작을 순차 주사선을 활성화 레벨로 하여 주사하면서, 기수열의 선두의 1행째로부터 최종 n행째까지의 검사를 행하여, 기수열의 화소 회로 검사가 종료한다.

도 11(b)는 우수열의 화소 회로에 대하여 검사를 실행하는 경우(우수열 화소의 검사)를 설명하는 도면이다.

우수열 화소의 검사에서는, 상술한 바와 같이 우수열의 신호선에는 신호 전압을 인가하고, 우수열의 화소 회로의 구동용 TFT로부터 출력되는 전류를 인접하는 기수열(본 실시예에서는 우측에 인접하는 기수열로서 설명함)의 신호선을 경유하여 검출한다.

구체적으로는, 상술한 바와 같이 수평 드라이버 회로(81)를 구성하는 시프트 레지스터 회로(82)에 스타트 펄스 SPH 및 시프트 클럭 CLKH가 입력되고, 순차 시프트 펄스가 상술한 바와 같이 생성된다. 이 시프트 펄스에 근거하여, 입력되는 디지털 화상 신호 R[5:0], G[5:0], B[5:0]가 래치 회로(83)에서 래치된다(여기서는, 디지털 화상 신호는 각 색 6비트의 신호로서 표시되고 있음).

그리고, 래치 회로(83)에서, 래치되고, 1행의 표시에 대응하는 신호로 선순차화된 디지털 화상 신호가 D／A 변환 회로(84)에서 아날로그 신호로 변환되어, 버퍼 회로(85)를 거쳐 수평 드라이버 회로(81)로부터 출력된다.

또한, 상술한 바와 같이 주사선 드라이버 회로(89)에 내장된 시프트 레지스터 회로(도시하지 않음)에는 스타트 펄스 SPV 및 시프트 클럭 CLKV가 입력되고, 순차 시프트 펄스를 발생하고, 이들을 바탕으로, 주사선을 거쳐 화소 회로를 순차 주사하는 주사 신호를 생성한다.

그리고, 본 발명의 실시예 2에 따른 구성에서는, 우수열의 화소 회로를 검사하는 경우, 출력 인에이블 신호 OEe가 비활성화 상태가 되며, 또한 출력 인에이블 신호 OEo는 활성 상태가 된다. 이에 응답하여, 스위치 회로(88)가 도통하고, 스위치 회로(87)는 비도통 상태가 된다. 그러므로, 우수열의 신호선 D2, D4, …, D2m 에는 수평 드라이버 회로(81)로부터 출력되는 소정의 전압이 인가된다. 또한, 기수열의 신호선 D1, D3, D5, …, D2m－1은 스위치(87)를 거쳐 수평 드라이버 회로(81)로부터 떼어 내어져 있다.

한편, 셀렉트 신호 SELo는, 활성화 상태가 되며, 검사용 회로(91)의 스위치 회로(92)가 도통 상태가 되어 우수열 D3, D5, …, D2m＋1이 검사용 단자(94)를 거쳐 상술한 전류 검출기(100)와 각각 전기적으로 접속된 상태가 된다. 또한, 셀렉트 신호 SELe는 비활성 상태이며, 우수열의 신호선 D2, D4, …, D2m은 검사용 단자(94)와 떼어 내어져 있다. 본 예에서는, 시각 T0c에 출력 인에이블 신호 OEe 및 셀렉트 신호 SELo가 활성화 상태로 되고, 출력 인에이블 신호 OEo 및 셀렉트 신호 SELe가 비활성화 상태로 된 경우가 표시되고 있다.

그런데, 1행째의 화소 회로(1)에서는, 예컨대, 시각 T1c에서, 1행째의 화소 회로를 주사하는 주사선 G1이 활성화 상태로 되면, 화상 신호가 우수열의 화소 회로에 화상 신호를 공급하기 위한 신호선 D2, D4, …, D2m으로부터 1행째의 화소 회로의 구동용 TFT(4)의 게이트에 인가된다. 이와 같이, 신호 기입의 화소 어드레스로는, 간략하게 1행째의 화소 어드레스 P(1. 2x)로 표기되어 있다.

시각 T2c에서, 다음 2행째의 화소 회로(1)를 주사해야할 주사선 G1이 비활성 레벨이 되고 주사선 G2가 활성화 레벨로 되면, 1행째의 화소 어드레스 P(1. 2x)에 대응하는 화소 회로의 선택용 TFT(2)가 비도통이 되지만 유지용 캐패시터(3)의 유지 전압이 구동용 TFT(4)의 게이트에 계속 인가된다.

이때, 다음 행의 주사선 G2의 활성화에 의해 1행째의 화소 어드레스 P(1. 2x)에 대응하는 화소 회로의 검사용 TFT(6)가 도통 상태가 되며, 구동용 TFT(4)로부터의 출력 전류가 인접하는 기수열의 신호선에 출력된다.

이때의 전류 검출기(100)의 출력은 동 도면에 나타내는 바와 같이 되며, 시각 T3c로부터 검출 전류 경로의 배선 용량에 충전된 전하가 방전하는 등 하여, 과도 전류가 흐른 후, 출력은 임의의 레벨로 정정된다. 이러한 과도 상태가 경과한 후, 도면 중 화살표로 나타내는 소정의 타이밍에 전류 검출기(100)의 출력을 샘플링한 후, 필요에 따라 A／D 변환 처리를 행하여 디지털 신호로 변환한 후, 퍼스널ㆍ컴퓨터 등의 컨트롤러에 검출 결과로서 송출한다. 여기서는, 1행째의 화소 어드레스 P(1. 2x)에 대응하는 화소 회로의 검출 결과가 출력되는 경우가 표시되고 있다. 구체적으로는, 1행째의 화소 어드레스 P(1. 2), P(1. 4), …, P(1. 2m)에 대응하는 화소 회로이다.

그리고, 상술한 바와 같이 기수열의 화소 회로 검사와 같이, 순차 주사선을 활성화 레벨로 하여 주사하면서, 우수열의 선두의 1행째로부터 최종 n행째까지의 검사를 행하여, 우수열의 화소 회로 검사가 종료한다.

그리고, 실시예 1에서 설명한 것과 같이, 컨트롤러로써, 검출 전류의 검출 결과에 대하여, 소정의 임계값 레벨 이상인지 여부를 판정하여, 소정의 임계값 레벨 미만이면 화소 회로 결함으로서 판정한다. 또한, 전 화소 회로의 전류치의 편차를 산출ㆍ판정함으로써, 보다 상세한 화소 회로의 판정을 행하는 것도 가능하다. 또한, 화소 회로에 기입하는 신호 레벨을 복수 레벨로 하여 검사를 행하는 것도 가능하다. 구체적으로는, 전류 검출기의 기준 전압을 설정함으로써 검출측의 신호선 전위를 복수 레벨로 하여, 화소 회로를 구성하는 구동용 TFT의 특성을 보다 상세히 검사하여 확인하는 것도 가능하다.

그 구성의 TFT 어레이 기판에 대하여, 실시예 1의 도 7에서 설명한 EL 성막 공정 등을 거친 구조로써 유기 EL 표시 패널이 된 경우에서도 실시예 1과 동일한 표시 동작에 의해 소망하는 화상 표시가 행해진다.

또, 실시예 1 및 2에 따른 구성에서는, 도 17(a)에 나타낸 2 트랜지스터형 화소 회로에 대하여 검사용 TFT를 이용한 구성에 대하여 설명했지만, 도 17(b)에 나타낸 전압 프로그램형과 같은 전압 기입형 화소 회로에 대해서도 마찬가지로 적용 가능하다.

또, 유기 EL 성막 공정 등을 지나서 유기 EL 표시 패널, 즉, 표시 장치가 된 후, 표시 영역의 아랫변 밀봉 영역의 외측으로써 절단하는 것이 본 구성에서는 가능하다. 구체적으로는, 도 9에서 표시되는 바와 같이 K－K의 부분(2점 쇄선으로 나타냄)으로 절단함으로써, 검사용 회로나 검사용 단자를 잘라내어 버림으로써, 유기 EL 표시 패널인 표시 장치의 최종 형태에서는 불필요한 이들을 절단함으로써 액자 영역이 넓어지는 것을 방지하고, 소형화하는 것이 가능하다.

(실시예 3)

본 발명의 실시예 3에서는, 전류 기입형 화소 회로에 대하여, 도 17(d)에 나타낸 전류 프로그램 방식을 사용한 TFT 어레이 기판과 그 검사 방법에 대하여 설명한다.

도 12는 본 발명의 실시예 3에 따른 TFT 어레이 기판의 화소 회로 영역을 나타내는 도면이다.

도 12를 참조하여, 여기서는, 화소 회로 영역은, 행렬 형상으로 배치된 복수의 화소 회로(110)를 포함하며, 일례로서, 여기서는, n행 2m열의 행렬 형상으로 배치된 화소 회로(110)에 대하여 설명한다. 화소 회로의 어드레스 P(k. l)는, k행째 및 l열째의 화소 회로(110)를 지시하는 것으로 한다. 본 예에서는, 어드레스 P(1. 1), …, P(1. 2m), …, P(n. 2m)가 하나씩의 화소 회로에 할당되어 있는 것으로 한다.

또, 여기서는, 행을 따라 마련된 화소 회로(110)를 화소 회로행 및 열을 따라 마련된 화소 회로(110)를 화소 회로열로서 설명한다.

본 발명의 실시예 1에 따른 화소 회로 영역은, 표시하는 화상에 따른 전압 신호를 공급하기 위한 복수의 신호선 D1∼D2m＋1과, 화소 회로(110)를 주사하기 위한 복수의 주사선 G1a, G1b∼Gna, Gnb를 구비한다. 복수의 신호선 D1∼D2m＋1의 각각은, 열을 따라 마련되고, 열을 따라 마련된 화소 회로의 양측에 각각 대응하여 마련되고, 또한 인접하는 2개의 열을 따라 마련된 화소 회로에서 공유하도록 마련된다. 또한, 복수의 주사선 G1a, G1b∼Gna, Gnb는, 행을 따라 마련된 화소 회로에 각각 대응하여 2개씩 마련되고, 각각 대응하는 화소 회로를 사이에 두도록 하여 한 쪽 및 다른 쪽에 마련된다. 또한, 화소 회로행에 각각 대응하여 복수의 전원 공급선 VDD가 마련된다. 또, 상술한 바와 같이 신호선 D2m＋1은, 검사용 신호선으로서 이용되고, 전압 신호는 공급되지 않는다. 또, 주사선 G1b, G2b, Gnb는, 다른 주사 선에 병행하도록 배치되고, 검사용을 위해 구동되는 주사선(테스트 신호선)이며, 통상의 표시시에는 구동되지 않는 것이다.

여기서, 어드레스 P(1. 1)의 화소 회로(110)에 대하여 구체적 구성에 대하여 설명한다. 그 밖의 화소 회로에 대해서도 마찬가지이다.

화소 회로(110)는, 박막 트랜지스터(111∼117)와, 유지용 캐패시터(113)를 구비한다. 또, 여기서는, 발광 표시 소자로서 유기 EL 소자를 이용하는 것으로 하고, 화소 회로로서, 도 17(d)에 나타낸 전류 프로그램형 화소 회로에 대하여, 검사용 TFT(117)가 부가된 구성으로 되어 있다.

또, 일례로서 박막 트랜지스터(111)(이하, 선택용 TFT(111)라고도 칭함) 및 박막 트랜지스터(112)(이하, 다이오드 접속용 TFT(112)라고도 칭함)는, N 채널 MOS 트랜지스터이며, 박막 트랜지스터(113)(이하, 구동용 TFT(113)라고도 칭함) 및 박막 트랜지스터(114)(이하, 화소 전극 접속용 TFT(114)라고도 칭함)는, P 채널 MOS 트랜지스터이며, 박막 트랜지스터(117)(이하, 검사용 TFT(117)라고도 칭함)는, N 채널 MOS 트랜지스터로 한다.

선택용 TFT(111)의 소스는, 대응하는 신호선 D1과 접속되고, 게이트는 주사선 G1a와 접속된다. 또한, 드레인은 구동용 TFT(113) 및 화소 전극 접속용 TFT(114)의 접속 노드 Nt와 접속된다. 또한, 다이오드 접속용 TFT(112)의 소스는, 접속 노드 Nt와 접속되고, 드레인이 유지용 캐패시터(115)의 한 쪽 단부 및 구동용 TFT(113)의 게이트와 접속되며, 게이트가 대응하는 주사선 G1a와 접속된다. 유지용 캐패시터(115)는, 한 쪽 단부가 구동용 TFT(113)의 게이트 및 다이오드 접속용 TFT(112)의 드레인과 접속된다. 다른 쪽 단부가 전원 전압 VDD의 공급을 받는 전원선과 접속된다.

구동용 TFT(113)는, 소스가 전원 전압 VDD의 공급을 받는 전원선과 접속되고, 드레인이 노드 Nt와 접속되며, 게이트가 캐패시터(115)의 한 쪽 단부 및 다이오드 접속용 TFT(112)의 드레인과 접속된다. 화소 전극 접속용 TFT(114)는, 소스가 접속 노드 Nt와 접속되고, 드레인이 화소 전극(116)과 접속되며, 게이트는 주사선 G1a와 접속된다. 그리고, 검사용 TFT(117)는, 드레인이 화소 전극(116)과 접속되고, 게이트는 주사선 G1b와 접속되며, 소스가 인접하는 신호선(우측에 인접하는)과 접속된다.

또, 화소 전극(116)의 상층에는 TFT 어레이 공정의 후속 공정인 유기 EL 성막 공정에서 유기 EL막이 형성되지만, 유기 EL 성막 공정 전의 TFT 어레이 기판의 상태에서는 적어도 유기 EL 소자(7)나 캐소드 전극(8)은 존재하지 않으므로, 도면 중에는 점선으로 나타내고 있다.

유지용 캐패시터(115)에 유지되는 유지 전압은, 구동용 TFT(113)의 게이트에 인가되고, 드레인측에 전류 출력 경로가 형성되었을 때, 구동용 TFT(113)는, 유지 전압에 따른 구동 전류를 공급한다.

본 구성에서는, 이 구동용 TFT(113)로부터 출력되는 구동 전류를 검사하기 위한 전류 경로를 형성하기 위한 검사용 TFT(117)가 마련되고, 그 드레인은 화소 전극(116)과 접속되며, 소스는 인접하는 신호선 D2와 접속되고, 게이트는 주사선 G1b와 접속된다.

또, TFT 어레이 기판은, 실시예 1의 도 2에서 설명한 구성과 마찬가지이다. 구체적으로는, 화소 회로(1)를 화소 회로(110)로 치환한 구성이다. 도 2의 구성에서는, 주사선 G1∼Gn＋1에 각각 대응하여 제 2 단자군(11)이 마련되는 구성에 대하여 설명했지만, 본 발명의 실시예 3에 따른 구성은, G1a, G1b∼Gna, Gnb에 각각 대응하여 제 2 단자군(11)이 마련되는 점이 다르다. 그 밖의 점에 대해서는, 마찬가지이므로 그 상세한 설명은 반복하지 않는다.

또한, 실시예 1의 도 4에서 설명한 전류 검출기를 이용함으로써 화소 회로의 검사를 실행할 수 있다.

도 13은 본 발명의 실시예 3에 따른 화소 회로의 검사 방식에 대하여 설명하는 도면이다.

도 13(a)는 기수열의 화소 회로에 대하여 검사를 실행하는 경우(기수열 화소의 검사)를 설명하는 도면이다.

기수열 화소의 검사에서는, 상술한 바와 같이 기수열의 신호선에는 신호 전압을 인가하고, 기수열의 화소 회로의 구동용 TFT로부터 출력되는 전류를 인접하는 우수열(본 실시예에서는 우측에 인접하는 우수열로서 설명함)의 신호선을 경유하여 검출한다.

구체적으로는, 상술한 바와 같이 선택 신호 TS(「H」 레벨)에 따라, 전압원(28)으로부터 전원 단자(26)에 공급된 소정 전압 Vs가 입출력 단자(20a)를 경유하여 기수열의 신호선 D1, D3, …에 입력된다. 그리고, 우수열의 신호선 D2, D4, …, D2m을 거쳐 입출력 단자(20b)에 구동용 TFT의 출력 전류가 흘러 전류 검출 기(27)에서 전류가 계측된다.

그런데, 1행째의 화소 회로(110)에서는, 예컨대, 시각 T1d에서, 1행째의 화소 회로를 주사하는 주사선 G1a가 활성화 상태로 되면, 다이오드 접속용 TFT(112)가 도통하고, 구동용 TFT(113)의 게이트－드레인간이 접속되어 다이오드 접속 상태가 된다. 또한, 주사선 G1a가 활성화 상태로 되면, 선택용 TFT(111)가 도통하므로 대응하는 신호선으로부터 다이오드 접속 상태가 된 구동용 TFT(113)의 소스－드레인간에 전류가 흐르고, 게이트 전압이 유지용 캐패시터(115)에 유지된다. 한편, 화소 전극 접속용 TFT(114)는 비도통 상태이다. 화상 신호가 기수열의 화소 회로에 화상 신호를 공급하기 위한 신호선 D1, D3, …, D2m－1로부터 1행째의 화소 회로의 구동용 TFT(113)의 게이트에 인가된다. 또, 우단의 신호선 D2m＋1은, 우단열의 화소 회로로부터의 검출 전류의 판독 경로로서 이용될 뿐이므로, 화상 신호의 인가를 행하지 않도록 하는 것도 가능하다.

이와 같이, 신호 기입의 화소 어드레스로는, 1행째의 화소 어드레스 P(1. 1), P(1. 3), …, P(1. 2m－1)로서 표시된다. 여기서는, 간략하게 화소 어드레스 P(1. 2x－1)라 표기되어 있다.

시각 T2d에서, 1행째의 화소 회로(110)의 검출 전류를 출력하기 위해 주사선 G1a가 비활성 레벨이 되고 주사선 G1b가 활성화 레벨이 된다. 이에 따라, 1행째의 화소 어드레스 P(1. 2x－1)에 대응하는 화소 회로의 선택용 TFT(111) 및 다이오드 접속용 TFT(112)가 비도통이 된다. 한편, 화소 전극 접속용 TFT(114)가 도통 상태가 된다. 이때 기입시에 있어서, 유지용 캐패시터(115)에 유지된 유지 전압에 따 른 게이트 전압으로 구동용 TFT(113)의 드레인 전류가 흐른다. 그리고, 시각 T2d에서, 1행째의 화소 회로를 조작하는 주사선 G1b가 활성화 상태가 되므로 1행째의 화소 어드레스 P(1. 2x,－1)에 대응하는 화소 회로의 검사용 TFT(117)가 도통 상태가 되며, 화소 전극 접속용 TFT(114)를 거쳐 구동용 TFT(113)로부터의 출력 전류가 인접하는 우수열의 신호선에 출력된다.

이때의 전류 검출기(27)의 출력은 동 도면에 나타내는 바와 같이 되며, 시각 T3d로부터 검출 전류 경로의 배선 용량에 충전된 전하가 방전하는 등 하여, 과도 전류가 흐른 후, 출력은 임의의 레벨로 정정된다. 이러한 과도 상태가 경과한 후, 도면 중 화살표로 나타내는 소정의 타이밍에 전류 검출기(27)의 출력을 샘플링한 후, 필요에 따라 A／D 변환 처리를 행하여 디지털 신호로 변환한 후, 퍼스널ㆍ컴퓨터 등의 컨트롤러에 검출 결과로서 송출한다. 여기서는, 1행째의 화소 어드레스 P(1. 2x－1)에 대응하는 화소 회로의 검출 결과가 출력되는 경우가 표시되고 있다. 구체적으로는, 전류 검출의 화소 어드레스의 1행째의 화소 어드레스 P(1. 1), P(1. 3), …, P(1. 2m－1)에 대응하는 화소 회로이다. 여기서는, 간략하게 화소 어드레스 P(1. 2x－1)라 표기되어 있다.

이때, 외란 노이즈의 영향을 제거하기 위해, 샘플링점을 복수로 하여 평균화 처리를 행하는 것도 가능하다.

그리고, 또한, 동시에 시각 T2d에서, 2행째의 화소 회로(110)에서는, 2행째의 주사선 G2a가 활성화된다. 이에 따라, 화상 신호가 신호선 D1, D3, …, D2m－1로부터 2행째의 화소 회로의 구동용 TFT(113)의 게이트에 인가된다. 이에 따라 신 호 전류가 대응하는 신호선으로부터 다이오드 접속된 구동용 TFT(113)의 소스－드레인간에 흐른다. 다시 말해, 신호 기입의 화소 어드레스는 2행째의 화소 어드레스 P(2. 1), P(2. 3), …, P(2. 2m－1)로서 표시된다. 여기서는, 간략하게 화소 어드레스 P(2. 2x－1)라 표기되어 있다. 그리고, 상술한 바와 같이 전류 검출 화소의 어드레스는 1행째의 화소 어드레스 P(1. 1), P(1. 3), …, P(1. 2m－1)에 대응하는 화소 회로이다.

그리고, 상기와 동일한 동작을 순차 주사선을 활성화 레벨로 하여 주사하면서, 기수열의 선두의 1행째로부터 최종 n행째까지의 검사를 행하여, 기수열의 화소 회로 검사가 종료한다.

또, 순차 주사선의 활성화 레벨은 조작에 따라 변화하지만, 전류 검출기(27)의 스위치(21a, 21b)는, 선택 신호 TS(「H」 레벨)에 따라, 노드 Na0과 입출력 단자(20a)를 전기적으로 결합하고, 노드 Na1과 입출력 단자(20b)를 전기적으로 결합한 상태를 계속 유지한다.

도 13(b)는 우수열의 화소 회로에 대하여 검사를 실행하는 경우(우수열 화소의 검사)를 설명하는 도면이다.

우수열 화소의 검사에서는, 상술한 바와 같이 우수열의 신호선에는 신호 전압을 인가하고, 우수열의 화소 회로의 구동용 TFT로부터 출력되는 전류를 인접하는 기수열(본 실시예에서는 우측에 인접하는 기수열로서 설명함)의 신호선을 경유하여 검출한다.

구체적으로는, 상술한 바와 같이 선택 신호 TS(「L」 레벨)에 따라, 전압 원(28)으로부터 전원 단자(26)에 공급된 소정 전압 Vs가 입출력 단자(20b)를 경유하여 우수열의 신호선 D2, D4, …에 입력된다. 그리고, 기수열의 신호선 D3, D5, …, D2m＋1을 거쳐 입출력 단자(20a)에 구동용 TFT의 출력 전류가 흘러 전류 검출기(27)에서 전류가 계측된다. 또, 좌단의 기수열의 신호선 D1은, 기수열의 화소 회로에 대한 검사시의 화상 신호의 인가 경로로서 이용되므로, 우수열 화소의 검사시에는, 이용되지 않는다. 즉, 출력 전류는 흐르지 않는다.

그런데, 1행째의 화소 회로(110)에서는, 예컨대, 시각 T1e에서, 1행째의 화소 회로를 주사하는 주사선 G1a가 활성화 상태로 되면, 화상 신호가 우수열의 화소 회로에 화상 신호를 공급하기 위한 신호선 D2, D4, …, D2m으로부터 1행째의 화소 회로의 구동용 TFT(113)의 게이트에 인가된다. 이와 같이, 신호 기입의 화소 어드레스로는, 간략하게 1행째의 화소 어드레스 P(1. 2x)라 표기되어 있다.

시각 T2e에서, 1행째의 화소 회로(110)의 검출 전류를 출력하기 위해서 주사선 G1a가 비활성 레벨이 되고 주사선 G1b가 활성화 레벨이 된다. 이에 따라, 1행째의 화소 어드레스 P(1. 2x)에 대응하는 화소 회로의 선택용 TFT(111) 및 다이오드 접속용 TFT(112)가 비도통이 된다. 한편, 화소 전극 접속용 TFT(114)가 도통 상태가 된다. 이때 기입시에 있어서, 유지용 캐패시터(115)에 유지된 유지 전압에 따른 게이트 전압으로 구동용 TFT(113)의 드레인 전류가 흐른다.

그리고, 시각 T2e에서, 1행째의 화소 회로를 조작하는 주사선 G1b가 활성화 상태가 되므로 1행째의 화소 어드레스 P(1. 2x)에 대응하는 화소 회로의 검사용 TFT(117)가 도통 상태가 되고 구동용 TFT(113)로부터의 출력 전류가 인접하는 우수 열의 신호선에 출력된다.

이때의 전류 검출기(27)의 출력은 동 도면에 나타내는 바와 같이 되며, 시각 T3e로부터 검출 전류 경로의 배선 용량에 충전된 전하가 방전하는 등 하여, 과도 전류가 흐른 후, 출력은 임의의 레벨로 정정된다. 이러한 과도 상태가 경과한 후, 도면 중 화살표로 나타내는 소정의 타이밍에 전류 검출기(27)의 출력을 샘플링한 후, 필요에 따라 A／D 변환 처리를 행하여 디지털 신호로 변환한 후, 퍼스널ㆍ컴퓨터 등의 컨트롤러에 검출 결과로서 송출한다. 여기서는, 1행째의 화소 어드레스 P(1. 2x)에 대응하는 화소 회로의 검출 결과가 출력되는 경우가 표시되고 있다. 구체적으로는, 1행째의 화소 어드레스 P(1. 2), P(1. 4), …, P(1. 2m)에 대응하는 화소 회로이다. 여기서는, 간략하게 화소 어드레스 P(1. 2x)라 표기되어 있다.

그리고, 상술한 바와 같이 기수열의 화소 회로 검사와 같이, 순차 주사선을 활성화 레벨로 하여 주사하면서, 우수열의 선두의 1행째로부터 최종 n행째까지의 검사를 행하여, 우수열의 화소 회로 검사가 종료한다.

그리고, 컨트롤러로써, 검출 전류의 검출 결과에 대하여, 소정의 임계값 레벨 이상인지 여부를 판정하여, 소정의 임계값 레벨 미만이면 화소 회로 결함으로서 판정한다. 또한, 전 화소 회로의 전류치의 편차를 산출ㆍ판정함으로써, 보다 상세한 화소 회로의 판정을 행하는 것도 가능하다. 또한, 화소 회로에 기입하는 신호 레벨을 복수 레벨로 하여 검사를 행하는 것도 가능하다. 구체적으로는, 전류 검출기의 기준 전압을 설정함으로써 검출측의 신호선 전위를 복수 레벨로 하여, 화소 회로를 구성하는 구동용 TFT의 특성을 보다 상세히 검사하고 확인하는 것도 가능하 다.

본 발명의 실시예 3에 따른 검사 방식은, 순차 주사선의 활성화 레벨은 조작에 따라 변화하지만, 전류 검출기(27)의 스위치(21a, 21b)는, 선택 신호 TS(「L」 레벨)에 따라, 노드 Na1과 입출력 단자(20a)를 전기적으로 결합하고, 노드 Na0과 입출력 단자(20b)를 전기적으로 결합한 상태를 계속 유지한다.

즉, 그 구성에서는, 우수열 화소의 검사 및 기수열 화소의 검사의 각각에서, 화소 회로에 대한 기입에 사용하는 신호선과, 구동용 TFT로부터의 출력 전류를 검출하는 경로로서 사용하는 신호선이 분리되어 있으며, 신호선의 전위 변동이 발생하지 않는 방식으로 되어 있다. 따라서, 검출측의 신호선 전위가 고정되므로 전위의 변동에 의해 검출 전류의 정정 시간이 길어지는 것을 방지하고, 검사 시간의 손실을 억제하는 것이 가능하다. 또한, 화소 회로에 신호를 공급하는 신호선과 화소 회로로부터의 출력 전류를 검출하는 신호선으로 빈번히 전환하는 일 없이 검사하는 것이 가능하며, 전환에 따른 검사 시간의 손실을 막을 수 있다.

또, 본 실시예 3에 따른 구성에서는, 검사용 TFT(117)의 게이트를 다음 라인의 주사선이 아닌, 별도로 마련한 주사선 G1b, G2b, …, Gnb에 접속한 구성으로 하고 있다. 이에 따라, 상기 실시예 1에서 설명한 구성에서는, 표시 장치에서의 표시 모드로 동작할 때 기입 전류의 분류가 발생하는 점에 대하여 설명했지만, 별도로 마련한 주사선 G1b, G2b, …, Gnb를 표시 모드에서 활성화하지 않음으로써 분류를 방지할 수 있다. 이에 따라, 발광 강도를 저하시키는 일 없이 소정의 발광 강도로 발광하고, 소망하는 화면 표시를 실행 가능하다.

(실시예 4)

본 발명의 실시예 4에 따른 구성에서는, 수평 드라이버 회로 및 주사선 드라이버 회로를 TFT 어레이 기판에 내장하는 형태에 대하여 설명한다.

도 14는 본 발명의 실시예 4에 따른 TFT 어레이 기판의 구성을 나타내는 도면이다.

도 14를 참조하여, TFT 어레이 기판(120)에는, 예컨대, 저온 폴리실리콘 TFT를 이용하여 수평 드라이버 회로(131) 및 주사선 드라이버 회로(139)가 구성되어 있으며, 예컨대, 화소 회로 영역(121)의 윗변 쪽에 수평 드라이버 회로(131)가, 좌변측에 주사선 드라이버 회로(139)가 배치된다.

수평 드라이버 회로(131)는, 실시예 1에서의 유기 EL 표시 패널의 구성으로서 설명한 것과 같이, 시프트 레지스터 회로(132), 래치 회로(133), D／A 변환 회로(134)와, 전압－전류 변환 회로(135)로 구성되어 있다.

또한, 수평 드라이버 회로(131)와 화소 회로 영역(121) 사이에는, 수평 드라이버 회로(131)의 출력 신호의 각 신호선에 대한 공급을 제어하는 출력 제어 회로(136)가 마련된다.

출력 제어 회로(136)는, 한 쪽 단부가 수평 드라이버 회로(131)의 출력단과 접속되고, 다른 쪽 단부가 화소 회로 영역(121)에 마련되는 기수열 및 우수열의 신호선에 각각 접속된 스위치 회로(137, 138)를 포함한다. 본 예에서는, 일례로서 기수열의 신호선 D1, D3, …, D2m－1의 신호선에 대응하여 스위치 회로(137)가 마련되고, 우수열의 신호선 D2, D4, …, D2m의 신호선에 대응하여 스위치 회로(138) 가 마련되어, 수평 드라이버 회로(131)로부터 화소 회로 영역(121)에 대한 출력 신호의 공급이 제어된다.

기수열의 신호선에 접속된 스위치 회로(137)는, 출력 인에이블 신호 OEo가 활성화한 때에 도통하고, 또한 우수열의 신호선에 접속된 스위치 회로(138)는 출력 인에이블 신호 OEe가 활성화한 때에 도통한다. 여기서, 우단의 신호선 D2m＋1은, 실시예 1의 구성에서 설명한 바와 같이 검사시에 있어서, 우단열의 화소 회로(110)로부터의 판독 전류를 검출하는 경로를 구성할 뿐으로, 신호의 인가에는 사용되지 않으므로, 스위치 회로(137)를 접속할 필요는 없으므로 여기서는, 기재되어 있지 않지만 레이아웃 패턴의 균일성을 확보하는 관점에서 마련하는 것도 가능하다.

TFT 어레이 기판(120)의 단부인 화소 회로 영역(121)의 윗변 쪽에는 신호 입력용 단자(141)가 배치되고, 수평 드라이버 회로(131) 및 주사선 드라이버 회로(139)를 제어하는 제어 신호나 디지털 화상 신호 R[5:0], G[5:0], B[5:0], 출력 제어 회로(136)를 제어하는 출력 인에이블 신호 OEo, OEe를 공급하는 배선, 및 각 화소 회로(110)에 접속된 전원 공급선 VDD나 캐소드 배선 CATH는 신호 입력용 단자(141)와 접속되어 외부로부터 신호 및 전압의 공급이 실행되는 것으로 한다.

또한, TFT 어레이 기판(120)의 좌변측에 마련된 주사선 드라이버 회로(139)와, 화소 회로 영역(121) 사이에는, 각 행에 각각 대응하여 AND 회로(140)가 마련된다. AND 회로(140)는, 한 쪽의 입력 노드가 테스트 인에이블 신호 TEST의 입력을 받고, 다른 쪽의 입력 노드가 다음 행의 인접하는 주사선과 접속되며, 대응하는 행의 주사선의 한 개를 구동한다. 구체적으로는, 1행째에 대응하여 마련된 AND 회 로(140)는, 한 쪽의 입력 노드에 테스트 인에이블 신호 TEST의 입력을 받고, 다른 쪽의 입력 노드가 다음 행의 주사선 G2a와 접속되어, AND 논리 연산 결과에 근거하여 주사선 G1b를 구동한다. 마찬가지로 하여, 2행째에 대응하여 마련된 AND 회로(140)는, 한 쪽의 입력 노드에 테스트 인에이블 신호 TEST의 입력을 받고, 다른 쪽의 입력 노드가 다음 행의 주사선 G3a와 접속되어, AND 논리 연산 결과에 근거하여 주사선 G2b를 구동한다. n행째에 대응하여 마련된 AND 회로(140)는, 한 쪽의 입력 노드에 테스트 인에이블 신호 TEST의 입력을 받고, 다른 쪽의 입력 노드가 n행째의 화소 회로(110)의 검사시에 주사선 드라이버 회로(139)로부터 공급되는 활성화 신호의 입력을 받아 AND 논리 연산 결과에 근거하여 주사선 Gnb를 구동한다.

또, 테스트 인에이블 신호 TEST는, 윗변 쪽에 마련된 신호 입력용 단자(141)로부터 입력되는 것으로 한다.

또한, TFT 어레이 기판(120)의 단부인 화소 회로 영역(121)의 아랫변 쪽에는 검사용 회로(142)가 내장되고 또한, 복수의 검사용 단자(145)가 배치되어 있다. 검사용 단자(145)는, TFT 어레이 기판(120)의 단부에서 검사용 회로(142)와 접속되고, 검사용 회로(142)를 제어하고 또한, 검사용 회로(142)를 거쳐 흐르는 전류를 외부에 공급한다.

구체적으로 설명하면, 검사용 회로(142)는, 우수열의 신호선인 신호선 D2, D4, …, D2m에 한 쪽 단부가 접속되고, 다른 쪽 단부가 검사용 단자(145)에 접속된 스위치 회로(144)와, 기수열의 신호선 D3, D5, …, D2m＋1에 한 쪽 단부가 접속되고, 다른 쪽 단부가 검사용 단자(145)에 접속된 스위치 회로(143)를 포함한다.

스위치 회로(143)는, 검사용 단자(145)를 거쳐 외부로부터 입력되는 셀렉트 신호 SELo에 응답하여 도통하고, 스위치 회로(144)는, 검사용 단자(145)를 거쳐 외부로부터 입력되는 셀렉트 신호 SELe에 응답하여 도통한다. 예컨대, 셀렉트 신호 SELo, SELe가 「H」 레벨로 설정된 경우에, 스위치 회로(143, 144)가 도통하고, 「L」 레벨로 설정된 경우에 스위치 회로(143, 144)가 비도통 상태로 설정되는 것으로 한다.

다음으로, TFT 어레이 기판 상태에서의 검사에 있어서의 동작을 설명한다.

또, 상기한 것과 같이 전류 검출 회로로서 도 10에서 설명한 전류 검출기(100)가 이용되는 것으로 한다.

도 15는 본 발명의 실시예 4에 따른 화소 회로의 검사 방식에 대하여 설명하는 도면이다.

도 15(a)는 기수열의 화소 회로에 대하여 검사를 실행하는 경우(기수열 화소의 검사)를 설명하는 도면이다.

기수열 화소의 검사에서는, 상술한 바와 같이 기수열의 신호선에는 신호 전압을 인가하고, 기수열의 화소 회로의 구동용 TFT로부터 출력되는 전류를 인접하는 우수열(본 실시예에서는 우측에 인접하는 우수열로서 설명함)의 신호선을 경유하여 검출한다.

구체적으로는, 상술한 바와 같이 수평 드라이버 회로(131)를 구성하는 시프트 레지스터 회로(132)에 스타트 펄스 SPH 및 시프트 클럭 CLKH가 입력되고, 순차 시프트 펄스가 상술한 바와 같이 생성된다. 이 시프트 펄스에 근거하여, 입력되는 디지털 화상 신호 R[5:0], G[5:0], B[5:0]가 래치 회로(83)에서 래치된다(여기서는, 디지털 화상 신호는 각 색 6비트의 신호로서 나타내고 있음).

그리고, 래치 회로(133)에서, 래치되고, 1행의 표시에 대응하는 신호로 선순차화된 디지털 화상 신호가 D／A 변환 회로(134)에서 아날로그 신호로 변환되고, 전압－전류 변환 회로(135)에 의해 신호 전류로 변환되어, 각 신호선에 공급된다.

또한, 상술한 바와 같이 주사선 드라이버 회로(139)에 내장된 시프트 레지스터 회로(도시하지 않음)에는 스타트 펄스 SPV 및 시프트 클럭 CLKV가 입력되어, 순차 시프트 펄스를 발생하고, 이들을 바탕으로, 주사선을 거쳐 화소 회로를 순차 주사하는 주사 신호를 생성한다.

그리고, 본 발명의 실시예 4에 따른 구성에서는, 기수열의 화소 회로를 검사하는 경우, 출력 인에이블 신호 OEo가 활성화 상태가 되며, 또한 출력 인에이블 신호 OEe는 비활성 상태가 된다. 이에 응답하여, 스위치 회로(137)가 도통하고, 스위치 회로(138)는 비도통 상태가 된다. 그러므로, 기수열의 신호선 D1, D3, …, D2m－1에는 수평 드라이버 회로(131)로부터 출력되는 소정의 전압이 인가된다. 또한, 우수열의 신호선 D2, D4, …, D2m은 스위치(138)를 거쳐 수평 드라이버 회로(131)로부터 떼어 내어져 있다.

한편, 셀렉트 신호 SELe는, 활성화 상태가 되며, 검사용 회로(142)의 스위치 회로(144)가 도통 상태가 되어 우수열 D2, D4, …, D2m이 검사용 단자(145)를 거쳐 상술한 전류 검출기(100)와 각각 전기적으로 접속된 상태가 된다. 또한, 셀렉트 신호 SELo는 비활성 상태이며, 기수열의 신호선 D1, D3, …, D2m＋1은 검사용 단 자(145)와 떼어 내어져 있다. 본 예에서는, 시각 T0f에 출력 인에이블 신호 OEo 및 셀렉트 신호 SELe가 활성화 상태로 되고, 출력 인에이블 신호 OEe 및 셀렉트 신호 SELo가 비활성화 상태로 된 경우가 표시되고 있다.

그런데, 1행째의 화소 회로(110)에서는, 예컨대, 시각 T1f에서, 1행째의 화소 회로를 주사하는 주사선 G1a가 활성화 상태로 되면, 다이오드 접속용 TFT(112)가 도통하고, 구동용 TFT(113)의 게이트－드레인간이 접속되어 다이오드 접속 상태가 된다. 또한, 주사선 G1a가 활성화 상태로 되면, 선택용 TFT(111)가 도통하므로 대응하는 신호선으로부터 다이오드 접속 상태가 된 구동용 TFT(113)의 소스－드레인간에 전류가 흘러, 게이트 전압이 유지용 캐패시터(115)에 유지된다. 한편, 화소 전극 접속용 TFT(114)는 비도통 상태이다. 화상 신호가 기수열의 화소 회로에 화상 신호를 공급하기 위한 신호선 D1, D3, …, D2m－1로부터 1행째의 화소 회로의 구동용 TFT(113)의 게이트에 인가된다. 또, 우단의 신호선 D2m＋1은, 우단열의 화소 회로로부터의 검출 전류의 판독 경로로서 이용될 뿐이므로, 화상 신호의 인가를 행하지 않도록 하는 것도 가능하다.

이와 같이, 신호 기입의 화소 어드레스로는, 1행째의 화소 어드레스 P(1. 1), P(1. 3), …, P(1. 2m－1)로서 표시된다. 여기서는, 간략하게 화소 어드레스 P(1. 2x－1)라 표기되어 있다.

시각 T2f에서, 다음 2행째의 화소 회로(110)를 주사해야할 주사선 G1a가 비 활성 레벨이 되고 주사선 G2a가 활성화 레벨로 되면, 1행째의 화소 어드레스 P(1. 2x－1)에 대응하는 화소 회로의 선택용 TFT(111) 및 다이오드 접속용 TFT(112)가 비도통이 된다. 한편, 주사선 G1a가 비활성 레벨인 「L」 레벨로 설정되면 화소 전극 접속용 TFT(114)가 도통 상태가 된다. 이때 기입시에 있어서, 유지용 캐패시터(115)에 유지된 유지 전압에 따른 게이트 전압으로 구동용 TFT(113)의 드레인 전류가 흐른다.

또한, 검사시에 있어서는, 상기 테스트 인에이블 신호 TEST는, 활성화되어 「H」 레벨로 설정되어 있으므로, 주사선 G2a가 활성화 레벨이 되면 1행째의 화소 회로에 대응하는 AND 회로(140)는, 대응하는 주사선 G1b를 활성화시켜 「H」 레벨로 설정한다. 이에 따라, 다음 행의 주사선 G2a의 활성화에 의해 1행째의 화소 어드레스 P(1. 2x－1)에 대응하는 화소 회로(110)의 검사용 TFT(117)가 도통 상태가 되며, 구동용 TFT(113)로부터의 출력 전류가 인접하는 우수열의 신호선에 출력된다.

이때의 전류 검출기(100)의 출력은 동 도면에 나타내는 바와 같이 되며, 시각 T3f로부터 검출 전류 경로의 배선 용량에 충전된 전하가 방전하는 등 하여, 과도 전류가 흐른 후, 출력은 임의의 레벨로 정정된다. 이러한 과도 상태가 경과한 후, 도면 중 화살표로 나타내는 소정의 타이밍에 전류 검출기(100)의 출력을 샘플링한 후, 필요에 따라 A／D 변환 처리를 행하여 디지털 신호로 변환한 후, 퍼스널ㆍ컴퓨터 등의 컨트롤러에 검출 결과로서 송출한다. 여기서는, 1행째의 화소 어드레스 P(1. 2x－1)에 대응하는 화소 회로의 검출 결과가 출력되는 경우가 표시되고 있다. 구체적으로는, 1행째의 화소 어드레스 P(1. 1), P(1. 3), …, P(1. 2m－1)에 대응하는 화소 회로이다. 여기서는, 간략하게 화소 어드레스 P(1. 2x－1)라 표 기되어 있다.

이때, 외란 노이즈의 영향을 제거하기 위해, 샘플링점을 복수로 하여 평탄화 처리를 행하는 것도 가능하다.

그리고, 또한, 시각 T2f에서, 2행째의 화소 회로(110)에서는, 2행째의 주사선 G2a가 활성화된다. 이에 따라, 화상 신호가 신호선 D1, D3, …, D2m－1로부터 2행째의 화소 회로의 구동용 TFT(113)의 게이트에 인가된다. 이에 따라, 신호 전류가 대응하는 신호선으로부터 다이오드 접속된 구동용 TFT(113)의 소스－드레인간에 흐른다. 다시 말해, 신호 기입의 화소 어드레스는 2행째의 화소 어드레스 P(2. 1), P(2. 3), …, P(2. 2m－1)로서 표시된다. 여기서는, 간략하게 화소 어드레스 P(2. 2x－1)라 표기되어 있다.

그리고, 상기와 동일한 동작을 순차 주사선을 활성화 레벨로 하여 주사하면서, 기수열의 선두의 1행째로부터 최종 n행째까지의 검사를 행하여, 기수열의 화소 회로 검사가 종료한다.

도 15(b)는 우수열의 화소 회로에 대하여 검사를 실행하는 경우(우수열 화소의 검사)를 설명하는 도면이다.

우수열 화소의 검사에서는, 상술한 바와 같이 우수열의 신호선에는 신호 전압을 인가하고, 우수열의 화소 회로의 구동용 TFT로부터 출력되는 전류를 인접하는 기수열(본 실시예에서는 우측에 인접하는 기수열로서 설명함)의 신호선을 경유하여 검출한다.

구체적으로는, 상술한 바와 같이 수평 드라이버 회로(131)를 구성하는 시프 트 레지스터 회로(132)에 스타트 펄스 SPH 및 시프트 클럭 CLKH가 입력되고, 순차 시프트 펄스가 상술한 바와 같이 생성된다. 이 시프트 펄스에 근거하여, 입력되는 디지털 화상 신호 R[5:0], G[5:0], B[5:0]가 래치 회로(133)에서 래치된다(여기서는, 디지털 화상 신호는 각 색 6비트의 신호로서 나타내고 있음).

그리고, 래치 회로(133)에서, 래치되고, 1행의 표시에 대응하는 신호로 선순차화된 디지털 화상 신호가 D／A 변환 회로(134)에서 아날로그 신호로 변환되고, 전압－전류 변환 회로(135)에 의해 신호 전류로 변환되어, 각 신호선에 공급된다.

또한, 상술한 바와 같이 주사선 드라이버 회로(139)에 내장된 시프트 레지스터 회로(도시하지 않음)에는 스타트 펄스 SPV 및 시프트 클럭 CLKV가 입력되고, 순차 시프트 펄스를 발생하여, 이들을 바탕으로, 주사선을 거쳐 화소 회로를 순차 주사하는 주사 신호를 생성한다.

그리고, 본 발명의 실시예 4에 따른 구성에서는, 우수열의 화소 회로를 검사하는 경우, 출력 인에이블 신호 OEe가 비활성화 상태가 되며, 또한 출력 인에이블 신호 OEo는 활성 상태가 된다. 이에 응답하여, 스위치 회로(138)가 도통하고, 스위치 회로(137)는 비도통 상태가 된다. 그러므로, 우수열의 신호선 D2, D4, …, D2m에는 수평 드라이버 회로(81)로부터 출력되는 소정의 전압이 인가된다. 또한, 기수열의 신호선 D1, D3, D5, …, D2m－1은 스위치(137)를 거쳐 수평 드라이버 회로(81)로부터 떼어 내어져 있다.

한편, 셀렉트 신호 SELo는, 활성화 상태가 되며, 검사용 회로(142)의 스위치 회로(43)가 도통 상태가 되어 우수열 D3, D5, …, D2m＋1이 검사용 단자(145)를 거 쳐 상술한 전류 검출기(100)와 각각 전기적으로 접속된 상태가 된다. 또한, 셀렉트 신호 SELe는 비활성 상태이며, 우수열의 신호선 D2, D4, …, D2m은 검사용 단자(145)와 떼어 내어져 있다. 본 예에서는, 시각 T0g에 출력 인에이블 신호 OEe 및 셀렉트 신호 SELo가 활성화 상태로 되고, 출력 인에이블 신호 OEo 및 셀렉트 신호 SELe가 비활성화 상태로 된 경우가 표시되고 있다.

그런데, 1행째의 화소 회로(110)에서는, 예컨대, 시각 T1g에서, 1행째의 화소 회로를 주사하는 주사선 G1a가 활성화 상태로 되면, 화상 신호가 우수열의 화소 회로에 화상 신호를 공급하기 위한 신호선 D2, D4, …, D2m으로부터 1행째의 화소 회로의 구동용 TFT(113)의 게이트에 인가된다. 이와 같이, 신호 기입의 화소 어드레스로는, 간략하게 1행째의 화소 어드레스 P(1. 2x)라 표기되어 있다.

시각 T2g에서, 다음 2행째의 화소 회로(110)를 주사해야할 주사선 G1a가 비활성 레벨이 되고 주사선 G2a가 활성화 레벨이 되면, 1행째의 화소 어드레스 P(1. 2x)에 대응하는 화소 회로의 선택용 TFT(111) 및 다이오드 접속용 TFT(112)가 비도통이 된다. 한편, 주사선 G1a가 비활성 레벨인 「L」 레벨로 설정되면 화소 전극 접속용 TFT(114)가 도통 상태가 된다. 이때 기입시에 있어서, 유지용 캐패시터(115)에 유지된 유지 전압에 따른 게이트 전압으로 구동용 TFT(113)의 드레인 전류가 흐른다.

또한, 검사시에 있어서는, 상기한 테스트 인에이블 신호 TEST는, 활성화되어 「H」 레벨로 설정되어 있으므로, 주사선 G2a가 활성화 레벨이 되면 1행째의 화소 회로에 대응하는 AND 회로(140)는, 대응하는 주사선 G1b를 활성화시켜 「H」 레벨 로 설정한다. 이에 따라, 다음 행의 주사선 G2a의 활성화에 의해 1행째의 화소 어드레스 P(1. 2x)에 대응하는 화소 회로(110)의 검사용 TFT(117)가 도통 상태가 되며, 구동용 TFT(113)로부터의 출력 전류가 인접하는 우수열의 신호선에 출력된다.

이때의 전류 검출기(100)의 출력은 동 도면에 나타내는 바와 같이 되며, 시각 T3g로부터 검출 전류 경로의 배선 용량에 충전된 전하가 방전하는 등 하여, 과도 전류가 흐른 후, 출력은 임의의 레벨로 정정된다. 이러한 과도 상태가 경과한 후, 도면 중 화살표로 나타내는 소정의 타이밍에 전류 검출기(100)의 출력을 샘플링한 후, 필요에 따라 A／D 변환 처리를 행하여 디지털 신호로 변환한 후, 퍼스널ㆍ컴퓨터 등의 컨트롤러에 검출 결과로서 송출한다. 여기서는, 1행째의 화소 어드레스 P(1. 2x)에 대응하는 화소 회로의 검출 결과가 출력되는 경우가 표시되고 있다. 구체적으로는, 1행째의 화소 어드레스 P(1. 2), P(1. 4), …, P(1. 2m)에 대응하는 화소 회로이다. 여기서는, 간략하게 화소 어드레스 P(1. 2x)라 표기되어 있다.

그리고, 상술한 바와 같이 기수열의 화소 회로 검사와 같이, 순차 주사선을 활성화 레벨로 하여 주사하면서, 우수열의 선두의 1행째로부터 최종 n행째까지의 검사를 행하여, 우수열의 화소 회로 검사가 종료한다.

그리고, 실시예 1에서 설명한 것과 같이, 컨트롤러로써, 검출 전류의 검출 결과에 대하여, 소정의 임계값 레벨 이상인지 여부를 판정하여, 소정의 임계값 레벨 미만이면 화소 회로 결함으로서 판정한다. 또한, 전 화소 회로의 전류치의 편차를 산출ㆍ판정함으로써, 보다 상세한 화소 회로의 판정을 행하는 것도 가능하다. 또한, 화소 회로에 기입하는 신호 레벨을 복수 레벨로 하여 검사를 행하는 것도 가능하다. 구체적으로는, 전류 검출기의 기준 전압을 설정함으로써 검출측의 신호선 전위를 복수 레벨로 하여, 화소 회로를 구성하는 구동용 TFT의 특성을 보다 상세히 검사하여 확인하는 것도 가능하다.

또, 유기 EL 성막 공정 등을 지나서 유기 EL 표시 패널, 즉, 표시 장치가 된 후, 표시 영역의 아랫변 밀봉 영역의 외측으로써 절단하는 것이 본 구성에서는 가능하다. 구체적으로는, 도 14에서 표시되는 바와 같이 L－L의 부분(2점 쇄선으로 나타냄)으로 절단함으로써, 검사용 회로나 검사용 단자를 잘라내어 버림으로써, 유기 EL 표시 패널인 표시 장치의 최종 형태에서는 불필요한 이들을 절단함으로써 액자 영역이 넓어지는 것을 방지하고, 소형화하는 것이 가능하다.

다음으로, EL 성막 공정 등을 지나서 실시예 1에서 도 7을 바탕으로 설명했던 구조로써 유기 EL 표시 패널이 된 경우의 표시 동작에 대하여 설명한다.

도 16은 도 14에 표시되는 TFT 어레이 기판상에 대하여 EL 성막 공정을 실시하여 표시 장치를 형성한 경우의 동작을 설명하는 도면이다.

도 16을 참조하여, 주사선 드라이버 회로(139)에 내장된 시프트 레지스터 회로(도시하지 않음)에는 스타트 펄스 SPV 및 시프트 클럭 CLKV가 입력되고, 순차 시프트 펄스를 발생한다. 이들 신호에 근거하여, 주사선을 거쳐 화소 회로를 순차 주사하는 주사 신호가 생성된다. 여기서는, 시각 T10a에서, 스타트 펄스 SPV의 입력에 따라 소정 주기의 시프트 클럭 CLKV가 공급되는 경우가 표시되고 있다.

또한, 수평 드라이버 회로(131)에 내장된 시프트 레지스터 회로(132)에도 마 찬가지로 스타트 펄스 SPH 및 시프트 클럭 CLKH가 입력되고, 순차 시프트 펄스를 발생한다. 이 시프트 펄스에 근거하여, 입력되는 디지털 화상 신호 R[5:0], G[5:0], B[5:0]가 래치 회로(33)에서 래치된다(여기서는, 디지털 화상 신호는 0∼5번째까지의 각 색 6비트의 신호로서 나타내고 있음).

그리고, 래치 회로(133)에서 래치된 1행의 표시에 대응하는 신호로 선순차화된 디지털 화상 신호는, D／A 변환 회로(134)에서 아날로그 신호로 변환되고, 전압－전류 변환 회로(135)에 의해 신호 전류로 변환되어, 각 신호선에 공급된다.

여기서는, 시각 T10a에 제 1 행째의 주사선 G1a가 활성화되어 제 1 행째의 화소 회로에 대하여 기입이 실행되고, 시각 T11a에 제 2 행째의 주사선 G2a가 활성화되어 제 2 행째의 화소 회로에 대하여 기입이 실행된다. 이하, 마찬가지로 하여, 승순적으로 순차 상술한 바와 같이 주사선이 활성화되어 기입이 실행된다.

또, 표시 동작에서는 테스트 인에이블 신호 TEST가 상시 비활성 상태가 된다. 따라서, 제 2 행째의 주사선 G2a가 활성화된 경우라도 제 1 행째의 주사선 G1a는 비활성화 상태를 유지한다. 즉, 검사용 TFT(117)가 도통하지 않는다. 따라서, 표시 동작에서, 실시예 1 및 2에서 설명한 바와 같이 검사용 TFT가 도통함으로써, 유기 EL 발광 소자에 대한 전류가 저하하지 않는다.

따라서, 예컨대, 시각 T10a에 제 1 행째의 주사선 G1a를 활성화시켜 제 1 행째의 화소 회로에 대하여 기입을 실행한 후, 시각 T11a에 제 2 행째의 주사선 G2a를 활성화시킨 경우라도 제 1 행째의 화소 회로에 대응하는 검사용 TFT(117)는 도통하지 않으므로 유기 EL 발광 소자에 대하여 흐르는 전류가 저하하지 않고, 소정 의 발광 강도로 발광하여, 소망하는 화면 표시가 행해진다.

또, 실시예 3 및 4는 도 17(d)에 나타낸 전류 프로그램형 화소 회로를 사용한 형태에 대하여 설명했지만, 예컨대, 도 17(c)에 나타낸 커런트 미러형과 같은 전류 기입형 화소 회로를 사용하는 경우에도 마찬가지로 하여 적용하는 것이 가능하다.

또한, 실시예 1 및 2에 따른 구성에서는, 검사용 TFT의 게이트를 다음 행의 주사선과 접속하도록 구성했지만, 실시예 3 및 4에 따른 구성과 같이, 분리하여 별도의 주사선을 마련하여 동일한 방식으로 함으로써, 표시 장치에서의 표시시에는 그 주사선을 비활성으로 함으로써, 검사용 TFT가 도통하지 않도록 설계하는 것도 가능하다.

또, 상기 각 실시예에서는, 화소 검사를 TFT 어레이 기판 상태에서 행하는 경우에 대하여 주로 설명했지만, 유기 EL 성막 공정 등을 지나서 유기 EL 표시 패널이 된 후에도 화소 회로 검사를 행하는 것도 가능하다. 이것은, 유기 EL 소자의 임피던스가 높은(㏁ 오더) 것에 비하여, 전류 검출기의 입력 임피던스는 상술한 바와 같이 지극히 낮으므로, 구동용 TFT로부터 출력되는 전류의 대부분이 검사용 TFT로부터 신호선을 거쳐 전류 검출기측에 흐르기 때문이다.

따라서, 본 실시예에 의한 표시 장치에서는, 유기 EL 표시 패널의 화소 회로의 검사도 가능하며, 표시 화면의 점 결함 등의 불량이 유기 EL 소자에 있는 것인지 화소 회로에 있는 것인지 등의 분석이 가능해진다.

또한, 도 9 및 도 14에 따른 구성에서는, 수평 드라이버 회로의 출력 검사도 가능하다. 즉, 스타트 펄스나 시프트 클럭의 공급을 정지하는 등 하여 주사선 드라이버 회로의 동작도 정지시켜 주사선을 상시 비활성 상태로 한다. 그리고, 화소 회로를 검사할 때에 화소 회로에 공급한 수평 드라이버 회로로부터의 출력 전압 또는 전류를 화소 회로 영역의 아랫변 쪽에 마련한 검사용 회로 및 검사용 단자를 경유하여, 외부의 전압 측정기나 전류 측정기로써 측정한다. 전류 측정의 경우에는, 예컨대, 도 10에 나타낸 전류 검출기를 이용하여 계측하는 것이 가능하다.

또한, 저온 폴리실리콘 TFT를 이용하여 TFT 어레이 기판에 수평 드라이버 회로를 내장하는 경우, 저온 폴리실리콘 TFT의 특성 편차에 의해 발생하는 동 회로의 출력 편차를 회로의 연구 등에 의해 억제하는 것이 중요해진다. 이 출력 편차가 크면 표시 패널로 했을 때에 라인 형상의 얼룩이 발생하게 된다.

따라서, TFT 어레이 검사로써 수평 드라이버 회로의 출력 편차나 출력 결함을 검사하는 것은, 이러한 불량을 TFT 어레이 기판 공정의 단계에서 미연에 막는 의미에서도 유용하다.

또한, 상기 실시예에서, 전류 검출기에 앞서 적절히, 멀티플렉서를 배치함으로써, 전류 검출기의 수를 감소시키는 것이 가능하다. 또한, 검사용 회로의 뒤에 적절히, 멀티플렉서를 배치함으로써, 검사용 단자의 수를 감소시키는 것도 마찬가지로 가능하다.

또한, 상기 실시예에서는, 주사선을 행 방향, 신호선을 열 방향으로 형성하도록 구성했지만, 주사선을 열 방향, 신호선을 행 방향으로 하는 것도 당연히 가능하다.

또한, 상기 실시예에서는, 유기 EL 소자의 캐소드측이 공통의 투명 전극에 접속되는 캐소드 공통의 구성으로 하여 설명했지만, 아노드측을 공통 전극에 접속하는 아노드 공통의 구성으로 하는 것도 가능하다. 이때는, 전류의 방향에 따라, 적절히, 소스, 드레인을 교체함으로써 가능하다. 또한, 사용하는 TFT의 타입을 적절히 변경함으로써 실현 가능하다.

또한, 본 발명의 실시예에 따른 구성에서는, 검사용 TFT는 우측에 인접하는 열에 대응하는 신호선과 접속되도록 구성했지만, 좌측에 인접하는 열에 대응하는 신호선과 접속되도록 구성하는 것도 가능하다.

이번에 개시된 실시예는 모든 점에서 예시로서 제한적인 것이 아니라고 생각할 수 있어야 한다. 본 발명의 범위는 상기한 설명이 아닌 특허 청구의 범위에 의해 표시되고, 특허 청구의 범위와 균등한 의미 및 범위 내에서의 모든 변경이 포함되는 것이 의도된다.

도 1은 본 발명의 실시예 1에 따른 TFT 어레이 기판의 화소 회로 영역을 나타내는 도면,

도 2는 본 발명의 실시예 1에 따른 TFT 어레이 기판 전체의 구성을 나타내는 도면,

도 3은 구동용 TFT의 특성과 유기 EL 소자의 특성을 설명하는 도면,

도 4는 본 발명의 실시예 1에 따른 전류 검출기(27)의 구성을 설명하는 도면,

도 5는 본 발명의 실시예 1에 따른 화소 회로의 검사 방식에 대하여 설명하는 도면,

도 6은 유기 EL 표시 패널의 구성을 설명하는 도면,

도 7은 유기 EL 표시 패널(30)의 화소부 및 단자 부근의 단면 구조도,

도 8은 도 6에 표시되는 표시 장치의 동작을 설명하는 도면,

도 9는 본 발명의 실시예 2에 따른 TFT 어레이 기판의 구성을 설명하는 도면,

도 10은 TFT 어레이 기판(80)의 검사용 단자(94)와 접속되는 전류 검출기(100)의 구성을 설명하는 도면,

도 11은 본 발명의 실시예 2에 따른 화소 회로의 검사 방식에 대하여 설명하는 도면,

도 12는 본 발명의 실시예 3에 따른 TFT 어레이 기판의 화소 회로 영역을 나 타내는 도면,

도 13은 본 발명의 실시예 3에 따른 화소 회로의 검사 방식에 대하여 설명하는 도면,

도 14는 본 발명의 실시예 4에 따른 TFT 어레이 기판의 구성을 나타내는 도면,

도 15는 본 발명의 실시예 4에 따른 화소 회로의 검사 방식에 대하여 설명하는 도면,

도 16은 도 14에 표시되는 TFT 어레이 기판상에 대하여 EL 성막 공정을 실시하여 표시 장치를 형성한 경우의 동작을 설명하는 도면,

도 17은 여러 가지의 방식에 따른 화소 회로를 설명하는 도면이다.

도면의 주요 부분에 대한 부호의 설명

1, 110 : 화소 회로 2, 111, 112 : 선택용 TFT

3, 4 : 유지용 캐패시터 4, 113 : 구동용 TFT

5 : 화소용 전극 6, 117 : 검사용 TFT

12, 121 : 화소 회로 영역

31, 81, 131 : 수평 드라이버 회로 50 : 절연 기판

91, 142 : 검사용 회로

87, 88, 92, 93, 137, 138, 143, 144 : 스위치 회로

90, 141 : 신호 입력용 단자 94, 145 : 검사용 단자

Claims (12)

1. 절연 기판과,

   상기 절연 기판상에 한 방향으로 간격을 두어 배열된 복수의 신호선과,

   상기 신호선에 교차하도록 다른 방향으로 간격을 두어 배열된 복수의 주사선과,

   상기 복수의 신호선 중 한 신호선과 상기 복수의 주사선 중 한 주사선에 대응하는 위치에 배치되어, 상기 한 주사선의 주사 신호로 선택되었을 때의 상기 한 신호선의 신호에 따른 전류를 화소 전극에 공급하는 화소 회로

   를 구비하고,

   상기 화소 회로는, 소스 전극 및 드레인 전극의 한 쪽이 상기 화소 전극에 접속되고, 소스 전극 및 드레인 전극의 다른 쪽이 상기 한 신호선에 인접하는 신호선에 접속되며, 게이트 전극이 상기 한 주사선에 인접하는 주사선에 접속되는 검사용 트랜지스터를 포함하는

   TFT 어레이 기판.
2. 절연 기판과,

   상기 절연 기판상에 한 방향으로 간격을 두어 배열된 복수의 신호선과,

   상기 신호선에 교차하도록 다른 방향으로 간격을 두어 배열된 복수의 주사선 과,

   상기 복수의 신호선 중 한 신호선과 상기 복수의 주사선 중 한 주사선에 대응하는 위치에 설치되어, 상기 한 주사선의 주사 신호로 선택되었을 때의 상기 한 신호선의 신호에 따른 전류를 화소 전극에 공급하는 화소 회로

   를 구비하고,

   상기 화소 회로는,

   상기 한 주사선에 병행하도록 배치된 테스트 신호선과,

   소스 전극 및 드레인 전극의 한 쪽이 상기 화소 전극에 접속되고, 소스 전극 및 드레인 전극의 다른 쪽이 상기 한 신호선에 인접하는 신호선에 접속되며, 게이트 전극이 상기 한 주사선에 인접하는 주사선에 접속되는 검사용 트랜지스터를 포함하는

   TFT 어레이 기판.
3. 제 1 항 또는 제 2 항에 있어서,

   서로 인접하는 2개의 신호선으로 구성되는 한 쌍의 신호선 중 한 쪽을 신호 공급 회로에 접속하고, 상기 한 쌍의 신호선 중 다른 쪽을 전류 검출 단자에 접속하도록 전환하는 스위치 회로를 더 구비한 TFT 어레이 기판.
4. 제 3 항에 있어서,

   상기 신호 공급 회로는, 상기 복수의 신호선 중 한 쪽 단부에 마련되고,

   상기 전류 검출 단자 및 상기 스위치 회로는, 상기 복수의 신호선의 다른 쪽 단부에 마련되며,

   상기 복수의 검사 단자 및 상기 스위치 회로는, 상기 복수의 화소 회로를 포함하는 화소 영역을 사이에 두도록 상기 신호 공급 회로의 반대쪽에 배치되는

   TFT 어레이 기판.
5. 절연 기판과,

   상기 절연 기판상에 한 방향으로 간격을 두어 배열된 복수의 신호선과,

   상기 신호선에 교차하도록 다른 방향으로 간격을 두어 배열된 복수의 주사선과,

   상기 복수의 신호선 중 한 신호선과 상기 복수의 주사선 중 한 주사선에 대응하는 위치에 배치되어, 상기 한 주사선의 주사 신호로 선택되었을 때의 상기 한 신호선의 신호에 따른 전류를 화소 전극에 공급하는 화소 회로

   를 구비하고,

   화소 회로는, 소스 전극 및 드레인 전극의 한 쪽이 상기 화소 전극에 접속되고, 소스 전극 및 드레인 전극의 다른 쪽이 상기 한 신호선에 인접하는 신호선에 접속되며, 게이트 전극이 상기 한 주사선에 인접하는 주사선에 접속되는 검사용 트랜지스터를 포함하는 TFT 어레이 기판을 검사하는 TFT 어레이의 검사 방법으로서,

   서로 인접하는 2개의 신호선으로 구성되는 한 쌍의 신호선 중 한 쪽의 신호선에 대하여 신호를 공급하고,

   상기 복수의 주사선 중 하나의 주사선을 활성화하여, 상기 신호를 상기 선택된 주사선에 대응하는 화소 회로에 입력하고,

   상기 검사용 트랜지스터를 거쳐, 상기 한 쌍의 신호선 중 다른 쪽의 신호선에 흐르는 전류를 측정하는

   TFT 어레이의 검사 방법.
6. 절연 기판과,

   상기 절연 기판상에 한 방향으로 간격을 두어 배열된 복수의 신호선과,

   상기 신호선에 교차하도록 다른 방향으로 간격을 두어 배열된 복수의 주사선과,

   상기 복수의 신호선 중 한 신호선과 상기 복수의 주사선 중 한 주사선에 대응하는 위치에 배치되어, 상기 한 주사선의 주사 신호로 선택되었을 때의 상기 한 신호선의 신호에 따른 전류를 화소 전극에 공급하는 화소 회로

   를 구비하고,

   상기 화소 회로는,

   상기 한 주사선에 병행하도록 배치된 테스트 신호선과,

   소스 전극 및 드레인 전극의 한 쪽이 상기 화소 전극에 접속되고, 소스 전극 및 드레인 전극의 다른 쪽이 상기 한 신호선에 인접하는 신호선에 접속되며, 게이트 전극이 상기 한 주사선에 인접하는 주사선에 접속되는 검사용 트랜지스터

   를 포함하는 TFT 어레이 기판을 검사하는 TFT 어레이의 검사 방법으로서,

   서로 인접하는 2개의 신호선으로 구성되는 한 쌍의 신호선 중 한 쪽의 신호선에 대하여 신호를 공급하고,

   상기 복수의 주사선 중 하나의 주사선을 활성화하여, 상기 신호를 상기 선택된 주사선에 대응하는 화소 회로에 입력하고,

   상기 검사용 트랜지스터를 거쳐, 상기 한 쌍의 신호선 중 다른 쪽의 신호선에 흐르는 전류를 측정하는

   TFT 어레이의 검사 방법.
7. 제 5 항 또는 제 6 항에 있어서,

   상기 한 쌍의 신호선 중 한 쪽의 신호선에 대하여 신호를 공급하고, 다른 쪽의 신호선에 흐르는 전류를 검출하는 상태로 주사선을 순차 주사하여 검사한 후, 상기 한 쌍의 신호선 중 다른 쪽의 신호선에 대하여 신호를 공급하고, 상기 한 쪽의 신호선에 흐르는 전류를 검출하는 상태로 전환하여, 주사선을 순차 주사하여 검사하는 TFT 어레이의 검사 방법.
8. 제 5 항 또는 제 6 항에 있어서,

   테스트시에 있어서, 상기 한 쌍의 신호선 중 한 쪽의 신호선은, 소정 전위로 고정되고,

   상기 한 쪽의 신호선의 전위에 따른 상기 한 쌍의 신호선 중 다른 쪽의 신호선에 흐르는 전류를 측정하는 TFT 어레이의 검사 방법.
9. 제 8 항에 있어서,

   상기 소정 전위는, 상기 한 쪽의 신호선을 거쳐 상기 화소 회로에 입력되는 신호에 따른 전류가 상기 화소 전극과 접속되는 표시 소자로 흐를 때의 상기 화소 전극의 전위 근방으로 설정되는 TFT 어레이의 검사 방법.
10. 절연 기판과,

    상기 절연 기판상에 한 방향으로 간격을 두어 배열된 복수의 신호선과,

    상기 신호선에 교차하도록 다른 방향으로 간격을 두어 배열된 복수의 주사선과,

    상기 복수의 신호선 중 한 신호선과 상기 복수의 주사선 중 한 주사선에 대응하는 위치에 배치되어, 상기 한 주사선의 주사 신호로 선택되었을 때의 상기 한 신호선의 신호에 따른 전류를 화소 전극에 공급하는 화소 회로와,

    상기 복수의 신호선을 선택적으로 구동하는 신호선 구동부와,

    상기 복수의 주사선을 선택적으로 구동하는 주사선 구동부

    를 구비하고,

    상기 화소 회로는, 소스 전극 및 드레인 전극의 한 쪽이 상기 화소 전극에 접속되고, 소스 전극 및 드레인 전극의 다른 쪽이 상기 한 신호선에 인접하는 신호선에 접속되며, 게이트 전극이 상기 한 주사선에 인접하는 주사선에 접속되는 검사용 트랜지스터를 포함하는

    표시 장치.
11. 절연 기판과,

    상기 절연 기판상에 한 방향으로 간격을 두어 배열된 복수의 신호선과,

    상기 신호선에 교차하도록 다른 방향으로 간격을 두어 배열된 복수의 주사선과,

    상기 복수의 신호선 중 한 신호선과 상기 복수의 주사선 중 한 주사선에 대응하는 위치에 배치되어, 상기 한 주사선의 주사 신호로 선택되었을 때의 상기 한 신호선의 신호에 따른 전류를 화소 전극에 공급하는 화소 회로와,

    상기 복수의 신호선을 선택적으로 구동하는 신호선 구동부와,

    상기 복수의 주사선을 선택적으로 구동하는 주사선 구동부

    를 구비하고,

    상기 화소 회로는,

    상기 한 주사선에 병행하도록 배치된 테스트 신호선과,

    소스 전극 및 드레인 전극의 한 쪽이 상기 화소 전극에 접속되고, 소스 전극 및 드레인 전극의 다른 쪽이 상기 한 신호선에 인접하는 신호선에 접속되며, 게이트 전극이 상기 한 주사선에 인접하는 주사선에 접속되는 검사용 트랜지스터를 포함하는

    표시 장치.
12. 제 10 항 또는 제 11 항에 있어서,

    서로 인접하는 2개의 신호선으로 구성되는 한 쌍의 신호선 중 한 쪽을 신호 공급 회로에 접속하고, 상기 한 쌍의 신호선 중 다른 쪽을 전류 검출 단자에 접속하도록 전환하는 스위치 회로를 더 구비한 표시 장치.

Images