KR20080011681A - 4ｔ ｃｍｏｓ 이미저 픽셀의 암전류 및 블루밍 억제를 위한방법 및 장치 - Google Patents

4ｔ ｃｍｏｓ 이미저 픽셀의 암전류 및 블루밍 억제를 위한방법 및 장치 Download PDF

Info

Publication number
KR20080011681A
KR20080011681A KR1020077027977A KR20077027977A KR20080011681A KR 20080011681 A KR20080011681 A KR 20080011681A KR 1020077027977 A KR1020077027977 A KR 1020077027977A KR 20077027977 A KR20077027977 A KR 20077027977A KR 20080011681 A KR20080011681 A KR 20080011681A
Authority
KR
South Korea
Prior art keywords
polarity voltage
voltage
volts
transistor
approximately
Prior art date
Application number
KR1020077027977A
Other languages
English (en)
Other versions
KR101142592B1 (ko
Inventor
존 래드
Original Assignee
마이크론 테크놀로지, 인크
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마이크론 테크놀로지, 인크 filed Critical 마이크론 테크놀로지, 인크
Publication of KR20080011681A publication Critical patent/KR20080011681A/ko
Application granted granted Critical
Publication of KR101142592B1 publication Critical patent/KR101142592B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/63—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to dark current
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/62—Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels
    • H04N25/621—Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels for the control of blooming
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/62—Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

이미저 픽셀을 동작시키기 위한 방법 및 장치는, 비교적 작은 제1 극성 전압 및 복수의 제2 극성의 펄스를 전하 집적 기간 중에 전송 트랜지스터의 게이트에 인가하는 단계를 포함한다.

Description

4Ｔ ＣＭＯＳ 이미저 픽셀의 암전류 및 블루밍 억제를 위한 방법 및 장치 {METHOD AND APPARATUS FOR DARK CURRENT AND BLOOMING SUPPRESSION IN 4T CMOS IMAGER PIXEL}
본 발명은 반도체 소자 전반에 관한 것으로, 보다 상세하게는, 이미저(imager) 픽셀의 암전류(暗電流, dark current) 및 블루밍(blooming) 억제에 관한 것이다.
CMOS 화상 센서는 비교적 저가의 촬상 장치로서 사용이 증가하고 있다. CMOS 화상 센서 회로는 초점 면 어레이(focal plane array)의 픽셀 셀을 포함하며, 각각의 셀은, 예컨대, 광-발생 전하를 축적하기 위하여 기판 내에 관련 전하 축적 영역을 가지는 광게이트, 광컨덕터 또는, 광다이오드와 같은 광-변환 소자를 포함한다. 각 픽셀 셀은, 전하를 전하 축적 영역으로부터 검출 노드로 전송하기 위한 트랜지스터와, 전하를 전송하기 전 검출 노드를 미리 설정된 충전 레벨로 리셋하기 위한 트랜지스터를 포함할 수 있다. 픽셀 셀은, 또한, 검출 노드로부터 전하를 수신해서 증폭하기 위한 소스 팔로워(source follower) 트랜지스터와, 소스 팔로워 트랜지스터로부터 셀 내용의 판독을 제어하기 위한 액세스(access) 트랜지스터를 포함할 수 있다.
CMOS 화상 센서에서, 픽셀 셀의 능동 요소들은, (1) 포톤에서 전하로의 변환, (2) 화상 전하의 축적, (3) 검출 노드로 전하 전송, (4) 검출 노드를 알려진 상태로 리셋, (5) 판독을 위한 픽셀의 선택, 및 (6) 검출 노드로부터의 픽셀 전하를 나타내는 신호의 출력 및 증폭의 필수 기능을 수행한다.
상기한 타입의 CMOS 화상 센서는, 예컨대, 닉슨(Nixon) 등의 “256 × 256 CMOS 능동 픽셀 센서 칩-상-카메라(Camera-on-a-chip)”(IEEE Journal of Solid-State Circuits, 2046~2050 페이지, 1996년 Vol.31(12))와, 멘디스(Mendis) 등의 “CMOS 능동 픽셀 화상 센서”(IEEE Transaction on Electron Devices, 452~453 페이지, 1994년 Vol.41(3))에서 논의되고 있듯이, 공지되어 있다. 또한, 이 명세서에 참조로 통합되어 있는, 마이크론 테크놀로지 주식회사(Micron Technology, Inc.)의 미국 특허 제6,140,630호, 제6,177,333호, 제6,204,524호, 제6,310,366호, 제6,326,652호, 및 제6,333,205호의 내용을 참조하도록 한다.
일반적인 4-트랜지스터(4T) CMOS 이미저 픽셀(150)이 도 1A에 도시되어 있다. 상기 픽셀(150)은, 핀드(pinned) 광다이오드, 전송 트랜지스터(110), 플로팅 확산 영역(FD), 리셋 트랜지스터(120), 소스 팔로워 트랜지스터(130), 및 로우(row) 선택 트랜지스터(180)로서 구현될 수 있는, 광-변환 소자(100)를 포함한다. 광-변환 소자(100)는, 전송 트랜지스터(110)가 전송 게이트 제어 신호(TX)에 의해 능동화될 때, 전송 트랜지스터(110)에 의해 플로팅 확산 영역(floating diffusion region)(FD)에 연결된다.
리셋 트랜지스터(120)는 플로팅 확산 영역(FD)과 픽셀 공급 전압(Vpix)의 사 이에 연결된다. 리셋 제어 신호(RST)는, 당업계에 주지된 바와 같이, 플로팅 확산 영역(FD)을 픽셀 공급 전압(Vpix) 레벨로 리셋하는 리셋 트랜지스터(120)를 능동화하는데 사용된다.
소스 팔로워 트랜지스터(130)는, 플로팅 확산 영역(FD)에 연결되는 그의 게이트를 가지며, 어레이 공급 전압(Vaa)과 로우 선택 트랜지스터(180)의 사이에 연결된다. 소스 팔로워 트랜지스터(130)는 플로팅 확산 영역(FD)에 저장된 전하를 전기적인 출력 전압 신호(PIX OUT)로 변환한다. 로우 선택 트랜지스터는, 소스 팔로워 트랜지스터(130)와 그의 출력 전압 신호(PIX OUT)를 픽셀 어레이의 칼럼 라인(190)에 선택적으로 연결하기 위해, 로우 선택 신호(SEL)에 의해 제어된다.
도 1B는 도 1A에 예시된 픽셀(150)을 위한 판독 및 광-전하 집적 동작에 대한 간략화된 타이밍도를 예시한다. 도 1B는 이전에 저장된 광-전하가 판독되는 픽셀(150)의 제1 판독 기간(181)을 예시한다. 이 제1 판독 기간(181) 중에, 리셋 제어 신호(RST)가, 플로팅 확산 영역(FD)을 픽셀 공급 전압(Vpix) 레벨로 리셋하는 리셋 트랜지스터(120)를 능동화하기 위해 펄스 인가된다. 신호(SEL)가 하이(High)인 동안에, 샘플 앤 홀드(sample and hold) 리셋 신호(SHR)가, 샘플 앤 홀드 회로(도 1A 또는 도 1B에는 도시되지 않음)의 샘플 앤 홀드 캐패시터에 리셋 신호(Vrst)(리셋 플로팅 확산 영역(FD)에 대응됨)를 저장하기 위해 펄스 인가된다. 광-전하가 광-변환 소자(100)로부터 플로팅 확산 영역(FD)으로 전송되도록, 다음으로 전송 제어 신호(TX)가 능동화한다. 신호(SEL)가 하이(High)인 동안에, 샘플 홀드 픽셀 신호(SHS)가, 샘플 앤 홀드 회로의 다른 샘플 앤 홀드 캐패시터에 픽 셀(150)로부터의 픽셀 신호(Vsig)를 저장하기 위해 펄스 인가된다.
집적 기간(191) 중에, 리셋 제어 신호(RST), 전송 제어 신호(TX), 및 샘플 앤 홀드 신호(SHR, SHS)는, 그라운드 퍼텐셜(ground potential)(GRND)로 설정된다. 집적 기간(191) 중에는, 광-변환 소자가, 광-변화 소자로의 입사광에 기초한 광-전하를 축적한다. 집적 기간(191) 후에, 제2 판독 기간(171)이 시작된다. 제2 판독 기간(171) 중에는, 픽셀(150)의 집적 기간(191)에서 축적된 광-전하가 판독된다(상기한 기간(181)에서와 같이).
픽셀 셀(150)과 같은, 종래의 이미저 픽셀 셀에 관련된 하나의 공통 문제는, 암전류 즉, 광의 부재 시에 광-변환 소자 신호로서 생성되는 전류이다. 도 1C의 퍼텐셜도에 도시된 바와 같이, 암전류(161)는, 광센서 접합 누설, 절연 에지(edge)의 누설, 트랜지스터 서브-임계치(sub-threshold) 누설, 드레인(drain) 유발(induced) 장벽 저하 누설, 게이트 유발 드레인 누설, 트랩 보조 터널링(trap assisted tunneling), 및 픽셀 제조 결함을 포함하는 매우 다양한 인자들에 의해 유발될 수 있다. 결함의 일예는, 전하 장벽-공핍(barrier-depletion) 영역에서의 격자간 공공(interstitial vacancy) 상태이다. 이 결함은, 광-변환 소자(100)(도 1A)에서 수집될 수 있고 전반적인 화상 품질을 눈에 띄게 저하시키는, 전자정공(electron-hole) 쌍의 열 발생을 증가시킨다.
따라서, 부극성(negative) 블루밍 효과 없이 감소된 암전류를 갖는 픽셀이 이상적이다. 또한, 상기한 픽셀을 제조 및 동작시키는 간단한 방법이 필요하다.
본 발명은 이미저의 암전류 및 암전류를 유발하는 인자들이 감소되는 이미저 픽셀의 동작 방법을 제공한다. 본 발명은 픽셀 용량의 감소 및 블루밍의 유발 없이 암전류를 감소시킬 수 있다.
상기한 특징 및 다른 특징과 장점은, 전하 집적 기간 중에 비교적 작은 제1 전압 및 복수의 제2 전압 펄스를 전송 트랜지스터의 게이트에 인가하는 단계를 포함하는 이미저 픽셀의 동작 방법에 의하는 본 발명의 모범적인 실시예에서 획득된다. 제1 전압은 작은 부극성 전압이고, 제2 전압은 작은 정극성(positive) 전압이다. 작은 부극성 전압이 전송 게이트에 인가될 때, 통상적으로 암전류 문제를 발생하는 전자가 대신해서 정공에 재결합할 것이고, 그로서 암전류가 실제적으로 감소한다. 작은 정극성 전압 펄스가 인가될 때, 픽셀 플로팅 확산 영역에 전송될 암 전류 전자를 위한 경로를 생성하는 전송 트랜지스터 게이트의 아래에 공핍 영역이 생성된다.
본 발명의 상기한 장점 및 다른 장점과 특징은 첨부된 도면들을 참조하여 후술되는 본 발명의 모범적인 실시예의 상세한 설명으로부터 보다 명확해질 것이다.
도 1A는 종래 4-트랜지스터(4T) 픽셀 셀 회로의 예시도,
도 1B는 도 1A의 픽셀 회로를 종래 방식으로 동작시킨 것에 대한 타이밍도,
도 1C는 도 1B의 타이밍도에 따라 동작될 때, 도 1A의 픽셀 회로에 대한 전압 퍼텐셜도,
도 2는 본 발명의 모범적인 실시예에 따라 도 1A의 픽셀 회로를 동작시키는 것에 대한 타이밍도,
도 3A는 도 2의 타이밍도에 따라 동작될 때, 도 1A의 픽셀 셀의 단면도,
도 3B는 도 2의 타이밍도에 따라 동작될 때, 도 1A의 픽셀 회로에 대한 전압 퍼텐셜도,
도 4A ~ 4B는 부극성 전압과 정극성 전압이 각각 어떻게 실험용 픽셀의 암전류를 감소시키는 지를 비교한 히스토그램(histogram),
도 5는 본 발명의 실시예에 따라 구성된 이미저를 도시한 도면,
도 6은 본 발명의 실시예에 따라 구성된 적어도 하나의 이미저를 통합한 프로세서 시스템을 도시한 도면.
하기의 상세한 설명에서는, 이 명세서의 일부를 형성하는 첨부 도면에 대해 언급하고, 본 발명이 실시될 수 있는 특정 실시예들을 예시하였다. 도면에 있어서, 동일 참조 번호는 여러 관점을 통해서 실제적으로 유사한 구성요소를 나타낸다. 이들 실시예들은 당업자가 본 발명을 실시할 수 있을 정도로 충분히 상세하게 기술되었으며, 다른 실시예들도 활용될 수 있고, 본 발명의 사상 및 권리 범위를 벗어남 없이 구조적, 논리적, 및 전기적 변형도 만들 수 있다는 것은 당연하다.
“웨이퍼”및“기판”이라는 용어는 당연히, 실리콘, 실리콘-온-인슐레이터(SOI), 실리콘-온-사파이어(SOS), 및 실리콘-온-낫씽(SON) 기술, 도핑 또는 언도핑된(undoped) 반도체, 베이스 반도체 기초에 의해 지지되는 실리콘의 에피택셜 층, 및 여타 반도체 구조를 포함한다. 또한, 하기의 상세한 설명에서 “웨이퍼” 또는 “기판”에 대해 언급할 때, 베이스 반도체 구조 또는 기초에 영역 또는 접합을 형성하기 위해 종전의 처리 공정들이 활용될 수 있다. 또, 반도체가 실리콘 기반일 필요는 없고, 실리콘-게르마늄, 게르마늄, 또는 갈륨 비화물(gallium-arsenide) 기반일 수 있다.
“픽셀”또는 “픽셀 셀”이라는 용어는, 전자기 방사를 전기적인 신호로 변환하기 위한, 광-변환 소자 및 트랜지스터와 같은 능동 소자를 포함하는 영상(picture) 요소 단위 셀을 말한다. 예시의 목적으로, 이 명세서의 도면 및 상세한 설명에 대표적인 픽셀 셀의 일부가 도시되었고, 화상 센서의 모든 픽셀 셀의 제조는 일반적으로 동시 및 유사한 방식으로 진행할 것이다.
전송 트랜지스터 게이트스택(gatestack) 아래의 암전류 발생을 감소시키기 위한 하나의 가능한 해결책은, 부극성 전압을 전송 트랜지스터의 게이트에 인가하는 것이다. 부극성 전압은, 전자-정공 쌍을 표면으로 끌어당기고, 그곳의 공핍 영역을 감소시키며, 격자간 공극 상태를 효과적으로 커버한다. 따라서, 부극성 전압을 전송 트랜지스터 게이트에 인가하는 것으로, 열 발생 전자-정공 쌍은, 광-변환 소자가 그들을 수집할 수 있기 전에, 재결합할 것이다. 이 해결책은, 그러나, 블루밍이라고 불리는 다른 문제를 심화시키는 경향이 있다. 블루밍은, 광-변환 소자의 저장 용량이 가득 차있고, 상기 광-변환 소자가 가득 차있음에도 전자들이 여전히 생성될 때 발생한다. 잉여 전자는 여러 위치에서 블루밍을 발생할 수 있다. 잉여 전자는 절연 장벽을 넘어 인근의 픽셀로 점프함에 의해 확산하려 하고, 그것의 신호를 전와(corrupt)시킨다. 그게 아니면, 상기 전자는 기판을 통해서 이동하 여 픽셀의 다른 영역 또는 주변 회로 장치에서 수집될 수 있다. 플로팅 확산 영역은, 잉여 전자가 수집되도록 하기 위해 의도된 장소이고 가장 이상적인 장소이다. 플로팅 확산 영역은 이미저 동작 중에 탈선한 전자를 저장하기에 상당히 많은 용량을 가지며, 픽셀 신호가 실제 판독되기 전 플로팅 확산 영역의 신호는 제거 또는 리셋된다.
전송 트랜지스터 게이트에 정극성 바이어스를 인가하는 것은, 잉여 전자가 전송 트랜지스터를 통해 플로팅 확산 영역으로 블루밍하는 것을 더욱 쉽게 한다. 그러나, 전송 트랜지스터의 게이트에, 암전류 침투를 방지하기에 이상적인 부극성 바이어스를 인가하는 것은, 잉여 전자가 플로팅 확산 영역으로 블루밍하는 것을 더욱 어렵게 함으로써, 원치 않는 픽셀의 다른 영역 또는 인근의 픽셀로 블루밍을 발생시킨다. 게다가, 앞서 제안한 바와 같이, 정극성 바이어스된 전송 트랜지스터 게이트는, 그 전송 트랜지스터 게이트 아래의 거대 공핍 영역에 기인하여 암전류를 증가시킨다.
본 발명자는, 전송 트랜지스터 아래에서 발생되는 암전류로부터의 암전하 축적이, 집적 기간 중에 비교적 작은 부극성 전압을 전송 트랜지스터의 게이트에 인가하는 것에 의해, 또 뒤이어서 동일 집적 기간 중에 전송 트랜지스터의 게이트에 정극성 전압 펄스를 인가하는 것에 의해, 실제적으로 감소될 수 있다고 판단했다.
도 2는 본 발명의 모범적인 실시예에 따라 도 1A의 픽셀 회로를 동작시킨 것에 대한 타이밍도를 예시한다. 도 2는, 2개의 판독 기간(220, 221) 및 집적 기간(320)을 예시한다. 2개의 판독 기간은 도 1B에 대해서 상술한 종래의 판독 기간 과 동일하다. 따라서, 이 제1 판독 기간(220) 중에, 예를 들어, 리셋 제어 신호(RST)가 플로팅 확산 영역(FD)을 픽셀 공급 전압(Vpix) 레벨로 리셋하는 리셋 트랜지스터를 능동화시키기 위해 펄스 인가된다. 신호(SEL)가 하이인 동안에, 샘플 앤 홀드 리셋 신호(SHR)가, 샘플 앤 홀드 회로(도 7의 샘플 앤 홀드 회로(761)와 같은)의 샘플 앤 홀드 캐패시터에 리셋 신호(Vrst)(리셋 플로팅 확산 영역(FD)에 대응됨)를 저장하기 위해 펄스 인가된다. 광-전하가 광-변환 소자(100)로부터 플로팅 확산 영역(FD)으로 전송되도록 하기 위해, 전송 제어 신호(TX)가 능동화된다. 신호(SEL)가 하이인 동안에, 샘플 홀드 픽셀 신호(SHS)가, 샘플 앤 홀드 회로의 다른 샘플 앤 홀드 캐패시터에, 픽셀로부터의 픽셀 신호(Vsig)를 저장하기 위해 펄스 인가된다.
이제 도 2, 3A, 및 3B를 참조하면, 핀드 광다이오드 광센서(100)에 이웃하는 영역(350)에서 전송 트랜지스터(110)의 게이트 아래에 암전자가 생성된다. 본 발명자는, 집적 기간(320) 중에 비교적 작은 부극성 전압을 전송 트랜지스터(110)의 게이트에 인가함에 의해, 전송 트랜지스터 게이트 아래의 영역에 정공(360)의 농도가 증가한다고(도 3A에 도시된 바와 같이), 판단했다. 이러한 현상이 발생될 때, 전송 트랜지스터(110)의 게이트 아래에 표면 상태에서 및/또는 픽셀의 벌크(bulk) 기판에서 생성된 암전자가 신속히 재결합하고, 광-변환 소자에 의해 전자가 포집될 비교적 작은 가능성만 남긴다. 따라서, 암전류 및 암전류를 유발하는 인자들이 실제적으로 감소된다.
작은 부극성 전압의 값은 전송 트랜지스터의 임계 전압에 좌우되지만, 상기 전압의 이상적인 범위는, 0V 보다는 약간 적은 것에서부터 전송 트랜지스터의 임계 전압의 절대값 보다 높은 절대값을 가진 부극성 전압까지이다. 보통의 CMOS-이미저 처리를 위해서는, 상기 임계 전압의 절대값과 상기 전압 범위의 하한은 대략 (-0.8)V에 대응한다. 최소 부극성 전압은, 실제 CMOS-이미저 설계에서 정전 방전(electric static discharge; “ESD”) 회로에 의해 제한될 수 있다. 이 실시예 및 모든 다른 실시예에서, 전송 트랜지스터(110)(도 3A)의 게이트 전압은 기판 전압에 준한다. 도 3B는 차동 전압(VTX)이 전송 트랜지스터 게이트 아래의 공핍 영역에 어떻게 영향을 주는지를 예시한다. 즉, 전압(VTX)이 0V로 설정될 때, 전송 트랜지스터 아래의 영역은 종래의 픽셀 동작을 위해 도 1C에 묘사된 영역과 유사하다. 전압(VTX)이 -0.3V로 설정될 때, 전송 트랜지스터의 아래에 제1 경사면(slope)을 가진 공핍 영역(380)이 있다. 전압(VTX)이 -0.5V로 설정될 때, 전송 트랜지스터의 아래에 제2 경사면을 가진 공핍 영역(390)이 있다. 차동 정극성 전송 게이트 전압(VTX)이 암전류의 감소에 영향을 주는 방식은, 도 4B를 참조하여 후술된다.
본 발명자는, 또한, 암전하(300)의 축적이, 집적 기간(320) 중에 복수의 정극성 전압 펄스를 전송 트랜지스터(110)의 게이트에 인가하는 것에 의해, 실제적으로 감소될 수 있다고 판단했다. 전송 트랜지스터(110)의 게이트로의 정극성 전압 펄스의 인가는, 전송 트랜지스터(TX) 게이트의 아래에 공핍 영역(330)을 생성한다. 공핍 영역(330)은, 도 3A에 도시된 바와 같이, 암전자(300)가 플로팅 확산 영역(FD)에 도달하기 위한 경로를 담당한다. 광다이오드 광-변환 소자(100)와 플로 팅 확산 영역(FD) 간의 퍼텐셜 차이로 인해서, 암캐리어(dark carrier)(300)는, 플로팅 확산 영역(FD)으로 흘러서, 광-변환 소자(100)에 의해 포집되는 대신에 차후의 리셋 동작 중에 방출된다.
정극성 전압 펄스의 값은 전송 트랜지스터(110)의 임계 전압에 좌우되지만, 상기 전압의 이상적인 범위는, 0V 보다는 약간 큰 것에서부터 전송 트랜지스터(110)의 임계 전압보다 큰 전압까지이다. 보통의 CMOS-이미저 처리를 위해서는, 상기 임계 전압과 상기 전압 범위의 상한이 대략 0.8V에 대응한다. 최대 정극성 전압은, 실제 CMOS-이미저 설계에서 ESD 회로에 의해 제한될 수 있다. 도 4B는 차동 전압(VTX)이 전송 트랜지스터(110) 게이트 아래의 공핍 영역에 어떻게 영향을 주는지를 예시한다. 즉, 전압(VTX)이 0V로 설정될 때, 전송 트랜지스터 아래의 영역은, 종래의 픽셀 동작을 위해 도 1C에 묘사된 영역과 유사하다. 전압(VTX)이 0.3V로 설정될 때, 전송 트랜지스터(110)의 아래에 제1 경사면을 가진 공핍 영역(330)이 있다. 전압(VTX)이 0.5V로 설정될 때, 전송 트랜지스터(110)의 아래에 제2 경사면을 가진 공핍 영역(330)이 있다.
도 4A ~ 4B는 실험에서 본 발명이 암전류를 어떻게 감소시키는지를 예시하는 히스토그램이다. 도 4A는 전송 트랜지스터 게이트로 전압이 인가되지 않을 때 및 작은 부극성 전압이 인가될 때 시험용 픽셀 어레이에 걸친 암전류를 도시한 히스토그램이다. 곡선(410)은, 전송 트랜지스터 게이트로 전압이 인가되지 않을 때의 암전류를 나타낸다. 곡선(420, 430, 440, 450)은, -0.1, -0.2, -0.3, -0.5 볼트가, 각각, 전송 트랜지스터 게이트에 인가될 때의 암전류를 나타낸다.
도 4B는 전송 트랜지스터 게이트로 전압이 인가되지 않을 때 및 작은 정극성 전압이 인가될 때 시험용 픽셀 어레이에 걸친 암전류를 도시한 히스토그램이다. 곡선(445)은, 전송 트랜지스터 게이트로 전압이 인가되지 않을 때의 암전류를 나타낸다. 곡선(455, 465, 475, 485, 495)은, 0.1, 0.2, 0.3, 0.4, 0.5 볼트가, 각각, 전송 트랜지스터 게이트에 인가될 때의 암전류를 나타낸다.
도 5는 본 발명의 어느 실시예도 활용할 수 있는 모범적인 이미저(700)를 예시한다. 이미저(700)는, 도 1A에 대해서 상술한 바와 같이 구성된 픽셀을 포함하는 픽셀 어레이(705)를 가지거나, 다른 픽셀 구조를 사용한다. 로우(row) 라인은, 로우 어드레스 디코더(decoder)(720)에 따른 로우 구동부(710)에 의해 선택적으로 능동화한다. 칼럼 구동부(760) 및 칼럼 어드레스 디코더(770)가 또한 이미저(700)에 포함된다. 이미저(700)는, 어드레스 디코더(720, 770)를 제어하는 타이밍 및 제어 회로(750)에 의해 동작된다. 제어 회로(750)는, 집적 기간 중에 부극성 전압 및 복수의 정극성 전압 펄스를 제어 게이트로 인가한다. 제어 회로(750)는, 또한, 본 발명의 실시예(즉, 도 2)에 따라, 로우 및 칼럼 구동 회로(710, 760)를 제어한다.
칼럼 구동부(760)에 관련된 샘플 앤 홀드 회로(761)는, 선택된 픽셀에 대해 픽셀 리셋 신호(Vrst) 및 픽셀 화상 신호(Vsig)를 판독한다. 차분 신호(Vrst-Vsig)는 차동 증폭기(762)에 의해 각 픽셀에 대해 증폭되고, 아날로그-디지털 변환기(775)(ADC)에 의해 디지털화된다. 아날로그-디지털 변환기(775)는, 디지털화된 픽셀 신호를 디지털 화상을 형성하는 화상 프로세서(780)에 공급한다.
도 6은 본 발명의 촬상 장치(1008)(도 7에 예시된 촬상 장치(700)와 같은)를 포함하도록 변형된 일반적인 프로세서 시스템, 시스템(1000)을 도시한다. 시스템(1000)은 화상 센서 장치를 포함할 수 있는 디지털 회로를 가진 시스템의 모범적인 예이다. 제한 없이, 상기 시스템은, 컴퓨터 시스템, 카메라 시스템, 스캐너, 머신 비젼(machine vision), 차량 네비게이션, 비디오 폰, 감시 시스템, 자동 초점 시스템, 천체 추적 시스템, 동작 감지 시스템, 화상 안정화 시스템, 데이터 압축 시스템, 및 이미저를 채용한 여타 시스템을 포함할 수 있다.
시스템(1000), 예를 들어 카메라 시스템은, 일반적으로, 버스(1020)를 통해 입출력(I/O) 장치(1006)와 통신하는, 마이크로프로세서와 같은, 중앙 처리 장치(CPU)(1002)를 포함한다. 촬상 장치(1008)도 또한 버스(1020)를 통해 CPU(1002)와 통신한다. 프로세서-기반 시스템(1000)은 또한 랜덤 액세스 메모리(RAM)(1004)를 포함하고, 또한 버스(1020)를 통해 CPU(1002)와 통신하는, 플래시 메모리와 같은 탈착가능 메모리(removable memory)(1014)를 포함할 수 있다. 촬상 장치(1008)는, 단일 집적 회로 또는 프로세서와는 다른 칩 상의 메모리 저장부와 함께하거나 함께하지 않는, CPU, 디지털 신호 프로세서 또는, 마이크로프로세서와 같은 프로세서와 결합될 수 있다.
주목해야할 것은, 본 발명이 광-변환 소자를 참조하여 기술했지만, 본 발명은, 광게이트, 광컨덕터, 광다이오드, 및 핀드 광다이오드와 같이(그러나 이에 한정되지는 않는) 촬상 픽셀 회로에 사용되는 어떤 타입의 광센서에도 활용될 수 있고, 다양한 광다이오드 및 핀드 광다이오드의 구성에 활용될 수 있음을 이해해야 한다.
작은 전압이 전체 집적 기간 동안 인가될 필요는 없음을 또한 이해해야한다. 즉, 상기 작은 전압은 전하 집적 기간의 일부 동안만 인가될 수도 있다. 또한, 복수의 전압 펄스가 전체 집적 기간 동안 인가될 필요는 없음을 이해해야한다. 즉, 상기 복수의 전압 펄스는 전하 집적 기간의 일부 동안만 인가될 수도 있다. 본 발명의 이미저는, 이미저의 동작 중에 수행되는 실시예를 결정하는 사용자 선택 또는 어플리케이션 특정 선택 옵션과 함께 본 발명의 모든 실시예를 포함하도록 설계될 수 있음을 이해해야 한다.
상기한 공정 및 장치들은, 바람직한 방법들과, 사용 및 제조될 수 있는 많은 일반적인 장치들을 예시한다. 상기한 기술 및 도면은, 본 발명의 목적, 특징, 및 장점을 달성하기 위한 실시예들을 예시한다. 그러나, 본 발명을 상기 및 예시한 실시예들로 엄격히 제한하려고 의도한 것은 아니다. 후술하는 청구범위의 사상 및 권리범위에 속하는 본 발명의 어떠한 변형도, 현재 예지할 수 없는 것일지라도, 본 발명의 부분으로 생각되어야할 것이다.

Claims (33)

  1. 광센서,
    저장 영역,
    상기 광센서로부터 상기 저장 영역으로 광-전하를 전송하기 위한 트랜지스터, 및
    상기 광센서의 집적 기간 중에 제1 극성 전압을 상기 트랜지스터의 제어 게이트로 인가하고, 복수의 제2 극성 전압의 펄스를 상기 집적 기간 중에 상기 제어 게이트로 인가하기 위한 제어 회로를 포함하는 픽셀 셀.
  2. 청구항 1에 있어서, 상기 제1 극성 전압이 부극성 전압이고, 상기 제2 극성 전압이 정극성 전압인, 픽셀 셀.
  3. 청구항 1에 있어서, 상기 픽셀 셀은, 4T CMOS 이미저 픽셀 셀인, 픽셀 셀.
  4. 청구항 1에 있어서, 상기 저장 영역은, 상기 전송 트랜지스터의 소스/드레인 영역인, 픽셀 셀.
  5. 청구항 1에 있어서, 상기 저장 영역은, 플로팅 확산 영역인, 픽셀 셀.
  6. 청구항 1에 있어서, 상기 광센서는, 광다이오드인, 픽셀 셀.
  7. 청구항 1에 있어서, 상기 광센서는, 광게이트인, 픽셀 셀.
  8. 청구항 1에 있어서, 상기 제2 극성 전압은, 대략 0.0 볼트보다는 크지만, 대략 상기 트랜지스터의 임계 전압 보다는 크지 않은 것인, 픽셀 셀.
  9. 청구항 1에 있어서, 상기 제2 극성 전압은, 0.8 볼트 보다 작은 것인, 픽셀 셀.
  10. 청구항 1에 있어서, 상기 제1 극성 전압은, 대략 0.0 볼트 보다는 작지만, 상기 트랜지스터의 임계 전압 보다 크지 않은 절대값을 가진 것인, 픽셀 셀.
  11. 청구항 10에 있어서, 상기 제1 극성 전압은, 0 볼트 보다 작고 대략 -0.6 볼트 보다 큰 것인, 픽셀 셀.
  12. 기판에 형성된 픽셀 센서 셀의 어레이를 포함하고,
    각 픽셀 센서 셀은,
    광-발생 전하를 축적하기 위해 기판에 형성된 축적 영역, 및
    상기 축적 영역의 전하 집적 기간 다음에 상기 축적된 전하를 플로팅 확산 영역으로 전송하기 위한 것으로서 게이트 전극을 가진 전송 트랜지스터를 포함하며, 상기 전송 트랜지스터의 게이트 전극은, 상기 집적 기간 중에 부극성 전압에 의해 제어되고 그 다음으로 복수의 정극성 전압 펄스에 의해 제어되는 것인, 픽셀 셀 어레이.
  13. 기판에 형성된 픽셀 센서 셀의 어레이를 포함하고,
    각 셀은,
    광센서,
    저장 영역,
    상기 픽셀 셀의 상기 광센서로부터 상기 저장 영역으로 광-전하를 전송하기 위한, 게이트를 가진 트랜지스터, 및
    상기 어레이에 연결되며, 제1 극성 전압을 전하 집적 기간 중에 상기 게이트로 인가하고, 복수의 제2 극성 전압의 펄스를 상기 집적 기간 중에 상기 게이트로 인가하기 위한 제어 회로를 포함하는 이미저 회로.
  14. 청구항 13에 있어서, 상기 제1 극성 전압이 부극성 전압이고, 상기 제2 극성 전압이 정극성 전압인, 이미저 회로.
  15. 청구항 13에 있어서, 상기 제2 극성 전압은, 대략 0.0 볼트보다는 크지만, 대략 상기 트랜지스터의 임계 전압 보다는 크지 않은 것인, 이미저 회로.
  16. 청구항 13에 있어서, 상기 제2 극성 전압은, 0.8 볼트 보다 작은 것인, 이미저 회로.
  17. 청구항 13에 있어서, 상기 제1 극성 전압은, 대략 0.0 볼트 보다는 작지만, 상기 트랜지스터의 임계 전압 보다 크지 않은 절대값을 가진 것인, 이미저 회로.
  18. 청구항 17에 있어서, 상기 제1 극성 전압은, 0 볼트 보다 작고 대략 -0.6 볼트 보다 큰 것인, 이미저 회로.
  19. 청구항 13에 있어서, 상기 저장 영역은, 플로팅 확산 영역인, 이미저 회로.
  20. 청구항 13에 있어서, 상기 광센서는, 광다이오드인, 이미저 회로.
  21. 프로세서, 및
    상기 프로세서에 연결된, 복수의 픽셀 센서 셀을 포함하는 어레이를 포함하는 촬상 장치를 포함하는 처리 시스템으로서,
    각 셀이,
    인가된 광에 따라 광-발생 전하를 발생 및 축적하기 위한 감광 요소,
    플로팅 확산 영역,
    상기 축적된 전하를 상기 플로팅 확산 영역으로 전송하기 위한, 게이트를 가진 전송 레지스터, 및
    상기 어레이에 연결되며, 제1 극성 전압을 집적 기간 중에 상기 트랜지스터의 제어 게이트로 처음 인가하고, 복수의 제2 극성 전압의 펄스를 상기 집적 기간 중에 상기 게이트로 인가하기 위한 제어 회로를 포함하는, 처리 시스템.
  22. 청구항 21에 있어서, 상기 제1 극성 전압이 부극성 전압이고, 상기 제2 극성 전압이 정극성 전압인, 처리 시스템.
  23. 청구항 21에 있어서, 상기 제2 극성 전압은, 대략 0.0 볼트보다는 크지만, 대략 상기 트랜지스터의 임계 전압 보다는 크지 않은 것인, 처리 시스템.
  24. 청구항 21에 있어서, 상기 제2 극성 전압은, 0.8 볼트 보다 작은 것인, 처리 시스템.
  25. 청구항 21에 있어서, 상기 제1 극성 전압은, 대략 0.0 볼트 보다는 작지만, 상기 트랜지스터의 임계 전압 보다 크지 않은 절대값을 가진 것인, 처리 시스템.
  26. 청구항 25에 있어서, 상기 제1 극성 전압은, 0 볼트 보다 작고 대략 -0.6 볼트 보다 큰 것인, 처리 시스템.
  27. 전하 집적 기간 중에 광센서를 노광시키는 단계,
    상기 전하 집적 기간 중에, 제1 극성 전압을 상기 광센서와 전하 저장 영역 사이에 마련된 전송 트랜지스터의 게이트 전극으로 인가하는 단계, 및
    복수의 제2 극성 전압의 펄스를 상기 전하 집적 기간 중에 상기 게이트 전극으로 인가하는 단계를 포함하는 픽셀 셀을 동작시키는 방법.
  28. 청구항 27에 있어서, 상기 제2 극성 전압은, 대략 0.0 볼트보다는 크지만, 대략 상기 트랜지스터의 임계 전압 보다는 크지 않은 것인, 처리 시스템.
  29. 청구항 27에 있어서, 상기 제2 극성 전압은, 0.8 볼트 보다 작은 것인, 처리 시스템.
  30. 청구항 27에 있어서, 상기 제1 극성 전압은, 대략 0.0 볼트 보다는 작지만, 상기 트랜지스터의 임계 전압 보다 크지 않은 절대값을 가진 것인, 처리 시스템.
  31. 청구항 30에 있어서, 상기 제1 극성 전압은, 0 볼트 보다 작고 대략 -0.6 볼트 보다 큰 것인, 처리 시스템.
  32. 전하 집적 기간 중에, 기판의 최상면으로부터 광센서에 관련된 공핍 영역을 감소시키기 위해, 제1 극성 전압을 상기 기판의 상기 광센서에 인접한 전송 트랜지스터로 인가하는 단계, 및
    상기 전하 집적 기간 중에, 플로팅 확산 영역으로의 전자의 이동을 촉진하기 위해, 복수의 제2 극성 전압의 펄스를 상기 전송 트랜지스터로 인가하는 단계를 포함하는 픽셀 셀을 동작시키는 방법.
  33. 청구항 32에 있어서,
    상기 제1 극성 전압을 인가하는 단계는 부극성 전압을 인가하는 단계를 포함하고,
    상기 제2 극성 전압을 인가하는 단계는 정극성 전압을 인가하는 단계를 포함하는 것인, 픽셀 셀을 동작시키는 방법.
KR1020077027977A 2005-05-04 2006-05-02 4ｔ ｃｍｏｓ 이미저 픽셀의 암전류 및 블루밍 억제를 위한방법 및 장치 KR101142592B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/121,119 US7851798B2 (en) 2005-05-04 2005-05-04 Method and apparatus for dark current and blooming suppression in 4T CMOS imager pixel
US11/121,119 2005-05-04
PCT/US2006/016917 WO2006119333A1 (en) 2005-05-04 2006-05-02 Method and apparatus for dark current and blooming suppression in 4t cmos imager pixel

Publications (2)

Publication Number Publication Date
KR20080011681A true KR20080011681A (ko) 2008-02-05
KR101142592B1 KR101142592B1 (ko) 2012-05-10

Family

ID=36694584

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020077027977A KR101142592B1 (ko) 2005-05-04 2006-05-02 4ｔ ｃｍｏｓ 이미저 픽셀의 암전류 및 블루밍 억제를 위한방법 및 장치

Country Status (8)

Country Link
US (3) US7851798B2 (ko)
EP (1) EP1878216B1 (ko)
JP (1) JP4501121B2 (ko)
KR (1) KR101142592B1 (ko)
CN (1) CN101171828B (ko)
AT (1) ATE551834T1 (ko)
TW (1) TWI320659B (ko)
WO (1) WO2006119333A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8456559B2 (en) 2008-04-09 2013-06-04 Canon Kabushiki Kaisha Solid-state imaging apparatus and driving method thereof

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7829832B2 (en) * 2005-08-30 2010-11-09 Aptina Imaging Corporation Method for operating a pixel cell using multiple pulses to a transistor transfer gate
JP5016941B2 (ja) * 2007-02-08 2012-09-05 株式会社東芝 固体撮像装置
FR2915652B1 (fr) * 2007-04-27 2009-06-12 St Microelectronics Sa Procede de commande d'un capteur d'images
US7969494B2 (en) 2007-05-21 2011-06-28 Aptina Imaging Corporation Imager and system utilizing pixel with internal reset control and method of operating same
KR101437912B1 (ko) * 2007-11-19 2014-09-05 삼성전자주식회사 이미지 센서의 구동 방법
US7763837B2 (en) * 2007-11-20 2010-07-27 Aptina Imaging Corporation Method and apparatus for controlling anti-blooming timing to reduce effects of dark current
CN101561990B (zh) * 2008-04-18 2011-06-29 群康科技(深圳)有限公司 光电薄膜晶体管的驱动方法、光电传感器及平面显示器
US8093541B2 (en) * 2008-06-05 2012-01-10 Aptina Imaging Corporation Anti-blooming protection of pixels in a pixel array for multiple scaling modes
JP5625284B2 (ja) * 2009-08-10 2014-11-19 ソニー株式会社 固体撮像装置、固体撮像装置の駆動方法および電子機器
US9103724B2 (en) * 2010-11-30 2015-08-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising photosensor comprising oxide semiconductor, method for driving the semiconductor device, method for driving the photosensor, and electronic device
KR101294386B1 (ko) * 2011-04-13 2013-08-08 엘지이노텍 주식회사 픽셀, 픽셀 어레이 및 픽셀 어레이를 포함하는 이미지센서
KR101294445B1 (ko) 2011-04-13 2013-08-07 엘지이노텍 주식회사 픽셀, 픽셀 어레이, 픽셀 어레이를 포함하는 이미지센서 및 픽셀 어레이의 구동방법
JP2013016675A (ja) * 2011-07-05 2013-01-24 Sony Corp 固体撮像装置、電子機器、及び、固体撮像装置の製造方法
CN102354698B (zh) * 2011-09-28 2015-11-25 上海华虹宏力半导体制造有限公司 实现高动态cmos图像传感器的方法
CN102523393B (zh) * 2011-12-30 2014-02-26 中国科学院上海高等研究院 金属氧化物半导体图像传感器
CN102523391B (zh) * 2011-12-31 2015-03-25 中国科学院上海高等研究院 Cmos图像传感器
CN102547159B (zh) * 2012-02-16 2014-01-22 中国科学院上海高等研究院 高动态范围图像传感器及其控制方法
KR101414202B1 (ko) * 2012-10-31 2014-07-01 주식회사 동부하이텍 이미지 센서
FR3002691B1 (fr) * 2013-02-28 2016-10-28 E2V Semiconductors Capteur d'image avec grille d'anti-eblouissement
US9516248B2 (en) 2013-03-15 2016-12-06 Microsoft Technology Licensing, Llc Photosensor having enhanced sensitivity
WO2015187884A1 (en) * 2014-06-06 2015-12-10 Rambus Inc. Image sensor with depletion-level pixel charge transfer control
KR101679598B1 (ko) * 2016-01-04 2016-11-25 주식회사 동부하이텍 이미지 센서
JP7073035B2 (ja) 2016-08-29 2022-05-23 浜松ホトニクス株式会社 リニアイメージセンサ
CN111403426A (zh) * 2018-12-28 2020-07-10 天津大学青岛海洋技术研究院 一种降低扩散暗电流的cmos图像传感器像素结构
KR20220019548A (ko) 2020-08-10 2022-02-17 삼성전자주식회사 이미지 센서

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1437328A (en) * 1972-09-25 1976-05-26 Rca Corp Sensors having recycling means
US4926225A (en) * 1988-06-29 1990-05-15 Texas Instruments Incorporated High performance extended wavelength imager and method of use
US5637922A (en) * 1994-02-07 1997-06-10 General Electric Company Wireless radio frequency power semiconductor devices using high density interconnect
US6452632B1 (en) * 1997-01-31 2002-09-17 Kabushiki Kaisha Toshiba Solid state image sensor and video system using the same
US6140630A (en) 1998-10-14 2000-10-31 Micron Technology, Inc. Vcc pump for CMOS imagers
US6177333B1 (en) 1999-01-14 2001-01-23 Micron Technology, Inc. Method for making a trench isolation for semiconductor devices
US6310366B1 (en) * 1999-06-16 2001-10-30 Micron Technology, Inc. Retrograde well structure for a CMOS imager
US6326652B1 (en) 1999-06-18 2001-12-04 Micron Technology, Inc., CMOS imager with a self-aligned buried contact
US6204524B1 (en) 1999-07-14 2001-03-20 Micron Technology, Inc. CMOS imager with storage capacitor
US6333205B1 (en) 1999-08-16 2001-12-25 Micron Technology, Inc. CMOS imager with selectively silicided gates
AU5879501A (en) * 2000-05-23 2001-12-03 Sony Corporation Fractal structure and its forming method
JP3724374B2 (ja) 2001-01-15 2005-12-07 ソニー株式会社 固体撮像装置及びその駆動方法
FR2820882B1 (fr) * 2001-02-12 2003-06-13 St Microelectronics Sa Photodetecteur a trois transistors
JP2002330346A (ja) * 2001-05-02 2002-11-15 Fujitsu Ltd Ｃｍｏｓセンサ回路
CN1437263A (zh) * 2002-02-05 2003-08-20 双汉科技股份有限公司 可降低暗电流的互补式金氧半图像传感器结构及其布局方法
US7038820B1 (en) * 2002-04-03 2006-05-02 Eastman Kodak Company Automatic exposure control for an image sensor
US7196436B2 (en) * 2003-04-03 2007-03-27 Goodrich Corporation Solid state relay for switching AC power to a reactive load and method of operating the same
JP4297416B2 (ja) * 2003-06-10 2009-07-15 シャープ株式会社 固体撮像素子、その駆動方法およびカメラ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8456559B2 (en) 2008-04-09 2013-06-04 Canon Kabushiki Kaisha Solid-state imaging apparatus and driving method thereof

Also Published As

Publication number Publication date
US8021908B2 (en) 2011-09-20
EP1878216B1 (en) 2012-03-28
JP2008541564A (ja) 2008-11-20
CN101171828B (zh) 2011-09-21
TW200644622A (en) 2006-12-16
US20110297816A1 (en) 2011-12-08
KR101142592B1 (ko) 2012-05-10
WO2006119333A1 (en) 2006-11-09
TWI320659B (en) 2010-02-11
US20110114826A1 (en) 2011-05-19
US7851798B2 (en) 2010-12-14
US20060249731A1 (en) 2006-11-09
ATE551834T1 (de) 2012-04-15
US8278131B2 (en) 2012-10-02
EP1878216A1 (en) 2008-01-16
CN101171828A (zh) 2008-04-30
JP4501121B2 (ja) 2010-07-14

Similar Documents

Publication Publication Date Title
KR101142592B1 (ko) 4ｔ ｃｍｏｓ 이미저 픽셀의 암전류 및 블루밍 억제를 위한방법 및 장치
US7829832B2 (en) Method for operating a pixel cell using multiple pulses to a transistor transfer gate
US7800675B2 (en) Method of operating a storage gate pixel
KR100940708B1 (ko) 이중 변환 이득 게이트에 의한 화상 픽셀 리셋
US7378635B2 (en) Method and apparatus for dark current and hot pixel reduction in active pixel image sensors
US7852385B2 (en) Imager row-wise noise correction
US7427736B2 (en) Method and apparatus for providing a rolling double reset timing for global storage in image sensors
KR100954942B1 (ko) 4-방향 공유 픽셀 상의 2-방향 공유 저장 게이트 제공 방법및 장치
US7642107B2 (en) Split transfer gate for dark current suppression an imager pixel
US20080210986A1 (en) Global shutter pixel with charge storage region
US20070272828A1 (en) Method and apparatus providing dark current reduction in an active pixel sensor
KR100983767B1 (ko) 이미저의 스퓨리어스 전하로부터 교정 픽셀을 차폐하는 방법 및 장치
US7619671B2 (en) Method, apparatus and system for charge injection suppression in active pixel sensors
US7417677B2 (en) Lag cancellation in CMOS image sensors
US20080217716A1 (en) Imaging apparatus, method, and system having reduced dark current

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
J201 Request for trial against refusal decision
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20091124

Effective date: 20120223

GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180418

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190416

Year of fee payment: 8