CMOS图像传感器
技术领域
本发明属于半导体领域,特别是涉及CMOS图像传感器。
背景技术
众所周知,图像传感器是一种能将光学图像转换成电信号的半导体器件。图像传感器大体上可以分为电荷耦合元件(CCD)和互补金属氧化物半导体(CMOS)图像传感器。
近年来,CMOS传感器在相机中集成了软件功能的智能型解决方案的市场份额正不断的扩大。CMOS传感器的需求成长速度可达到CCD传感器的七倍,其中,照相手机和数码相机的迅速普及是这种需求的主要推动因素。显然,人们如此看好CMOS图像传感器的成长前景是基于这样一个事实:与垄断该领域长达30多年的CCD技术相比,它能够更好地满足用户对各种应用中新型图像传感器不断提升的品质要求,如更加灵活的图像捕获、更高的灵敏度、更宽的动态范围、更高的分辨率、更低的功耗以及更加优良的系统集成等。此外,CMOS图像传感器还造就了一些迄今为止尚不能以经济的方式来实现的新颖应用。另外,还有一些有利于CMOS传感器的“软”标准在起作用,包括:应用支持、抗辐射性、快门类型、开窗口和光谱覆盖率等。不过,这种区别稍带几分任意性,因为这些标准的重要程度将由于应用的不同(消费、工业或汽车)而发生变化。
现有的CMOS图像传感器根据其读出方式大致可以分为PPS、APS和DPS三种。无源式像素结构(Passive Pixel Sensor,简称PPS),为最早出现的结构。如图1所示,它包括一个光电二极管(Photodiode)和一个行选(Row-select)晶体管,光电二极管本质上是一个由P型半导体和N型半导体组成的PN结,它可等效为一个反向偏置的二极管和一个MOS电容并联。读出时,打开行选晶体管,电荷通过该列的积分器进行积分,最后将电压读出。有源式像素结构(Active Pixel Sensor,简称APS),其结构通常包括一个复位(Reset)晶体管、一个源跟随器(Source follower)、一个行选(Row-select)晶体管和一个光电二极管(Photodiode)(4T结构为Pinned Diode和一个传输管)。APS读出方式具体可以分为两种:V-APS和C-APS,如图2a所示,V-APS方式将像素电容上的电压读出,如图2b所示,C-APS方式将像素电容上的电荷读出并进行积分得到电压。
双模CMOS图像传感器通常包括C-APS和PPS两种读出方式,但现有的双模CMOS图像传感器要么电路复杂,导致图像传感器的填充因子(Fill factor)比较小,要么逻辑过于复杂。
发明内容
鉴于以上所述现有技术的缺点,本发明的目的在于提供一种CMOS图像传感器,以通过一个逻辑控制简单的电路提高CMOS图像传感器的动态范围以及拍摄帧率。
为实现上述目的及其他相关目的,本发明提供一种CMOS图像传感器,连接一预设有一光强阀值的外部光强检测装置,所述CMOS图像传感器至少包括:感光器件,用于将光信号转换成信号电荷;双模读出电路,连接于所述感光器件,包括:第一电容,其第一端连接于所述感光器件的输出端、第二端接地,用于存储所述感光器件所产生的信号电荷;第一晶体管,其栅极连接于所述外部光强检测装置、漏极连接于所述第一电容、源极作为输出端,用于在光强检测大于预设的光强阀值时,将所述第一电容存储的信号电荷输出;第二晶体管,其栅极连接于所述第一电容、漏极连接于所述外部光强测试装置、源极作为输出端,用于在光强检测小于预设的光强阀值时,将所述第一电容存储的信号电荷放大并输出;积分电路,连接于所述第一晶体管及第二晶体管的输出端,用于将信号电荷转换为电压信号输出;第三晶体管,其漏极连接于直流电源,源极连接于所述光电二极管,栅极连接于一快门装置,用于实现快门功能。
在本发明的CMOS图像传感器中,所述感光器件为光电二极管或光门,其中,所述光电二极管为PN结光电二极管或Pinned光电二极管。优选地,所述感光器件为光电二极管,所述光电二极管的正极端接地,负极端连接所述第一电容。
在本发明的CMOS图像传感器中,所述第三晶体管对所有像素添加同样的快门信号以实现所有的像素同时曝光。
在本发明的CMOS图像传感器中,还包括重置晶体管,其栅极用于输入复位控制信号,漏极连接于直流电源,源极连接于所述第一电容。
在本发明的CMOS图像传感器中,还包括转移晶体管,其栅极用于输入转移信号,漏极连接于所述光电二极管的正极输出端,源极连接于所述第一电容,用于将所述光电二极管产生的电荷转移至所述第一电容并实现相关双采样。
在本发明的CMOS图像传感器中,还包括并联于所述第一电容的一个或多个电容,用于存储所述光电二极管所产生的电荷。
在本发明的CMOS图像传感器中,所述积分电路包括运算放大器及第二电容,其中,所述运算放大器的第一输入端与所述双模读出电路的输出端相连、第二输入端接地,所述第二电容的第一端连接于所述运算放大器的第一输入端、第二端连接于所述运算放大器的第一输入端。
如上所述,本发明的CMOS图像传感器,具有以下有益效果:所述CMOS图像传感器包括光电二极管、双模读出电路、以及积分电路。本发明通过一个逻辑控制简单的电路提高CMOS图像传感器的动态范围以及拍摄帧率。在环境光线比较强的情况下,使用PPS模式进行读取,不经放大将电荷直接读取出来。而在环境光线比较弱的情况下,使用C-APS模式进行读取,通过不同的偏置实现可变增益读取。从而大大提高了CMOS图像传感器的动态范围。全局快门可以使得所有像素(pixel)同时感光,从而大大提高了拍摄的帧率,也具有拍摄高速运动的物体的能力。
附图说明
图1显示为现有技术中的PPS结构CMOS传感器电路示意图;
图2a显示为现有技术中的V-APS结构CMOS传感器电路示意图;
图2b显示为现有技术中的C-APS结构CMOS传感器电路示意图;
图3显示为本发明的CMOS传感器电路示意图;
图4a~图4b显示为本发明的CMOS传感器的具体结构示意图;
图5显示为本发明CMOS传感器的工作时序示意图。
元件标号说明
1 P型衬底
21 浅沟道隔离槽
22 第三晶体管
23 光电二极管
24 转移晶体管
25 第一电容
26 重置晶体管
27 第一晶体管
28 第二晶体管
29 N阱
具体实施方式
以下通过特定的具体实例说明本发明的实施方式,本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用,本说明书中的各项细节也可以基于不同观点与应用,在没有背离本发明的精神下进行各种修饰或改变。
请参阅图3至图5。需要说明的是,本实施例中所提供的图示仅以示意方式说明本发明的基本构想,遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制,其实际实施时各组件的型态、数量及比例可为一种随意的改变,且其组件布局型态也可能更为复杂。
实施例1
请参阅图3,如图所示,本发明提供一种CMOS图像传感器,连接一预设有一光强阀值的外部光强检测装置,所述CMOS图像传感器至少包括:感光器件,用于将光信号转换成信号电荷,所述感光器件为光电二极管或光门,其中,所述光电二极管为PN结光电二极管或Pinned光电二极管。在本实施例中,所述感光器件采用光电二极管(PD)23,所述光电二极管(PD)23的正极端接地,负极端连接所述第一电容(FD)25。双模读出电路,连接于所述光电二极管(PD)23,包括:第一电容(FD)25,其第一端连接于所述光电二极管(PD)23的输出端、第二端接地,用于存储所述光电二极管(PD)23所产生的信号电荷;第一晶体管(VPPS)27,所述第一晶体管(VPPS)27具有连接于所述外部光强检测装置的栅极272、连接于所述第一电容(FD)25的漏极271、以及连接于所述积分电路的源极273,用于在光强检测大于预设的光强阀值时,将所述第一电容(FD)25存储的信号电荷输出;第二晶体管(VAPS)28,所述第二晶体管(VAPS)28具有连接于所述第一电容(FD)25的栅极282、连接于所述外部光强测试装置的漏极281、以及连接于所述积分电路的源极,用于在光强检测小于预设的光强阀值时,将所述第一电容(FD)25存储的信号电荷放大并输出。积分电路,连接于所述第一晶体管(VPPS)27及第二晶体管(VAPS)28的输出端,用于将信号电荷转换为电压信号输出;第三晶体管(GS)22,其漏极221连接于直流电源,源极连接于所述光电二极管(PD)23,栅极222连接于一快门装置,用于实现快门功能。
优选地,所述第三晶体管(GS)22对所有像素添加同样的快门信号以实现所有的像素同时曝光。
在本实施例中,所述CMOS传感器还包括:还包括用于将所述第一电容(FD)25存储的信号电荷清零的重置晶体管(RST)26,其栅极261用于输入复位控制信号,漏极262连接于直流电源,源极连接于所述第一电容(FD)25;还包括转移晶体管(TX)24,所述转移晶体管(TX)24形成于一衬底中,其栅极用于输入转移信号,第一端连接于所述光电二极管(PD)23的正极输出端,第二端与所述衬底形成所述第一电容(FD)25,用于将所述光电二极(PD)23管产生的电荷转移至所述第一电容(FD)25并实现相关双采样。优选地,所述CMOS传感器还包括并联于所述第一电容(FD)25的一个或多个电容,用于存储所述光电二极管(PD)23所产生的电荷。
进步一地,所述积分电路包括运算放大器(OPA)及第二电容(Cf),其中,所述运算放大器(OPA)的反相输入端与所述双模读出电路的输出端相连,同相输入端接地,所述第二电容(Cf)的第一端连接于所述运算放大器(OPA)的反相输入端,第二端连接于所述运算放大器(OPA)的输出端。
请参阅图4a,如图所示,具体地,所述CMOS传感器包括形成于P型衬底1两端的浅沟道隔离槽21,所述第三晶体管(GS)22用于实现快门功能,其源漏极均形成于所述P型衬底1中,栅极222位于源漏极之间且形成于所述P型衬底1表面,漏极221且连接于直流电源,栅极222连接于一快门装置;所述光电二极管(PD)23形成于P型衬底1中,采用Pinned结构且连接于所述第三晶体管(GS)22的源极,用于将光信号转换成信号电荷;所述转移晶体管(TX)24的源漏极均形成于所述P型衬底1中,栅极241位于源漏极之间且形成于所述P型衬底1表面,其栅极241用于输入转移信号,漏极连接于所述光电二极管(PD)23,源极与所述P型衬底1形成所述第一电容(FD)25,所述转移晶体管(TX)24用于将所述光电二极管(PD)23产生的电荷转移至所述第一电容(FD)25并实现相关双采样;所述第一电容(FD)25为所述转移晶体管(TX)24的源极与所述P型衬底1共同形成,用于存储通过所述转移晶体管(TX)24转移的所述光电二极管(PD)23所产生的信号电荷,在另一实施例中,所述第一电容(FD)25可单独制作于所述衬底1中,还可以包括并联于所述第一电容(FD)25的一个或多个电容,用于存储所述光电二极管(PD)23所产生的电荷;所述重置晶体管(RST)26的源漏极均形成于所述P型衬底1中,栅极261位于源漏极之间且形成于所述P型衬底1表面,其栅极261用于输入复位控制信号,漏极262连接于直流电源,源极连接于所述第一电容(FD)25,用于将所述第一电容(FD)25存储的信号电荷清零;所述第一晶体管(VPPS)27形成于N阱29中,其漏极271通过连线与所述第一电容(FD)25相连,栅极272连接于所述外部光强检测装置用以输入控制信号、源极273连接于所述积分电路,其中,所述N阱29形成于所述P型衬底1中;所述第二晶体管(VAPS)28形成于所述N阱29中,其源极273与所述第一晶体管(VPPS)27共用,其栅极282通过连线连接于所述第一电容(FD)25,其漏极连接于所述外部光强测试装置用以添加偏置电压以实现放大功能、另一极连接于所述积分电路。
图5显示为本发明CMOS传感器的工作时序示意图。在复位(reset)阶段,所述重置晶体管(RST)26的栅极261加高电平,转移晶体管(TX)24的栅极241加低电平,漏极262接通电源将第一电容(FD)25上的电荷清除,复位完成。在感光阶段,如果检测到环境光较强,则使用PPS读出方式,转移晶体管(TX)24的栅极241加高电平,所述第一晶体管(VPPS)的栅极272加高电平,第一电容(FD)上的电荷在积分电容上积分得到电压,接着再将电压读出。如果检测到环境光比较弱,则使用C-APS方式读出,转移晶体管(TX)24的栅极241加高电平,所述第二晶体管(VAPS)28与外部光强检测装置的连接端加偏置电压,第一电容(FD)25上的电压直接加在所述第二晶体管(VAPS)28的栅极282,所述第二晶体管(VAPS)28的跨导由这两个电压差也就是栅源电压控制,可以表示为:gm=μ*Cox*W/L*(Vgs-VT),其中,Cox表示MOS管栅氧化层单位表面积电容,W为MOS管的宽,L为MOS管的长,Vgs表示栅源电压,VT为阀值电压;电流在积分电容上积分得到电压,之后将电压读出到ADC或者其他处理电路。在快门阶段,通过对所有像素(pixel)加同样地快门信号,所有的像素可以实现同时曝光,从而可以达到很高的帧率,也具有拍摄高速运动物体的能力。
实施例2
请参阅图3,如图所示,本实施例中的CMOS传感器的基本电路如实施例1。
请参阅图4b,如图所示,具体地,所述CMOS传感器包括形成于P型衬底1’两端的浅沟道隔离槽21’,所述第三晶体管(GS)22’用于实现快门功能,其源漏极均形成于所述P型衬底1’中,栅极222’位于源漏极之间且形成于所述P型衬底1’表面,漏极221’且连接于直流电源,栅极222’连接于一快门装置;所述光电二极管(PD)23’形成于P型衬底1’中,采用Pinned结构且连接于所述第三晶体管(GS)22’的源极,用于将光信号转换成信号电荷;所述转移晶体管(TX)24’的源漏极均形成于所述P型衬底1’中,栅极241’位于源漏极之间且形成于所述P型衬底1’表面,其栅极241’用于输入转移信号,漏极连接于所述光电二极管(PD)23’,源极与所述P型衬底1’形成所述第一电容(FD)25’,在其它实施例中,所述第一电容(FD)25’可单独制作于所述衬底1’中,还可以包括并联于所述第一电容(FD)25’的一个或多个电容,所述转移晶体管(TX)24’用于将所述光电二极管(PD)23’产生的电荷转移至所述第一电容(FD)25’并实现相关双采样;所述第一电容(FD)25’为所述转移晶体管(TX)24’的源极与所述P型衬底1’共同形成,用于存储通过所述转移晶体管(TX)24’转移的所述光电二极管(PD)23’所产生的信号电荷,在另一实施例中,可以还包括并联于所述第一电容(FD)25’的一个或多个电容,用于存储所述光电二极管(PD)23’所产生的电荷;所述重置晶体管(RST)26’的源漏极均形成于所述P型衬底1’中,栅极261’位于源漏极之间且形成于所述P型衬底1’表面,其栅极261’用于输入复位控制信号,漏极262’连接于直流电源,源极连接于所述第一电容(FD)25’,用于将所述第一电容(FD)25’存储的信号电荷清零;所述第二晶体管(VAPS)27’形成于所述P型衬底1’中,其与所述重置晶体管共用同一漏极271’且其漏极271’连接于所述外部光强测试装置用以添加偏置电压以实现放大功能,其栅极272’通过连线连接于所述第一电容(FD)25’,其源极273’连接于所述积分电路。所述第一晶体管(VPPS)282’形成于所述P型衬底1’中,其与所述第二晶体管(VAPS)27’共用同一源极273’,且其源极273’连接于所述积分电路,栅极282’连接于所述外部光强检测装置用以输入控制信号、其漏极281’通过连线与所述第一电容(FD)25’相连。
图5显示为本实施例CMOS传感器的工作时序示意图。其基本时序如实施例1,其中,在复位(reset)阶段,所述重置晶体管(RST)26’的栅极261’加高电平,转移晶体管(TX)24’的栅极241’加低电平,漏极271’接通电源将第一电容(FD)25’上的电荷清除,复位完成。在使用C-APS方式读出阶段,转移晶体管(TX)24’的栅极241’加高电平,所述第二晶体管(VAPS)27’与所述重置晶体管(RST)26’共用的漏极271’上加偏置电压,第一电容(FD)25’上的电压直接加在所述第二晶体管(VAPS)27’的栅极272’,电流在积分电容上积分得到电压,之后将电压读出到ADC或者其他处理电路。
综上所述,本发明的CMOS图像传感器包括光电二极管、双模读出电路、以及积分电路。本发明通过一个逻辑控制简单的电路提高CMOS图像传感器的动态范围以及拍摄帧率。在环境光线比较强的情况下,使用PPS模式进行读取,不经放大将电荷直接读取出来。而在环境光线比较弱的情况下,使用C-APS模式进行读取,通过不同的偏置实现可变增益读取。从而大大提高了CMOS图像传感器的动态范围。全局快门可以使得所有像素(pixel)同时感光,从而大大提高了拍摄的帧率,也具有拍摄高速运动的物体的能力。所以,本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效,而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下,对上述实施例进行修饰或改变。因此,举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变,仍应由本发明的权利要求所涵盖。