CN103439645B - Ctia型cmos焦平面读出电路及测试方法 - Google Patents

Abstract

一种CTIA型CMOS焦平面读出电路的测试方法，包括CTIA读出单元，其创新在于：在CTIA读出单元的信号输入端连接一测试电容；对CTIA读出单元进行测试时，通过向测试电容施加测试电压来模拟实际工作中光电探测器的像素单元输出的信号电流。本发明的有益技术效果是：测试信号调节范围大，测试内容全面、准确，不会对实际工作时的信号电流造成干扰，物理面积占用小。

Description

CTIA型CMOS焦平面读出电路及测试方法

技术领域

本发明涉及一种半导体器件测试技术，尤其涉及一种CTIA型CMOS焦平面读出电路及测试方法。

背景技术

随着信息技术与微电子技术的迅猛发展，焦平面技术也应运而生，目前，基于焦平面技术的焦平面成像已广泛应用于工业控制、医疗诊断、化学过程监测、天文学等诸多领域。实现焦平面成像的基本原理是：利用高度发展的微电子技术，将成千上万的光电探测器与读出电路集成在一起，以使得被摄目标可以直接成像。

由于焦平面成像的光电转换过程对半导体禁带宽度的要求，其光电探测器通常由化合物半导体构成，例如HgCdTe，InGaAs等；而焦平面成像中的读出电路通常为硅基电路，因此，在制作焦平面成像结构时，其光电探测器和读出电路是由不同材料的两个芯片构成，两个芯片之间通过铟柱连接，由铟柱将光电转换后的信号电流传导至读出电路，光电探测器的每一个像素单元在读出电路中都对应一个相应的采样单元，每个像素单元输出的信号电流经对应的采样单元处理后，再依照读出电路的读出控制依次将其读出。

典型的焦平面读出电路包括以下几种形式：CCD（电荷耦合器件）、CID（电荷注入器件）、CIM（电荷成像矩阵）以及CMOS读出电路等。其中，CCD读出电路是较为成熟、应用最早的读出电路，但是CMOS读出电路凭借其低成本、低功耗、高集成度等优势，使得CMOS读出电路在近年来已逐步取代CCD读出电路并成为主流焦平面读出电路。CMOS读出电路中，用于与铟柱相连的采样单元通常包含了如下几种类型：自积分型（SI）采样单元、源随器型（SFD）采样单元、直接注入型（DI）采样单元、反馈增强直接注入型（FEDI）采样单元、电流镜栅调制型（CM）采样单元、电阻负载栅级调制型（RL）采样单元、电容反馈跨阻放大器（CTIA）采样单元、电阻反馈跨阻放大器（RTIA）采样单元。

其中，电容反馈跨阻放大器（CTIA）是由运放和反馈积分电容构成的一种复位积分器，探测器电流在反馈积分电容上积分，其大小增益由积分电容确定，它可以提供很低的探测器输入阻抗和恒定的探测器偏置电压，在从很低到很高的背景范围内，都具有非常低的噪声，其输出信号的线性度也很好，因此是CMOS焦平面读出电路中常用的采样单元。

由于CMOS读出电路的功能是将探测器探测的信号进行前级处理后读出，其功能能否实现将决定整个焦平面是否能够成像。如果在使用过程中焦平面失效，一般很难确定是焦平面探测器器件失效还是CMOS读出电路失效，而如果整个焦平面性能较低也很难确定是探测器器件或读出电路的性能偏低。因此，有必要在制作过程中对CMOS读出电路进行单独测试。

现有技术中，在对CTIA型CMOS焦平面读出电路进行测试时，其测试电路是通过电流镜镜像电流的方式向积分电容注入电流，测试电路的原理示意图如图1所示，这种方式有如下缺点：第一，在电路正常工作的时候，由于电流镜中连接运放的MOS管即使关闭也有一定的漏电流，测试电流i_test并不能完全为0，这个电流虽然很小，但由于探测器的信号电流同样很小（低背景时甚至为“皮安”级别），这个漏电流将对信号产生较大的干扰；第二，在测试时，由于受MOS管漏电流范围的限制，i_test通常最小为“纳安”级别，无法产生皮安级别的测试电流，因此，电流镜无法模拟出探测器工作于低背景、短积分时间情况下的工作状态，导致测试的全面性欠佳；第三，由于电流镜的栅极控制信号V’ref与漏电流之间不是线性变化关系，而电流镜中的MOS管也会导致测试电流i_test的非线性度进一步加重，降低读出电路的线性度；第四，对于读出电路来说，其线性度与注入效率都是衡量其性能的重要参数，而由于线性度与注入效率的测试都需要依赖精确的i_test和输出电压的数值，但是通过电流镜提供的控制信号很难精确计算出i_test，因此，无法对读出电路的线性度与注入效率进行量化，测试项目十分受限；第五，为了构成电流镜结构，需要在每一个像素单元对应的采样单元内增加MOS管，故从整个读出电路来看，由于MOS管制造工艺中不可避免的存在MOS管失配、工艺偏差等因素，很难保证整个阵列的MOS管之间有较高的均一性，最终降低整个读出电路的均一性；最后，由于增加了MOS管，也相应增大了整个读出电路的面积需求，不利于读出电路的小型化。

发明内容

针对背景技术中的问题，本发明提出了一种CTIA型CMOS焦平面读出电路的测试结构及其测试方法，包括CTIA读出单元、与CTIA读出单元连接的测试电路，其创新之处在于：所述测试电路由引线一、引线二和测试电容组成，引线一的一端与测试电容的一端连接，引线一的另一端与CTIA读出单元的信号输入端连接；引线二的一端与测试电容的另一端连接，在测试时，引线二的另一端与测试电压输入端接触，实际工作时，引线二的另一端闲置；引线二用于在测试过程中将测试电压导入测试电容内。

前述方案的原理是：在测试时，通过向测试电容施加测试电压来间接地向CTIA读出单元内的积分电容进行充电操作，以模拟光电探测器中的像素单元向积分电容充电的过程，通过对模拟充电过程中各种电学参数的检测来实现对读出电路性能的测试；对应到背景技术中所述的现有技术存在的各种缺陷，本发明存在如下好处：1）由于测试电容中间存在绝缘层，在实际工作时，带测试电容的CTIA读出单元不会像带电流镜的CTIA读出单元那样存在漏电流，本发明的方案不会在实际工作中对实际信号电流造成干扰；2）由于测试电容不存在漏电流问题，可以通过测试电容向积分电容充入十分微弱的电荷，以生成微弱的小信号，从而较好的模拟出低背景情况时像素单元的工作状态，使测试范围（尤其是低背景范围）得到了延伸，提高测试的全面性；3）测试电压通过测试电容间接地作用到积分电容上，避免了整个读出电路线性度的降低；4）本发明所依据的测试原理基于电荷守恒，可以根据测试电容与积分电容之间的电容值比例，精确计算出读出电路的理论线性度和注入效率，再结合实际测量到的各种电学参数，就能对读出电路的实际线性度和注入效率进行量化评价，辅助技术人员对读出电路的性能进行判断，提高测试的准确性和测试结果的参考价值；5）由于本发明的测试单元内不含MOS管，仅需制作出测试电容即可，相比于MOS管制作工艺，不同测试电容之间电参数的均一性更容易得到保证，提高了测试的准确性，同时，由于与电流镜电路相比，电容的面积相对更小，与现有技术相比还节省了版图面积。

优选地，本发明采用如下电路来实现CTIA读出单元：所述CTIA读出单元由运算放大器、积分电容和复位开关组成；积分电容和复位开关并联在G节点和H节点之间，G节点与运算放大器的倒向输入端相连，H节点与运算放大器的输出端相连；运算放大器的倒向输入端形成CTIA读出单元的信号输入端；运算放大器的非倒向输入端与参考电压输入端相连，运算放大器的输出端即形成CTIA读出单元的输出端；CTIA读出单元实际工作时，运算放大器的倒向输入端与像素单元的输出端相连，测试电容闲置。

优选地，所述测试电容和CTIA读出单元采用CMOS工艺集成在一块芯片上。

优选地，所述测试电容为多个，多个测试电容分别与多个CTIA读出单元一一对应。

基于前述的CTIA型CMOS焦平面读出电路，本发明还提出了一种CTIA型CMOS焦平面读出电路测试方法，包括CTIA读出单元，其创新在于：在CTIA读出单元的信号输入端连接一测试电容；对CTIA读出单元进行测试时，通过向测试电容施加测试电压来模拟实际工作中光电探测器的像素单元输出的信号电流。

优选地，采用如下方案来搭建前述方法中涉及的CTIA读出单元：所述CTIA读出单元由运算放大器、积分电容和复位开关组成；积分电容和复位开关并联在G节点和H节点之间，G节点与运算放大器的倒向输入端相连，H节点与运算放大器的输出端相连；运算放大器的倒向输入端形成CTIA读出单元的信号输入端，测试电容的一端与测试电压输入端相连，测试电容的另一端与运算放大器的倒向输入端相连；运算放大器的非倒向输入端与参考电压输入端相连；对CTIA读出单元进行测试时，通过在测试电压输入端施加测试电压来对测试电容进行充电，由测试电容来间接地向积分电容进行充电，从而模拟出实际工作中像素单元向积分电容进行充电的过程；CTIA读出单元实际工作时，运算放大器的倒向输入端与像素单元的输出端相连，测试电容闲置。

优选地，所述测试电容和CTIA读出单元采用CMOS工艺集成在一块芯片上。

优选地，所述测试电容为多个，多个测试电容分别与多个CTIA读出单元一一对应。

本发明的有益技术效果是：测试信号调节范围大，测试内容全面、准确，不会对实际工作时的信号电流造成干扰，物理面积占用小。

附图说明

图1、带电流镜的CTIA读出单元的电路原理示意图（电流镜中MOS管仅在图中示出其一）；

图2、本发明的电路原理示意图；

图3、本发明正常工作时的等效电路示意图；

图4、本发明测试过程中等效电路示意图一；

图5、本发明测试过程中等效电路示意图二。

具体实施方式

一种CTIA型CMOS焦平面读出电路测试方法，包括CTIA读出单元，其创新在于：在CTIA读出单元的信号输入端连接一测试电容B；对CTIA读出单元进行测试时，通过向测试电容B施加测试电压来模拟实际工作中光电探测器的像素单元输出的信号电流。

进一步地，所述CTIA读出单元由运算放大器D、积分电容E和复位开关F组成；积分电容E和复位开关F并联在G节点和H节点之间，G节点与运算放大器D的倒向输入端相连，H节点与运算放大器D的输出端相连；运算放大器D的倒向输入端形成CTIA读出单元的信号输入端，测试电容B的一端与测试电压输入端A相连，测试电容B的另一端与运算放大器D的倒向输入端相连；运算放大器D的非倒向输入端与参考电压输入端相连；对CTIA读出单元进行测试时，通过在测试电压输入端A施加测试电压来对测试电容B进行充电，由测试电容B来间接地向积分电容E进行充电，从而模拟出实际工作中像素单元向积分电容E进行充电的过程；CTIA读出单元实际工作时，运算放大器D的倒向输入端与像素单元的输出端C相连，测试电容B闲置。

进一步地，所述测试电容B和CTIA读出单元采用CMOS工艺集成在一块芯片上。

进一步地，所述测试电容B为多个，多个测试电容B分别与多个CTIA读出单元一一对应。

一种CTIA型CMOS焦平面读出电路，包括CTIA读出单元、与CTIA读出单元连接的测试电路，其改进在于：所述测试电路由引线一、引线二和测试电容B组成，引线一的一端与测试电容B的一端连接，引线一的另一端与CTIA读出单元的信号输入端连接；引线二的一端与测试电容B的另一端连接，在测试时，引线二的另一端与测试电压输入端A接触，实际工作时，引线二的另一端闲置；引线二用于在测试过程中将测试电压导入测试电容B内。

进一步地，所述CTIA读出单元由运算放大器D、积分电容E和复位开关F组成；积分电容E和复位开关F并联在G节点和H节点之间，G节点与运算放大器D的倒向输入端相连，H节点与运算放大器D的输出端相连；运算放大器D的倒向输入端形成CTIA读出单元的信号输入端；运算放大器D的非倒向输入端与参考电压输入端相连；CTIA读出单元实际工作时，运算放大器D的倒向输入端与像素单元的输出端C相连，测试电容B闲置。

进一步地，所述测试电容B和CTIA读出单元采用CMOS工艺集成在一块芯片上。

进一步地，所述测试电容B为多个，多个测试电容B分别与多个CTIA读出单元一一对应。

为了便于本领域技术人员实施，发明人还对本发明的方案作了如下的进一步讲解：

本领域技术人员应该清楚，本发明的CTIA读出单元仅为读出电路中的一个部分，CTIA读出单元还要与相应的处理电路I结合后，才能形成一个完整的读出电路，处理电路I与读出电路的关系如图所示，处理电路I的输入端与CTIA读出单元的输出端（即运算放大器D的输出端）连接，处理电路I的输出端即形成读出电路的输出端；鉴于现有的读出电路原理，所述处理电路I包括行列选址电路、列级运算放大器电路和输出级放大器电路，其中，行列选址电路主要作用是保证焦平面阵列的信号按需要的读取顺序依次读出，列级运算放大器电路主要作用是对信号进行跟随放大，输出级放大器电路主要作用是提高驱动能力，实现与外部接口电路的匹配。由于处理电路I的实现结构和发挥的功能及处理过程与现有技术别无二致，故在此不再赘述。

以图2中所示出的电路为例（由于处理电路I的结构和实现的功能及处理过程与现有技术相同，故所有附图中仅将与本发明改进点相关的CTIA读出单元进行了示出，处理电路I仅用标记I所示的部件代指），读出电路正常工作时，由像素单元输出的信号电流（记为i_det）向积分电容E充电，经过一定的积分时间之后，设积分电容E储存的电荷由0变为Q₂，此时的等效电路图如图3所示，设读出电路的输出电压V_OUT的变化值为ΔV_OUT，考虑运算放大器D为理想运放，其增益足够大，依据运放虚短特性，运算放大器D的倒向输入端电压V_i（即图中G节点处电压）始终等于在非倒向输入端施加的参考电压V_ref，令处理电路I的增益为1，则此时的ΔV_OUT可由下式示出： $\mathrm{\Δ}{V}_{\mathrm{OUT}}=\frac{Q_2}{C_{\mathrm{int}}}$ ①

式中，C_int为积分电容E的电容值；

当对读出电路进行测试时，信号电流i_det为0，首先使复位开关F闭合，此时的等效电路图如图4所示，考虑运放的虚短特性，此时ΔV_OUT＝V_i＝V_ref，积分电容E被短路，设测试电容B储存的电荷为Q，Q值可由下式示出：

Q＝(V_test-V_ref)·C_test②

式中，C_test为测试电容B的电容值；V_test为测试电压输入端A的电压值；

当复位开关F打开的时候，其等效电路图如图5所示，此前储存在测试电容B中的电荷将给积分电容E充电，由于电荷转移过程中电荷守恒，则测试电容B中储存的电荷变为了Q-Q₂，即测试电容B储存的电荷量减小了Q₂，积分电容E中储存的电荷量增加了Q₂，设此时V_test的变化为ΔV_test，则ΔV_test可由下式示出： $\mathrm{\Δ}{V}_{\mathrm{test}}=\frac{Q_2}{C_{\mathrm{test}}}$ ③同时，此时的ΔV_OUT的值可由①式示出，将①式和③式相比，可得： $\frac{\mathrm{\Δ}{V}_{\mathrm{OUT}}}{\mathrm{\Δ}{V}_{\mathrm{test}}}=\frac{C_{\mathrm{test}}}{C_{\mathrm{int}}}$ ④对④式进行变形后可得： $\mathrm{\Δ}{V}_{\mathrm{OUT}}=\frac{C_{\mathrm{test}}}{C_{\mathrm{int}}}\·\mathrm{\Δ}{V}_{\mathrm{test}}$ ⑤

对于任意线性电路来说，其输出与输入都可以定义如下，

ΔV_O＝aΔV_in+b⑥

式中，a为电路的线性度，ΔV_O为电路的输出电压变化值，对应到读出电路中，ΔV_O＝ΔV_OUT；ΔV_in为输入电压的变化值，对应到读出电路中，ΔV_in＝ΔV_test；结合式⑤的结论，读出电路的线性度即可等效为因此，在进行测试时，可通过对ΔV_OUT和ΔV_test的关系来分析读出电路的实际线性度与的差异，从而实现对读出电路的线性度进行定量的分析和评价，并以此来评判读出电路的性能。

对于任意电路的注入效率，是指实际注入电路中的电荷与理论计算的注入电荷之比；对应到读出电路中，注入效率是指实际注入到积分电容E中的电荷与理论计算注入积分电容E中的电荷之比；由于在理论计算时，将读出电路假设为理想电路，注入效率应为1，但是在实际中，会有多种因素影响注入效率（例如运算放大器D的输入端电压存在一定的波动，注入积分电容E中的电荷也会有一定的损失），实际注入效率应小于1；设读出电路的注入效率为η，则η可由下式示出： $\mathrm{\η}=\frac{\mathrm{\Δ}{Q}_{\mathrm{test}}}{\mathrm{\Δ}{Q}_{\mathrm{theoretic}}}=\frac{\mathrm{\Δ}{V}_{\mathrm{OUT}-\mathrm{test}}}{\mathrm{\Δ}{V}_{\mathrm{OUT}-\mathrm{theoretic}}}$ ⑦

式中，ΔQ_theoretic为注入读出电路的电荷的理论值；ΔQ_test为注入读出电路的电荷的实际值；ΔV_{OUT-theoretic}为读出电路的理论输出电压变化值，ΔV_OUT-test为读出电路的实际输出电压变化值；

其中，ΔV_{OUT-theoretic}可由⑤式计算得出（即求解出⑤式中的ΔV_OUT），然后通过实际测试，得到在相同的ΔV_test条件下的ΔV_OUT-test，ΔV_OUT-test与ΔV_{OUT-theoretic}的比例即为读出电路的实际注入效率。

根据前面的分析可以看出，本发明可以对读出电路的线性度和注入效率进行准确地定量分析和评价，相比于现有技术，可以获得更为准确、参考价值也更大的测试结果。

实施例：

按图2方式搭建读出电路中的CTIA读出单元，由测试电压输入端A输入的测试电压V_test对其进行控制；测试时，首先闭合复位开关F，使得测试电容B两端充满电荷；然后将复位开关F断开，测试电容B开始给积分电容E充电，达到平衡时，V_OUT发生变化；

设积分电容E的电容值C_int＝5fF，测试电容B的电容值为C_test＝10fF，则由式⑤可得：

ΔV_OUT＝2ΔV_test⑧

即此读出电路的理论线性度为2；

同时，由⑦式可得此读出电路的理论注入效率： $\mathrm{\η}=\frac{\mathrm{\Δ}{V}_{\mathrm{OUT}-\mathrm{test}}}{2\mathrm{\Δ}{V}_{\mathrm{test}}}$ ⑨

结合实际测量到的ΔV_test和ΔV_OUT计算出其实际线性度和注入效率，然后根据实际线性度和注入效率与理论线性度和注入效率的差值，即可对读出电路的性能优劣进行定量地判断。

Claims (8)

1.一种CTIA型CMOS焦平面读出电路的测试方法，包括CTIA读出单元，其特征在于：在CTIA读出单元的信号输入端连接一测试电容（B）；对CTIA读出单元进行测试时，通过向测试电容（B）施加测试电压来模拟实际工作中光电探测器的像素单元输出的信号电流。

2.根据权利要求1所述的CTIA型CMOS焦平面读出电路测试方法，其特征在于：所述CTIA读出单元由运算放大器（D）、积分电容（E）和复位开关（F）组成；

积分电容（E）和复位开关（F）并联在G节点和H节点之间，G节点与运算放大器（D）的倒向输入端相连，H节点与运算放大器（D）的输出端相连；

运算放大器（D）的倒向输入端形成CTIA读出单元的信号输入端，测试电容（B）的一端与测试电压输入端（A）相连，测试电容（B）的另一端与运算放大器（D）的倒向输入端相连；运算放大器（D）的非倒向输入端与参考电压输入端相连；

对CTIA读出单元进行测试时，通过在测试电压输入端（A）施加测试电压来对测试电容（B）进行充电，由测试电容（B）来间接地向积分电容（E）进行充电，从而模拟出实际工作中像素单元向积分电容（E）进行充电的过程；

CTIA读出单元实际工作时，运算放大器（D）的倒向输入端与像素单元的输出端（C）相连，测试电容（B）闲置。

3.根据权利要求1所述的CTIA型CMOS焦平面读出电路测试方法，其特征在于：所述测试电容（B）和CTIA读出单元采用CMOS工艺集成在一块芯片上。

4.根据权利要求3所述的CTIA型CMOS焦平面读出电路测试方法，其特征在于：所述测试电容（B）为多个，多个测试电容（B）分别与多个CTIA读出单元一一对应。

5.一种CTIA型CMOS焦平面读出电路，包括CTIA读出单元、与CTIA读出单元连接的测试电路，其特征在于：所述测试电路由引线一、引线二和测试电容（B）组成，引线一的一端与测试电容（B）的一端连接，引线一的另一端与CTIA读出单元的信号输入端连接；引线二的一端与测试电容（B）的另一端连接，在测试时，引线二的另一端与测试电压输入端（A）接触，实际工作时，引线二的另一端闲置；引线二用于在测试过程中将测试电压导入测试电容（B）内。

6.根据权利要求5所述的CTIA型CMOS焦平面读出电路，其特征在于：所述CTIA读出单元由运算放大器（D）、积分电容（E）和复位开关（F）组成；

积分电容（E）和复位开关（F）并联在G节点和H节点之间，G节点与运算放大器（D）的倒向输入端相连，H节点与运算放大器（D）的输出端相连；

运算放大器（D）的倒向输入端形成CTIA读出单元的信号输入端；运算放大器（D）的非倒向输入端与参考电压输入端相连；

CTIA读出单元实际工作时，运算放大器（D）的倒向输入端与像素单元的输出端（C）相连，测试电容（B）闲置。

7.根据权利要求5所述的CTIA型CMOS焦平面读出电路，其特征在于：所述测试电容（B）和CTIA读出单元采用CMOS工艺集成在一块芯片上。

8.根据权利要求5所述的CTIA型CMOS焦平面读出电路，其特征在于：所述测试电容（B）为多个，多个测试电容（B）分别与多个CTIA读出单元一一对应。