发明内容
本发明旨在克服现有技术存在的缺陷,提出以一种图像传感器,通过对像素进行分段驱动,并在每个子像素单元中配置CTIA,以此来降低CTIA输入端的寄生电容,从而降低CTIA的噪声,提升图像传感器的信噪比,提高成像效果。
具体地,本发明提供的图像传感器包括像素读出结构和像素读出电路,像素读出电路包括隔直电容,像素读出结构包括至少两个相同的子像素单元,子像素单元包括电荷曝光转移结构和电容反馈跨导放大器,电容反馈跨导放大器包括积分电容、初始化晶体管和源极跟随器,隔直电容的一端与电荷曝光转移结构耦接,另一端与源极跟随器的栅极耦接,用于阻隔直流;源极跟随器的源极接入基准电压,源极跟随器的漏级作为信号输出端;积分电容的两端分别与源极跟随器的栅极和漏级耦接,用于对源极跟随器将要输出的信号进行积分放大,初始化晶体管的源极和漏级分别与积分电容的两端耦接,用于对积分电容进行复位。
优选地,所述像素读出电路还包括与子像素单元数量相同的负载电流源,负载电流源与源极跟随器耦接,用于为源极跟随器提供偏置电流。
优选地,所述像素读出电路还包括与各子像素单元中源极跟随器耦接的可编程增益放大器,各源极跟随器将信号输出至可编程增益放大器,通过可编程增益放大器对各路信号进行加和放大输出。
优选地,所述像素读出电路进一步包括采样保持电路和A/D转换器,可编程增益放大器耦接、采样保持电路与A/D转换器依次耦接,经可编程增益放大器加和放大的信号通过采样保持电路进行模拟采样并读出,再通过A/D转换器进行数字转换。
优选地,电荷曝光转移结构包括像素全局复位晶体管、光电二极管、存储节点、第一电荷转移晶体管、第二电荷转移晶体管、浮动扩散节点和浮动扩散节点复位晶体管;像素全局复位晶体管的源极接入供电电压,像素全局复位晶体管的漏极耦接于第一电荷转移晶体管的源极,第一电荷转移晶体管的漏级与第二电荷转移晶体管的源极连接,第二电荷转移晶体管的漏级与浮动扩散节点耦接,浮动扩散节点复位晶体管的源极接入供电电压,浮动扩散节点复位晶体管的漏级与浮动扩散节点耦接,浮动扩散节点与隔直电容的一端耦接,光电二极管耦接于像素全局复位晶体管与第一电荷转移晶体管之间,存储节点耦接于第一电荷转移晶体管与第二电荷转移晶体管之间。
优选地,源极跟随器选用低阈值低噪声类型晶体管。
与现有技术相比,本发明能够取得以下技术效果:
1、将CTIA应用于每个子像素单元,使每个子像素单元均为CTIA像素结构,从而获得更大更可控的像素转换增益。
2、由于每个子像素单元中都配置一个CTIA,可以缩短CTIA输入端信号线的长度,因此CTIA输入端的电容很小,减小CTIA的输出噪声。
3、采用对像素进行分段控制与驱动的方法,对于感光面来说,不存在垂直方向上的空隙。相对于面阵图像传感器或由短二极管组成的线阵传感器在垂直方向上,光电二极管间存在空间上的物理空隙,因此,对于相同高度的图像传感器,本发明的像素结构会得到更大的满阱容量。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白,以下结合附图及具体实施例,对本发明进行进一步详细说明。应当理解,此处所描述的具体实施例仅用以解释本发明,而不构成对本发明的限制。
对于传统的图像传感器,一列像素单元共用一个CTIA,导致列总线过长,使CTIA输入端的寄生电容过大,CTIA的噪声过大,会降低CMOS图像传感器的信噪比,影响成像效果。本发明为了避免出现列总线过长的问题,采用对像素进行分段控制与驱动的方法,将一个像素分成几段进行驱动,每一段相当于一个子像素单元,每个子像素单元分别配置一个CTIA,从而缩短列总线的长度,使 CTIA输入端的电容变得很小,使得CTIA的输出噪声很小,从而提升图像传感器的信噪比,提高成像效果。
本发明可以将一个像素分成多个结构相同的子像素单元,下面以分为两个子像素单元为例进行说明,分为更多的子像素单元同理可得。
图1示出了根据本发明一个实施例的图像传感器的整体架构。
如图1所示,图像传感器包括CTIA像素读出结构和像素读出电路,CTIA像素读出结构包括两个相同结构的子像素单元1,两个子像素单元1分别配置有CTIA2,使两个子像素单元1分别构成CTIA像素结构,两个子像素单元1分别同时驱动、同步输出。
图2示出了根据本发明一个实施例的子像素单元的架构。
如图2所示,子像素单元包括电荷曝光转移结构和CTIA,电荷曝光转移结构用于实现电荷的曝光、存储和转移,而CTIA用于对电荷曝光转移结构输出的信号进行积分放大。
电荷曝光转移结构包括像素全局复位晶体管GRST、光电二极管PD、第一电荷转移晶体管TX1、第二电荷转移晶体管TX2、存储二极管MN、浮动扩散节点复位晶体管RST和浮动扩散节点FD,
像素全局复位晶体管GRST的源极接入供电电压,像素全局复位晶体管GRST的漏极耦接于第一电荷转移晶体管TX1的源极,第一电荷转移晶体管TX1的漏级与第二电荷转移晶体管TX2的源极连接,第二电荷转移晶体管TX2的漏级与浮动扩散节点FD耦接,浮动扩散节点复位晶体管RST的源极接入供电电压,浮动扩散节点复位晶体管RST的漏级与浮动扩散节点FD耦接,光电二极管PD耦接于像素全局复位晶体管与第一电荷转移晶体管之间,存储节点耦接于第一电荷转移晶体管与第二电荷转移晶体管之间。
光电二极管PD用于累积光电效应产生的电荷,像素全局复位晶体管GRST用于对光电二极管PD进行复位,第一电荷转移晶体管TX1用于将光电二极管PD累积的电荷转移至存储节点MN,第二电荷转移晶体管TX2用于将存储节点MN存储的电荷转移至浮动扩散节点FD,复位晶体管RST用于对浮动扩散节点FD的电压进行复位。
在该晶体管栅极由低电平->高电平->低电平进行操作时,光电二极管曝光收集到的电荷转移到该晶体管下方的存储节点中。TX1也为由栅极电压控制的开关管,在该晶体管栅极由低电平->高电平->低电平进行操作时,在存储节点的电荷转移到浮动扩散节点FD上。RST为复位晶体管,在该晶体管栅极为高电平时,浮动扩散节点的电压被复位到一个高电位,清空浮动扩散节点FD上的电子。
像素读出电路包括隔直电容C1,隔直电容C1的两端分别与浮动扩散节点FD、所述CTIA耦接,用于阻隔直流。
CTIA包括积分电容C2、初始化晶体管INIT和源极跟随器SF,隔直电容C1的一端与浮动扩散节点FD耦接,另一端与源极跟随器SF的栅极耦接,源极跟随器SF的源极接入基准电压Vref,源极跟随器的漏级作为信号输出端;积分电容C2的两端分别与源极跟随器SF的栅极和漏级耦接,用于对源极跟随器SF将要输出的信号进行积分放大;初始化晶体管INIT的源极和漏级分别与积分电容C2的两端耦接,用于对积分电容C2进行复位。
当初始化晶体管INIT的栅极为高电平时,积分电容C2的两端被复位为Vref,这时将像素输出采样,得到复位电压;当初始化晶体管INIT为低电平时,浮动扩散节点FD上的电荷通过积分电容C2积分放大后输出到像素输出信号传输线此时再对像素输出电压进行采样,得到信号电压,即可运用相关双采样来降低放大器1/f噪声和复位噪声。
CTIA中的积分电容C2根据设计需求选取电容值或设计成可选电容,通过像素转换增益(Conversion Gain,简称CVG)的需求调节积分电容C2的大小。
由于CVG的大小与隔直电容C1、积分电容C2的相关,通过隔直电容C1、积分电容C2的选择,能够使图像传感器能得到更大的可控的CVG。
CTIA中的源极跟随器SF采用单管共源级放大器,以减小像素版图面积,达到减小噪声的目的。在本发明的一个示例中,单管共源级放大器采用低阈值低噪声类型晶体管,实现低噪声和大输出摆幅。
回看图1,像素读出电路还包括负载电流源CS和可编程增益放大器(ProgrammableGain Amplifier,简称PGA),负载电流源CS的数量与子像素单元1的数量相同,且负载电流源CS与子像素单元1一一对应,每个负载电流源CS均与各自对应的子像素单元1中的源极跟随器SF耦接,用于为源极跟随器SF提供偏置电流,同时为像素输出信号传输线的寄生电容提供充电电流。
每个子像素单元1均有自己的像素输出信号传输线,通过各自的像素输出信号传输线将电压信号输出至PGA,通过PGA对各路电压信号进一步放大,并对各路电压信号进行加和。
图3示出了根据本发明一个实施例的像素阵列的架构。
如图3所示,像素读出电路进一步包括采样保持电路((Sample/Hold,简称S/H)和A/D转换器(Analog-to Digital Converter,简称ADC),S/H与PGA耦接,A/D转换器与S/H耦接,经PGA加和放大的电压信号再通过S/H进行模拟采样并读出,最后通过ADC转换成数字信号输出至片外进行数据处理。
当多个像素(图3中为Pixel Unit)组成像素阵列时,组成每个像素的子像素单元配置有CTIA,每列像素配有PGA、S/H和ADC。
在现有技术中,列级CTIA的设计使CTIA输入端的信号线很长,导致寄生电容很大,因此会得到更大的噪声。由于每个子像素单元分别配置一个CTIA,缩短了输入端信号线的长度,使得CTIA输入端的电容很小,则CTIA的输出噪声很小。
本发明通过对像素进行分段控制与驱动,对于感光面来说,不存在垂直方向上的空隙。相对于面阵图像传感器或由短二极管组成的线阵传感器在垂直方向上,光电二极管间存在空间上的物理空隙,因此,对于相同高度的图像传感器,本发明提供的图像传感器会得到更大的满阱容量。
在本说明书的描述中,参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中,对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且,描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外,在不相互矛盾的情况下,本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。
尽管上面已经示出和描述了本发明的实施例,可以理解的是,上述实施例是示例性的,不能理解为对本发明的限制,本领域的普通技术人员在本发明的范围内可以对上述实施例进行变化、修改、替换和变型。
以上本发明的具体实施方式,并不构成对本发明保护范围的限定。任何根据本发明的技术构思所作出的各种其他相应的改变与变形,均应包含在本发明权利要求的保护范围内。