KR20080009023A - 나노복합물 절연체를 포함하는 상 변화 메모리 셀 - Google Patents

나노복합물 절연체를 포함하는 상 변화 메모리 셀 Download PDF

Info

Publication number
KR20080009023A
KR20080009023A KR1020070073077A KR20070073077A KR20080009023A KR 20080009023 A KR20080009023 A KR 20080009023A KR 1020070073077 A KR1020070073077 A KR 1020070073077A KR 20070073077 A KR20070073077 A KR 20070073077A KR 20080009023 A KR20080009023 A KR 20080009023A
Authority
KR
South Korea
Prior art keywords
phase change
insulator
memory element
memory cell
electrode
Prior art date
Application number
KR1020070073077A
Other languages
English (en)
Inventor
토마스 하프
얀 보리스 필립
Original Assignee
키몬다 노스 아메리카 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 키몬다 노스 아메리카 코포레이션 filed Critical 키몬다 노스 아메리카 코포레이션
Publication of KR20080009023A publication Critical patent/KR20080009023A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82B—NANOSTRUCTURES FORMED BY MANIPULATION OF INDIVIDUAL ATOMS, MOLECULES, OR LIMITED COLLECTIONS OF ATOMS OR MOLECULES AS DISCRETE UNITS; MANUFACTURE OR TREATMENT THEREOF
    • B82B3/00—Manufacture or treatment of nanostructures by manipulation of individual atoms or molecules, or limited collections of atoms or molecules as discrete units
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H10N70/023—Formation of switching materials, e.g. deposition of layers by chemical vapor deposition, e.g. MOCVD, ALD
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/823—Device geometry adapted for essentially horizontal current flow, e.g. bridge type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/828—Current flow limiting means within the switching material region, e.g. constrictions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/861—Thermal details
    • H10N70/8616—Thermal insulation means
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/884—Switching materials based on at least one element of group IIIA, IVA or VA, e.g. elemental or compound semiconductors
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/70—Nanostructure
    • Y10S977/701—Integrated with dissimilar structures on a common substrate
    • Y10S977/72—On an electrically conducting, semi-conducting, or semi-insulating substrate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/70—Nanostructure
    • Y10S977/701—Integrated with dissimilar structures on a common substrate
    • Y10S977/723—On an electrically insulating substrate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/70—Nanostructure
    • Y10S977/778—Nanostructure within specified host or matrix material, e.g. nanocomposite films
    • Y10S977/785—Electrically insulating host material
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/70—Nanostructure
    • Y10S977/831—Of specified ceramic or electrically insulating compositions

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nanotechnology (AREA)
  • Semiconductor Memories (AREA)

Abstract

메모리 셀은 제 1 전극, 제 2 전극, 상기 제 1 전극과 상기 제 2 전극 사이에 위치된 저장 물질, 및 상기 저장 물질과 접촉하는 나노복합물 절연체를 포함한다.

Description

나노복합물 절연체를 포함하는 상 변화 메모리 셀{PHASE CHANGE MEMORY CELL INCLUDING NANOCOMPOSITE INSULATOR}
본 발명은 나노복합물 절연체를 포함하는 상 변화 메모리 셀 및 메모리 셀을 절연시키는 방법에 관한 것이다.
반도체 메모리들은 전자 디바이스들에 메모리 저장을 제공하며, 전자 제품 산업에서 각광을 받고 있다. 일반적으로, 다수의 반도체 칩들은 통상적으로 실리콘 웨이퍼 상에 제조(또는 생성)된다. 반도체 칩들은 전자 디바이스들에서 메모리로서의 후속 사용을 위해 웨이퍼로부터 개별적으로 분리된다. 이와 관련하여, 반도체 칩들은 흔히 0 및 1의 로직 값(logic value)들에 의해 특성화되는 검색가능한 데이터(retrievable data)를 저장하도록 구성된 메모리 셀들의 어레이를 포함한다.
반도체 메모리들의 한 부류는 저항성 메모리들이다. 상기 메모리들은 통상적으로 데이터를 저장하는데 유용한 메모리의 셀 상태들을 정의하기 위해 스위칭가능한 저항기의 2 이상의 상이한 저항값들을 사용한다. 저항성 메모리의 한가지 특정한 타입은 상 변화 메모리이다. 상 변화 메모리 셀의 한가지 공지된 구조에서, 메모리 셀은 전극과 상 변화 메모리 물질의 교차점에 형성된다. 전극을 통해 적절한 값의 에너지를 전달하는 것은 상 변화 메모리 셀을 가열함에 따라, 그 원자 구조의 상(phase)/상태 변화에 영향을 주게 된다. 상 변화 메모리 셀은, 예를 들어 로직 상태들 0 및 1 사이에서 선택적으로 스위칭 될 수 있으며, 및/또는 다수의 로직 상태들 사이에서 선택적으로 스위칭될 수 있다.
상술된 상 변화 메모리 특성을 나타내는 물질들은 칼코게나이드(chalcogenide) 또는 칼코겐 물질이라고 칭해지는 주기율표 Ⅵ 족 원소들(예컨대, 텔루리움 및 셀레늄) 및 그들의 합금을 포함한다. 또한, 다른 비-칼코게나이드 물질들도 상 변화 메모리 특성을 나타낸다.
상 변화 메모리 셀의 일 형태의 원자 구조는 비정질 상태와 1 이상의 결정질 상태들 사이에서 스위칭될 수 있다. 비정질 상태는 결정질 상태(들)보다 더 큰 전기 저항을 가지며, 통상적으로는 단지 짧은 범위의 배위(coordination)만을 갖는 무질서한(disordered) 원자 구조를 포함한다. 이와 대조적으로, 결정질 상태들은 각각 매우 질서있는 원자 구조를 가지며, 전기 저항이 더 낮다(전기 전도도가 더 높다).
상 변화 물질의 원자 구조는 결정질 온도로(또는 약간 높게) 유지되는 경우에 더 질서있게 된다(결정질). 상기 물질의 후속한 느린 냉각은 원자 구조의 안정한 방위를 유도하여 매우 질서있는(결정화) 상태가 되게 한다. 예를 들어, 칼코게나이드 물질에서 비정질 상태로 다시 스위칭하거나 재설정하기 위하여, 일반적으로 국부적인 온도가 용융 온도(약 600 ℃) 이상으로 상승됨에 따라, 매우 무작위적인 원자 구조를 달성한 후, 신속히 냉각되어, 원자 구조를 "고정(lock)"시킴에 따라 비정질 상태가 된다.
메모리 상태에서 온도-유도된 설정/재설정 변화들은 다양한 방식으로 달성될 수 있다. 예를 들면, 상 변화 물질로 레이저가 지향될 수 있거나, 상 변화 물질을 통해 전류가 구동될 수 있거나, 상 변화 물질에 인접한 저항성 히터를 통해 전류가 공급될 수 있다. 이러한 방법들 중 어느 방법으로도 상 변화 물질의 제어된 가열은 상 변화 물질 내에서의 제어가능한 상 변화를 유도한다.
메모리 셀(들)에서 온도-유도된 설정/재설정 변화들은 각각의 셀 내에 국부적으로 상승된 온도들 또는 핫 스폿(hot spot)들을 생성한다. 메모리 셀들 내의 핫 스폿들의 비효율적인 열적 격리는 메모리 셀의 메모리 상태를 재설정하기 위해 전류(및 이에 따라 전력)의 증가를 요구한다. 일반적으로, 더 작은 선택 디바이스들의 사용을 가능하게 하도록 메모리 셀들의 메모리 상태들을 변화시키는데 요구되는 전력을 감소시킴에 따라, 메모리 디바이스들의 전체 크기를 감소시키는 것이 바람직하다.
이러한 이유 및 다른 이유들로, 본 발명에 대한 필요성이 존재한다.
본 발명의 일 실시형태는 메모리 셀을 제공한다. 상기 메모리 셀은 제 1 전극, 제 2 전극, 상기 제 1 전극과 상기 제 2 전극 사이에 위치된 저장 물질, 및 상기 저장 물질과 접촉하는 나노복합물 절연체를 포함한다.
도 1은 본 발명의 일 실시예에 따른 메모리 디바이스(100)의 개략적 블록도를 예시한다. 메모리 디바이스(100)는 기록 펄스 발생기(102), 분배 회로(104), 메모리 셀들(106a, 106b, 106c 및 106d) 및 감지 회로(108)를 포함한다. 일 실시예에서, 메모리 셀들(106a 내지 106d)은 메모리에 데이터를 저장하는 셀 내에서 메모리 물질의 비정질 대 결정질 상 전이(phase transition)를 유익하게 채택하는 상 변화 메모리 셀들이다. 기록 펄스 발생기(102)는 신호 경로(110)를 통해 분배 회로(104)에 전기적으로 커플링된다. 분배 회로(104)는 신호 경로들(112a 내지 112d)을 통해 메모리 셀들(106a 내지 106d)에 각각 전기적으로 커플링되며, 신호 경로(114)를 통해 감지 회로(108)에 전기적으로 커플링된다. 기록 펄스 발생기(102)는 신호 경로(116)를 통해 감지 회로(108)에 전기적으로 커플링된다. 각각의 메모리 셀들(106a 내지 106d)은 특정 저항 값과 연관된 메모리 상태로 프로그램될 수 있으며, 상기 저항 값은 적절한 전기적 기록 전략(write strategy)을 이용하여 제어된다.
본 명세서에서 사용되는 바와 같은 "전기적으로 커플링된"이라는 용어는 요소들이 서로 직접적으로 커플링되어야 한다는 것을 의미하는 것은 아니며, "전기적 으로 커플링된" 요소들 사이에 개재 요소(intervening element)들이 제공될 수 있다.
일 실시예에서, 각각의 상 변화 메모리 셀(106a 내지 106d)은 데이터 저장 위치를 제공하는 상 변화 메모리 요소를 포함한다. 상 변화 메모리 요소의 활성 영역은 상기 요소의 상 변화 물질이 1 개, 1.5 개, 2 개, 또는 수 개의 데이터 비트들을 저장하기 위해 결정질 상태와 비정질 상태 사이에서 전이되는 곳이다.
일 실시예에서, 기록 펄스 발생기(102)는 분배 회로(104)를 통해 메모리 셀들(106a 내지 106d)로 제어가능하게 지향되는 전류 또는 전압 펄스들을 발생시킨다. 일 실시예에서, 분배 회로(104)는 메모리 셀들에 전류 또는 전압 펄스들을 제어가능하게 지향시키는 복수의 트랜지스터들을 포함한다.
일 실시예에서, 메모리 셀들(106a 내지 106d)은 온도 변화의 영향 하에서 비정질 상태로부터 결정질 상태로 또는 결정질 상태로부터 비정질 상태로 변화될 수 있는 상 변화 물질을 포함한다. 결정 정도는 메모리 디바이스(100)에 데이터를 저장하는데 유용한 2 이상의 메모리 상태들을 정의한다. 상기 메모리 상태(들)는 비트 값들, 예컨대 비트 값들 "0" 및 "1"로 할당될 수 있다. 메모리 셀들(106a 내지 106d)의 비트 상태들은 그들의 전기 저항률에 있어 상당히 상이하다. 비정질 상태에서는 상 변화 물질이 결정질 상태에서보다 훨씬 더 높은 저항률을 나타낸다. 이러한 방식으로, 감지 증폭기(108)는 특정 메모리 셀(106a 내지 106d)에 할당된 비트 값이 결정되도록 셀 저항을 판독한다.
메모리 디바이스(100) 내의 메모리 셀(106a 내지 106d) 중 하나를 프로그램 하기 위하여, 기록 펄스 발생기(102)는 타겟 메모리 셀 내의 상 변화 물질을 가열시키는 전류 또는 전압 펄스를 발생시킨다. 일 실시예에서, 기록 펄스 발생기(102)는 분배 회로(104)로 공급되고 적절한 타겟 메모리 셀(106a 내지 106d)로 분배되는 적절한 전류 또는 전압 펄스를 발생시킨다. 전류 또는 전압 펄스 진폭 또는 지속기간은 메모리 셀이 설정되거나 재설정되는지에 따라 제어된다. 일반적으로, 메모리 셀의 "설정" 동작은 타겟 메모리 셀의 상 변화 물질을 그 결정화 온도 이상으로(하지만, 그 용융 온도 이하로) 가열하여, 결정화 상태를 충분히 오래 달성하는 것이다. 일반적으로, 메모리 셀의 "재설정" 동작은 타겟 메모리 셀의 상 변화 물질을 그 용융 온도 이상으로 가열한 다음, 상기 물질을 신속히 퀀칭(quench)/냉각하여, 비정질 상태를 달성하는 것이다.
메모리 셀(들)에서의 온도-유도된 설정/재설정 변화들은 각각의 셀 내에 국부적으로 상승된 온도들, 또는 핫 스폿들을 생성한다. 도 2 내지 도 18은 메모리 셀들 내의 핫 스폿들을 효과적으로 절연시키는 낮은 열 전도도를 갖는 나노복합물 절연체를 포함하는 상 변화 메모리 셀들의 실시예들을 예시한다. 나노복합물 절연체의 낮은 열 전도도는 상기 조성물을 형성하는 개개의 구성요소들의 열 전도도보다 낮은 조합된 열 전도도를 갖는 조성물을 형성하도록 물질들을 조합시킴으로써 제조된다. 또한, 상기 조성물 내의 물질들 중 1 이상은 메모리 셀들에 의해 발생된 열과 연관된 길이 스케일(length scale: 즉, 크기)을 갖는 광자들을 효과적으로 산란시키는 길이 스케일, 예를 들어 나노-크기의 길이 스케일을 포함한다. 일반적으로, 나노복합물 절연체는 2 이상의 물질들을 포함하며, 상기 2 이상의 물질들 중 1 이상은 나노-크기이다. 상기 나노-크기 물질은 다른 하나의 제 2 물질과 화합물을 형성하는 호스트 물질(host material)일 수 있으며; 또는, 대안적으로, 상기 나노-크기 물질은 호스트 물질의 매트릭스 내에 분포된다.
일 실시예에서, 나노복합물 절연체는 나노-스케일 상 변화 메모리 물질이 침투(infiltrate)되는 다공성(porous) 절연체 호스트 매트릭스를 포함한다. 또 다른 실시예에서, 나노복합물 절연체는 절연 나노입자들의 분포를 갖는 호스트 상 변화 물질을 포함한다. 나노복합물 절연체들은 상술된 메커니즘들에 의해 메모리 셀들 내의 핫 스폿들을 효과적으로 절연시키는 낮은 열 전도도를 갖는다. 나노복합물 절연체를 포함하는 상 변화 메모리 셀들은 메모리 셀들의 메모리 상태들을 변화시키는데 있어서, 더 작은 선택 디바이스들의 사용을 가능하게 하는 더 적은 전력을 유도함에 따라, 메모리 디바이스들의 전체 크기를 감소시킨다.
도 2는 본 발명의 일 실시예에 따른 필러 메모리 셀(206)의 단면도를 예시한다. 메모리 셀(206)은 제 1 전극(208), 제 2 전극(210), 상기 제 1 전극(208)과의 제 1 콘택(214)으로부터 상기 제 2 전극(210)과의 제 2 콘택(216)으로 연장된 상 변화 메모리 요소(212), 및 절연체 계면(220)을 따라 상기 상 변화 메모리 요소(212)와 접촉하는 나노복합물 절연체(218)를 포함한다. 일 실시예에서, 절연체 계면(220)에 인접한 나노복합물 절연체(218)의 일부분에 상 변화 물질(222)이 침투된다.
메모리 셀(206)은 메모리 디바이스(100)(도 1)에서 메모리 셀(206)을 다른 메모리 셀들과 전기적으로 연결하는, 예를 들어 워드 라인, 비트 라인 및 접지 라 인을 갖는 상부 및 하부 층들을 포함한다. 예시의 간명함을 위해, 상부 및 하부 층들은 도 2 내지 도 4에 예시되지 않는다.
상 변화 메모리 요소(212)를 통해서, 제 1 전극(208)의 제 1 콘택(214)으로부터 상기 요소(212)의 활성 영역(224)을 통해 제 2 전극(210)의 제 2 콘택(216)으로 연장되는 전류 경로가 정의된다. 나노복합물 절연체(218)가 상 변화 메모리 요소(212)를 상기 전류 경로에 대해 수직인 횡방향으로 절연시키도록, 상 변화 메모리 요소(212)는 나노복합물 절연체(218)에 의해 횡방향으로 완전히 에워싸인다. 특히, 나노복합물 절연체(218)는 활성 영역(224)을 상기 전류 경로에 대해 수직인 횡방향으로 절연시킨다.
일 실시예에서, 나노복합물 절연체(218)는 불활성이며(즉, 열적 부하들 및 화학적 노출에 매우 안정하며), 호스트 절연체 물질(223) 내에 상 변화 물질(222)을 포함한다. 예를 들어, 일 실시예에서 침투된 나노복합물 절연체(218)가 불활성이고, 비-반응성이며, 상 변화 메모리 요소(212)와 호환가능(compatible)하도록, 상 변화 물질(222)은 실질적으로 상 변화 메모리 요소(212)의 상 변화 물질과 유사하다.
나노복합물 절연체(218)는 다양한 형태들을 포함할 수 있다. 일 실시예에서, 나노복합물 구조체(218)는 호스트 물질(223), 및 도 2에 예시된 물질(222)과 같은 호스트 물질의 일부분 내에 분포된 나노-스케일 물질을 포함한다. 또 다른 실시예에서, 호스트 물질(223)은 상 변화 물질을 포함하고, 나노-스케일 물질은 아래의 도 3a 및 도 3b에 예시된 바와 같은 호스트 물질(223) 내에 분포된 절연 나노입자 들을 포함한다. 또 다른 실시예에서, 호스트 물질(223)은 나노다공성 절연체를 포함하고, 나노-스케일 물질은 상기 다공성 절연체의 나노-크기 다공들 안으로 침투된 입자들을 포함한다. 1 이상의 실시예들에서, 나노복합물 절연체(218)는 약 3 내지 30 nm 사이의 두께를 갖는 층으로서 증착된다.
상 변화 메모리 요소(212)는 1 개 또는 수 개의 데이터 비트들을 저장하는 저장 위치를 제공한다. 상 변화 메모리 요소(212)의 설정 및 재설정 시, 제 1 전극(208)을 통하는 전류 또는 전압의 인가를 제어하기 위해, 활성 디바이스, 예컨대 트랜지스터 또는 다이오드와 같은 선택 디바이스가 제 1 전극(208)에 커플링될 수 있다.
상 변화 메모리 요소(212)의 설정 동작 시, 설정 전류 또는 전압 펄스가 상 변화 메모리 요소(212)에 선택적으로 전달되어 상기 요소를 그 결정화 온도 이상으로(하지만, 통상적으로 그 용융 온도 이하로) 가열시킨다. 이러한 방식으로, 상 변화 메모리 요소(212)는 설정 동작 시 결정화 상태로 선택적으로 설정된다. 상 변화 메모리 요소(212)의 재설정 동작 시, 재설정 전류 또는 전압 펄스가 선택 디바이스에 의해 제 1 전극(208)을 통하여 상 변화 메모리 요소(212)로 선택적으로 전달된다. 재설정 전류 또는 전압은 상 변화 메모리 요소(212)를 그 용융 온도 이상으로 신속히 가열하며, 그 후 상 변화 메모리 요소(212)가 신속히 퀀칭/냉각됨에 따라 그 비정질 또는 재설정 상태를 달성하게 된다.
재설정 동작 시, 상 변화 메모리 요소(212)는 통상적으로 상기 셀의 중심으로부터 상들을 가열하고 변화시키기(용융시키기) 시작한다.
일 실시예에서, 나노복합물 절연체(218)는 메모리 셀(206)에 발생된 열과 연관된 광자 파장과 거의 같은 나노-크기의 길이 스케일(즉, 물질 조성의 일부분이 나노-스케일됨)의 다양한(varying) 물질 조성을 갖는다. 일 실시예에서, 나노-크기의 길이 스케일은 약 0.5 내지 10 nm 사이이며, 바람직하게는 나노-크기의 길이 스케일은 약 1 내지 5 nm 사이이다. 또 다른 실시예에서, 나노복합물 절연체(218)는 아래의 도 3b에 가장 잘 예시된 바와 같이 약 1 내지 5 nm 사이의 클러스터 크기를 정의하는 나노복합물 매트릭스/클러스터이다. 나노-스케일 물질들은 그 특정 파장에서 열 에너지의 광자들을 매우 효과적으로 산란시킴에 따라, 나노복합물 절연체(218)의 열 전도도를 효과적으로 낮춘다. 나노복합물 절연체(218)는 절연체 계면들(220)을 따라 상 변화 메모리 요소(212)와 접촉하고, 상기 요소(212)가 절연체 계면들(220) 사이의 요소(212) 전반에 걸쳐 상들을 용융/변화시킬 수 있도록 상 변화 메모리 요소(212)를 절연시킨다. 그 결과, 상 변화 메모리 요소(212)는 RESET 후, 큰 신호 콘트라스트(signal contrast)를 유도하는 거의 최대의 저항을 겪게 된다.
일 실시예에서, 제 1 전극(208)은 전극 플러그로서 사전처리된 웨이퍼(예시되지 않음)의 일부분 내에 제공된다. 또 다른 실시예에서, 제 1 전극(208)은 메모리 셀(206)의 나머지 부분들이 제조되는 전용(dedicated) 전극이다. 전극들(208/210)은 티타늄 질화물(TiN), 텅스텐(W) 또는 다른 적절한 전극 물질을 포함한다. 일 실시예에서, 제 1 전극(208)은 TiN을 포함하는 전극 플러그, 텅스텐 플러그, 구리 플러그, 또는 다른 적절한 전극 물질로 된 플러그이다.
상 변화 물질 요소(212)는 본 발명에 따른 다수의 적절한 물질들로부터 선택된 상 변화 물질을 포함한다. 일 실시예에서, 상 변화 물질 요소(212)는 주기율표 VI 족으로부터 1 이상의 원소들을 갖는 칼코게나이드 합금들을 포함한다. 예를 들어, 일 실시예에서 상기 요소(212)의 상 변화 물질은 GeSbTe, SbTe, GeTe 또는 AgInSbTe와 같은 칼코게나이드 화합물을 포함한다. 또 다른 실시예들에서, 상기 요소(212)의 상 변화 물질은 칼코겐-없는 물질이며, GeSb, GaSb, InSb 또는 GeGaInSb와 같은 화합물들을 포함한다. 다른 실시예들에서, 상 변화 메모리 요소(212)의 상 변화 물질은 Ge, Sb, Te, Ga, As, In, Se 및 S 중 1 이상의 원소들을 갖는 적절한 상 변화 물질을 포함한다.
일 실시예에서, 나노복합물 절연체(218)는 다공들을 정의하는 불활성의, 전기 절연성 물질에 의해 특성화된 다공성 호스트 매트릭스이다. 일 실시예에서, 다공들은 나노-스케일 크기이다. 일 실시예에서, 나노복합물 절연체(218)는, 예를 들어, SiO2, GeOx(여기서, "x"는 0이 아닌 정수), Al2O3, SiN, SiON 또는 SiOCH로 된 호스트 물질을 포함하고, 나노-스케일의 상 변화 물질(222)이 침투된다. 일 실시예에서, 상 변화 물질(222)은 상 변화 메모리 요소(212) 내에 포함된 동일한 상 변화 물질이다. 또 다른 실시예에서, 상 변화 물질(222)은 상 변화 메모리 요소(212)에 사용된 물질과 상이한 상 변화 물질이다. 호스트 물질 및 나노-스케일 물질의 상대적인 양의 농도는 결과적인 나노다공성 절연체가 그 구성요소들 중 어느 하나보다 낮은 열 전도도를 갖도록 선택적으로 선택될 수 있다.
일 실시예에서, 나노복합물 절연체(218)는 약 10 내지 50 nm 사이의 두께(D1)를 정의하고, 약 1 내지 5 nm 사이의 나노-스케일 다공 크기를 정의하는 다공들의 매트릭스를 포함한다. 일 실시예에서는 바람직하게 계면(220)에 인접한 다공들의 매트릭스의 일부분에 상 변화 물질(222)이 주입/침투된다. 또 다른 실시예에서는 상기 다공들의 매트릭스 전반에 상 변화 물질(222)이 주입/침투된다. 일 실시예에서, 나노복합물 절연체(218)는 상 변화 메모리 요소(212)의 활성 영역(224)을 횡방향으로 완전히 둘러싼다.
일 실시예에서, 상 변화 메모리 요소(212)는 칼코게나이드 물질을 포함하고, 상 변화 물질(222)은 동일한 칼코게나이드 물질을 포함한다. 또 다른 실시예에서, 상 변화 메모리 요소(212)는 칼코게나이드 물질을 포함하고, 상 변화 물질(222)은 상이한 칼코게나이드 물질을 포함한다. 일 실시예에서, 상 변화 메모리 요소(212)는 칼코겐-없는 물질을 포함하고, 나노복합물 절연체(218)의 상 변화 물질(222)은 동일한 칼코겐-없는 물질을 포함한다. 또 다른 실시예에서, 상 변화 메모리 요소(212)는 칼코겐-없는 물질을 포함하고, 나노복합물 절연체(218)의 상 변화 물질(222)은 상이한 칼코겐-없는 물질을 포함한다. 또 다른 실시예에서, 상 변화 메모리 요소(212)는 칼코겐 물질을 포함하고, 나노복합물 절연체(218)의 상 변화 물질(222)은 칼코겐-없는 물질을 포함한다. 또 다른 실시예에서, 상 변화 메모리 요소(212)는 칼코겐-없는 물질을 포함하고, 나노복합물 절연체(218)의 상 변화 물질(222)은 칼코게나이드를 포함한다.
나노복합물 절연체를 포함하는 필러 메모리 셀들은 도 2 내지 도 4에 예시된 다양한 방법들로 제조될 수 있다. 예를 들어, 일 실시예에서 메모리 셀(206)은 층들 내에 제조되거나, 또는 제 1 전극(208)으로부터 시작하여 제 2 전극(210)(및 도시되지 않은 다른 상부 층들)을 통해 연장되는 사전처리된 웨이퍼 상에 형성된 히터 셀이다. 일 실시예에서, 상 변화 메모리 요소(212)는 서브-리소그래피적으로(sub-lithographically) 작은 횡방향 치수를 정의하도록 적절한 에칭 및 스트립 공정들에서 전극들(208, 210) 사이에 정의된다. 그 후, 나노복합물 구조체(218)는 상 변화 메모리 요소(212)에 인접하여 또한 그와 접촉하여 증착된다.
일 실시예에서, 상 변화 메모리 요소(212)의 상 변화 물질은 절연체 계면(220)에 걸쳐 확산되고, 나노복합물 절연체(218) 안으로 침투된다. 일 실시예에서, 상 변화 메모리 요소(212)의 소정의 상 변화 물질을 나노복합물 절연체(218)의 다공들 안으로 에너제틱하게(energetically) 또한 열적으로 구동시키기 위해 체계적인 내부침투 사이클(systematic intradiffusion cycle), 예를 들어 신속한 열적 어닐링 사이클(thermal anneal cycle)이 채택된다.
일 실시예에서, 나노복합물 절연체(218)는 CVD(chemical vapor deposition), ALD(atomic layer deposition), MOCVD(metal organic chemical vapor deposition), PVD(plasma vapor deposition), JVD(jet vapor deposition) 또는 다른 적절한 증착 기술들을 이용하여 증착된다.
일 실시예에서, 나노복합물 절연체(218)는 상 변화 메모리 요소(212)로부터의 상 변화 물질의 확산이 나노복합물 절연체(218)의 다공들을 완전히 채우도록 선택된 얇은 층(D1)을 정의하도록 증착된다. 이러한 방식으로, 호스트 층 나노복합물 구조체(218)는 상 변화 물질(222)로 시일링(seal)되며, 또 다른 확산이 제한된다. 결과적으로, 나노복합물 절연체(218)에 상 변화 물질이 침투되며, 활성 영역(224) 주위에 매우 안정한 절연 물질 층을 정의하게 된다.
도 3a는 본 발명의 또 다른 실시예에 따른 필러 메모리 셀(256)의 단면도를 예시한다. 메모리 셀(256)은 제 1 전극(258), 제 2 전극(260), 상기 전극들(258, 260) 사이에 위치된 상 변화 메모리 요소(264), 및 상기 상 변화 메모리 요소(264) 주위에 증착된 소정 양의(volume) 나노-화합물 합금(262)을 포함한다.
일 실시예에서, 나노-화합물 합금(262)은 단일 증착 공정으로 증착된 절연 물질 및 상 변화 물질의 합금을 포함하는 나노복합물 절연체이다. 일 실시예에서, 나노-화합물 합금(262)은 상술된 적절한 상 변화 물질들 중 하나로부터 선택된 상 변화 호스트 물질, 예를 들어 Ge, Sb, Te, Ga, As, In, Se 및 S 중 1 이상의 원소들을 포함하는 화합물, 및 절연체의 나노입자들로서 상기 상 변화 호스트 물질 내에 매입(embed)된 적절한 절연체 물질로부터 선택된 절연체 물질, 예를 들어, SiO2, GeOx, GeN 또는 SiN 물질을 포함한다. 일 실시예에서, 나노-화합물 합금(262)은, 예를 들어 상 변화 물질 내에 절연체 물질의 나노-크기 입자들을 침전시키기 위해, 증착되고 이후 어닐링된 절연체 물질 및 상 변화 물질의 균질한 분포이다.
일 실시예에서, 나노-화합물 합금(262)은 산소의 높은 합금 레벨(alloy level)들 또는 실리콘 이산화물의 높은 레벨들을 갖는 GST(즉, GexSbxTex) 상 변화 물질을 포함한다. 일 실시예에서, 게르마늄 산화물 나노-스케일 입자들은 절연체 물질들의 나노입자들을 포함하는 불활성의 산화된 매트릭스를 형성하기 위하여, GST 상 변화 호스트 물질이 분리되도록 나노-화합물 합금(262)으로부터 침전된다. 예를 들어, 일 실시예에서 GeSbTe:O의 나노-화합물 합금(262)은 단일 공정으로 메모리 요소(265)의 주위에 증착되고, GeO 절연체들의 나노입자들은 상 변화 호스트 물질 매트릭스 안으로 침전된다. 또 다른 실시예에서, 나노-화합물 합금(262)은 GST:SiO2의 합금이고, 게르마늄 산화물(GeO) 나노입자들의 침전물은 상 변화 호스트 물질 매트릭스 내에 분포된다.
도 3b는 본 발명의 일 실시예에 따른 나노-화합물 합금(262)의 증착에 의해 형성된 나노복합물 절연체의 미세 개략도를 예시한다. 고도로 도핑된 상 변화 물질, 예를 들어 고도로 SiO2, O2, N2 또는 SiN 도핑된 상 변화 물질의 증착 후, 절연 나노입자들(266)은 상 변화 물질 호스트 매트릭스/클러스터(268) 내에 침전 및/또는 분포된다. 일반적으로 말하면, 나노입자들(266)은 클러스터(268)가 나노스케일이도록 나노-스케일인 치수(L)를 정의한다. 일 실시예에서, 클러스터(268)는 치수(L)가 약 0.5 내지 10 nm 사이의 범위인, 바람직하게는 치수(L)가 약 1 내지 5 nm 사이의 범위인 클러스터 크기를 정의한다. 나노-입자들은 타원형들(예시되지 않음), 균일한 구형들, 비균일한 구형들 및 한 물질 내의 또 다른 물질의 침전물들과 연관된 다른 형상들을 포함하는 다양한 적절한 형상들의 길이 치수(L)로 나노-스케일 될 수 있다는 것을 이해하여야 한다.
상 변화 매트릭스(268) 물질에 대한 절연 물질(266)의 적절한 상대 농도들은 나노복합물 절연체(262)의 전기적 절연 특성들을 선택적으로 조정하도록 선택된다. 예를 들어, 일 실시예에서 절연 물질의 농도는 매트릭스 물질의 농도보다 높다. 하지만, 원하는 절연 특성에 의존하여, 절연 물질의 농도는 매트릭스 물질의 농도보다 낮도록 선택되거나, 상기 농도들이 실질적으로 같도록 선택될 수 있다. 일 실시예에서, 이러한 나노-화합물 합금들로 형성된 나노복합물 절연체들은 구성 성분들 중 어느 하나의 열적 절연 특성보다 낮은 벌크(bulk) 열적 절연 특성을 갖는 것으로 특성화된다.
도 4는 본 발명의 일 실시예에 따른 캡슐화 층(encapsulation layer: 280)을 포함하는 메모리 셀(206)을 예시한다. 일 실시예에서, 캡슐화 층(280)은 나노복합물 절연체(218) 전반을 절연적으로 덮고 에워싸도록 증착된다. 일 실시예에서, 캡슐화 층(280a)은 상 변화 메모리 요소(212)로부터 나노복합물 절연체(218)를 통해 상 변화 물질(222)의 확산을 최소화하는 확산 차단 층이다. 일 실시예에서, 캡슐화 층(280)은 SiN, SiON, AlN, TiO2, Al2O, 또는 나노복합물 절연체(218)보다 일반적으로 더 높은 열 전도도를 갖는 다른 적절한 유전 물질들을 포함한다. 일 실시예에서, 상 변화 물질(222)은 나노복합물 절연체를 형성하도록 절연체(218) 전반을 통해 확산한다.
캡슐화 층(280)은 상술된 CVD, ALD, MOCVD, PVD, JVD 또는 다른 적절한 증착 기술들 중 하나를 이용하여 증착될 수 있다.
도 5는 본 발명의 일 실시예에 따른 V-셀 메모리 셀(306)의 단면도를 예시한 다. 메모리 셀(306)은 제 1 전극(308), 제 2 전극(310), 상기 제 1 전극(308)과의 제 1 콘택(314)으로부터 상기 제 2 전극(310)과의 제 2 콘택(316)으로 연장된 상 변화 메모리 요소(312), 및 절연체 계면(320)을 따라 상기 상 변화 메모리 요소(312)와 접촉하는 나노복합물 절연체(318)를 포함한다.
메모리 셀(306)은 메모리 디바이스(100)(도 1)에서 메모리 셀(306)을 다른 메모리 셀들과 전기적으로 연결하는, 예를 들어 워드 라인, 비트 라인 및 접지 라인을 갖는 상부 및 하부 층들을 포함한다. 예시의 간명함을 위해, 상부 및 하부 층들은 도 5 내지 도 7에 예시되지 않는다.
상 변화 메모리 요소(312)를 통해서, 제 1 전극(308)의 제 1 콘택(314)으로부터 상기 요소(312)의 활성 영역을 통해 제 2 전극(310)의 제 2 콘택(316)으로 연장되는 전류 경로가 정의된다. 나노복합물 절연체(318)가 상 변화 메모리 요소(312)를 상기 전류 경로에 대해 수직인 횡방향으로 절연시키도록, 상 변화 메모리 요소(312)는 나노복합물 절연체(318)에 의해 횡방향으로 완전히 에워싸인다. 특히, 나노복합물 절연체(318)는 메모리 요소의 활성 영역을 상기 전류 경로에 대해 수직인 횡방향으로 절연시킨다.
예를 들어, 일 실시예에서 나노복합물 절연체(318)는 호스트 물질, 및 상기 호스트 물질의 일부분 내에 분포된 나노-스케일 물질을 포함한다. 또 다른 실시예에서, 상기의 도 3a에 예시된 바와 같이, 호스트 물질은 상 변화 물질을 포함하고, 나노-스케일 물질은 상기 호스트 물질 내에 분포된 절연 나노입자들을 포함한다. 또 다른 실시예에서, 호스트 물질은 나노다공성 절연체를 포함하고, 나노-스케일 물질은 상기 다공성 절연체의 나노-크기 다공들 안으로 침투된 입자들을 포함한다.
일 실시예에서, 전극들(308, 310)은 전극들(208/210)(도 2)과 유사하며, 티타늄 질화물(TiN), 텅스텐(W) 또는 다른 적절한 전극 물질을 포함한다. 일 실시예에서, 제 1 전극(308)은 TiN을 포함하는 전극 플러그, 텅스텐 플러그, 구리 플러그, 또는 다른 적절한 전극 물질로 된 플러그이다.
일 실시예에서, 상 변화 물질 요소(312)는 주기율표 VI 족으로부터 1 이상의 원소들을 갖는 칼코게나이드 합금들을 포함한다. 예를 들어, 일 실시예에서 상기 요소(312)의 상 변화 물질은 GeSbTe, SbTe, GeTe 또는 AgInSbTe와 같은 칼코게나이드 화합물을 포함한다. 또 다른 실시예들에서, 상기 요소(312)의 상 변화 물질은 칼코겐-없는 물질이며, GeSb, GaSb, InSb 또는 GeGaInSb와 같은 화합물들을 포함한다. 다른 실시예들에서, 상 변화 메모리 요소(312)의 상 변화 물질은 Ge, Sb, Te, Ga, As, In, Se 및 S 중 1 이상의 원소들을 갖는 적절한 상 변화 물질을 포함한다.
일 실시예에서, 도 3a에 상술된 나노-화합물 합금(262)의 처리와 유사하게, 나노복합물 절연체(318)가 나노-화합물 합금(332)으로서 단일 공정 증착으로 증착된다. 일 실시예에서, 게르마늄 산화물 나노-스케일 입자들은 절연체 물질들의 나노입자들을 포함하는 불활성의 산화된 매트릭스를 형성하기 위하여, GST 상 변화 호스트 물질이 분리되도록 나노-화합물 합금(332)으로부터 침전된다. 예를 들어, 일 실시예에서 GeSbTe:O의 나노-화합물 합금(332)은 메모리 요소(312)의 주위에 증착되고, GeO 절연체들의 나노입자들은 나머지 상 변화 호스트 물질 매트릭스 안으 로 침전된다. 또 다른 실시예에서, 나노-화합물 합금(332)은 GST:SiO2의 합금이고, 게르마늄 산화물(GeO) 나노입자들의 침전물은 상 변화 호스트 물질 매트릭스 내에 분포된다.
도 6은 본 발명의 또 다른 실시예에 따른 V-셀 메모리 셀(356)의 단면도를 예시한다. 메모리 셀(356)은 메모리 셀(356)의 다양한 다른 층들이 제조되는 제 1 전극(358)을 포함한다.
예를 들어, 일 실시예에서 절연체의 층(360)이 제 1 전극(358) 위에 증착된다. 일 실시예에서, 상기 층(360)은 나노-스케일 다공들을 포함하는 나노다공성 호스트 절연 물질의 층이다. 나노다공성 절연체의 층(360)은 이후 에칭되고, 예를 들어 리소그래피적으로 에칭되고, 및/또는 표면(362)에 의해 정의된 V-형상의 비아(via)를 정의하도록 처리된다. 이러한 방식으로, 표면(362)에 의해 정의된 V-형상의 웰(well)이 절연체 물질의 층(360) 내에 형성된다. 일 실시예에서, 상 변화 물질(366)은 ALD, CVD, PVD와 같은 적절한 증착 공정에 의해 나노다공성 절연체(360)의 표면(362) 위에 증착되거나, 상 변화 메모리 요소(368) 주위에 나노복합물 절연체를 제조하기 위해 다른 적절한 증착 기술에 의해 증착된다.
일 실시예에서, 나노복합물 절연체(360)는 약 1 내지 5 nm 사이의 다공 크기를 갖는 다공들을 정의하는 다공성 매트릭스이며, 여기서 바람직하게는 계면(362)에 인접한 상기 다공들의 일부분에 상 변화 물질(366)이 침투된다.
일 실시예에서, 상 변화 물질(364)의 단층(monolayer)이 원자 층 증착(ALD) 에 의해 절연체(360)의 표면(362) 위에 증착된다. 이러한 ALD 증착 시, 상 변화 물질(364)은 절연체(360)에 상 변화 물질(366)을 선택적으로 침투시키고, 나노복합물 절연체를 형성하도록 단층 대 단층으로(monolayer per monolayer) 나노다공성 절연체(360) 안으로 확산된다.
일 실시예에서, 상 변화 물질(364)은 표면(362)에 의해 정의된 나노다공성 절연체(360)의 비아 안으로 증착되며, 나노다공성 절연체(360) 안으로의 상 변화 물질(364)의 확산을 더욱 향상시키기 위해 추가 열적 사이클링 또는 열적 어닐링이 적용된다. 이와 관련하여, 상 변화 물질(364) 및 상 변화 물질(366)은 동일한 상 변화 물질이다.
일 실시예에서, 나노복합물 구조체(360)는 불활성이고, 상 변화 메모리 요소(368)의 상 변화 물질과 동일한 상 변화 물질(366)을 포함한다. 또 다른 실시예에서, 나노복합물 절연체(360)는 상 변화 메모리 요소(368)에 채택된 상 변화 물질과 상이한 상 변화 물질(366)을 포함한다. 이와 관련하여, 나노복합물 절연체(360)는 상기 도 2 및 도 4에 설명된 나노복합물 절연체(218)와 유사하다. 상 변화 물질들은 상기에 설명된 바와 같으며, 칼코겐 또는 칼코겐-없는 물질들을 포함할 수 있다.
도 7은 본 발명의 일 실시예에 따른 캡슐화 층(380)을 포함하는 메모리 셀(356)의 단면도를 예시한다. 메모리 셀(356)은 제 1 전극(358)과 제 2 전극(370) 사이에서 연장되는 상 변화 메모리 요소(368), 및 상 변화 물질(366)이 침투된 나노다공성 절연체(360)를 포함한다. 일 실시예에서, 캡슐화 층(380)은 메모리 셀(356)을 둘러싸며, 상 변화 물질(366)은 나노복합물 절연체를 형성하도록 절연체(360) 전반에 걸쳐 확산된다. 일 실시예에서, 캡슐화 층(380)은 CVD, ALD, MOCVD, PVD, JVD 또는 다른 적절한 증착 기술을 채택하여 증착된 낮은-k 유전 층이다.
도 8은 본 발명의 일 실시예에 따른 머시룸-인-비아(mushroom-in-via) 메모리 셀(406)의 단면도를 예시한다. 메모리 셀(406)은 제 1 전극(408), 제 2 전극(410), 상기 제 1 전극(408)과의 제 1 콘택(414)으로부터 상기 제 2 전극(410)과의 제 2 콘택(416)으로 연장된 상 변화 메모리 요소(412), 및 절연체 계면(420)을 따라 상기 상 변화 메모리 요소(412)와 접촉하는 나노복합물 절연체(418)를 포함한다.
메모리 셀(406)은 메모리 디바이스(100)(도 1)에서 메모리 셀(406)을 다른 메모리 셀들과 전기적으로 연결하는, 예를 들어 워드 라인, 비트 라인 및 접지 라인을 갖는 상부 및 하부 층들을 포함한다. 예시의 간명함을 위해, 상부 및 하부 층들은 도 8 내지 도 10에 예시되지 않는다.
상 변화 메모리 요소(412)를 통해서, 제 1 전극(408)의 제 1 콘택(414)으로부터 상기 요소(412)의 활성 영역을 통해 제 2 전극(410)의 제 2 콘택(416)으로 연장되는 전류 경로가 정의된다. 나노복합물 절연체(418)가 상 변화 메모리 요소(412)를 상기 전류 경로에 대해 수직인 횡방향으로 절연시키도록, 상 변화 메모리 요소(412)는 나노복합물 절연체(418)에 의해 횡방향으로 완전히 에워싸인다. 특히, 나노복합물 절연체(418)는 메모리 요소(412)의 활성 영역을 상기 전류 경로에 대해 수직인 횡방향으로 절연시킨다.
일 실시예에서, 나노복합물 절연체(418)는 호스트 물질, 및 상기 호스트 물질의 일부분 내에 분포된 나노-스케일 물질을 포함한다. 또 다른 실시예에서, 상기의 도 3a에 예시된 바와 같이, 호스트 물질은 상 변화 물질을 포함하고, 나노-스케일 물질은 상기 호스트 물질 내에 분포된 절연 나노입자들을 포함한다. 또 다른 실시예에서, 호스트 물질은 나노다공성 절연체를 포함하고, 나노-스케일 물질은 상기 다공성 절연체의 나노-크기 다공들 안으로 침투된 입자들을 포함한다.
일 실시예에서, 전극들(408, 410)은 전극들(208/210)(도 2)과 유사하며, 티타늄 질화물(TiN), 텅스텐(W) 또는 다른 적절한 전극 물질을 포함한다. 일 실시예에서, 제 1 전극(408)은 TiN을 포함하는 전극 플러그, 텅스텐 플러그, 구리 플러그, 또는 다른 적절한 전극 물질로 된 플러그이다.
일 실시예에서, 상 변화 물질 요소(412)는 주기율표 VI 족으로부터 1 이상의 원소들을 갖는 칼코게나이드 합금들을 포함한다. 예를 들어, 일 실시예에서 상기 요소(412)의 상 변화 물질은 GeSbTe, SbTe, GeTe 또는 AgInSbTe와 같은 칼코게나이드 화합물을 포함한다. 또 다른 실시예들에서, 상기 요소(412)의 상 변화 물질은 칼코겐-없는 물질이며, GeSb, GaSb, InSb 또는 GeGaInSb와 같은 화합물들을 포함한다. 다른 실시예들에서, 상 변화 메모리 요소(412)의 상 변화 물질은 Ge, Sb, Te, Ga, As, In, Se 및 S 중 1 이상의 원소들을 갖는 적절한 상 변화 물질을 포함한다.
일 실시예에서, 나노복합물 절연체(418)는 나노복합물 절연체(218)(도 2)와 실질적으로 유사한 불활성의 전기 절연성 물질에 의해 특성화된 다공성 호스트 매 트릭스이다. 일 실시예에서, 나노복합물 절연체(418)는, 예를 들어, SiO2, GeOx, Al2O3, SiN, SiON 또는 SiOCH로 된 호스트 물질을 포함하고, 나노-스케일의 상 변화 물질(422)이 침투되며, 상기 상 변화 물질(422)은 상 변화 메모리 요소(412) 내에 포함된 동일한 상 변화 물질이다. 또 다른 실시예에서, 상기 상 변화 물질(422)은 상 변화 메모리 요소(412)에 사용된 물질과 상이한 상 변화 물질이다.
또 다른 실시예에서, 나노복합물 절연체(418)는 도 3a에 상술된 나노-화합물 합금(262)의 처리와 유사하게, 나노-화합물 합금으로서 단일 증착으로 증착된다. 나노복합물 절연체(418)는 다양한 방식들로 제조될 수 있다. 예를 들어, 일 실시예에서 게르마늄 산화물 나노-스케일 입자들은 절연체 물질들의 나노입자들을 포함하는 불활성의 산화된 매트릭스를 형성하기 위하여, GST 상 변화 호스트 물질이 분리되도록 나노-화합물 합금으로부터 침전된다.
예를 들어, 일 실시예에서 GeSbTe:O의 나노-화합물 합금은 단일 공정으로 메모리 요소(412)의 주위에 증착되고, GeO 절연체들의 나노입자들은 나노복합물 절연체(418)를 형성하도록 나머지 상 변화 호스트 물질 매트릭스 안으로 침전된다. 또 다른 실시예에서, 나노-화합물 합금은 GST:SiO2의 합금이고, 게르마늄 산화물(GeO) 나노입자들의 침전물은 상 변화 호스트 물질 매트릭스 내에 분포된다.
도 9는 본 발명의 또 다른 실시예에 따른 머시룸-인-비아 메모리 셀(456)의 단면도를 예시한다. 메모리 셀(456)은 메모리 셀(456)의 다양한 다른 층들이 제조되는 제 1 전극(458)을 포함한다.
예를 들어, 일 실시예에서 절연체의 층(460)이 제 1 전극(458) 위에 증착된다. 일 실시예에서, 상기 층(460)은 나노다공성 절연체 층이다. 상기 절연체의 층(460)은 에칭되고, 예를 들어 리소그래피적으로 에칭되고, 및/또는 표면(462)에 의해 정의된 V-형상의 비아를 정의하도록 처리된다. 이러한 방식으로, 절연체 물질의 층(460) 내에 표면(462)에 의해 정의된 V-형상의 웰이 형성된다. 일 실시예에서, 상 변화 물질(464)은 ALD, CVD, PVD와 같은 적절한 증착 공정에 의해 나노다공성 절연체(460)의 표면(462) 위에 증착되거나, 나노복합물 절연체를 형성하도록 다른 적절한 증착 기술에 의해 증착된다.
일 실시예에서, 상 변화 물질(464)의 단층이 원자 층 증착(ALD)에 의해 절연체(460)의 표면(462) 위에 증착된다. 이러한 ALD 증착 시, 상 변화 물질(464)은 절연체(460)에 상 변화 물질(466)을 선택적으로 침투시키고, 메모리 요소(468)와 접촉하는 나노복합물 절연체를 형성하도록 단층 대 단층으로 나노다공성 절연체(460) 안으로 확산된다. 이와 관련하여, 메모리 요소(468) 및 나노복합물 절연체는 메모리 요소를 절연시키고, 상기 메모리 요소(468)와 나노복합물 절연체 사이의 갭 형성을 근접하게 하거나 감소시키는 공통 계면을 공유한다.
일 실시예에서, 상 변화 물질(464)은 표면(462)에 의해 정의된 나노다공성 절연체(460)의 비아 안으로 증착되며, 상기 절연체(460) 안으로의 상 변화 물질(464)의 확산을 더욱 향상시키기 위해 추가 열적 사이클링 또는 열적 어닐링이 적용된다. 이와 관련하여, 상 변화 물질(464) 및 상 변화 물질(466)은 동일한 상 변화 물질이다.
일 실시예에서, 상 변화 물질(464)은 상 변화 메모리 요소(468)를 정의하도록 표면(462)에 의해 정의된 비아 안으로 증착된다. 후속 제조 공정에서, 제 2 전극(470)은 제 1 전극(458), 제 2 전극(470), 상기 제 1 전극(458)으로부터 상기 제 2 전극(470)으로 연장되는 상 변화 메모리 요소(468), 및 상 변화 메모리 요소(468)와 접촉하는 나노복합물 절연체(460)를 포함하는 메모리 셀(456)을 정의하도록, 상 변화 메모리 요소(468) 위에 증착된다. 나노복합물 절연체(460)의 일부분에 상 변화 물질(466)이 침투되며, 상 변화 물질(466)은 상 변화 물질(464)과 동일하거나 상이할 수 있다.
일 실시예에서, 상기 절연체(460)는 다공성이고, 약 1 내지 5 nm 사이의 다공 크기를 정의하며, 여기서 바람직하게는 계면(420)에 인접한 상기 다공들의 일부분에 상 변화 물질(466)이 침투된다.
나노복합물 절연체 내의 나노-크기의 입자와 관련하여, 일 실시예에서 상 변화 메모리 요소(468)는 칼코게나이드 물질을 포함하고, 상 변화 물질(466)은 동일한 칼코게나이드 물질을 포함한다. 또 다른 실시예에서, 상 변화 메모리 요소(468)는 칼코게나이드 물질을 포함하고, 상 변화 물질(466)은 상이한 칼코게나이드 물질을 포함한다. 일 실시예에서, 상 변화 메모리 요소(468)는 칼코겐-없는 물질을 포함하고, 상 변화 물질(466)은 동일한 칼코겐-없는 물질을 포함한다. 또 다른 실시예에서, 상 변화 메모리 요소(468)는 칼코겐-없는 물질을 포함하고, 상 변화 물질(466)은 상이한 칼코겐-없는 물질을 포함한다. 또 다른 실시예에서, 상 변화 메모리 요소(468)는 칼코겐 물질을 포함하고, 상 변화 물질(466)은 칼코겐-없는 물질 을 포함한다. 또 다른 실시예에서, 상 변화 메모리 요소(468)는 칼코겐-없는 물질을 포함하고, 상 변화 물질(466)은 칼코게나이드를 포함한다.
도 10은 본 발명의 일 실시예에 따른 캡슐화 층(480)을 포함하는 머시룸-인-비아 메모리 셀(456)의 단면도를 예시한다.
메모리 셀(456)은 제 1 전극(458)과 제 2 전극(470) 사이에서 연장된 상 변화 메모리 요소(468), 및 나노복합물 절연체를 형성하는 상 변화 물질(466)이 침투된 절연체(460)를 포함한다. 일 실시예에서, 캡슐화 층(480)은 메모리 셀(456)을 둘러싸고, 상 변화 물질(466)은 나노복합물 절연체를 형성하도록 절연체(460) 전반에 걸쳐 확산된다. 일 실시예에서, 캡슐화 층(480)은 CVD, ALD, MOCVD, PVD, JVD, 또는 다른 적절한 증착 기술을 채택하여 증착된 낮은-k 유전 층이다.
도 11은 본 발명의 일 실시예에 따른 라인 셀(line cell) 메모리 셀(506)의 단면도를 예시한다. 메모리 셀(506)은 제 1 전극(508), 유전 절연체(511)에 의해 상기 제 1 전극(508)으로부터 분리된 제 2 전극(510), 상기 제 1 전극(508)과의 제 1 콘택(514)으로부터 상기 제 2 전극(510)과의 제 2 콘택(514)으로 연장된 상 변화 메모리 요소(512), 및 절연체 계면(520)을 따라 상 변화 메모리 요소(512)와 접촉하는 절연체(518)를 포함한다. 일 실시예에서, 절연체(518)는 나노다공성 절연체이고, 절연체(518)의 일부분은 나노복합물 절연체를 형성하도록 상 변화 물질(522)이 침투된다.
메모리 셀(506)은 메모리 디바이스(100)(도 1)에서 메모리 셀(506)을 다른 메모리 셀들과 전기적으로 연결하는, 예를 들어 워드 라인, 비트 라인 및 접지 라 인을 갖는 상부 및 하부 층들을 포함한다. 예시의 간명함을 위해, 상부 및 하부 층들은 도 11 내지 도 14에 예시되지 않는다. 일 실시예에서, 라인 셀 메모리 셀(506)은 브릿지 셀(bridge cell) 메모리 셀이다.
상 변화 메모리 요소(512)를 통해서, 제 1 전극(508)의 제 1 콘택(514)으로부터 상기 요소(512)의 활성 영역(524)을 통해 제 2 전극(510)의 제 2 콘택(516)으로 연장되는 전류 경로가 정의된다(즉, 전류 경로는 도 11의 방위에 대해 수평으로 방위 잡힌다). 절연체(518)가 활성 영역(524)을 상기 전류 경로에 대해 수직인 횡방향으로 절연시키도록, 상 변화 메모리 요소(512)는 나노다공성 절연체(518)에 의해 횡방향으로 에워싸인다.
일 실시예에서, 절연체(518)는 불활성이고, 상 변화 메모리 요소(512)의 상 변화 물질과 동일한 상 변화 물질(522)을 포함한다. 또 다른 실시예에서, 절연체(518)는 상 변화 메모리 요소(512)에 채택된 상 변화 물질과 상이한 상 변화 물질(522)을 포함한다. 이와 관련하여, 절연체(518)는 도 2 및 도 4에 상술된 나노복합물 절연체(218)와 유사하다.
일 실시예에서, 전극들(508, 510)은 전극들(208/210)(도 2)과 유사하며, 티타늄 질화물(TiN), 텅스텐(W) 또는 다른 적절한 전극 물질을 포함한다. 일 실시예에서, 제 1 전극(508)은 TiN을 포함하는 전극 플러그, 텅스텐 플러그, 구리 플러그, 또는 다른 적절한 전극 물질로 된 플러그이다.
일 실시예에서, 상 변화 물질 요소(512)는 주기율표 VI 족으로부터 1 이상의 원소들을 갖는 칼코게나이드 합금들을 포함한다. 예를 들어, 일 실시예에서 상기 요소(512)의 상 변화 물질은 GeSbTe, SbTe, GeTe 또는 AgInSbTe와 같은 칼코게나이드 화합물을 포함한다. 또 다른 실시예들에서, 상기 요소(512)의 상 변화 물질은 칼코겐-없는 물질이며, GeSb, GaSb, InSb 또는 GeGaInSb와 같은 화합물들을 포함한다. 다른 실시예들에서, 상 변화 메모리 요소(512)의 상 변화 물질은 Ge, Sb, Te, Ga, As, In, Se 및 S 중 1 이상의 원소들을 갖는 적절한 상 변화 물질을 포함한다.
일 실시예에서, 나노복합물 절연체(518)는 호스트 물질, 및 상기 호스트 물질의 일부분 내에 분포된 나노-스케일 물질을 포함한다. 또 다른 실시예에서, 상기의 도 3a에 예시된 바와 같이, 호스트 물질은 상 변화 물질을 포함하고, 나노-스케일 물질은 상기 호스트 물질 내에 분포된 절연 나노입자들을 포함한다. 또 다른 실시예에서, 호스트 물질은 나노다공성 절연체를 포함하고, 나노-스케일 물질은 상기 다공성 절연체의 나노-크기 다공들 안으로 침투된 입자들을 포함한다.
예를 들어, 일 실시예에서 나노복합물 절연체(518)는 나노복합물 절연체(218)(도 2)와 실질적으로 유사한 불활성의 전기 절연성 물질에 의해 특성화된 다공성 호스트 매트릭스이다. 일 실시예에서, 나노복합물 절연체(518)는, 예를 들어, SiO2, GeOx, Al2O3, SiN, SiON 또는 SiOCH로 된 다공성 물질을 포함하고, 상 변화 물질(522)이 침투된다. 일 실시예에서, 상기 상 변화 물질(522)은 상 변화 메모리 요소(512) 내에 포함된 동일한 상 변화 물질이다. 또 다른 실시예에서, 상기 상 변화 물질(522)은 상 변화 메모리 요소(512)에 사용된 물질과 상이한 상 변화 물질이다.
일 실시예에서, 절연체(518)는 나노다공성이고, 약 10 내지 50 nm 사이의 두께(D2)를 정의하며, 약 1 내지 5 nm 사이의 다공 크기를 정의하는 다공들의 매트릭스를 포함한다. 일 실시예에서, 바람직하게는 계면(520)에 인접한 다공들의 매트릭스의 일부분에 상 변화 물질(522)이 주입/침투된다. 또 다른 실시예에서, 상기 다공들의 매트릭스의 전반에 상 변화 물질(522)이 주입/침투된다.
일 실시예에서 상 변화 메모리 요소(512)는 칼코게나이드 물질을 포함하고, 상 변화 물질(522)은 동일한 칼코게나이드 물질을 포함한다. 또 다른 실시예에서, 상 변화 메모리 요소(512)는 칼코게나이드 물질을 포함하고, 상 변화 물질(522)은 상이한 칼코게나이드 물질을 포함한다. 일 실시예에서, 상 변화 메모리 요소(512)는 칼코겐-없는 물질을 포함하고, 나노다공성 절연체(518)의 상 변화 물질(522)은 동일한 칼코겐-없는 물질을 포함한다. 또 다른 실시예에서, 상 변화 메모리 요소(512)는 칼코겐-없는 물질을 포함하고, 나노다공성 절연체(518)의 상 변화 물질(522)은 상이한 칼코겐-없는 물질을 포함한다. 또 다른 실시예에서, 상 변화 메모리 요소(512)는 칼코겐 물질을 포함하고, 나노다공성 절연체(518)의 상 변화 물질(522)은 칼코겐-없는 물질을 포함한다. 또 다른 실시예에서, 상 변화 메모리 요소(512)는 칼코겐-없는 물질을 포함하고, 나노다공성 절연체(518)의 상 변화 물질(522)은 칼코게나이드를 포함한다.
일 실시예에서, 상 변화 메모리 요소(512)는 전극들(508, 510) 및 유전 층(511) 위에 증착된 상 변화 물질을 포함한다. 상 변화 메모리 요소(512) 상으로의 절연체(518)의 후속 증착은 상 변화 메모리 요소(512)의 상 변화 물질로부터, 예를 들어 나노다공성 절연체(518) 안으로의 내부 확산을 개시(initiate)한다. 이러한 방식으로, 나노다공성 절연체(518)는 나노복합물 절연체를 형성하도록 상 변화 물질(522)이 침투된다.
일 실시예에서, 상 변화 메모리 요소(512)로부터의 상 변화 물질의 확산은 신속한 열적 처리와 같은 추가 처리에 의해 증가/제어된다. 일 실시예에서, 메모리 셀(506)은 한-면 방식(one-sided manner)으로 상 변화 메모리 요소(512)로부터 나노다공성 절연체(518)로의 상 변화 물질의 확산을 제공한다. 이와 관련하여, 유전체(511)는 실질적으로 상 변화 물질의 내부 확산에 저항적(resistant)이다. 일 실시예에서, 유전체(511)는 확산 차단 층이다.
도 12는 본 발명의 또 다른 실시예에 따른 라인 셀 메모리 셀/히터 셀(526)의 단면도를 예시한다. 메모리 셀(526)은 유전 층(531)에 의해 제 2 전극(530)으로부터 분리된 제 1 전극(526), 전극들(528, 530) 사이에서 연장된 상 변화 메모리 요소(512), 및 상기 메모리 요소(512)와 접촉하도록 증착된 소정 양의 나노-화합물 합금(532)을 포함한다. 일 실시예에서, 나노-화합물 합금(532)은 상기의 도 3a 및 도 3b에 설명된 물질과 실질적으로 유사한 절연체 물질 및 상 변화 메모리 물질을 포함하고, 두 구성요소들은 상기 도 3a 및 도 3b에 설명된 나노-화합물 합금(262)의 처리와 유사하게, 나노-화합물 합금(532)의 단일 증착으로 증착된다.
일 실시예에서, 나노-화합물 합금(532)은 단일 증착 공정으로 증착된 절연 물질 및 상 변화 물질의 합금을 포함하는 나노복합물 절연체이다. 일 실시예에서, 나노-화합물 합금(532)은 상술된 적절한 상 변화 물질들 중 하나로부터 선택된 상 변화 호스트 물질, 예를 들어 Ge, Sb, Te, Ga, As, In, Se 및 S 중 1 이상의 원소들을 포함하는 화합물, 및 절연체의 나노입자들로서 상기 상 변화 호스트 물질 내에 매입된 적절한 절연체 물질로부터 선택된 절연체 물질, 예를 들어, SiO2, GeOx, GeN 또는 SiN 물질을 포함한다.
일 실시예에서, 나노-화합물 합금(532)은 산소의 높은 합금 레벨들 또는 실리콘 이산화물의 높은 레벨들을 갖는 GST(즉, GexSbxTex) 상 변화 물질을 포함한다. 일 실시예에서, 게르마늄 산화물 나노-스케일 입자들은 절연체 물질들의 나노입자들을 포함하는 불활성의 산화된 매트릭스를 형성하기 위하여, GST 상 변화 호스트 물질이 분리되도록 나노-화합물 합금(532)으로부터 침전된다. 예를 들어, 일 실시예에서 GeSbTe:O의 나노-화합물 합금(532)은 단일 공정으로 메모리 요소(512)와 접촉하도록 증착되고, GeO 절연체들의 나노입자들은 낮은 열 전도도를 갖는 나노복합물 절연체를 형성하도록 나머지 상 변화 호스트 물질 매트릭스 안으로 침전된다. 또 다른 실시예에서, 나노-화합물 합금(532)은 GST:SiO2의 합금이고, 게르마늄 산화물(GeO) 나노입자들의 침전물은 낮은 열 전도도를 갖는 나노복합물 절연체를 형성하도록 상 변화 호스트 물질 매트릭스 내에 분포된다.
도 13은 본 발명의 또 다른 실시예에 따른 라인 셀 메모리 셀(556)의 단면도를 예시한다. 메모리 셀(556)은 메모리 셀(556)의 다양한 다른 층들이 제조되는 전극들(558, 559)을 포함한다.
예를 들어, 일 실시예에서 절연체의 층(560)이 전극들(558, 559) 위에 증착 되고, 에칭, 예를 들어 리소그래피적으로 에칭되며, 및/또는 표면(562)을 정의하도록 처리된다. 일 실시에에서, 상기 층(560)은 나노다공성 절연체이다. 일 실시예에서, 상 변화 물질(564)은 ALD, CVD, PVD와 같은 적절한 증착 공정에 의해 나노다공성 절연체(560)의 표면(562) 위에 증착되거나, 다른 적절한 증착 기술에 의해 증착된다.
일 실시예에서, 상 변화 물질(564)의 단층이 원자 층 증착(ALD)에 의해 나노다공성 절연체(560)의 표면(562) 위에 증착된다. 이러한 ALD 증착 시, 상 변화 물질(564)은 나노다공성 절연체(560)에 상 변화 물질(566)을 선택적으로 침투시키도록 단층-대-단층으로 나노다공성 절연체(560) 안으로 확산된다.
일 실시예에서는 상기 표면(562) 위에 상 변화 물질(564)이 증착되며, 상기 상 변화 물질(564) 위에 추가 나노다공성 절연체(569)가 증착된다. 나노다공성 절연체(560, 569) 안으로의 상 변화 물질(566)의 확산을 더욱 향상시키기 위해 추가 열적 사이클링 또는 열적 어닐링이 적용된다. 일 실시예에서, 상 변화 물질(564)은 상 변화 메모리 요소(568)를 정의하도록 표면(562) 위에 증착된다.
도 14는 본 발명의 일 실시예에 따른 캡슐화 층(580)을 포함하는 라인 셀 메몰 셀(506)의 단면도를 예시한다. 일 실시예에서, 메모리 셀(506)은 도 11에 예시된 메모리 셀(506)과 유사하며, 상 변화 메모리 요소(512)로부터 나노다공성 절연체(518)를 통하는 상 변화 물질(522)의 확산을 최소화하는 캡슐화 층(580)을 포함한다.
일 실시예에서, 캡슐화 층들(580, 581)은 상 변화 메모리 요소(512)로부터 절연체들(511, 518)을 통하는 상 변화 물질(522)의 확산을 최소화하도록 활성 영역(524)을 둘러싼다. 일 실시예에서, 캡슐화 층들(580, 581)은 활성화 영역(524)을 둘러싸고, 상 변화 물질(522)은 절연체들(511, 518)의 전반에 걸쳐 확산된다. 일 실시예에서, 캡슐화 층들(580, 581)은 CVD, ALD, MOCVD, PVD, JVD, 또는 다른 적절한 증착 기술을 채택하여 증착된 낮은-k 유전 층이다.
도 15는 본 발명의 일 실시예에 따른 머시룸 셀 메모리 셀(606)의 단면도를 예시한다. 메모리 셀(606)은 제 1 전극(608), 제 2 전극(610), 상기 제 1 전극(608)과의 제 1 콘택(614)으로부터 상기 제 2 전극(610)과의 제 2 콘택(616)으로 연장된 상 변화 메모리 요소(612), 및 상기 상 변화 메모리 요소(612)와 접촉하는 절연체(618)를 포함한다. 일 실시예에서, 절연체(618)의 일부분은 나노복합물 절연체를 형성하도록 상 변화 물질(622)이 침투된다. 또 다른 실시예에서, 상기 절연체는 호스트 물질, 및 상기 호스트 물질의 일부분 내에 분포된 나노-스케일 물질을 포함한다.
메모리 셀(606)은 메모리 디바이스(100)(도 1)에서 메모리 셀(606)을 다른 메모리 셀들과 전기적으로 연결하는, 예를 들어 워드 라인, 비트 라인 및 접지 라인을 갖는 상부 및 하부 층들을 포함한다. 예시의 간명함을 위해, 상부 및 하부 층들은 도 15 내지 도 18에 예시되지 않는다.
상 변화 메모리 요소(612)를 통해서, 제 1 전극(608)의 제 1 콘택(614)으로부터 상기 요소(612)의 활성 영역(624)을 통해 제 2 전극(610)의 제 2 콘택(616)으로 연장되는 전류 경로가 정의된다. 나노복합물 절연체(618)는 상 변화 메모리 요 소(612)의 전체 또는 일부분을 횡방향으로 절연시킨다.
일 실시예에서, 나노복합물 절연체(618)는 호스트 물질, 및 상기 호스트 물질의 일부분 내에 분포된 나노-스케일 물질을 포함한다. 또 다른 실시예에서, 상기의 도 3a에 예시된 바와 같이, 호스트 물질은 상 변화 물질을 포함하고, 나노-스케일 물질은 상기 호스트 물질 내에 분포된 절연 나노입자들을 포함한다. 또 다른 실시예에서, 호스트 물질은 나노다공성 절연체를 포함하고, 나노-스케일 물질은 상기 다공성 절연체의 나노-크기 다공들 안으로 침투된 입자들을 포함한다.
일 실시예에서, 전극들(608, 610)은 전극들(208/210)(도 2)과 유사하며, 티타늄 질화물(TiN), 텅스텐(W) 또는 다른 적절한 전극 물질을 포함한다. 일 실시예에서, 제 1 전극(608)은 TiN을 포함하는 전극 플러그, 텅스텐 플러그, 구리 플러그, 또는 다른 적절한 전극 물질로 된 플러그이다.
일 실시예에서, 상 변화 물질 요소(612)는 주기율표 VI 족으로부터 1 이상의 원소들을 갖는 칼코게나이드 합금들을 포함한다. 예를 들어, 일 실시예에서 상기 요소(612)의 상 변화 물질은 GeSbTe, SbTe, GeTe 또는 AgInSbTe와 같은 칼코게나이드 화합물을 포함한다. 또 다른 실시예들에서, 상기 요소(612)의 상 변화 물질은 칼코겐-없는 물질이며, GeSb, GaSb, InSb 또는 GeGaInSb와 같은 화합물들을 포함한다. 다른 실시예들에서, 상 변화 메모리 요소(612)의 상 변화 물질은 Ge, Sb, Te, Ga, As, In, Se 및 S 중 1 이상의 원소들을 갖는 적절한 상 변화 물질을 포함한다.
일 실시예에서, 나노복합물 절연체(618)는 나노복합물 절연체(218)(도 2)와 실질적으로 유사한 불활성의 전기 절연성 물질에 의해 특성화된 다공성 호스트 매 트릭스이다. 일 실시예에서, 나노복합물 절연체(618)는, 예를 들어, SiO2, GeOx, Al2O3, SiN, SiON 또는 SiOCH의 매트릭스를 포함하고, 나노복합물 절연체를 형성하도록 상 변화 물질(622)이 침투된다. 일 실시예에서, 상기 상 변화 물질(622)은 상 변화 메모리 요소(612) 내에 포함된 동일한 상 변화 물질이다. 또 다른 실시예에서, 상기 상 변화 물질(622)은 상 변화 메모리 요소(612)에 사용된 물질과 상이한 상 변화 물질이다.
일 실시예에서, 절연체(618)는 다공성이고, 다공 크기가 약 1 내지 5 nm 사이인 다공들의 매트릭스를 포함하며, 절연체(618)는 약 10 내지 50 nm 사이의 두께를 정의하고, 상기 두께의 전체 또는 일부분에 상 변화 물질이 주입된다. 일 실시예에서, 다공들의 매트릭스의 일부분에 상 변화 물질(622)이 주입/침투된다. 또 다른 실시예에서, 상기 다공들의 매트릭스 전반에 상 변화 물질(622)이 주입/침투된다.
일 실시예에서 상 변화 메모리 요소(612)는 칼코게나이드 물질을 포함하고, 상 변화 물질(622)은 동일한 칼코게나이드 물질을 포함한다. 또 다른 실시예에서, 상 변화 메모리 요소(612)는 칼코게나이드 물질을 포함하고, 상 변화 물질(622)은 상이한 칼코게나이드 물질을 포함한다. 일 실시예에서, 상 변화 메모리 요소(612)는 칼코겐-없는 물질을 포함하고, 나노다공성 절연체(618)의 상 변화 물질(622)은 동일한 칼코겐-없는 물질을 포함한다. 또 다른 실시예에서, 상 변화 메모리 요소(612)는 칼코겐-없는 물질을 포함하고, 나노다공성 절연체(618)의 상 변화 물 질(622)은 상이한 칼코겐-없는 물질을 포함한다. 또 다른 실시예에서, 상 변화 메모리 요소(612)는 칼코겐 물질을 포함하고, 나노다공성 절연체(618)의 상 변화 물질(622)은 칼코겐-없는 물질을 포함한다. 또 다른 실시예에서, 상 변화 메모리 요소(612)는 칼코겐-없는 물질을 포함하고, 나노다공성 절연체(618)의 상 변화 물질(622)은 칼코게나이드를 포함한다.
일 실시예에서, 상 변화 메모리 요소(612)는 전극들(608, 610) 사이에, 또한 나노다공성 절연체(618) 위에 증착된 상 변화 물질을 포함한다. 상 변화 메모리 요소(612)의 증착 후, 나노다공성 절연체(618) 안으로의 상 변화 메모리 요소(612)의 상 변화 물질의 내부 확산이 개시된다. 이러한 방식으로, 나노다공성 절연체(618)에 상 변화 물질(622)이 침투된다.
일 실시예에서, 상 변화 메모리 요소(612)로부터의 상 변화 물질의 확산은 신속한 열적 처리와 같은 추가 처리에 의해 증가/제어된다. 일 실시예에서, 메모리 셀(606)은 한-면 방식으로 상 변화 메모리 요소(612)로부터 나노다공성 절연체(618)로의 상 변화 물질의 확산을 제공한다.
도 16은 본 발명의 또 다른 실시예에 따른 머시룸 셀 메모리 셀(626)의 단면도를 예시한다. 메모리 셀(626)은 제 1 전극(628), 제 2 전극(630), 상기 전극들(628, 630) 사이에서 연장된 상 변화 메모리 요소(612), 및 상기 상 변화 메모리 요소(612)와 접촉하여 증착된 나노-화합물 합금(632)을 포함한다.
일 실시예에서, 나노-화합물 합금(632)은 상기의 도 3a 및 도 3b에 설명된 물질과 실질적으로 유사한 절연체 물질 및 상 변화 메모리 물질을 포함하고, 두 구 성요소들은 상기 도 3a 및 도 3b에 설명된 나노-화합물 합금(262)의 처리와 유사하게, 나노-화합물 합금(632)의 단일 증착으로 증착된다.
일 실시예에서, 나노-화합물 합금(632)은 단일 증착 공정으로 증착된 절연 물질 및 상 변화 물질의 합금을 포함하는 나노복합물 절연체이다. 일 실시예에서, 나노-화합물 합금(632)은 상술된 적절한 상 변화 물질들 중 하나로부터 선택된 상 변화 호스트 물질, 예를 들어 Ge, Sb, Te, Ga, As, In, Se 및 S 중 1 이상의 원소들을 포함하는 화합물, 및 절연체의 나노입자들로서 상기 상 변화 호스트 물질 내에 매입된 적절한 절연체 물질로부터 선택된 절연체 물질, 예를 들어, SiO2, GeOx, GeN 또는 SiN 물질을 포함한다.
일 실시예에서, 나노-화합물 합금(632)은 산소의 높은 합금 레벨들 또는 실리콘 이산화물의 높은 레벨들을 갖는 GST(즉, GexSbxTex) 상 변화 물질을 포함한다. 일 실시예에서, 게르마늄 산화물 나노-스케일 입자들은 절연체 물질들의 나노입자들을 포함하는 불활성의 산화된 매트릭스를 형성하기 위하여, GST 상 변화 호스트 물질이 분리되도록 나노-화합물 합금(632)으로부터 침전된다. 예를 들어, 일 실시예에서 GeSbTe:O의 나노-화합물 합금(632)은 단일 공정으로 메모리 요소(612)와 접촉하도록 증착되고, GeO 절연체들의 나노입자들은 낮은 열 전도도를 갖는 나노복합물 절연체를 형성하도록 나머지 상 변화 호스트 물질 매트릭스 안으로 침전된다. 또 다른 실시예에서, 나노-화합물 합금(632)은 GST:SiO2의 합금이고, 게르마늄 산화물(GeO) 나노입자들의 침전물은 낮은 열 전도도를 갖는 나노복합물 절연체를 형성 하도록 상 변화 호스트 물질 매트릭스 내에 분포된다.
도 17은 본 발명의 또 다른 실시예에 따른 머시룸 셀 메모리 셀의 단면도를 예시한다. 메모리 셀(656)은 제 1 전극(658), 제 2 전극(670), 상기 제 1 전극(658)과 상기 제 2 전극(670) 사이에서 연장된 상 변화 메모리 요소(668), 및 상기 상 변화 메모리 요소(668)와 접촉하는 절연체(660)를 포함한다. 일 실시예에서, 절연체(660)는 다공성이고, 다공성 절연체(660)의 일부분은 나노복합물 절연체를 형성하도록 상 변화 물질(666)이 침투된다.
예를 들어, 일 실시예에서 나노다공성 절연체의 층(660)이 에칭, 예를 들어 리소그래피적으로 에칭되며, 및/또는 표면(662)을 정의하도록 처리된다. 일 실시예에서, 상 변화 물질(664)은 ALD, CVD, PVD와 같은 적절한 증착 공정에 의해 나노다공성 절연체(660)의 표면(662) 위에 증착되거나, 다른 적절한 증착 기술에 의해 증착된다.
일 실시예에서, 상 변화 물질(664)의 단층이 원자 층 증착(ALD)에 의해 나노다공성 절연체(660)의 표면(662) 위에 증착된다. 이러한 ALD 증착 시, 상 변화 물질(664)은 나노다공성 절연체(660)에 상 변화 물질(666)을 선택적으로 침투시키고 나노복합물 절연체를 형성하도록 단층 대 단층으로 나노다공성 절연체(660) 안으로 확산된다.
일 실시예에서는 상기 표면(662) 위에 상 변화 물질(666)이 증착되며, 나노다공성 절연체(660) 안으로의 상 변화 물질(666)의 확산을 더욱 향상시키기 위해 후속 열적 사이클링 또는 열적 어닐링이 적용된다. 일 실시예에서, 상 변화 메모리 요소(668)를 정의하기 위해 상 변화 물질(666)이 표면(662) 위에 증착된다. 어떤 관점에서도, 나노복합물 절연체는 어떤 갭이 존재한다면 매우 좁은 갭을 갖는 절연체(660)와 메모리 요소(668) 사이의 계면에 형성됨에 따라, 매우 열적으로 절연성이다.
도 18은 본 발명의 일 실시예에 따른 캡슐화 층(680)을 포함하는 머시룸 셀 메모리 셀(656)의 단면도를 예시한다. 일 실시예에서, 메모리 셀(656)은 도 17에 예시된 메모리 셀(656)과 유사하며, 상 변화 메모리 요소(668)로부터 나노다공성 절연체(660)을 통하는 상 변화 물질의 확산을 최소화하는 캡슐화 층(680)을 포함한다.
일 실시예에서, 캡슐화 층(680)은 전극들(658, 670) 사이의 상 변화 메모리 요소(668)의 활성 영역을 둘러싸며, 상 변화 물질(666)은 절연체(660) 전반에 걸쳐 확산된다. 일 실시예에서, 캡슐화 층(680)은 CVD, ALD, MOCVD, PVD, JVD, 또는 다른 적절한 증착 기술을 채택하여 증착된 낮은-k 유전 층이다.
상 변화 메모리 셀들 내의 핫 스폿들을 효과적으로 절연시키는 상 변화 메모리 물질이 침투된 다공성 절연체를 포함하는 상 변화 메모리 셀들의 다양한 실시예들이 설명되었다. 다공성 절연체들이 제공된 이러한 상 변화 메모리 셀들은 메모리 셀들의 메모리 상태들을 변화시키는데 있어서, 더 작은 선택 디바이스들의 사용을 가능하게 하는 더 낮은 전력을 유도함에 따라, 메모리 디바이스들에 대한 전체 크기를 감소시킨다.
호스트 물질, 및 상기 호스트 물질의 일부분 내에 분포된 나노-스케일 물질 을 포함하는 나노복합물 절연체가 설명되었다. 일 실시예는 나노-다공-크기의 상 변화 물질이 침투된 나노-다공들을 갖는 다공성 절연체를 포함한다. 이와 관련하여, 나노-다공들은 메모리 셀들의 메모리 변화 시에 열 발생과 연관된 에너지의 광자들의 파장과 거의 같은 길이 스케일을 갖도록 선택된다. 나노복합물 절연체의 또 다른 실시예는 호스트 상 변화 물질 매트릭스를 포함하고, 상기 매트릭스는 상기 매트릭스 내에 분포된 절연성 나노입자들을 갖는다. 일반적으로, 나노복합물 절연체의 나노-크기 물질은 메모리 셀에 발생된 열과 연관된 광자들의 파장을 갖는 광자들을 매우 효과적으로 산란시킴에 따라, 나노복합물 절연체의 열 전도도를 효과적으로 낮춘다. 그 결과, 메모리 셀 내의 상 변화 메모리 요소는 RESET 후, 큰 신호 콘트라스트를 유도하는 거의 최대의 저항을 겪게 된다.
본 명세서에서는 특정 실시예들이 예시되고 서술되었으나, 당업자라면 본 발명의 범위를 벗어나지 않고 다양한 대안적인 및/또는 균등한 구현예들이 도시되고 설명된 상기 특정 실시예들을 대체할 수 있다는 것을 이해할 것이다. 본 출원서는 본 명세서에서 개시된 특정 실시예들의 여하한의 응용들 및 변형들을 포괄하도록 의도된다. 그러므로, 본 발명은 오직 청구항과 그 균등론에 의해서만 제한되어야 한다.
첨부한 도면들은 본 발명의 더 많은 이해를 제공하기 위해 포함되며 본 명세서의 일부분에 통합되고 그 일부분을 구성한다. 본 도면들은 본 발명의 실시예들을 예시하며, 도면설명과 함께 본 발명의 원리들을 설명하는 역할을 한다. 본 발명의 다른 실시예들 및 본 발명의 의도된 다수의 장점들은 다음의 상세한 설명을 참조함으로써 더 쉽게 이해될 것이다. 본 도면들의 요소들은 서로에 대해 축척대로 되어 있지는 않다. 동일한 참조 부호는 대응하는 유사한 부분을 나타낸다.
도 1은 본 발명의 일 실시예에 따른 메모리 셀들을 포함하는 메모리 디바이스의 개략적 블록도;
도 2는 본 발명의 일 실시예에 따른 필러 메모리 셀의 단면도;
도 3a는 본 발명의 또 다른 실시예에 따른 필러 메모리 셀의 단면도;
도 3b는 본 발명의 일 실시예에 따른 나노복합물 구조체의 미세 개략도;
도 4는 본 발명의 일 실시예에 따른 캡슐화 층을 포함하는 필러 메모리 셀의 단면도;
도 5는 본 발명의 일 실시예에 따른 V-셀 메모리 셀의 단면도;
도 6은 본 발명의 또 다른 실시예에 따른 V-셀 메모리 셀의 단면도;
도 7은 본 발명의 일 실시예에 따른 캡슐화 층을 포함하는 V-셀 메모리 셀의 단면도;
도 8은 본 발명의 일 실시예에 따른 머시룸-인-비아 메모리 셀의 단면도;
도 9는 본 발명의 또 다른 실시예에 따른 머시룸-인-비아 메모리 셀의 단면 도;
도 10은 본 발명의 일 실시예에 따른 캡슐화 층을 포함하는 머시룸-인-비아 메모리 셀의 단면도;
도 11은 본 발명의 일 실시예에 따른 라인 셀 메모리 셀의 단면도;
도 12는 본 발명의 또 다른 실시예에 따른 라인 셀 메모리 셀의 단면도;
도 13은 본 발명의 또 다른 실시예에 따른 라인 셀 메모리 셀의 단면도;
도 14는 본 발명의 일 실시예에 따른 캡슐화 층을 포함하는 라인 셀 메모리 셀의 단면도;
도 15는 본 발명의 일 실시예에 따른 머시룸 셀의 단면도;
도 16은 본 발명의 또 다른 실시예에 따른 머시룸 셀의 단면도;
도 17은 본 발명의 또 다른 실시예에 따른 머시룸 셀의 단면도;
도 18은 본 발명의 일 실시예에 따른 캡슐화 층을 포함하는 머시룸 셀 메모리 셀의 단면도를 예시한다.

Claims (58)

  1. 메모리 셀에 있어서,
    제 1 전극;
    제 2 전극;
    상기 제 1 전극과 상기 제 2 전극 사이에 위치된 저장 물질; 및
    상기 저장 물질과 접촉하는 나노복합물 절연체를 포함하는 것을 특징으로 하는 메모리 셀.
  2. 제 1 항에 있어서,
    상기 저장 물질은 상 변화 메모리 물질인 것을 특징으로 하는 메모리 셀.
  3. 제 1 항에 있어서,
    상기 나노복합물 절연체는 약 1 내지 5 nm 사이의 클러스터 크기를 정의하는 나노복합물 클러스터를 포함하는 것을 특징으로 하는 메모리 셀.
  4. 제 1 항에 있어서,
    상기 나노복합물 절연체는 약 5 내지 30 nm 사이의 두께를 갖는 층으로서 증착되는 것을 특징으로 하는 메모리 셀.
  5. 제 1 항에 있어서,
    상기 메모리 셀은 비아 셀(via cell)을 포함하는 것을 특징으로 하는 메모리 셀.
  6. 제 1 항에 있어서,
    상기 메모리 셀은 필러 셀(pillar cell)을 포함하는 것을 특징으로 하는 메모리 셀.
  7. 제 1 항에 있어서,
    상기 메모리 셀은 라인 디바이스(line device)를 포함하는 것을 특징으로 하는 메모리 셀.
  8. 제 1 항에 있어서,
    상기 메모리 셀은 히터 셀을 포함하는 것을 특징으로 하는 메모리 셀.
  9. 제 1 항에 있어서,
    상기 나노복합물 절연체는 제 1 물질, 및 상기 제 1 물질의 일부분 내에 분포된 나노-스케일(nano-scaled) 물질을 포함하는 것을 특징으로 하는 메모리 셀.
  10. 제 9 항에 있어서,
    상기 제 1 물질은 상 변화 물질을 포함하고, 상기 나노-스케일 물질은 절연 나노입자들을 포함하는 것을 특징으로 하는 메모리 셀.
  11. 제 9 항에 있어서,
    상기 제 1 물질은 다공성 절연체 호스트(host)를 포함하고, 상기 나노-스케일 물질은 상기 다공성 절연체 호스트 안으로 침투된 상 변화 물질의 나노입자들을 포함하는 것을 특징으로 하는 메모리 셀.
  12. 제 11 항에 있어서,
    상기 다공성 절연체 호스트는 약 1 내지 5 nm 사이의 다공 크기를 정의하는 다공들을 포함하는 나노다공성 절연체인 것을 특징으로 하는 메모리 셀.
  13. 제 11 항에 있어서,
    상기 저장 물질은 상 변화 물질을 포함하고, 상기 다공성 절연체에는 상기 동일한 상 변화 물질의 나노입자들이 침투되는 것을 특징으로 하는 메모리 셀.
  14. 제 11 항에 있어서,
    상기 저장 물질은 상 변화 물질을 포함하고, 상기 다공성 절연체에는 상이한 상 변화 물질의 나노입자들이 침투되는 것을 특징으로 하는 메모리 셀.
  15. 메모리 셀에 있어서,
    제 1 전극;
    제 2 전극;
    상기 제 1 전극과의 제 1 콘택으로부터 상기 제 2 전극과의 제 2 콘택으로 연장되는 저장 물질을 포함하는 메모리 요소; 및
    상기 메모리 요소와 접촉하는 나노다공성 절연체를 포함하고, 상기 나노다공성 절연체의 전체 또는 일부분은 상기 저장 물질의 다공성 물질 안으로의 확산에 의해 형성되는 것을 특징으로 하는 메모리 셀.
  16. 제 15 항에 있어서,
    상기 저장 물질은 상 변화 물질인 것을 특징으로 하는 메모리 셀.
  17. 제 15 항에 있어서,
    상기 나노복합물 절연체는 약 1 내지 5 nm 사이의 클러스터 크기를 정의하는 나노복합물 클러스터를 포함하는 것을 특징으로 하는 메모리 셀.
  18. 제 15 항에 있어서,
    상기 나노복합물 절연체는 약 5 내지 30 nm 사이의 두께를 갖는 층으로서 증착되는 것을 특징으로 하는 메모리 셀.
  19. 제 15 항에 있어서,
    상기 메모리 셀은 비아 셀을 포함하는 것을 특징으로 하는 메모리 셀.
  20. 제 15 항에 있어서,
    상기 메모리 셀은 필러 셀을 포함하는 것을 특징으로 하는 메모리 셀.
  21. 제 15 항에 있어서,
    상기 메모리 셀은 라인 디바이스를 포함하는 것을 특징으로 하는 메모리 셀.
  22. 제 15 항에 있어서,
    상기 메모리 셀은 히터 셀을 포함하는 것을 특징으로 하는 메모리 셀.
  23. 제 15 항에 있어서,
    상기 나노다공성 절연체는 절연체 계면을 따라 상기 메모리 요소와 접촉하고, 상기 절연체 계면에 인접한 상기 나노다공성 절연체의 일부분에 상 변화 물질이 침투되는 것을 특징으로 하는 메모리 셀.
  24. 제 23 항에 있어서,
    상기 나노다공성 절연체를 캡슐화(encapsulate)하는 유전 층을 더 포함하고, 상기 유전 층은 상기 나노다공성 절연체를 통해 상기 절연체 계면으로부터 상기 상 변화 물질의 확산을 최소화하는 것을 특징으로 하는 메모리 셀.
  25. 제 15 항에 있어서,
    상기 나노다공성 절연체의 두께는 10 내지 50 nm 사이이고, 상기 나노다공성 절연체의 다공 크기는 약 1 내지 5 nm 사이인 것을 특징으로 하는 메모리 셀.
  26. 제 15 항에 있어서,
    상기 메모리 요소는 상기 제 1 및 제 2 전극들 사이에 활성 영역을 정의하고, 상기 나노다공성 절연체는 상기 활성 영역에 대해 횡방향으로(laterally) 상기 메모리 요소를 둘러싸는 것을 특징으로 하는 메모리 셀.
  27. 제 15 항에 있어서,
    상기 메모리 요소의 상기 저장 물질은 칼코게나이드(chalcogenide) 물질 또는 칼코겐-없는 물질을 포함하고, 상기 나노다공성 절연체는 칼코게나이드 물질을 포함하는 것을 특징으로 하는 메모리 셀.
  28. 제 15 항에 있어서,
    상기 메모리 요소의 상기 저장 물질은 칼코게나이드 물질 또는 칼코겐-없는 물질을 포함하고, 상기 나노다공성 절연체는 칼코겐-없는 물질을 포함하는 것을 특징으로 하는 메모리 셀.
  29. 메모리 셀을 절연시키는 방법에 있어서,
    상기 메모리 셀의 제 1 전극과 상기 메모리 셀의 제 2 전극 사이에서 연장된 메모리 요소를 제조하는 단계; 및
    상기 메모리 요소 주위에 절연 물질 및 저장 물질을 포함하는 합금을 증착시키고, 상기 저장 물질의 호스트 부분 안으로 상기 절연 물질의 나노입자들을 침전시킴으로써, 나노복합물 절연체와 상기 메모리 요소를 절연시키는 단계를 포함하는 것을 특징으로 하는 메모리 셀을 절연시키는 방법.
  30. 제 29 항에 있어서,
    상기 저장 물질은 상 변화 물질인 것을 특징으로 하는 메모리 셀을 절연시키는 방법.
  31. 제 29 항에 있어서,
    상기 나노복합물 절연체는 약 1 내지 5 nm 사이의 클러스터 크기를 정의하는 나노복합물 클러스터를 포함하는 것을 특징으로 하는 메모리 셀을 절연시키는 방법.
  32. 제 29 항에 있어서,
    상기 나노복합물 절연체는 약 5 내지 30 nm 사이의 두께를 갖는 층으로서 증 착되는 것을 특징으로 하는 메모리 셀을 절연시키는 방법.
  33. 제 29 항에 있어서,
    상기 메모리 셀은 비아 셀을 포함하는 것을 특징으로 하는 메모리 셀을 절연시키는 방법.
  34. 제 29 항에 있어서,
    상기 메모리 셀은 필러 셀을 포함하는 것을 특징으로 하는 메모리 셀을 절연시키는 방법.
  35. 제 29 항에 있어서,
    상기 메모리 셀은 라인 디바이스를 포함하는 것을 특징으로 하는 메모리 셀을 절연시키는 방법.
  36. 메모리 셀을 절연시키는 방법에 있어서,
    상기 메모리 셀의 제 1 전극과 상기 메모리 셀의 제 2 전극 사이로 연장된 상 변화 메모리 요소를 제조하는 단계; 및
    호스트 물질, 및 상기 호스트 물질의 일부분 내에 분포된 나노-스케일 물질을 포함하는 나노복합물 절연체와 상기 상 변화 메모리 요소를 절연시키는 단계를 포함하는 것을 특징으로 하는 메모리 셀을 절연시키는 방법.
  37. 제 36 항에 있어서,
    유전 층으로 상기 나노복합물 절연체를 캡슐화하는 단계를 더 포함하고, 상기 유전 층은 상기 나노복합물 절연체를 통한 상기 나노-스케일 물질의 확산을 최소화하는 것을 특징으로 하는 메모리 셀을 절연시키는 방법.
  38. 제 36 항에 있어서,
    상기 상 변화 메모리 요소는 서브-리소그래피적-크기의(sub-lithographically-size) 칼코게나이드 층 또는 칼코겐-없는 층을 포함하는 것을 특징으로 하는 메모리 셀을 절연시키는 방법.
  39. 제 36 항에 있어서,
    상기 상 변화 메모리 요소를 절연시키는 단계는:
    상기 상 변화 메모리 요소에 인접한 나노다공성 절연체 호스트를 증착하는 단계; 및
    상기 상 변화 메모리 요소로부터 상기 나노다공성 절연체 호스트의 나노-스케일 다공들 안으로 상 변화 물질을 확산시키도록, 상기 상 변화 메모리 요소 및 상기 나노다공성 절연체 호스트를 열적으로 어닐링(annealing)하는 단계를 포함하는 것을 특징으로 하는 메모리 셀을 절연시키는 방법.
  40. 제 39 항에 있어서,
    상기 나노다공성 절연체 호스트를 증착하는 단계는:
    약 10 내지 50 nm 사이의 두께를 정의하는 나노다공성 절연체 층을 증착하는 단계; 및
    상기 나노복합물 절연체 층의 두께 전반에 걸쳐 상기 상 변화 메모리 요소로부터 상 변화 물질을 확산시키도록 열적 어닐링하는 단계를 포함하는 것을 특징으로 하는 메모리 셀을 절연시키는 방법.
  41. 제 36 항에 있어서,
    상기 상 변화 메모리 요소를 절연시키는 단계는 상기 상 변화 메모리 요소 주위에 절연체 물질 및 상 변화 물질을 포함하는 합금을 증착하고, 상기 상 변화 물질의 호스트 부분 안으로 상기 절연 물질의 나노입자들을 침전시키는 단계를 포함하는 것을 특징으로 하는 메모리 셀을 절연시키는 방법.
  42. 제 41 항에 있어서,
    상기 상 변화 물질은 GeSbTe 화합물을 포함하고, 상기 절연체 물질은 SiO2, GeOx, GeN 및 SiN 중 하나를 포함하는 것을 특징으로 하는 메모리 셀을 절연시키는 방법.
  43. 제 36 항에 있어서,
    상기 상 변화 메모리 요소를 절연시키는 단계는:
    상기 메모리 셀의 상기 제 1 전극 또는 상기 제 2 전극 위에 SiO2, GeOx, GeN, Al2O3, SiON, SiOCH 및 SiN 중 하나를 포함하는 다공성 불활성 절연체 매트릭스를 증착하는 단계; 및
    상기 불활성 절연체 매트릭스의 다공들 안에 상 변화 물질을 증착하는 단계를 포함하는 것을 특징으로 하는 메모리 셀을 절연시키는 방법.
  44. 제 43 항에 있어서,
    상기 불활성 절연체 매트릭스의 다공들 안에 상 변화 물질을 증착하는 단계는 상기 불활성 절연체 매트릭스 내에 형성된 비아 안에 상 변화 물질을 증착하는 단계를 포함하는 것을 특징으로 하는 메모리 셀을 절연시키는 방법.
  45. 제 43 항에 있어서,
    상기 불활성 절연체 매트릭스의 다공들 안에 상 변화 물질을 증착하는 단계는 ALD(atomic layer deposition) 공정, CVD(chemical vapor deposition) 공정 및 PVD(plasma vapor deposition) 공정 중 하나를 이용하여 상 변화 물질을 증착하는 단계를 포함하는 것을 특징으로 하는 메모리 셀을 절연시키는 방법.
  46. 메모리 셀에 있어서,
    제 1 전극;
    제 2 전극;
    상기 제 1 전극과의 제 1 콘택으로부터 상기 제 2 전극과의 제 2 콘택으로 연장된 상 변화 메모리 요소;
    상기 상 변화 메모리 요소와 접촉하는 절연체; 및
    상기 절연체의 열 전도도를 감소시키는 수단을 포함하는 것을 특징으로 하는 메모리 셀.
  47. 제 46 항에 있어서,
    상기 절연체는 호스트 물질을 포함하는 나노복합물 절연체이고, 상기 절연체의 열 전도도를 감소시키는 수단은 상기 호스트 물질의 일부분 내에 분포된 나노-스케일 물질을 포함하는 것을 특징으로 하는 메모리 셀.
  48. 제 46 항에 있어서,
    상기 절연체는 다공성 절연체이고, 상기 절연체의 열 전도도를 감소시키는 수단은 상기 다공성 절연체 내에 산재(disperse)된 나노입자들을 포함하는 것을 특징으로 하는 메모리 셀.
  49. 제 48 항에 있어서,
    상기 상 변화 메모리 요소는 상 변화 물질을 포함하고, 상기 나노입자들은 상기 동일한 상 변화 물질을 포함하는 것을 특징으로 하는 메모리 셀.
  50. 제 48 항에 있어서,
    상기 상 변화 메모리 요소는 메모리 설정/재설정 시 광자 파장을 갖는 광자들을 갖는 에너지 발생 열에 의해 에너자이즈(energize)되고, 상기 나노입자들은 상기 광자 파장과 거의 같거나 그보다 짧은 길이 치수를 정의하는 것을 특징으로 하는 메모리 셀.
  51. 제 50 항에 있어서,
    상기 길이 치수는 약 1 내지 5 nm 사이인 것을 특징으로 하는 메모리 셀.
  52. 메모리 디바이스에 있어서,
    분배 회로;
    상기 분배 회로에 전기적으로 커플링된 기록 펄스 발생기;
    상기 분배 회로에 전기적으로 커플링되고, 신호 경로를 통해 상기 기록 펄스 발생기에 전기적으로 커플링된 감지 회로; 및
    상기 분배 회로에 전기적으로 커플링된 메모리 셀들의 어레이를 포함하고, 각각의 메모리 셀은 대향 전극들을 포함하며:
    상기 대향 전극들 사이에서 연장된 상 변화 메모리 요소, 및
    상기 상 변화 메모리 요소를 둘러싸는 나노복합물 절연체를 포함하는 것을 특징으로 하는 메모리 디바이스.
  53. 제 52 항에 있어서,
    상기 나노복합물 절연체는 호스트 물질, 및 상기 호스트 물질의 일부분 내에 분포된 나노-스케일 물질을 포함하는 것을 특징으로 하는 메모리 디바이스.
  54. 제 53 항에 있어서,
    상기 호스트 물질은 상 변화 물질을 포함하고, 상기 나노-스케일 물질은 절연 나노입자들을 포함하는 것을 특징으로 하는 메모리 디바이스.
  55. 제 53 항에 있어서,
    상기 호스트 물질은 다공성 절연체를 포함하고, 상기 나노-스케일 물질은 상기 다공성 절연체 안으로 침투된 나노입자들을 포함하는 것을 특징으로 하는 메모리 디바이스.
  56. 메모리 셀을 절연시키는 방법에 있어서,
    상기 메모리 셀의 제 1 전극과 상기 메모리 셀의 제 2 전극 사이에서 연장된 상 변화 메모리 요소를 제조하는 단계;
    상 변화 물질이 침투된 나노다공성 절연체로 상기 상 변화 메모리 요소를 절 연시키는 단계; 및
    상기 나노다공성 절연체를 통하는 상기 상 변화 물질의 확산을 최소화하는 확산 배리어로 상기 나노다공성 절연체를 캡슐화하는 단계를 포함하는 것을 특징으로 하는 메모리 셀을 절연시키는 방법.
  57. 제 56 항에 있어서,
    상기 확산 배리어는 SiO2, SiN, SiON 및Al2O 중 하나를 포함하는 것을 특징으로 하는 메모리 셀을 절연시키는 방법.
  58. 제 56 항에 있어서,
    상기 상 변화 메모리 요소를 절연시키는 단계는 상기 상 변화 메모리 요소 주위에 다공성 호스트 물질을 증착하고, 상기 상 변화 물질의 나노입자들을 상기 다공성 호스트 안으로 열적으로 구동시키는 단계를 포함하는 것을 특징으로 하는 메모리 셀을 절연시키는 방법.
KR1020070073077A 2006-07-20 2007-07-20 나노복합물 절연체를 포함하는 상 변화 메모리 셀 KR20080009023A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/490,213 2006-07-20
US11/490,213 US7453081B2 (en) 2006-07-20 2006-07-20 Phase change memory cell including nanocomposite insulator

Publications (1)

Publication Number Publication Date
KR20080009023A true KR20080009023A (ko) 2008-01-24

Family

ID=38626702

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070073077A KR20080009023A (ko) 2006-07-20 2007-07-20 나노복합물 절연체를 포함하는 상 변화 메모리 셀

Country Status (6)

Country Link
US (1) US7453081B2 (ko)
EP (1) EP1881542B8 (ko)
JP (1) JP2008078625A (ko)
KR (1) KR20080009023A (ko)
CN (1) CN101110468A (ko)
DE (1) DE602007010547D1 (ko)

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7696503B2 (en) 2005-06-17 2010-04-13 Macronix International Co., Ltd. Multi-level memory cell having phase change element and asymmetrical thermal boundary
KR100682969B1 (ko) * 2005-08-04 2007-02-15 삼성전자주식회사 상변화 물질, 이를 포함하는 상변화 램과 이의 제조 및 동작 방법
US7459717B2 (en) * 2005-11-28 2008-12-02 Macronix International Co., Ltd. Phase change memory cell and manufacturing method
JP4991155B2 (ja) * 2006-01-19 2012-08-01 株式会社東芝 半導体記憶装置
US7646006B2 (en) * 2006-03-30 2010-01-12 International Business Machines Corporation Three-terminal cascade switch for controlling static power consumption in integrated circuits
US7545667B2 (en) * 2006-03-30 2009-06-09 International Business Machines Corporation Programmable via structure for three dimensional integration technology
US7394089B2 (en) * 2006-08-25 2008-07-01 International Business Machines Corporation Heat-shielded low power PCM-based reprogrammable EFUSE device
US7749802B2 (en) * 2007-01-09 2010-07-06 International Business Machines Corporation Process for chemical vapor deposition of materials with via filling capability and structure formed thereby
US7411818B1 (en) * 2007-02-07 2008-08-12 International Business Machines Corporation Programmable fuse/non-volatile memory structures using externally heated phase change material
US7732888B2 (en) * 2007-04-16 2010-06-08 Qimonda Ag Integrated circuit, method for manufacturing an integrated circuit, memory cell array, memory module, and device
US8373148B2 (en) * 2007-04-26 2013-02-12 Spansion Llc Memory device with improved performance
US7679163B2 (en) * 2007-05-14 2010-03-16 Industrial Technology Research Institute Phase-change memory element
US7997791B2 (en) * 2007-07-24 2011-08-16 Qimonda Ag Temperature sensor, integrated circuit, memory module, and method of collecting temperature treatment data
US7633079B2 (en) * 2007-09-06 2009-12-15 International Business Machines Corporation Programmable fuse/non-volatile memory structures in BEOL regions using externally heated phase change material
KR20090075539A (ko) * 2008-01-04 2009-07-08 삼성전자주식회사 단일 조성의 반금속 박막을 이용한 상변화 메모리
TWI375324B (en) * 2008-01-18 2012-10-21 Univ Nat Taiwan Phase-change material, memory unit, and method for storing/reading data electrically
US8426838B2 (en) 2008-01-25 2013-04-23 Higgs Opl. Capital Llc Phase-change memory
US8378328B2 (en) * 2008-02-22 2013-02-19 International Business Machines Corporation Phase change memory random access device using single-element phase change material
US8324605B2 (en) * 2008-10-02 2012-12-04 Macronix International Co., Ltd. Dielectric mesh isolated phase change structure for phase change memory
US8604457B2 (en) 2008-11-12 2013-12-10 Higgs Opl. Capital Llc Phase-change memory element
US8363463B2 (en) 2009-06-25 2013-01-29 Macronix International Co., Ltd. Phase change memory having one or more non-constant doping profiles
JP5692085B2 (ja) 2009-11-11 2015-04-01 日本電気株式会社 抵抗変化素子、半導体装置、および抵抗変化素子の形成方法
KR20110090583A (ko) * 2010-02-04 2011-08-10 삼성전자주식회사 상변화 메모리 장치 및 그 형성 방법
JP5572056B2 (ja) * 2010-10-20 2014-08-13 株式会社東芝 記憶装置及びその製造方法
US8735863B2 (en) * 2011-01-28 2014-05-27 Privatran Integrated nonvolatile resistive memory elements
US8426242B2 (en) 2011-02-01 2013-04-23 Macronix International Co., Ltd. Composite target sputtering for forming doped phase change materials
FR2972849A1 (fr) * 2011-03-15 2012-09-21 Commissariat Energie Atomique Cellule memoire
US8946666B2 (en) 2011-06-23 2015-02-03 Macronix International Co., Ltd. Ge-Rich GST-212 phase change memory materials
CN103733338B (zh) 2011-06-24 2016-10-26 慧与发展有限责任合伙企业 高可靠性高速忆阻器
JP5225479B2 (ja) * 2011-09-27 2013-07-03 有限会社 ナプラ 半導体基板、電子デバイス及びその製造方法
US8994489B2 (en) 2011-10-19 2015-03-31 Micron Technology, Inc. Fuses, and methods of forming and using fuses
US8932901B2 (en) 2011-10-31 2015-01-13 Macronix International Co., Ltd. Stressed phase change materials
US8723155B2 (en) 2011-11-17 2014-05-13 Micron Technology, Inc. Memory cells and integrated devices
US9252188B2 (en) 2011-11-17 2016-02-02 Micron Technology, Inc. Methods of forming memory cells
US9093141B2 (en) 2011-12-16 2015-07-28 Intermec Ip Corp. Phase change memory devices, method for encoding, and methods for storing data
US9136467B2 (en) * 2012-04-30 2015-09-15 Micron Technology, Inc. Phase change memory cells and methods of forming phase change memory cells
TWI469408B (zh) * 2012-05-07 2015-01-11 Univ Feng Chia 超薄與多層結構相變化記憶體元件
US9291297B2 (en) 2012-12-19 2016-03-22 Elwha Llc Multi-layer phononic crystal thermal insulators
US9553262B2 (en) 2013-02-07 2017-01-24 Micron Technology, Inc. Arrays of memory cells and methods of forming an array of memory cells
TWI549229B (zh) 2014-01-24 2016-09-11 旺宏電子股份有限公司 應用於系統單晶片之記憶體裝置內的多相變化材料
US9881971B2 (en) 2014-04-01 2018-01-30 Micron Technology, Inc. Memory arrays
US9343506B2 (en) 2014-06-04 2016-05-17 Micron Technology, Inc. Memory arrays with polygonal memory cells having specific sidewall orientations
US20180068926A1 (en) * 2015-03-27 2018-03-08 Intel Corporation Energy storage material for thermal management and associated techniques and configurations
US9672906B2 (en) 2015-06-19 2017-06-06 Macronix International Co., Ltd. Phase change memory with inter-granular switching
JP2019149473A (ja) 2018-02-27 2019-09-05 東芝メモリ株式会社 半導体記憶装置およびその製造方法
US10483464B1 (en) 2018-05-31 2019-11-19 Uchicago Argonne, Llc Resistive switching memory device
JP6989553B2 (ja) * 2019-03-18 2022-01-05 株式会社東芝 抵抗変化型メモリ
CN110335941B (zh) * 2019-07-03 2023-08-18 芯盟科技有限公司 相变存储器的结构及其形成方法
CN111180578A (zh) * 2019-12-25 2020-05-19 华东师范大学 一种相变材料纳米线及其制备方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6879525B2 (en) * 2001-10-31 2005-04-12 Hewlett-Packard Development Company, L.P. Feedback write method for programmable memory
US20040029706A1 (en) 2002-02-14 2004-02-12 Barrera Enrique V. Fabrication of reinforced composite material comprising carbon nanotubes, fullerenes, and vapor-grown carbon fibers for thermal barrier materials, structural ceramics, and multifunctional nanocomposite ceramics
DE10236439B3 (de) 2002-08-08 2004-02-26 Infineon Technologies Ag Speicher-Anordnung, Verfahren zum Betreiben einer Speicher-Anordnung und Verfahren zum Herstellen einer Speicher-Anordnung
WO2004034482A2 (en) * 2002-10-11 2004-04-22 Koninklijke Philips Electronics N.V. Electric device comprising phase change material
JP2004193346A (ja) * 2002-12-11 2004-07-08 Nec Corp 磁気メモリ及び磁気メモリ製造方法
KR100504701B1 (ko) * 2003-06-11 2005-08-02 삼성전자주식회사 상변화 기억 소자 및 그 형성 방법
DE102004014487A1 (de) 2004-03-24 2005-11-17 Infineon Technologies Ag Speicherbauelement mit in isolierendes Material eingebettetem, aktiven Material
KR100546406B1 (ko) 2004-04-10 2006-01-26 삼성전자주식회사 상변화 메모리 소자 제조 방법
DE102004041893B4 (de) * 2004-08-30 2006-11-23 Infineon Technologies Ag Verfahren zur Herstellung von Speicherbauelementen (PCRAM) mit Speicherzellen auf der Basis einer in ihrem Phasenzustand änderbaren Schicht
US7113424B2 (en) * 2004-11-23 2006-09-26 Infineon Technologies Ag Energy adjusted write pulses in phase-change memories
JP2006165553A (ja) * 2004-12-02 2006-06-22 Samsung Electronics Co Ltd 相変化ナノ粒子を含む相変化物質層を備える相変化メモリ素子及びその製造方法
US7355238B2 (en) * 2004-12-06 2008-04-08 Asahi Glass Company, Limited Nonvolatile semiconductor memory device having nanoparticles for charge retention
US20070093564A1 (en) * 2005-10-25 2007-04-26 Wernsing David G Foam containing nanoparticles and process for producing a foam
US7601995B2 (en) * 2005-10-27 2009-10-13 Infineon Technologies Ag Integrated circuit having resistive memory cells

Also Published As

Publication number Publication date
DE602007010547D1 (de) 2010-12-30
US20080017842A1 (en) 2008-01-24
US7453081B2 (en) 2008-11-18
EP1881542B1 (en) 2010-11-17
EP1881542B8 (en) 2011-01-19
JP2008078625A (ja) 2008-04-03
EP1881542A1 (en) 2008-01-23
CN101110468A (zh) 2008-01-23

Similar Documents

Publication Publication Date Title
US7453081B2 (en) Phase change memory cell including nanocomposite insulator
US7417245B2 (en) Phase change memory having multilayer thermal insulation
US7935567B2 (en) Active material devices with containment layer
US8896045B2 (en) Integrated circuit including sidewall spacer
US7601995B2 (en) Integrated circuit having resistive memory cells
US7956358B2 (en) I-shaped phase change memory cell with thermal isolation
KR100486306B1 (ko) 셀프 히터 구조를 가지는 상변화 메모리 소자
US7696503B2 (en) Multi-level memory cell having phase change element and asymmetrical thermal boundary
US7619237B2 (en) Programmable resistive memory cell with self-forming gap
US7714315B2 (en) Thermal isolation of phase change memory cells
US7569844B2 (en) Memory cell sidewall contacting side electrode
US7993962B2 (en) I-shaped phase change memory cell
US7786461B2 (en) Memory structure with reduced-size memory element between memory material portions
US20070249086A1 (en) Phase change memory
US8017930B2 (en) Pillar phase change memory cell
KR20080005886A (ko) 상이한 상 변화 물질들을 갖는 저 전력 상 변화 메모리 셀
US20080019257A1 (en) Integrated circuit with resistivity changing material having a step-like programming characteristitic
US8916845B2 (en) Low operational current phase change memory structures
KR20080045070A (ko) 측벽 콘택을 갖는 상 변화 메모리 셀
TW202131511A (zh) 記憶體裝置
US8189374B2 (en) Memory device including an electrode having an outer portion with greater resistivity
KR20090004338A (ko) 미세 그레인을 갖는 상변화막, 그것을 포함하는 상변화메모리 장치, 및 그것들의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E601 Decision to refuse application