KR20080002528A - 내부전압 발생장치를 구비하는 반도체메모리소자 및 그의구동방법 - Google Patents

내부전압 발생장치를 구비하는 반도체메모리소자 및 그의구동방법 Download PDF

Info

Publication number
KR20080002528A
KR20080002528A KR1020060061410A KR20060061410A KR20080002528A KR 20080002528 A KR20080002528 A KR 20080002528A KR 1020060061410 A KR1020060061410 A KR 1020060061410A KR 20060061410 A KR20060061410 A KR 20060061410A KR 20080002528 A KR20080002528 A KR 20080002528A
Authority
KR
South Korea
Prior art keywords
voltage
internal voltage
level
vpp
high voltage
Prior art date
Application number
KR1020060061410A
Other languages
English (en)
Other versions
KR100798797B1 (ko
Inventor
김경환
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020060061410A priority Critical patent/KR100798797B1/ko
Priority to US11/647,381 priority patent/US7590023B2/en
Publication of KR20080002528A publication Critical patent/KR20080002528A/ko
Application granted granted Critical
Publication of KR100798797B1 publication Critical patent/KR100798797B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/12005—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising voltage or current generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/143—Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/02—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding parasitic signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2227—Standby or low power modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

본 발명은 외부전압, 제조과정 및 주변 온도 등에 영향받지 않고 안정적으로 고전압을 공급할 수 있는 고전압 발생장치를 포함하는 반도체메모리소자를 제공하기 위한 것으로, 이를 위한 본 발명으로 기준전압에 대응되는 테스트-내부전압을 발생하기 위한 테스트-내부전압 공급수단; 상기 기준전압에 대한 내부전압의 레벨을 감지하여 내부전압 구동신호를 생성하기 위한 레벨 감지수단; 상기 내부전압 구동신호에 응답하여 상기 내부전압을 공급하기 위한 내부전압 발생수단; 상기 테스트-내부전압에 대한 상기 내부전압의 레벨을 감지하여 복수의 모드신호를 생성하기 위한 모드 감지수단; 상기 내부전압을 공급하기 위한 복수의 보조 내부전압 발생수단; 및 상기 복수의 모드신호와 상기 내부전압 구동신호에 응답하여 상기 복수의 보조 내부전압 발생수단을 선택적으로 구동시키기 위한 액티브 제어수단을 구비하는 반도체메모리소자를 제공한다.
고전압, 테스트 고전압, 외부전압, 레벨 감지, 선택 구동

Description

내부전압 발생장치를 구비하는 반도체메모리소자 및 그의 구동방법 {SEMICONDUCTOR MEMORY DEVICE WITH INTERNAL VOLTAGE GENERATOR AND THEREFOR OPERATION METHOD}
도 1은 종래기술에 따른 고전압 발생장치를 구비하는 반도체메모리소자의 블록 구성도.
도 2는 외부전압의 레벨에 따른 고전압의 레벨 변화를 도시한 도면.
도 3은 본 발명의 일 실시 예에 따른 고전압 발생장치를 포함하는 반도체메모리소자의 블록 구성도.
도 4는 외부전압의 공급량에 따른 모드를 보여주는 도면.
도 5는 제1 레벨 감지부의 내부 회로도.
도 6은 도 4의 모드 감지부의 내부 회로도.
도 7은 도 3에 도시된 액티브 제어부의 내부 회로도.
* 도면의 주요 부분에 대한 부호의 설명
320 : 제2 레벨 감지부
340 : 테스트 VPP 발생부
400 : 모드 감지부
500 : 액티브 제어부
600 : 보조 VPP 발생부
본 발명은 반도체 설계 기술에 관한 것으로, 특히 PVT 변동에 따라 고전압의 구동력을 조절하여 공급할 수 있는 반도체메모리소자에 관한 것이다.
일반적으로, 고전압(이하 'Vpp'라 함) 발생장치는 반도체 장치에서 전원전압(VDD 또는 VCC) 보다 높은 전압을 요구하는 칩(Chip) 내의 회로에 일정한 고전압을 공급해 주는 장치로, 디램(DRAM; Dynamic Random Access Memory) 등의 메모리 회로 분야 특히, 워드라인 드라이버와 비트라인 분리회로 및 데이타 출력 버퍼 등에서 주로 사용되어 진다.
도 1은 종래기술에 따른 고전압 발생장치를 구비하는 반도체메모리소자의 블록 구성도로서, 외부전압(VDD) 보다 높은 레벨을 갖는 고전압(VPP)을 생성하는 블록에 관한 것이다.
도 1을 참조하면, 종래기술에 따른 반도체메모리소자는 고전압(VPP)의 레벨을 감지하여 고전압 구동신호(VPP_ST_EN)를 생성하기 위한 레벨 감지부(22)와, 고전압 구동신호(VPP_ST_EN)에 응답하여 외부전압(VDD) 보다 높은 레벨을 갖는 고전 압(VPP)을 생성하기 위한 스탠드바이 VPP 발생부(24)와, 해당 뱅크-구동신호(BK_ACT0, BK_ACT1, BK_ACT2, BK_ACT3)에 응답하여 데이터를 저장하고 출력하기 위한 제1 내지 제4 뱅크(12, 14, 16, 18)와, 복수의 뱅크-구동신호(BK_ACT0, BK_ACT1, BK_ACT2, BK_ACT3)와 고전압 구동신호(VPP_ST_EN)를 인가받아 복수의 액티브-고전압 구동신호(VPP_ACT_EN0, VPP_ACT_EN1, VPP_ACT_EN2, VPP_ACT_EN3)를 생성하기 위한 액티브 제어신호 생성부(30)와, 해당 액티브-고전압 구동신호(VPP_ACT_EN0, VPP_ACT_EN1, VPP_ACT_EN2, VPP_ACT_EN3)에 응답하여 고전압(VPP)을 생성하기 위한 제1 내지 제4 액티브 VPP 발생부(42, 44, 46, 48)를 구비한다.
그리고 액티브 제어신호 생성부(30)는 제1 뱅크(12)의 제1 뱅크-구동신호(BK_ACT0)와 고전압 구동신호(VPP_ST_EN)의 활성화에 응답하여 제1 액티브-고전압 구동신호(VPP_ACT_EN0)를 생성하기 위한 제1 액티브 제어신호 생성부(32)와, 제2 뱅크(14)의 제2 뱅크-구동신호(BK_ACT1)와 고전압 구동신호(VPP_ST_EN)의 활성화에 응답하여 제2 액티브-고전압 구동신호(VPP_ACT_EN1)를 생성하기 위한 제2 액티브 제어신호 생성부(34)와, 제3 뱅크(16)의 제3 뱅크-구동신호(BK_ACT2)와 고전압 구동신호(VPP_ST_EN)의 활성화에 응답하여 제3 액티브-고전압 구동신호(VPP_ACT_EN2)를 생성하기 위한 제3 액티브 제어신호 생성부(36)와, 제4 뱅크(18)의 제4 뱅크-구동신호(BK_ACT3)와 고전압 구동신호(VPP_ST_EN)의 활성화에 응답하여 제4 액티브-고전압 구동신호(VPP_ACT_EN3)를 생성하기 위한 제4 액티브 제어신호 생성부(38)를 포함한다.
참고적으로, 제1 내지 제4 액티브 VPP 발생부(42, 44, 46, 48)는 각각 제1 내지 제4 뱅크(12, 14, 16, 18)에 배치되어, 해당 뱅크의 활성화 시 이에 대응되는 액티브 VPP 발생부가 액티브되어 고전압(VPP)을 생성한다.
한편, 종래기술에 따른 반도체메모리소자의 동작을 간략히 살펴보도록 한다.
먼저, 레벨 감지부(22)는 고전압(VPP)의 레벨이 기준 이하로 하강하는 것을 감지하여 고전압 구동신호(VPP_ST_EN)를 활성화한다. 이어, 스탠드바이 VPP 발생부(24)는 고전압 구동신호(VPP_ST_EN)에 의해 액티브 되어 외부전압(VDD)을 차지 펌핑하여 고전압(VPP)을 생성하므로서, 고전압(VPP)의 레벨이 기준레벨로 유지되도록 한다.
또한, 액티브 제어신호 생성부(30)는 고전압 구동신호(VPP_ST_EN)의 활성화 동안 해당 뱅크의 뱅크-구동신호(BK_ACT0, BK_ACT1, BK_ACT2, BK_ACT3)가 활성화되면, 이에 응답하여 해당 액티브-고전압 구동신호(VPP_ACT_EN0, VPP_ACT_EN1, VPP_ACT_EN2, VPP_ACT_EN3)를 활성화한다. 이어, 제1 내지 제4 액티브 VPP 발생부(42, 44, 46, 48)는 해당 액티브-고전압 구동신호(VPP_ACT_EN0, VPP_ACT_EN1, VPP_ACT_EN2, VPP_ACT_EN3)에 응답하여 추가로 구동되어 고전압(VPP)을 공급한다.
이와 같이, 추가적으로 액티브 VPP 발생부를 액티브 시키는 것은, 액티브 모드에서 액티브된 뱅크에 의한 고전압(VPP)의 소모량이 증가하므로, 증가된 고전압(VPP)의 소모량을 충족시켜 고전압(VPP)의 레벨이 안정적으로 유지되도록 하기 위한 것이다.
즉, 종래기술에 따른 반도체메모리소자는 고전압(VPP)이 기준레벨 이하로 하강하는 경우 스탠드바이 VPP 발생부(24)를 구동하여 고전압(VPP)을 공급하고, 뱅크 가 액세스 되는 액티브 모드에서는 추가적으로 액티브 VPP 발생부(42, 44, 46, 48)를 구동한다.
한편, 전술한 바와 같이, 고전압(VPP)의 공급을 위한 발생부를 스탠드바이 모드와 액티브 모드로 나누는 것은, 모드에 따라 소모되는 고전압(VPP)의 양이 다르기 때문이다. 즉, 요구되는 공급량에 따라 발생부의 구동력을 조절하여, 소모되는 전력 및 구현 면적을 최소화하기 위한 것이다. 구체적으로, 스탠드바이 모드에서는 고전압(VPP)의 사용량이 적기 때문에, 여기서 액티브되는 스탠드바이 VPP 발생부(24)는 큰 구동력을 갖지 않아도 고전압(VPP)을 원하는 레벨로 유지할 있다. 또한, 액티브 모드에서는 많은 고전압(VPP)의 소모가 발생하므로, 추가적으로 액티브 VPP 발생부(42, 44, 46, 48)를 구동하여 고전압(VPP)의 레벨을 유지한다.
따라서, 스탠드바이 VPP 발생부(24) 및 액티브 VPP 발생부(42, 44, 46, 48)가 모드에 따라 요구되는 고전압(VPP)의 소모량을 충족시킬 수 있도록, 적절한 구동력을 갖도록 설계하는 것이 중요하다.
그러나, 소모량을 고려하여 발생장치의 구동력을 조정하여 설계하여도, 실제 구동 시 외부전압(VDD)의 공급량에 따라 설계 시 예상했던 발생부의 공급량이 부족하거나 너무 과다한 문제가 발생 된다. 이에 관해서는 도면을 참조하여 구체적으로 살펴보도록 한다.
도 2는 외부전압(VDD)의 레벨에 따른 고전압(VPP)의 레벨 변화를 스탠드바이 모드와 액티브모드로 나눠서 도시한 도면이다. 참고적으로, 실선으로 표시된 'a'는 스탠드바이 모드 일 때 고전압(VPP)의 레벨을 도시한 것이다. 또한, 점선으로 표시 된 'b'는 액티브모드 일 때 고전압(VPP)의 레벨을 도시한 것이다.
도 2에 도시된 바와 같이, 고전압(VPP)은 외부전압(VDD)의 레벨이 일정 이상 확보되어야 생성되는 것을 알 수 있다.
이와 같이, 외부전압(VDD)이 일정 이상 확보된 이후, 'a'의 경우의 고전압(VPP) 레벨은 외부전압(VDD)의 레벨에 관계없이 원하는 레벨로 안정적으로 유지된다.
그런데, 'b'의 경우에는 외부전압(VDD)의 레벨이 낮은 경우에는 'a'의 경우에 비해 낮은 레벨의 고전압(VPP)이 공급된다. 또한, 'b'의 경우 외부전압(VDD)의 레벨이 높아지면 'a'에 비해 높은 레벨의 고전압(VPP)이 공급되는 것을 알 수 있다. 즉, 액티브 모드에서의 고전압(VPP)의 레벨 'b'는 외부전압(VDD)의 공급량에 영향받아 안정적으로 유지되지 못하는 것을 알 수 있다.
이와 같이, 스탠드바이 모드에서 보다 액티브 모드에서 고전압(VPP)의 레벨은 외부전압(VDD)에 영향을 많이 받는 것을 알 수 있다.
구체적으로 살펴보면, 먼저 스탠드바이 VPP 발생부(24)는 외부전압(VDD)을 차지 펌핑하여 외부전압(VDD)보다 높은 고전압(VPP)을 공급한다. 그러나, 발생부가 일정한 구동력을 갖더라도 외부전압(VDD)의 레벨이 낮아 공급량이 적은 경우에는, 발생부의 구동력과는 관계없이 고전압(VPP)의 공급량 역시 작아진다. 또한, 외부전압(VDD)의 레벨이 높아 공급량이 많아진 경우에는 발생부에 의해 공급되는 고전압(VPP)의 공급량은 많아진다.
그런데, 앞서 언급한 바와 같이, 스탠드바이 모드에서는 고전압(VPP)의 소모 량이 적기 때문에, 외부전압(VDD)의 레벨이 낮아 공급량이 적어 스탠드바이VPP 발생부(24)에 의해 공급되는 고전압(VPP)의 공급량이 줄어들어도 안정적으로 고전압(VPP)의 레벨을 유지할 수 있다.
반면, 액티브 모드에서는 고전압(VPP)의 소모량이 많기 때문에, 외부전압(VDD)의 낮은 레벨에 의해 공급량이 줄면 고전압(VPP)의 공급량 역시 줄어들어 요구되는 소모량을 충족시키지 못하기 때문에, 고전압(VPP)의 레벨이 낮아지는 것을 알 수 있다. 또한, 액티브모드에서, 외부전압(VDD)이 높은 레벨을 가지면 고전압(VPP)의 공급량 역시 증가하기 때문에, 소모되는 양 이상으로 고전압(VPP)이 공급되어 레벨이 높아지는 것이다.
따라서, 이를 해결하기 위해 외부전압(VDD)의 레벨이 낮은 경우를 기준으로 액티브 VPP 발생부의 구동력을 증가시키게 되면, 외부전압(VDD)이 낮은 동안에는 부족한 공급량을 공급할 수 있지만, 외부전압(VDD)이 상승되면 고전압(VPP)의 공급이 더욱 쉽게 과도해 진다.
그러므로, 액티브 모드에서 고전압(VPP)은 외부전압(VDD)의 레벨에 영향을 받아 기준레벨 이하로 충분하게 공급되지 못하거나, 이상으로 과도하게 공급되어, 기준레벨로 안정적으로 유지되지 못하는 문제점을 갖는다.
한편, 전술한 바와 같이 외부전압의 레벨에 의해 고전압의 레벨이 안정적으로 유지되지 못하는 현상은 반도체메모리소자의 제조과정 또는 구동 시 주변온도 등에 의해서도 동일하게 발생 된다. 예를 들어, 외부전압의 레벨이 안정적으로 유지된다고 할지라도, VPP 발생부의 구동력이 설계 시 예상했던 것과는 달리 공정과 정 및 주변온도에 의해 감소하거나 증가한다. 따라서, 스탠드바이 모드에서는 소모량이 적으므로 구동력의 변화와 관계없이 고전압을 공급한다. 하지만, 액티브 모드에서는 고전압의 소모량이 많으므로, 구동력의 감소 시에는 고전압의 레벨이 감소하며, 구동력의 증가시에는 고전압의 레벨이 증가한다.
이와 같이, 종래기술에 따른 고전압 발생장치를 포함하는 반도체메모리소자는 외부전압, 공정 과정, 및 주변온도의 변화 시 요구되는 고전압을 충분히 공급하지 못하거나, 과다하게 공급한다. 따라서, 고전압이 적절히 공급되지 못해 데이터 페일이 발생하여 신뢰성이 떨어지며, 수율이 저하되는 문제점이 발생된다.
본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위하여 제안된 것으로, 외부전압, 제조과정 및 주변 온도 등에 영향받지 않고 안정적으로 고전압을 공급할 수 있는 고전압 발생장치를 포함하는 반도체메모리소자를 제공하는데 그 목적이 있다.
상기의 기술적 과제를 달성하기 위한 본 발명의 일 측면에 따른 반도체메모리소자는 기준전압에 대응되는 테스트-내부전압을 발생하기 위한 테스트-내부전압 공급수단; 상기 기준전압에 대한 내부전압의 레벨을 감지하여 내부전압 구동신호를 생성하기 위한 레벨 감지수단; 상기 내부전압 구동신호에 응답하여 상기 내부전압 을 공급하기 위한 내부전압 발생수단; 상기 테스트-내부전압에 대한 상기 내부전압의 레벨을 감지하여 복수의 모드신호를 생성하기 위한 모드 감지수단; 상기 내부전압을 공급하기 위한 복수의 보조 내부전압 발생수단; 및 상기 복수의 모드신호와 상기 내부전압 구동신호에 응답하여 상기 복수의 보조 내부전압 발생수단을 선택적으로 구동시키기 위한 액티브 제어수단을 구비한다.
본 발명의 다른 측면에 따른 반도체메모리소자는 기준전압에 대한 내부전압의 레벨을 감지하여 내부전압 구동신호를 생성하기 위한 레벨 감지수단; 상기 내부전압 구동신호에 응답하여 외부전압을 소스원으로 하여 상기 내부전압을 공급하기 위한 내부전압 발생수단; 상기 외부전압의 레벨을 감지하여 복수의 모드신호를 생성하기 위한 모드신호 생성수단; 상기 내부전압을 공급하기 위한 복수의 보조 내부전압 발생수단; 및 상기 복수의 모드신호와 상기 내부전압 구동신호에 응답하여 상기 복수의 보조 내부전압 발생수단을 선택적으로 구동시키기 위한 제어수단을 구비한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.
도 3은 본 발명의 일 실시 예에 따른 고전압 발생장치를 포함하는 반도체메모리소자의 블록 구성도이다.
도 3을 참조하면, 본 발명에 따른 반도체메모리소자는 기준전압에 대응되는 테스트-고전압(TS_VPP)을 발생하기 위한 테스트-고전압 공급부(320, 340)와, 테스트-고전압(TS_VPP)에 대한 고전압(VPP)의 레벨을 비교하여 복수의 모드신호(LP_REG, HP_REG)를 생성하기 위한 모드 감지부(400)와, 기준전압에 대한 고전압(VPP)의 레벨을 감지하여 고전압 구동신호(VPP_ST_EN)를 생성하기 위한 제1 레벨 감지부(220)와, 고전압 구동신호(VPP_ST_EN)에 응답하여 고전압(VPP)을 공급하기 위한 스탠드바이 VPP 발생부(240)와, 고전압(VPP)을 공급하기 위한 복수의 보조 VPP 발생부(710, 720, 730, 740, 750, 760, 770, 780, 600)와, 복수의 뱅크-구동신호(BK_ACT0, BK_ACT1, BK_ACT2, BK_ACT3)와 복수의 모드신호(LP_REG, HP_REG)와 고전압 구동신호(VPP_ST_EN)에 응답하여 복수의 보조 VPP 발생부(710, 720, 730, 740, 750, 760, 770, 780, 600)를 선택적으로 구동시키기 위한 액티브 제어부(500)를 포함한다.
그리고 복수의 보조 VPP 발생부는 복수의 액티브-고전압 구동신호(VPP_0A_ACT, VPP_0B_ACT, VPP_1A_ACT, VPP_1B_ACT, VPP_2A_ACT, VPP_2B_ACT, VPP_3A_ACT, VPP_3B_ACT) 중 해당 신호의 활성화에 응답하여 구동되어 고전압(VPP)을 공급하기 위한 제1A 내지 제4B 액티브 VPP 발생부(710, 720, 730, 740, 750, 760, 770, 780)와, 보조-고전압 구동신호(VPP_LP_EN)에 응답하여 고전압(VPP)을 공급하기 위한 보조 액티브 VPP 발생부(600)를 포함한다.
테스트-고전압 공급부(320, 340)는 테스트-고전압(TS_VPP)을 공급하기 위한 테스트 VPP 발생부(340)와, 기준전압에 대한 테스트-고전압(TS_VPP)의 레벨을 감지하여 테스트 VPP 발생부(340)의 구동을 제어하기 위한 제2 레벨 감지부(320)를 포 함한다.
참고적으로, 테스트-고전압(TS_VPP)은 모드 감지부(400)에서만 사용되기 때문에, 테스트 VPP 발생부(340)는 스탠드바이 VPP 발생부(240)와 보조 VPP 발생부(710, 720, 730, 740, 750, 760, 770, 780, 600)에 비해 매우 작은 구동력을 갖는다. 또한, 테스트-고전압(TS_VPP)의 사용량은 극히 작기 때문에, 반도체메모리소자의 액티브 또는 스탠드바이 모드에 관계없이 일정한 레벨을 유지한다. 그리고 외부전압(VDD)의 공급량이 줄어들어도 테스트 VPP 발생부(340)에 의해 공급되는 테스트-고전압(TS_VPP)의 레벨은 영향을 받지 않는다. 따라서, 테스트-고전압(TS_VPP)은 외부전압(VDD)의 레벨과 반도체메모리소자의 동작 모드에 관계없이 안정적인 레벨을 유지한다. 다른 측면으로, 테스트-고전압(TS_VPP)의 생성 시 기준이 되는 기준전압과 고전압(VPP)의 기준전압이 같은 레벨이기 때문에, 테스트-고전압(TS_VPP)의 레벨은 스탠드바이 시의 고전압(VPP)과 동일한 레벨을 갖는다.
또한, 제1A 내지 제4B 액티브 VPP 발생부(710, 720, 730, 740, 750, 760, 770, 780) 각각은 종래 하나의 액티브 VPP 발생부(42, 44, 46, 48)에 비해 1/2의 구동력을 갖는다. 즉, 모든 제1A 내지 제4B 액티브 VPP 발생부(710, 720, 730, 740, 750, 760, 770, 780)가 구동되어야, 종래 제1 내지 제4 액티브 VPP 발생부(42, 44, 46, 48)와 동일한 구동력을 갖는다.
한편, 본 발명에 따른 고전압 발생장치를 포함하는 반도체메모리소자는 외부전압(VDD) 공급량을 감지하여 구동되는 VPP 발생부의 수를 조절하여, 종래 발생하던 외부전압(VDD)의 공급량에 따른 영향을 보상하므로서, 고전압(VPP)의 레벨이 안 정적으로 유지되도록 한다.
다시 언급하면, 본 발명에 따른 반도체메모리소자는 테스트-고전압 발생부(320, 340)를 더 구비하여, 외부전압(VDD)의 레벨에 관계없이 안정적인 레벨을 유지하는 테스트-고전압(TS_VPP)을 생성한다. 그리고 모드 감지부(400)를 통해 테스트-고전압(TS_VPP)에 대한 고전압(VPP)의 레벨을 감지하므로서, 외부전압(VDD)의 공급량이 충분한지 여부를 감지하여 복수의 모드신호(LP_REG, HP_REG)를 생성한다. 또한, 복수의 보조 VPP 발생부(710, 720, 730, 740, 750, 760, 770, 780, 600)를 포함하고, 복수의 모드신호(LP_REG, HP_REG)에 따라 구동되는 보조 VPP 발생부(710, 720, 730, 740, 750, 760, 770, 780, 600)의 수를 조절한다. 즉, 외부전압(VDD)의 공급량이 적을 때에는 구동되는 VPP 발생부의 수를 증가시키고, 적을 때에는 구동되는 그 수를 감소시킨다.
그러므로, 본 발명에서는 스탠드바이 시 고전압이 갖는 레벨과 동일한 레벨을 갖는 테스트-고전압을 통해 외부전압을 공급량을 감지하므로서, 종래 외부전압(VDD)에 공급량에 따른 영향을 상쇄하여 고전압(VPP)의 레벨을 안정적으로 유지할 수 있다.
한편, 다음에서는 외부전압(VDD)의 레벨에 따른 고전압의 레벨 변화를 도면을 참조하여 살펴보고, 외부전압(VDD)의 공급량에 따라 모드를 나눠보도록 한다.
도 4는 외부전압(VDD)의 공급량에 따른 모드를 보여주는 것으로, 모드는 고전압(VPP)과 테스트-고전압(TS_VPP)이 외부전압(VDD)의 레벨에 따라 갖는 변화의 비교를 통해 결정된다. 참고적으로, 실선으로 표시된 'α'는 외부전압(VDD)의 레벨 변화에 따른 테스트-고전압(TS_VPP)의 변화를 도시한 것이다. 또한, 'α'는 스탠드바이 모드에서 고전압(VPP)이 갖는 레벨 변화와 동일하다. 그리고 점선으로 표시된 'β'는 액티브 모드에서 외부전압(VDD)의 레벨 변화에 따라 갖는 고전압(VPP)의 변화를 도시한 것이다.
도 4에 도시된 바와 같이, 외부전압(VDD)의 레벨이 일정 이상 증가하기 전에는 기준전압에 대응되는 고전압(VPP)이 생성되지 못한다.
이후, 외부전압(VDD)의 레벨 변동에서, 'α'는 안정적인 레벨을 유지하는 반면, 'β'는 레벨이 변하는 것을 알 수 있다. 여기서, 'α'가 외부전압(VDD)의 레벨과는 관계없이 안정적인 레벨을 유지하는 것은 테스트-고전압(TS_VPP)이 소모되는 양이 극히 작으므로, 외부전압(VDD)의 공급량이 충분하지 않아도 기준전압에 대응되는 테스트-고전압(TS_VPP)의 생성이 용이한 것이다. 참고적으로, 'α'는 스탠드바이 모드에서 고전압이 갖는 레벨과 유사한 형태를 갖는다.
한편, 각 영역의 구분과 이에 따라 구동되는 VPP 발생장치의 수는 하기 표 1을 참조하여 살펴보도록 한다.
Figure 112006047414415-PAT00001
먼저, 도 4에 도시된 바와 같이 LP영역(Low Power, 이후 'LP영역'이라 함.)은 'β'가 'α'보다 낮은 레벨을 갖는 경우로서, 이는 외부전압(VDD)의 레벨이 낮아 공급량이 적어 액티브 모드에서 요구되는 고전압(VPP)의 양을 충분히 공급하지 못해 레벨이 하강한 것이다.
이때, 상기 표 1에 도시된 바와 같이, LP 영역에서는 보조 액티브 VPP 발생부(600)와, 제1A 내지 제4B 액티브 VPP 발생부(710, 720, 730, 740, 750, 760, 770, 780) 등을 모두 구동한다. 여기서, 제1A 내지 제4B 액티브 VPP 발생부(710, 720, 730, 740, 750, 760, 770, 780)는 활성화된 뱅크에 따라 이에 대응되어 액티브 되어 고전압(VPP)을 공급한다. 따라서, LP 영역에서는 종래의 액티브모드에서 구동되는 VPP 발생부 보다 보조 액티브 VPP 발생부(600) 만큼 더 추가적으로 구동하므로서, 적은 외부전압(VDD)의 공급량에 의해 부족하던 고전압(VPP)의 공급량을 보충하여 주어 요구되는 고전압의 양을 만족시켜준다.
또한, 도 4의 MP 영역(Middle Power, 이후 'MP영역'이라 함.)은 외부전압(VDD)의 공급량이 적절하여 'β'가 'α'와 유사한 레벨을 유지하는 영역이다. 이 영역에서는 외부전압(VDD)이 안정적으로 공급되므로, 고전압(VPP)의 레벨이 안정적으로 유지된다. 상기 표 1과 같이, MP 영역에서는 제1A 내지 제4B 액티브 VPP 발생(710, 720, 730, 740, 750, 760, 770, 780)부를 구동하여, 액티브 모드에서 요구되는 고전압(VPP)을 안정적으로 공급한다. 참고적으로, MP 영역은 반도체메모리소자가 일반적으로 구동될 때 유지되는 영역이다.
끝으로, 도 4의 HP 영역(High Power, 이후 'HP영역'이라 함.)은 외부전압(VDD)의 공급량이 많아 'β'가 'α'보다 높은 레벨을 갖는 영역이다. 여기서는, 외부전압(VDD)의 공급량이 많기 때문에, 액티브 모드에서 요구되는 양 이상으로 과도하게 고전압(VPP)이 공급된다. 참고적으로, HP 영역은 높은 외부전압(VDD)이 인가되는 경우에 따른 소자의 동작 특성을 확인하거나, 여러 가지 신뢰성 테스트 등이 수행된다.
이와 같이, 외부전압(VDD)의 공급량이 과도하여 고전압(VPP)의 레벨이 상승한 경우에는, 상기 표 1에 도시된 바와 같이 제1A, 제2A, 제3A 및 제4A 액티브 VPP 발생부(710, 730, 750, 770)를 구동한다. 즉, 고전압(VPP)이 과도하게 공급되는 경우, 구동되는 VPP 발생부의 구동력을 종래에 비해 절반으로 줄임으로서, 외부전압(VDD)의 과도한 공급량에 따른 고전압(VPP)의 레벨 상승을 줄인다.
그러므로, 본 발명에 따른 반도체메모리소자는 외부전압(VDD)의 레벨에 영향받지 않고 안정적으로 유지되는 테스트-고전압(TS_VPP)을 생성하고, 이를 기준으로 고전압(VPP)의 레벨을 측정하여 외부전압(VDD)의 공급량을 판별하여 모드를 나눈다. 각 모드에 따라 구동되는 VPP 발생부의 수를 조절하여 고전압(VPP)의 레벨이 부족하거나, 과도하게 상승하는 것을 방지한다.
한편, 다음에서는 각 블록의 내부 회로도를 살펴보도록 한다.
도 5는 제1 레벨 감지부(220)의 내부 회로도이다.
도 5를 참조하면, 제1 레벨 감지부(220)는 고전압(VPP)에 대한 일정 비율을 갖는 피드백-고전압(VPP_FD1)을 출력하기 위한 피드백부(222)와, 바이어스전압(VBIAS)에 응답하여 액티브되어 기준전압(VREFP)에 대한 피드백-고전압(VPP_FD1)의 레벨 차이를 감지하기 위한 감지부(224)와, 감지부(224)의 출력노드(N1)에 걸린 신호를 반전시켜 고전압 구동신호(VPP_ST_EN)로 출력하기 위한 인버터(I1)를 포함한다.
여기서, 감지부(224)는 피드백-고전압(VPP_FD)과 기준전압(VREFP)을 차동 입력으로 갖는 차동증폭기를 포함한다. 그리고 피드백부(222)는 고전압(VPP)을 전압 디바이딩하여 피드백-고전압(VPP_FD1)으로 출력하기 위한 복수의 직렬 저항을 포함한다.
동작을 간략히 살펴보면, 피드백부(222)는 고전압(VPP)에 대해 일정 비율을 갖는 피드백-고전압(VPP_FD1)을 출력한다. 이어, 감지부(224)는 기준전압(VREFP)에 대해 피드백-고전압(VPP_FD1)의 레벨이 하강하면 출력 노드(N1)의 전압 레벨을 하강시키며, 인버터(I1)는 이를 반전시켜 고전압 구동신호(VPP_ST_EN)를 논리레벨 'H'로 활성화한다.
또한, 감지부(224)는 기준전압(VREFP)에 대해 피드백-고전압(VPP_FD)의 레벨이 상승하면 출력 노드(N1)의 전압 레벨을 상승시키므로, 인버터(I1)가 고전압 구동신호(VPP_ST_EN)를 논리레벨 'L'로 비활성화한다.
즉, 제1 레벨 감지부(220)는 고전압(VPP)이 기준전압(VREFP)에 대응되는 레벨 이하로 하강하는 경우에 고전압 구동신호(VPP_ST_EN)를 활성화하고, 높은 경우에는 고전압 구동신호(VPP_ST_EN)를 비활성화한다.
참고적으로, 제2 레벨 감지부(320)는 전술한 제1 레벨 감지부(220)와 동일한 회로적 구현을 가져, 테스트-고전압(TS_VPP)의 레벨이 기준전압(VREFP) 이하로 하강하는 경우 테스트 VPP 발생부(340)를 구동한다. 또한, 테스트-고전압(TS_VPP)의 기준이 되는 기준전압(VREFP)과 고전압(VPP)의 기준이 되는 기준전압(VREFP)은 동일한 레벨을 갖는다. 따라서, 생성되는 테스트-고전압(TS_VPP)과 고전압(VPP)은 같은 레벨을 갖는다.
도 6은 도 4의 모드 감지부(400)의 내부 회로도이다.
도 6을 참조하면, 모드 감지부(400)는 고전압(VPP)에 대해 일정 비율을 갖는 제1 및 제2 피드백-고전압(VPP_FD2, VPP_FD3)을 출력하기 위한 제1 피드백부(420)와, 테스트-고전압(TS_VPP)에 대해 일정 비율을 갖는 제1 및 제2 피드백-테스트 고전압(FD_TS_VPP1, 2)을 출력하기 위한 제2 피드백부(440)와, 바이어스전압(VBIAS)에 응답하여 액티브 되어 제2 피드백-테스트 고전압(FD_TS_VPP2)에 대한 제1 피드백-고전압(VPP_FD2)의 레벨을 감지하여 로우 모드신호(LP_REG)를 출력하기 위한 제1 감지부(460)와, 바이어스전압(VBIAS)에 응답하여 액티브 되어 제1 피드백-테스트 고전압(FD_TS_VPP1)에 대한 제2 피드백-고전압(VPP_FD3)의 레벨을 감지하여 하이 모드신호(HP_REG)를 출력하기 위한 제2 감지부(480)를 포함한다.
그리고 제1 피드백부(420)는 고전압(VPP)과 접지전압(VSS) 사이에 직렬 연결된 제1 내지 제4 저항(RA1, RA2, RA3, RA4)을 구비하여, 제1 및 제2 저항(RA1, RA2)의 접속 노드(A1)에 걸린 전압을 제1 피드백-고전압(VPP_FD2)으로 출력하고 제3 및 제4 저항(RA3, RA4)의 접속 노드에 걸린 전압을 제2 피드백-고전압(VPP_FD3)으로 출력한다.
제2 피드백부(440)는 테스트-고전압(TS_VPP)과 접지전압(VSS) 사이에 직렬 연결된 제1 내지 제4 저항(RB1, RB2, RB3, RB4)을 구비하여, 제1 및 제2 저항(RB1, RB2)의 접속 노드(B1)에 걸린 전압을 제1 피드백-테스트 고전압(FD_TS_VPP1)으로 출력하고 제3 및 제4 저항(RB3, RB4)의 접속 노드(B3)에 걸린 전압을 제2 피드백-테스트 고전압(FD_TS_VPP2)으로 출력한다.
참고적으로, 제1 피드백부(420)의 저항 RA1은 제2 피드백부(440)의 저항 RB1과 같은 저항값을 가지며, 제1 및 제2 피드백부(420, 440)의 저항 RA2 및 RB2은 서로 같은 저항값을 갖는다. 또한, 저항 RA3 및 RB3, RA4 및 RB4 역시 각각 서로 같은 저항값을 갖는다. 이러한 저항값의 조절을 통해 피드백-고전압(VPP_FD2, 3)과 피드백-테스트 고전압(FD_TS_VPP1, 2)이 갖는 비율을 조절할 수 있다.
한편, 제1 감지부(460)는 제1 피드백-고전압(VPP_FD2)과 제2 피드백-테스트 고전압(FD_TS_VPP2)을 차동 입력으로 갖는 차동증폭기(462)와, 차동증폭기(462)의 출력 노드(N2)에 걸린 전압을 반전시켜 로우 모드신호(LP_REG)로 출력하기 위한 인버터(I2)를 포함한다.
제2 감지부(480)는 제2 피드백-고전압(VPP_FD3)과 제1 피드백-테스트 고전압(FD_TS_VPP1)을 차동 입력으로 갖는 차동증폭기(482)와, 차동증폭기(482)의 출력 노드(N3)에 걸린 전압을 반전시켜 하이 모드신호(HP_REG)로 출력하기 위한 인버터(I3)를 포함한다.
다음에서는 모드 감지부(400)의 동작을 간략히 살펴보도록 한다.
먼저, 제1 감지부(460)는 제1 피드백-고전압(VPP_FD2)의 레벨이 제2 피드백-테스트 고전압(FD_TS_VPP2)의 레벨이 보다 높으면, 노드 N2는 외부전압 VDD의 레벨로 상승한다. 이어, 인버터(I2)는 노드 N2에 걸린 전압을 반전하여 로우 모드신호(LP_REG)를 논리레벨 'L'로 출력한다. 또한, 제1 피드백-고전압(VPP_FD2)의 레벨이 제2 피드백-테스트 고전압(FD_TS_VPP2)의 레벨에 비해 낮아지면, 노드 N2는 내부전압 VSS의 레벨로 하강한다. 이어, 인버터(I2)는 노드 N2에 걸린 전압을 반전하여 로우 모드신호(LP_REG)를 논리레벨 'H'로 출력한다.
그리고 제2 감지부(480)는 제2 피드백-고전압(VPP_FD3)의 레벨이 제1 피드백-테스트 고전압(FD_TS_VPP1)의 레벨 보다 높으면, 노드 N3는 내부전압 VSS의 레벨로 하강한다. 이어, 인버터(I3)는 노드 N3에 걸린 전압을 반전하여 하이 모드신호(HP_REG)를 논리레벨 'H'로 출력한다. 또한, 제2 피드백-고전압(VPP_FD3)의 레벨이 제1 피드백-테스트 고전압(FD_TS_VPP1)의 레벨이 비해 낮아지면, 노드 N3는 외부전압 VDD의 레벨로 상승한다. 이어, 인버터(I3)는 노드 N3에 걸린 전압을 반전하여 하이 모드신호(HP_REG)를 논리레벨 'L'로 출력한다.
다시 언급하면, 모드 감지부(400)는 제1 피드백-고전압(VPP_FD2)의 레벨이 제2 피드백-테스트 고전압(FD_TS_VPP2)의 레벨이 비해 낮아지면, 로우 모드신호(LP_REG)를 논리레벨 'H'로 활성화하며, 제2 피드백-고전압(VPP_FD3)의 레벨이 제1 피드백-테스트 고전압(FD_TS_VPP1)의 레벨보다 높으면, 하이 모드신호(HP_REG)를 논리레벨 'H'로 활성화한다. 또한, 제1 피드백-고전압(VPP_FD2)의 레벨이 제2 피드백-테스트 고전압(FD_TS_VPP2) 보다 높으며, 제2 피드백-고전압(VPP_FD3)의 레벨이 제1 피드백-테스트 고전압(FD_TS_VPP1) 보다 낮으면 로우 모드신호(LP_REG)와 하이 모드신호(HP_REG)를 모두 논리레벨 'L'로 비활성화한다.
즉, 로우 모드신호(LP_REG)가 활성화되는 경우는 고전압(VPP)의 레벨이 테스트-고전압(TS_VPP) 보다 낮은 경우로서, 외부전압(VDD)이 충분하게 공급되지 않는 LP 영역이다. 그리고 하이 모드신호(HP_REG)가 활성화되는 경우는 고전압(VPP)의 레벨이 테스트-고전압(TS_VPP) 보다 높은 경우로서, 외부전압(VDD)이 과도하게 공급되는 HP 영역이다. 끝으로, 로우 모드신호(LP_REG)와 하이 모드신호(HP_REG)가 모두 비활성화되는 경우는 고전압(VPP)이 테스트-고전압(TS_VPP)과 유사한 레벨을 유지하는 경우로서, MP 영역이다.
도 7은 도 3에 도시된 액티브 제어부(500)의 내부 회로도이다.
도 7을 참조하면, 액티브 제어부(500)는 복수의 모드신호(LP_REG, HP_REG)와 고전압 구동신호(VPP_ST_EN)를 인가받아 복수의 구분신호(VPP_ACT_EN_A, VPP_ACT_EN_B)와 보조-고전압 구동신호(VPP_LP_EN)를 생성하기 위한 구분신호 생성부(520)와, 복수의 구분신호(VPP_ACT_EN_A, VPP_ACT_EN_B)와 뱅크-구동신호(BK_ACT0, BK_ACT1, BK_ACT2, BK_ACT3)를 인가받아 해당 액티브-고전압 구동신호(VPP_0A_ACT, VPP_0B_ACT, VPP_1A_ACT, VPP_1B_ACT, VPP_2A_ACT, VPP_2B_ACT, VPP_3A_ACT, VPP_3B_ACT)를 생성하기 위한 구동신호 생성부(540)를 구비한다.
그리고 구분신호 생성부(520)는 로우 모드신호(LP_REG)와 고전압 구동신호(VPP_ST_EN)를 입력으로 갖는 낸드게이트(ND1)와, 낸드게이트(ND1)의 출력신호를 반전시켜 보조-고전압 구동신호(VPP_LP_EN)로 출력하기 위한 인버터(I3)와, 고전압 구동신호(VPP_ST_EN)를 구분신호 VPP_ACT_EN_A로 전달하기 위한 스위치(SW1)와, 하이 모드신호(HP_REG)를 반전시키기 위한 인버터(I4)와, 인버터(I4)의 출력신호와 고전압 구동신호(VPP_ST_EN)를 입력으로 갖는 낸드게이트(ND2)와, 낸드게이트(ND2)의 출력신호를 반전시켜 구분신호 VPP_ACT_EN_B로 출력하기 위한 인버터(I5)를 포함한다.
참고적으로, 구동신호 생성부(540)는 동일한 회로적 구현을 가져 복수의 액티브-고전압 구동신호를 생성한다. 예를 들어, 구동신호 생성부(540)는 구분신호 VPP_ACT_EN_A와 뱅크-구동신호(BK_ACT0)의 논리곱하여 액티브-고전압 구동신호(VPP_0A_ACT)를 생성한다.
한편, 액티브 제어부(500)의 구동을 간략히 살펴보도록 한다.
먼저, 하이 모드신호(HP_REG)는 비활성화되고, 로우 모드신호(LP_REG)의 활성화된 동안 고전압 구동신호(VPP_ST_EN)가 활성화되는 경우를 살펴보도록 한다.
구분신호 생성부(520)는 고전압 구동신호(VPP_ST_EN)에 응답하여 구분신호 VPP_ACT_EN_A를 활성화하며, 로우 모드신호(LP_REG)와 고전압 구동신호(VPP_ST_EN)에 응답하여 보조-고전압 구동신호(VPP_LP_EN)를 활성화한다. 그리고 하이 모드신호(HP_REG)의 비활성화와 고전압 구동신호(VPP_ST_EN)의 활성화에 응답하여 구분신호 VPP_ACT_EN_B를 활성화한다.
이어, 구동신호 생성부(540)는 구분신호 VPP_ACT_EN_A와 VPP_ACT_EN_B가 모두 활성화되었으므로, 해당 뱅크-구동신호(BK_ACT0, BK_ACT1, BK_ACT2, BK_ACT3)의 활성화에 따라 해당 액티브-고전압 구동신호를 활성화한다. 예를 들어, 뱅크 구동신호 BK_ACT0가 활성화되면, 액티브-고전압 구동신호 VPP_0A_ACT 와 VPP_0B_ACT를 활성화하며, 뱅크 구동신호 BK_ACT1가 활성화되면, 액티브-고전압 구동신호 VPP_1A_ACT 와 VPP_1B_ACT를 활성화한다. 그리고 뱅크 구동신호 BK_ACT2가 활성화되면, 액티브-고전압 구동신호 VPP_2A_ACT 와 VPP_2B_ACT를 활성화하며, 뱅크 구동신호 BK_ACT3가 활성화되면, 액티브-고전압 구동신호 VPP_3A_ACT 와 VPP_3B_ACT를 활성화한다.
참고적으로, 로우 모드신호(LP_REG)가 활성화되면, 이는 LP 영역으로 외부전압(VDD)의 공급량이 적은 상태임을 의미한다. 따라서, 액티브 제어부(500)는 언급한 바와 같이, 보조-고전압 구동신호(VPP_LP_EN)를 활성화하고 해당 뱅크 구동신호의 활성화에 따라 액티브-고전압 구동신호를 모두 활성화할 수 있다.
또한, 로우 모드신호(LP_REG)와 하이 모드신호(HP_REG)가 모두 비활성화되고, 고전압 구동신호(VPP_ST_EN)가 활성화되는 경우를 살펴보도록 한다.
구분신호 생성부(520)는 고전압 구동신호(VPP_ST_EN)에 응답하여 구분신호 VPP_ACT_EN_A를 활성화하고, 하이 모드신호(HP_REG)의 비활성화와 고전압 구동신호(VPP_ST_EN)의 활성화에 응답하여 구분신호 VPP_ACT_EN_B를 활성화한다. 그리고 로우 모드신호(LP_REG)의 비활성화에 응답하여 보조-고전압 구동신호(VPP_LP_EN)를 비활성화한다.
이어, 구동신호 생성부(540)는 구분신호 VPP_ACT_EN_A와 VPP_ACT_EN_B가 모두 활성화되었으므로, 해당 뱅크-구동신호(BK_ACT0, BK_ACT1, BK_ACT2, BK_ACT3)의 활성화에 따라 해당 액티브-고전압 구동신호를 활성화한다.
참고적으로, 로우 모드신호(LP_REG)와 하이 모드신호가 모두 비활성화되면, 이는 MP 영역으로 외부전압(VDD)이 예상된 공급량을 유지하는 상태임을 의미한다. 따라서, 액티브 제어부(500)는 언급한 바와 같이, 보조-고전압 구동신호(VPP_LP_EN)는 비활성화하고 해당 뱅크 구동신호의 활성화에 따라 액티브-고전압 구동신호를 모두 활성화할 수 있다.
끝으로, 로우 모드신호(LP_REG)가 비활성화되고, 하이 모드신호(HP_REG)가 활성화된 상태에서, 고전압 구동신호(VPP_ST_EN)가 활성화되는 경우를 살펴보도록 한다.
구분신호 생성부(520)는 고전압 구동신호(VPP_ST_EN)에 응답하여 구분신호 VPP_ACT_EN_A를 활성화한다. 하이 모드신호(HP_REG)의 활성화에 응답하여 구분신호 VPP_ACT_EN_B를 비활성화하고, 로우 모드신호(LP_REG)의 비활성화에 응답하여 보조-고전압 구동신호(VPP_LP_EN)를 비활성화한다.
이어, 구동신호 생성부(540)는 구분신호 VPP_ACT_EN_A가 활성화되었으므로, 해당 뱅크-구동신호(BK_ACT0, BK_ACT1, BK_ACT2, BK_ACT3)의 활성화에 따라 해당 액티브-고전압 구동신호 VPP_0A_ACT, VPP_1A_ACT,VPP_2A_ACT, VPP_3A_ACT 중 선택적으로 활성화한다.
참고적으로, 하이 모드신호가 활성화되면, 이는 HP 영역으로 외부전압(VDD)이 과도하게 공급되는 상태임을 의미한다. 따라서, 액티브 제어부(500)는 언급한 바와 같이, 보조-고전압 구동신호(VPP_LP_EN)와 액티브-고전압 구동신호 VPP_0B_ACT, VPP_1B_ACT,VPP_2B_ACT, VPP_3B_ACT 비활성화한다. 그리고 해당 뱅크 구동신호(BK_ACT0, BK_ACT1, BK_ACT2, BK_ACT3)의 활성화에 따라 액티브-고전압 구동신호 VPP_0A_ACT, VPP_1A_ACT,VPP_2A_ACT, VPP_3A_ACT를 선택적으로 활성화할 수 있다.
그러므로, 액티브 제어부(500)는 모드신호(LP_REG, HP_REG)에 따라 액티브-고전압 구동신호의 활성화 수와 보조-고전압 구동신호의 활성화를 조절한다.
이와 같이, 본 발명에 따른 반도체메모리소자는 액티브 모드에서 외부전압의 공급량이 적은 경우에는 보조 VPP 발생부가 최대로 액티브 되도록 제어하고, 공급량이 많은 경우에는 불필요하게 과다한 고전압을 공급하지 않도록 제어가능하여, 고전압(VPP)에서의 과다한 전력소모를 방지한다.
그러므로, 본 발명에 따른 고전압 발생장치를 구비하는 반도체메모리소자는 외부전압의 공급량에 관계없이 안정적인 레벨을 유지하는 테스트-고전압을 생성하고, 이를 기준으로 액티브 시 고전압의 레벨을 감지하여 고전압의 공급량을 조절한다. 따라서, 고전압의 레벨 역시 외부전압의 공급량에 관계없이 안정적으로 유지된다.
한편, 본 발명은 외부전압의 레벨 변동뿐만 아니라, PVT(Process, Voltage, Temperature) 변동 시에도 안정적으로 고전압을 공급할 수 있다. 즉, PVT 변동에 따라 스탠드바이 VPP 발생부 와 복수의 보조 VPP 발생부의 구동량이 달라지는데, 테스트-고전압은 모드 감지부에서만 소모되기 때문에 PVT 변동에 의해 테스트 VPP 발생부의 구동력이 달라져도 테스트-고전압의 레벨을 안정적으로 유지하기 때문이다. 다시 언급하면, 테스트-고전압은 PVT 변동 시에도 안정적인 레벨을 유지하기 때문에, 이를 기준으로 공급량이 조절되는 고전압 역시 PVT 변동 시에도 안정적으로 유지될 수 있다.
한편, 전술한 본 발명에서는 외부전압의 공급량과 소자의 동작 모드에 관계없이 안정적인 레벨을 유지하는 테스트-고전압 대신, 외부전압의 레벨을 직접으로 감지하여 외부전압의 공급량이 충분하지 여부를 판별하고 고전압의 공급량을 조절할 수 있다. 외부전압의 레벨을 감지하는 경우에도 전술한 동일한 효과를 얻을 수 있다.
이러한 경우에는, 테스트 고전압 공급부(320, 340)가 필요하지 않으며, 모드 감지부(400)는 테스트-고전압(TS_VPP) 대신 외부전압(VDD)을, 고전압(VDD) 대신 외부전압(VDD)에 대한 기대전압을 인가받는다. 모드 감지부(400)만을 간략히 살펴보면, 외부전압(VDD)의 레벨이 기대전압 보다 낮은 레벨을 갖는 경우 로우 모드신호(LP_REG)를, 외부전압(VDD)이 기대전압 보다 높은 레벨을 갖는 경우에는 하이 모드신호(HP_REG)를 활성화한다. 그리고 기대전압에 대응되는 레벨을 갖는 경우 로우 모드신호(LP_REG)와 하이 모드신호(HP_REG)를 비활성화한다. 이외에는 동일한 회로적 구현과 구동을 갖는다.
그러므로, 외부전압의 공급량을 감지하여 고전압의 공급량을 조절하는 경우에도, 외부전압의 공급량과 관계없이 안정적으로 고전압의 레벨을 유지할 수 있다.
한편, 전술한 본 발명은 고전압 발생장치 뿐만 아니라, 외부전압을 인가받아 생성되는 내부전압 발생장치에 적용 가능하다. 즉, PVT 변동 시에도 안정적인 레벨을 유지하는 테스트-내부전압 기준으로 내부전압의 공급량을 조절할 수 있다.
이상에서 설명한 본 발명은 전술한 실시 예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속한 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
전술한 본 발명은 PVT 변동에 영향받지 않고 안정적인 레벨을 유지하는 전압을 생성하고 이를 기준으로 고전압의 구동량을 조절하므로, PVT 변동에 영향받지 않고 고전압의 레벨을 안정적으로 유지할 수 있다.

Claims (32)

  1. 기준전압에 대응되는 테스트-내부전압을 발생하기 위한 테스트-내부전압 공급수단;
    상기 기준전압에 대한 내부전압의 레벨을 감지하여 내부전압 구동신호를 생성하기 위한 레벨 감지수단;
    상기 내부전압 구동신호에 응답하여 상기 내부전압을 공급하기 위한 내부전압 발생수단;
    상기 테스트-내부전압에 비교되는 상기 내부전압의 레벨을 감지하여 복수의 모드신호를 생성하기 위한 모드 감지수단;
    상기 내부전압을 공급하기 위한 복수의 보조 내부전압 발생수단; 및
    상기 복수의 모드신호와 상기 내부전압 구동신호에 응답하여 상기 복수의 보조 내부전압 발생수단을 선택적으로 구동시키기 위한 액티브 제어수단
    을 구비하는 반도체메모리소자.
  2. 제1항에 있어서,
    상기 테스트-내부전압은 상기 모드 감지수단에서만 사용되는 것
    을 특징으로 하는 반도체메모리소자.
  3. 제2항에 있어서,
    상기 내부전압은 외부전압을 차지 펌핑하여 생성된 전압으로, 상기 외부전압보다 높은 전압 레벨을 갖는 고전압인 것을 특징으로 하는 반도체메모리소자.
  4. 제3항에 있어서,
    상기 모드 감지수단은,
    상기 내부전압에 대해 각기 다른 비율의 전압 레벨을 갖는 제1 및 제2 피드백-내부전압을 출력하기 위한 제1 피드백부와,
    상기 테스트-내부전압에 대해 각기 다른 비율의 전압 레벨을 갖는 제1 및 제2 피드백-테스트 내부전압을 출력하기 위한 제2 피드백부와,
    바이어스전압에 응답하여 액티브 되어 상기 제2 피드백-테스트 내부전압에 대한 상기 제1 피드백-내부전압의 레벨을 감지하여 로우 모드신호를 출력하기 위한 제1 감지부와,
    상기 바이어스전압에 응답하여 액티브 되어 상기 제1 피드백-테스트 내부전압에 대한 상기 제2 피드백-내부전압의 레벨을 감지하여 하이 모드신호를 출력하기 위한 제2 감지부를 포함하는 것
    을 특징으로 하는 반도체메모리소자.
  5. 제4항에 있어서,
    상기 테스트 내부전압 발생수단의 구동량은 상기 내부전압 발생수단의 구동량에 비해 매우 작은 것을 특징으로 하는 반도체메모리소자.
  6. 제5항에 있어서,
    상기 제1 피드백부는,
    상기 내부전압과 접지전압 사이에 직렬 연결된 제1 내지 제4 저항을 구비하며,
    상기 제1 및 제2 저항의 접속 노드에 걸린 전압을 상기 제1 피드백-내부전압으로 출력하고, 상기 제3 및 제4 저항의 접속 노드에 걸린 전압을 상기 제2 피드백-내부전압으로 출력하는 것
    을 특징으로 하는 반도체메모리소자.
  7. 제6항에 있어서,
    상기 제2 피드백부는,
    상기 테스트-내부전압과 상기 접지전압 사이에 직렬 연결된 제5 내지 제8 저항을 구비하며,
    상기 제5 및 제6 저항의 접속 노드에 걸린 전압을 상기 제1 피드백-테스트 내부전압으로 출력하고, 상기 제7 및 제8 저항의 접속 노드에 걸린 전압을 제2 피드백-테스트 내부전압으로 출력하는 것
    을 특징으로 하는 반도체메모리소자.
  8. 제7항에 있어서,
    상기 제1 저항과 상기 제5 저항은 같은 저항값을 가지며,
    상기 제2 저항과 상기 제6 저항은 같은 저항값을 가지며,
    상기 제3 저항과 상기 제7 저항은 같은 저항값을 가지며,
    상기 제4 저항과 상기 제8 저항은 같은 저항값을 갖는 것
    을 특징으로 하는 반도체메모리소자.
  9. 제8항에 있어서,
    상기 제1 감지부는,
    상기 제1 피드백-내부전압과 상기 제2 피드백-테스트 내부전압을 차동 입력으로 갖는 제1 차동증폭기와, 상기 제1 차동증폭기의 출력 노드에 걸린 전압을 반전시켜 상기 로우 모드신호로 출력하기 위한 제1 인버터를 포함하는 것
    을 특징으로 하는 반도체메모리소자.
  10. 제9항에 있어서,
    상기 제2 감지부는,
    상기 제2 피드백-내부전압과 상기 제1 피드백-테스트 내부전압을 차동 입력으로 갖는 제2 차동증폭기와, 상기 제2 차동증폭기의 출력 노드에 걸린 전압을 반전시켜 상기 하이 모드신호로 출력하기 위한 제2 인버터를 포함하는 것
    을 특징으로 하는 반도체메모리소자.
  11. 제3항 내지 제8항 중 어느 한 항에 있어서,
    데이터를 저장하기 위한 복수의 셀을 구비하여, 해당 뱅크 구동신호의 활성화 시 상기 내부전압을 인가받아 상기 복수의 셀 중 해당 셀의 데이터를 선택하여 출력하는 복수의 뱅크를 더 포함하는 것
    을 특징으로 하는 반도체메모리소자.
  12. 제11항에 있어서,
    상기 복수의 보조 내부전압 발생수단은
    보조-고전압 구동신호에 액티브되어 상기 고전압을 공급하기 위한 제1 보조 내부전압 발생수단과,
    복수의 액티브-고전압 구동신호 중 해당 신호에 응답하여 상기 고전압을 공급하기 위한 제2 내지 제N 보조 내부전압 발생수단을 포함하는 것
    을 특징으로 하는 반도체메모리소자.
  13. 제12항에 있어서,
    상기 액티브 제어수단은,
    상기 복수의 모드신호와 상기 내부전압 구동신호를 인가받아 복수의 구분신호와 상기 보조-고전압 구동신호를 생성하기 위한 구분신호 생성부와,
    상기 복수의 구분신호와 상기 복수의 뱅크 구동신호를 인가받아 상기 복수의 액티브-고전압 구동신호 중 해당 신호를 출력하기 위한 구동신호 생성부를 포함하는 것
    을 특징으로 하는 반도체메모리소자.
  14. 제13항에 있어서,
    상기 구분신호 생성부는,
    로우 모드신호와 상기 고전압 구동신호를 입력으로 갖는 제1 낸드게이트와,
    상기 제1 낸드게이트의 출력신호를 반전시켜 상기 보조-고전압 구동신호로 출력하기 위한 제1 인버터와,
    상기 고전압 구동신호를 제1 구분신호로 전달하기 위한 제1 스위치와,
    하이 모드신호를 반전시키기 위한 제2 인버터와,
    상기 제2 인버터의 출력신호와 상기 고전압 구동신호를 입력으로 갖는 제2 낸드게이트와,
    상기 제2 낸드게이트의 출력신호를 반전시켜 제2 구분신호로 출력하기 위한 제3 인버터를 포함하는 것
    을 특징으로 하는 반도체메모리소자.
  15. 제14항에 있어서,
    상기 테스트 내부전압 공급수단은,
    상기 테스트-내부전압을 공급하기 위한 테스트 내부전압 발생부와,
    상기 기준전압에 대한 상기 테스트-내부전압의 레벨을 감지하여 상기 테스트 내부전압 발생부의 구동을 제어하기 위한 감지부를 포함하는 것
    을 특징으로 하는 반도체메모리소자.
  16. 제15항에 있어서,
    상기 감지부는 상기 기준전압과 상기 테스트-내부전압을 차동 입력으로 갖는 차동증폭기인 것
    을 특징으로 하는 반도체메모리소자.
  17. 기준전압에 대한 내부전압의 레벨을 감지하여 내부전압 구동신호를 생성하기 위한 레벨 감지수단;
    상기 내부전압 구동신호에 응답하여 외부전압을 소스원으로 하여 상기 내부전압을 공급하기 위한 내부전압 발생수단;
    상기 외부전압의 레벨을 감지하여 복수의 모드신호를 생성하기 위한 모드신호 생성수단;
    상기 내부전압을 공급하기 위한 복수의 보조 내부전압 발생수단; 및
    상기 복수의 모드신호와 상기 내부전압 구동신호에 응답하여 상기 복수의 보조 내부전압 발생수단을 선택적으로 구동시키기 위한 제어수단
    을 구비하는 반도체메모리소자.
  18. 제17항에 있어서,
    상기 모드 감지수단은,
    상기 내부전압에 대해 각기 다른 비율의 전압 레벨을 갖는 제1 및 제2 피드백-내부전압을 출력하기 위한 제1 피드백부와,
    상기 외부전압에 대해 각기 다른 비율의 전압 레벨을 갖는 제1 및 제2 피드백-외부전압을 출력하기 위한 제2 피드백부와,
    바이어스전압에 응답하여 액티브 되어 상기 제2 피드백-외부전압에 대한 상기 제1 피드백-내부전압의 레벨을 감지하여 로우 모드신호를 출력하기 위한 제1 감지부와,
    상기 바이어스전압에 응답하여 액티브 되어 상기 제1 피드백-외부전압에 대한 상기 제2 피드백-내부전압의 레벨을 감지하여 하이 모드신호를 출력하기 위한 제2 감지부를 포함하는 것
    을 특징으로 하는 반도체메모리소자.
  19. 제19항에 있어서,
    상기 제1 피드백부는,
    상기 내부전압과 접지전압 사이에 직렬 연결된 제1 내지 제4 저항을 구비하며,
    상기 제1 및 제2 저항의 접속 노드에 걸린 전압을 상기 제1 피드백-내부전압으로 출력하고, 상기 제3 및 제4 저항의 접속 노드에 걸린 전압을 상기 제2 피드백-내부전압으로 출력하는 것
    을 특징으로 하는 반도체메모리소자.
  20. 제19항에 있어서,
    상기 제2 피드백부는,
    상기 외부전압과 상기 접지전압 사이에 직렬 연결된 제5 내지 제8 저항을 구비하며,
    상기 제5 및 제6 저항의 접속 노드에 걸린 전압을 상기 제1 피드백-외부전압으로 출력하고, 상기 제7 및 제8 저항의 접속 노드에 걸린 전압을 제2 피드백-외부전압으로 출력하는 것
    을 특징으로 하는 반도체메모리소자.
  21. 제20항에 있어서,
    상기 제1 저항과 상기 제5 저항은 같은 저항값을 가지며,
    상기 제2 저항과 상기 제6 저항은 같은 저항값을 가지며,
    상기 제3 저항과 상기 제7 저항은 같은 저항값을 가지며,
    상기 제4 저항과 상기 제8 저항은 같은 저항값을 갖는 것
    을 특징으로 하는 반도체메모리소자.
  22. 제17항 내지 제21항에 중 어느 한 항에 있어서,
    상기 내부전압은 외부전압을 차지 펌핑하여 생성된 전압으로, 상기 외부전압보다 높은 전압 레벨을 갖는 고전압인 것을 특징으로 하는 반도체메모리소자.
  23. 제22항에 있어서,
    데이터를 저장하기 위한 복수의 셀을 구비하여, 해당 뱅크 구동신호의 활성화 시 상기 내부전압을 인가받아 상기 복수의 셀 중 해당 셀의 데이터를 선택하여 출력하는 복수의 뱅크를 더 포함하는 것
    을 특징으로 하는 반도체메모리소자.
  24. 제23항에 있어서,
    상기 복수의 보조 내부전압 발생수단은
    보조-고전압 구동신호에 액티브되어 상기 고전압을 공급하기 위한 제1 보조 내부전압 발생수단과,
    복수의 액티브-고전압 구동신호 중 해당 신호에 응답하여 상기 고전압을 공급하기 위한 제2 내지 제N 보조 내부전압 발생수단을 포함하는 것
    을 특징으로 하는 반도체메모리소자.
  25. 제24항에 있어서,
    상기 액티브 제어수단은,
    상기 복수의 모드신호와 상기 내부전압 구동신호를 인가받아 복수의 구분신호와 상기 보조-고전압 구동신호를 생성하기 위한 구분신호 생성부와,
    상기 복수의 구분신호와 상기 복수의 뱅크 구동신호를 인가받아 상기 복수의 액티브-고전압 구동신호 중 해당 신호를 출력하기 위한 구동신호 생성부를 포함하는 것
    을 특징으로 하는 반도체메모리소자.
  26. 제25항에 있어서,
    상기 구분신호 생성부는,
    로우 모드신호와 상기 고전압 구동신호를 입력으로 갖는 제1 낸드게이트와,
    상기 제1 낸드게이트의 출력신호를 반전시켜 상기 보조-고전압 구동신호로 출력하기 위한 제1 인버터와,
    상기 고전압 구동신호를 제1 구분신호로 전달하기 위한 제1 스위치와,
    하이 모드신호를 반전시키기 위한 제2 인버터와,
    상기 제2 인버터의 출력신호와 상기 고전압 구동신호를 입력으로 갖는 제2 낸드게이트와,
    상기 제2 낸드게이트의 출력신호를 반전시켜 제2 구분신호로 출력하기 위한 제3 인버터를 포함하는 것
    을 특징으로 하는 반도체메모리소자.
  27. 기준전압의 레벨에 대응하는 내부전압을 공급하는 단계;
    상기 기준전압의 레벨에 대응하는 테스트-내부전압을 공급하는 단계;
    상기 테스트-내부전압에 대한 상기 내부전압의 레벨을 감지하여, 상기 내부전압의 레벨이 상기 기준전압 이하로 하강하는 경우, 내부전압이 공급되는 양을 조절하는 단계를 가지며,
    상기 테스트-내부전압은 상기 모드 구분 단계를 위해서만 공급되는 것
    을 특징으로 하는 반도체메모리소자의 구동방법.
  28. 제27항에 있어서,
    상기 공급량 조절 단계는,
    상기 테스트-내부전압에 대한 상기 내부전압의 레벨을 감지하여 제1 내지 제3 모드로 구분하는 단계와,
    상기 제1 모드에서는 상기 내부전압의 공급량을 증가시키고, 상기 제2 모드에서는 상기 공급량을 유지하고, 상기 제3 모드에서는 상기 공급량을 감소시키는 조절단계를 포함하는 반도체메모리소자의 구동방법.
  29. 제28항에 있어서,
    상기 제1 모드는 상기 내부전압의 레벨이 상기 테스트 내부전압의 레벨에 비해 낮은 경우이며,
    상기 제2 모드는 상기 내부전압의 레벨이 상기 테스트 내부전압의 레벨과 같은 레벨을 유지하는 경우이며,
    상기 제3 모드는 상기 내부전압의 레벨이 상기 테스트 내부전압의 레벨에 보다 높은 경우인 것
    을 특징으로 하는 반도체메모리소자의 구동방법.
  30. 기준전압의 레벨에 대응하는 레벨의 내부전압을 외부전압을 소스원으로 하여 공급하는 단계; 및
    상기 외부전압에 대한 상기 내부전압의 레벨을 감지하여 상기 내부전압이 공급되는 양을 조절하는 단계
    를 갖는 반도체메모리소자의 구동방법.
  31. 제30항에 있어서,
    상기 공급량 조절 단계는,
    상기 외부전압에 대한 상기 내부전압의 레벨을 감지하여 제1 내지 제3 모드로 구분하는 단계와,
    상기 제1 모드에서는 상기 내부전압의 공급량을 증가시키고, 상기 제2 모드에서는 상기 공급량을 유지하고, 상기 제3 모드에서는 상기 공급량을 감소시키는 조절단계를 포함하는 반도체메모리소자의 구동방법.
  32. 제31항에 있어서,
    상기 제1 모드는 상기 외부전압의 레벨이 외부-기준전압의 레벨에 비해 낮은 경우이며,
    상기 제2 모드는 상기 외부전압의 레벨이 상기 외부-기준전압의 레벨과 같은 레벨을 유지하는 경우이며,
    상기 제3 모드는 상기 내부전압의 레벨이 상기 외부-기준전압의 레벨에 보다 높은 경우인 것
    을 특징으로 하는 반도체메모리소자의 구동방법.
KR1020060061410A 2006-06-30 2006-06-30 내부전압 발생장치를 구비하는 반도체메모리소자 및 그의구동방법 KR100798797B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020060061410A KR100798797B1 (ko) 2006-06-30 2006-06-30 내부전압 발생장치를 구비하는 반도체메모리소자 및 그의구동방법
US11/647,381 US7590023B2 (en) 2006-06-30 2006-12-29 Semiconductor memory device with internal voltage generator and method for driving the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060061410A KR100798797B1 (ko) 2006-06-30 2006-06-30 내부전압 발생장치를 구비하는 반도체메모리소자 및 그의구동방법

Publications (2)

Publication Number Publication Date
KR20080002528A true KR20080002528A (ko) 2008-01-04
KR100798797B1 KR100798797B1 (ko) 2008-01-29

Family

ID=38876466

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060061410A KR100798797B1 (ko) 2006-06-30 2006-06-30 내부전압 발생장치를 구비하는 반도체메모리소자 및 그의구동방법

Country Status (2)

Country Link
US (1) US7590023B2 (ko)
KR (1) KR100798797B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101131940B1 (ko) * 2009-06-16 2012-04-12 주식회사 하이닉스반도체 반도체 장치

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100715147B1 (ko) * 2005-10-06 2007-05-10 삼성전자주식회사 전류소모를 감소시키는 내부전원전압 발생회로를 가지는멀티칩 반도체 메모리 장치
KR100846387B1 (ko) * 2006-05-31 2008-07-15 주식회사 하이닉스반도체 반도체 메모리 소자의 온도 정보 출력 장치
JP2008159128A (ja) * 2006-12-22 2008-07-10 Elpida Memory Inc 半導体記憶装置
JP2008159145A (ja) * 2006-12-22 2008-07-10 Elpida Memory Inc 半導体記憶装置
JP2010257528A (ja) * 2009-04-24 2010-11-11 Toshiba Corp 半導体集積回路装置
JP2010257530A (ja) * 2009-04-24 2010-11-11 Toshiba Corp 半導体集積回路装置
JP5623653B2 (ja) * 2010-11-23 2014-11-12 コンバーサント・インテレクチュアル・プロパティ・マネジメント・インコーポレイテッドＣｏｎｖｅｒｓａｎｔ Ｉｎｔｅｌｌｅｃｔｕａｌ Ｐｒｏｐｅｒｔｙ Ｍａｎａｇｅｍｅｎｔ Ｉｎｃ． 集積回路デバイス内の内部電源を共有するための方法および装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB9007791D0 (en) 1990-04-06 1990-06-06 Foss Richard C High voltage boosted wordline supply charge pump and regulator for dram
KR100365736B1 (ko) * 1998-06-27 2003-04-18 주식회사 하이닉스반도체 테스트패드를이용한반도체장치의내부전압발생회로및방법
KR100348221B1 (ko) 1998-12-30 2002-09-18 주식회사 하이닉스반도체 고전압 발생기
KR100365943B1 (ko) * 1999-04-08 2002-12-26 주식회사 하이닉스반도체 내부전원전위를 이용한 번인테스트용 고전압 발생장치
US7002854B2 (en) * 2000-07-25 2006-02-21 Nec Electronics Corp. Internal voltage level control circuit and semiconductor memory device as well as method of controlling the same
KR100391152B1 (ko) 2000-11-23 2003-07-12 삼성전자주식회사 조기동작 고전압 발생기를 가지는 반도체 장치 및 그에따른 고전압 공급방법
KR100361658B1 (ko) 2000-11-30 2002-11-22 삼성전자 주식회사 반도체 메모리 장치 및 이 장치의 전압 레벨 조절방법
US7036061B2 (en) * 2001-08-28 2006-04-25 Intel Corporation Structural input levels testing using on-die levels generators
KR100470997B1 (ko) 2002-04-26 2005-03-10 삼성전자주식회사 웨이퍼 번인 테스트에 사용하기 적합한 전압 발생기제어방법 및 전압 발생기의 동작제어를 위한 제어회로를갖는 반도체 메모리 장치
KR100471182B1 (ko) * 2002-09-03 2005-03-10 삼성전자주식회사 레디/비지 핀을 이용하여 내부 전압 레벨을 알리는 반도체메모리 장치
KR100626385B1 (ko) 2004-09-13 2006-09-20 삼성전자주식회사 반도체 메모리 장치 및 그것을 포함하는 멀티칩 패키지
KR100695419B1 (ko) * 2004-11-04 2007-03-15 주식회사 하이닉스반도체 내부전원 발생장치
JP2006209861A (ja) * 2005-01-27 2006-08-10 Matsushita Electric Ind Co Ltd 半導体集積回路およびそのテスト手法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101131940B1 (ko) * 2009-06-16 2012-04-12 주식회사 하이닉스반도체 반도체 장치
US8922273B2 (en) 2009-06-16 2014-12-30 SK Hynix Inc. Internal voltage generator

Also Published As

Publication number Publication date
US20080002490A1 (en) 2008-01-03
KR100798797B1 (ko) 2008-01-29
US7590023B2 (en) 2009-09-15

Similar Documents

Publication Publication Date Title
KR100798797B1 (ko) 내부전압 발생장치를 구비하는 반도체메모리소자 및 그의구동방법
US7251170B2 (en) Peripheral voltage generator
US8299846B2 (en) Internal voltage generating circuit of semiconductor device
KR101092997B1 (ko) 네거티브 내부전압 생성장치
US20050254333A1 (en) Internal voltage generator
US7593280B2 (en) Semiconductor memory device operating with a lower voltage for peripheral area in power saving mode
US7974140B2 (en) Semiconductor device having a mode register and a plurality of voltage generators
US20080158945A1 (en) Semiconductor memory device
US7447100B2 (en) Over-driving circuit for semiconductor memory device
JP2007073143A (ja) 半導体記憶装置
US20110241769A1 (en) Internal voltage generator of semiconductor integrated circuit
US20120218019A1 (en) Internal voltage generating circuit and testing method of integrated circuit using the same
US8749299B2 (en) Semiconductor device generating varied internal voltages
KR100834404B1 (ko) 리프레쉬신호 생성수단을 포함하는 반도체메모리소자와그의 구동방법
US9001610B2 (en) Semiconductor device generating internal voltage
US7583547B2 (en) Over-driving circuit in semiconductor memory device
US7599240B2 (en) Internal voltage generator of semiconductor memory device
US8242835B2 (en) Semiconductor integrated circuit
KR100719147B1 (ko) 내부전원 공급장치
US20100052776A1 (en) Internal voltage generating circuit
US8368460B2 (en) Internal voltage generation circuit and integrated circuit including the same
KR100922885B1 (ko) 내부전압 발생회로
KR100792364B1 (ko) 고전압 발생 장치 및 이를 포함하는 반도체 메모리 장치
KR100702771B1 (ko) 안정적인 내부 전압을 발생하는 반도체 메모리 장치의 내부전압 발생 회로
KR100613445B1 (ko) 고전압 감지회로 및 이를 이용한 고전압 펌핑장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111221

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20121224

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee