KR20070111911A - 전자부품 패키지용 세라믹 기판의 제조방법 - Google Patents

전자부품 패키지용 세라믹 기판의 제조방법 Download PDF

Info

Publication number
KR20070111911A
KR20070111911A KR1020060045330A KR20060045330A KR20070111911A KR 20070111911 A KR20070111911 A KR 20070111911A KR 1020060045330 A KR1020060045330 A KR 1020060045330A KR 20060045330 A KR20060045330 A KR 20060045330A KR 20070111911 A KR20070111911 A KR 20070111911A
Authority
KR
South Korea
Prior art keywords
heat treatment
firing
ceramic substrate
substrate
temperature
Prior art date
Application number
KR1020060045330A
Other languages
English (en)
Other versions
KR100790695B1 (ko
Inventor
성제홍
이택정
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020060045330A priority Critical patent/KR100790695B1/ko
Publication of KR20070111911A publication Critical patent/KR20070111911A/ko
Application granted granted Critical
Publication of KR100790695B1 publication Critical patent/KR100790695B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1283—After-treatment of the printed patterns, e.g. sintering or curing methods
    • H05K3/1291—Firing or sintering at relative high temperatures for patterns on inorganic boards, e.g. co-firing of circuits on green ceramic sheets
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 발명은, 도전패턴과 도전성 비아홀이 형성된 복수의 그린시트를 적층하여 적층체를 형성하는 단계, 상기 적층체를 소성하여 저온동시소성 세라믹(LTCC) 기판 본체를 형성하는 단계, 상기 LTCC 기판 본체의 일면에 소정 패턴의 도전성 페이스트를 인쇄하는 단계, 상기 도전성 페이스트를 소성하여 외부전극 단자를 형성하는 단계 및 상기 외부전극이 형성된 상기 기판 본체를 열처리하여 외부전극 단자와 상기 기판 본체의 내부응력을 완화하는 단계를 포함하는 전자부품 패키지용 세라믹 기판의 제조방법을 제공한다.
저온동시소성세라믹(LTCC), 전극(electrode), 열처리(heat treatment)

Description

전자부품 패키지용 세라믹 기판의 제조방법{METHOD OF MANUFACTURING THE CERAMICS BOARD FOR ELECTRONIC ELEMENT PACKAGE}
도1a 및 도1b는 세라믹 기판과 전극 사이의 고착 강도를 강화시키기 위한 종래기술의 세라믹 기판 제조 방법을 나타낸 단면도이다.
도2a 내지 도2e는 본 발명의 실시예에 따른 세라믹 기판을 제조하는 방법을 나타내는 공정 흐름도이다.
도3a 내지 도3c는 무수축 공정에 의한 세라믹 기판 제조 방법의 공정 흐름도이다.
도4는 본 발명의 실시예에 따라 열처리 전후의 세라믹 기판과 전극 사이의 고착 강도를 측정한 실험치를 나타내는 그래프이다.
도5는 본 발명의 실시예에서 열처리 환경에 따른 세라믹 기판과 전극 사이의 고착 강도를 측정한 실험치를 나타내는 그래프이다.
<도면의 주요 부분에 대한 부호 설명>
21 : 세라믹 기판층 22 : 외부 전극
25 : 도전성 비아홀 26 : 내부 전극
33 : 글루 37 : 고온 소성용 시트
본 발명은 세라믹 적층 기판에 관한 것으로서, 더 상세하게는 세라믹 적층 기판 및 기판상에 형성되는 단자 전극의 고착 강도를 향상시키는 방법에 관한 것이다.
플라스틱(plastics)이나 세라믹스(ceramics) 등으로 되는 기판의 표면에, FET, 다이오드(diode)등의 반도체 소자나, 저항 소자, 캐패시턴스(capacitance)소자, 인덕턴스(inductance)소자, 등의 전자 부품을 탑재한 고주파 스위치(switch), VCO, 증폭기 등등의 고주파 전자부품이 알려져 있다. 이와 같은 기판은 반도체 소자나 전자부품의 기계적 응력으로부터의 보호, 전기적 특성의 향상, 열적인 보호가 요구된다.
최근들어, 휴대전화 등의 이동통신 분야에 있어서, 구성 회로부품을 소형화의 요구가 강하고, 캐패시턴스(capacitance) 소자, 인덕턴스(inductance) 소자 등을 LTCC(low temperature co-fired ceramics) 기술에 의하여 세라믹체에 내장시킨 기술이 소개되고 있다.
이와 같은 세라믹 적층 기판을 이용하는 고주파 전자부품에 있어서, 세라믹 적층 기판의 표면에 다양한 기능을 갖는 단자 전극 - 예를 들어 프린트 기판등의 회로기판, 반도체 소자에 구동 전압을 공급하는 단자 전극, 고주파 신호가 입력 또는 출력되는 단자 전극, 접지 전극 등 - 이 스크린 인쇄나 전극 전사 등의 방법으로 형성된다.
이동통신 기기의 소형화, 고성능화에 따라 고주파 전자부품도 소형화가 강하게 요구되고, 이 때문에 세라믹 적층 기판에 한정되는 크기의 다양한 단자 전극을 배치하지 않으면 안되고, 그 결과 상기 단자 전극의 형성 면적을 작게 하지 않을 수 없다.
휴대 전화에 있어서, 때로는 이용자가 낙하 등의 충격을 발생시킬 수 있으므로 고주파 전자부품의 단자 전극도 내외적 충격성이 우수한 것이 요구된다. 또 고주파 전자부품을 회로 기판에 실장한 뒤, 상기 회로 기판에 휨이나 비틀림을 더할 수 있는 외력이 더해지고 단자 전극에 응력이 작용하는 경우가 있다. 이와 같은 경우에, 단자 전극의 형성 면적이 작아지고, 상기 단자 전극과 세라믹 적층 기판과의 고착 강도가 불충분하게 되기 쉬워지기 때문에 단자 전극이 회로 기판과의 실장면에서 박리되는 경우가 있다.
또한, 세라믹 적층 기판에 사용되는 세라믹 재료의 20℃ ~ 500℃ 열팽창 계수는 5.0 ~ 10×10-6/℃, 단자 전극의 열팽창 계수는 18 ~ 21×10-6/℃ 이고, 세라믹 재료와 에폭시(epoxy)수지, 유리(glass)-에폭시(epoxy)계 복합 재료 등으로 되는 회로 기판의 열팽창 계수(12 ~ 75×10-6/℃) 및 납땜의 열팽창 계수(24×10-6/℃)가 서로 크게 다르다. 이 때문에, 세라믹 적층 기판과 단자 전극과의 계면에는 응력이 내재하는 결과가 발생한다. 세라믹 적층 기판과 단자 전극과의 고착강도가 떨어지는 경우에는, 세라믹 적층 기판에 탑재한 반도체 소자의 동작시 발열이나, 환경 온도의 변화에 의한 열팽창에 의하여, 세라믹 적층기판, 회로기판 및 이들을 접합하는 납땜에 응력이 작용하여 세라믹 적층기판으로부터 단자 전극이 박리해 버리는 경우가 있다. 이와 같은 경우에는, 고주파 전자 부품이 요구되는 기능을 발휘할 수 없는 문제점이 생긴다.
특히 무수축 구속 소성방법의 경우 구속층 제거 및 평탄화를 위해 래핑(lapping)공정을 거친 후 형성된 외부 전극 패턴은 소성된 기판상에 형성된 후 외부 전극 재료만 후 소성되므로 동시 소성 방법에 비하여 LTCC와 외부 단자 전극간 고착강도가 더 약하다.
세라믹 적층기판과 단자 전극과의 고착강도를 강화하기 위한 방법으로 세라믹 적층기판과 단자 전극 사이에 유리 용액(glass frit)을 첨가하거나, 오버글레이징(overglazing) 하는 방법이 사용되어 왔다.
도1a 및 도1b는 세라믹 적층기판과 단자전극 사이의 고착강도를 높이기 위한 종래 기술을 나타낸다.
도1a를 참조하면, 세라믹 적층기판(11)과 단자 전극(12) 사이에 유리 용액(glass frit)(13)을 첨가하였다. 전극내에 글래스(glass)를 첨가하는 경우에는 LTCC 와의 젖음성 및 화학적 친화도에 따라서 제어하기 매우 힘들며, 또한 첨가된 유리 용액(glass frit)으로 인하여 단자 전극 메탈의 노출면이 줄어듦으로 도금이 어려워지고, 패키징 특성에 악영향을 미치게 된다.
도1b를 참조하면, 세라믹 적층기판(11)상의 단자 전극(12)의 모서리 부위에 오버글레이즈(overglaze)(14)로 보호역할을 하는 패턴을 소성하였다. 이러한 방법을 사용할 경우 단자 전극(12)의 모서리 부분이 박리되는 현상을 방지할 수 있으나, 형성된 전극 패턴의 외곽에 다시 인쇄공정을 추가하여야 하며 패드(pad)의 싸이즈가 커져 설계자유도가 떨어지는 단점이 있다.
본 발명의 목적은, 상기한 문제점을 해결하기 위해 적층 세라믹 기판과 단자 전극 사이의 계면에 추가하는 물질 없이 패키징 특성을 유지하고, 전극 패턴 외곽에 추가적인 구조를 형성하지 않음으로 패드 사이즈를 소형화하는 전자부품 패키지용 세라믹 기판의 제조방법을 제공하는 데 있다.
본 발명은, 도전패턴과 도전성 비아홀이 형성된 복수의 그린시트를 적층하여 적층체를 형성하는 단계, 상기 적층체를 소성하여 저온동시소성 세라믹(LTCC) 기판 본체를 형성하는 단계, 상기 LTCC 기판 본체의 일면에 소정 패턴의 도전성 페이스트를 인쇄하는 단계, 상기 도전성 페이스트를 소성하여 외부전극 단자를 형성하는 단계 및 상기 외부전극이 형성된 상기 기판 본체를 열처리하여 외부전극 단자와 상 기 기판 본체의 내부 응력을 완화하는 단계를 포함하는 전자부품 패키지용 세라믹 기판의 제조방법을 제공한다.
상기 세라믹 기판 본체를 형성하는 단계는, 상기 적층체의 상층 및 하층에 상기 그린시트의 소성온도보다 고온에서 소성 가능한 고온 소성용 시트를 적층하고 상기 그린시트의 소성온도로 소성하여 소성체를 형성하는 단계 및 상기 고온 소성용 시트를 박리하고 상기 소성체의 표면을 래핑(lapping)하는 단계를 포함할 수 있다. 즉 무수축 공정에 의해 세라믹 기판을 형성할 수 있다.
상기 열처리하는 단계는, 열처리 온도를 150℃ 내지 600℃로 할 수 있다.
열처리 단계에서 금속성 외부전극 단자 표면의 산화를 방지하기 위해서 상기 열처리 환경을 환원분위기로 하는 것이 바람직하다.
상기 열처리하는 단계는, 열처리 유지시간을 30분 이상으로 할 수 있다.
이하 도면을 참조하여 발명을 상세히 설명하겠다.
도2a 내지 도2e는 본 발명의 실시형태에 따른 세라믹 적층기판 및 전극 단자의 제조 공정도이다.
도2a를 참조하면, 표면 및 내부에 도체 패턴(26) 및 도전성 비아홀(25)이 형성된 복수의 그린시트(21a,21b,21c)가 적층되는 단계이다.
상기 그린시트는, PET 등의 수지 필름상에 세라믹스 랠리(ceramics rally)를 도포하고, 건조하여 두께 10~200 마이크론 정도의 세라믹 그린시트를 얻을 수 있다. 상기 세라믹스 랠리(ceramics rally)에 포함되는 세라믹(ceramic)분말로서, 예를 들면 BaO, SiO2 , Al2O3, B2O3, CaO 등을 혼합한 것을 이용할 수 있다.
상기 그린시트에 금형, 레이저 등으로 지름 0.1㎜ 정도의 관통구멍(비아홀)을 뚫고, 은(Ag),또는 구리(Cu)를 주성분으로 하는 금속분, 수지, 유기용제를 혼련한 도전 페이스트(paste)를 비아홀 내에 충전하여 건조시킨다. 이것이 도전성 비아홀(25)이 된다.
도2b를 참조하면, 상기 적층된 그린시트를 소성하여 세라믹 기판을 만드는 단계이다.
세라믹 기판을 소성하는 온도는 800 ~ 1000℃가 바람직하다.
본 발명은 세라믹 기판을 소성 후에 상기 세라믹 기판상에 전극을 인쇄하는 단계를 취하고 있다. 이는 그린시트 상에 전극을 인쇄하고 동시에 그린시트 및 전극을 소성하는 경우에 비해서 세라믹 기판과 전극과의 결합강도는 약해지지만, 전극과 세라믹 기판 내부의 수축률의 차이에 따라 발생할 수 있는 문제점을 제거할 수 있다.
바람직하게는 세라믹 기판은 무수축 공정에 의해 제조될 수 있으며, 무수축 공정에 대해서는 도3에서 별도로 설명하겠다.
도2c를 참조하면, 상기 소성된 세라믹 기판상에 도전성 페이스트(paste)를 사용하여 외부전극 단자(22a) 및 회로 패턴이 인쇄된다.
이때 형성된 외부전극 단자(22a)의 폭은 W1으로 표시하였다.
상기 외부전극 단자를 형성하는 도전성 페이스트는, 금,은,동의 귀금속 또는 그 혼합물로 이루어지거나 상기 귀금속과 무기질 유리를 함유하는 것을 사용할 수 있다.
도2d를 참조하면, 도2c에서 인쇄된 도전성 페이스트를 소성하는 단계이다.
본 단계에서는 상기 세라믹 기판(21)의 소성 온도보다 낮은 온도(800℃ 이하)에서 소성된다. 이러한 저온 소성에 의해 이미 소성된 세라믹 기판(21)은 수축등의 영향을 받지 않고, 도전성 페이스트 만이 수축하며 소성된다. 이렇게 이미 소성된 세라믹 기판상에 도전성 페이스트를 인쇄하고 상기 인쇄된 도전 페이스트만을 저온으로 소성하는 것을 후 소성 공정이라 한다.
일반적으로 사용되는 동시 소성 공정에 의하면, 세라믹 기판을 소성하기 이전에, 즉 그린시트들이 적층된 상태에서 그린시트의 표면에 도전성 페이스트로 전극 및 회로를 인쇄한 후 상기 그린시트의 소성온도로 동시에 소성한다. 이경우, 그 린시트층 및 도전성 페이스트층이 한꺼번에 소성되며 동시에 수축한다. 따라서 소성된 후 세라믹층과 전극층 사이의 고착강도는 후 소성 공정에 의한 경우보다 강하나, 그린시트층과 도전성 페이스트층의 소성시 수축률의 차이에 의한 미스매치현상으로 발생되는 문제점들이 더 심각하다. 즉, 기판의 휨현상이나 균열이 발생되는 문제점이 있다.
본 발명에서는, 상기와 같은 동시소성의 문제점을 해결하기 위해 후 소성 공정을 따르고 있다.
상기 후 소성 공정에서 외부전극 단자(22)는 수축한다. 도면에서는 수축된 전극의 폭을 W2로 표시하였다. 여기서 소성 후의 외부전극 단자의 폭(W2)은 소성 전의 외부전극 단자의 폭(W1)보다 좁아진다. 소성 중 상기 외부전극 단자(22)의 수축에 의해 세라믹 기판(21)과 외부전극 단자(22)사이의 계면에서 치밀화가 이루어지고 이들의 고착 강도는 세라믹 기판의 글래스(glass) 또는 전극내 글래스프릿(glass frit)의 유동에 의한 인터락킹(inter locking)이 형성된다. 이 때, 이종의 재료가 서로 다른 메카니즘으로 상이한 온도 및 수축률에 의한 소성 치밀화가 진행되고 이로 인해 소성 응력(sintering stress)과, 소성 치밀화된 후 냉각 중 세라믹 기판(21)과 외부전극 단자(22)간에 열 응력(thermal stress)이 발생하게 된다. 상기 응력은 세라믹-메탈 계면의 고착강도를 약화시키는 원인이 된다.
도2e를 참조하면, 도2d의 단계에서 세라믹 기판과 외부 전극 단자의 계면에 발생된 내부응력을 제거하기 위해 열처리를 하는 단계이다.
상기 열처리는 공기(air) 중에서도 가능하나, 열처리 도중에 금속성의 전극이 산화되는 것을 방지하기 위해 N2 또는 N2 /H2 와 같은 환원분위기에서 행해지는 것이 바람직하다.
상기 열처리의 온도는, 약 150℃ 내지 약 600℃가 바람직하다. 이는 상기 외부전극 단자에 열처리의 효과를 주기 위해서는 최소 150℃ 정도의 열이 필요하며, 상기 외부전극 단자의 소성온도가 600℃ 정도이므로, 600℃를 넘는 경우에는 상기 외부전극 단자의 물리적인 변화를 일으킬 염려가 있기 때문이다.
상기 열처리의 지속 시간은 약 30분 이상으로 유지하는 것이 바람직하다. 이는 계면에 발생된 내부 응력을 제거하기 위해서는 어느 정도 지속적인 열처리 시간이 요구되기 때문이다. 그러나 열처리 지속 시간에 비례하여 열처리 효과가 상승하는 것은 아니다.
이와 같은 열처리 단계를 거침으로써 세라믹 기판과 외부전극 단자 사이의 계면에 발생된 내부 응력이 완화되어 상기 외부전극 단자의 세라믹 기판에 대한 고착 강도가 증가될 수 있다.
도3a 내지 도3c는 무수축 공정에 의해 세라믹 기판을 만드는 공정의 흐름도이다.
도3a를 참조하면, 그린시트의 적층체(31)를 소성하기 전에 상기 적층체(31)의 상층 및 하층에 상기 그린시트(31)의 소성온도보다 높은 온도(예를 들어, 1500℃이상)에서 소성되는 고온 소성용 시트(37)를 적층한다. 일반적으로 Al2O3, ZrO, SiC, AlN, Mullite 등의 금속 산화물을 포함하는 그린테잎들이 고온 소성용 시트로 사용된다.
상기 적층체(31)와 상기 고온 소성용 시트(37) 사이에는 접착층인 글루(glue)(33)를 도포한다. 상기 글루(33)는 유기 바인더 및 고온 휘발성 용재로 이루어진 것으로 그린시트(31)와 고온 소성용 시트(37) 사이의 접착력을 강화하여, 소성시 상기 그린시트(31)와 고온 소성용 시트(37)의 이탈을 방지한다.
상기 적층된 적층체에 대해서 일정온도 및 일정 압력하에서 압착하는 단계가 포함될 수 있다. 상기 압착하는 단계는 1차 가압착 단계후 2차 등방압력(iso-static press)을 이용하여 압착하는 단계를 포함할 수 있다.
상기 등방압력을 이용한 공정은, 적층된 적층체를 물 또는 기름내에서 전방향으로 압력을 가하는 것을 말한다.
도3b를 참조하면, 도3a에서 적층된 적층체는 그린시트의 소성온도로 동시소성(co-firing)된다. 즉 약 800℃ 내지 1000℃의 저온에서 소성공정이 이루어진다. 저온 소성 공정이 실시되면 그린시트층(31)은 수축이 일어나지만, 최상층 및 최하층에 위치하는 고온 소성용 시트(37)는 소성 수축이 일어나지 않게 된다. 따라서 고온 소성용 시트(37)와 고착되어 있는 그린시트층(31)은 수평방향(x축 및 y축)으로는 수축이 억제되고 수직방향(z축), 즉 두께방향으로만 수축이 일어난다.
이와 같이 소성시 그린시트층이 수평방향으로 수축되는 것을 방지하기 위해서 그린시트층의 상층 및 하층에 고온 소성용 시트를 적층하여 동시소성하는 것을 무수축 공정이라고 한다.
일반적으로, 단일 종류의 기판재료만을 사용하여 복합 부품 및 복합 모듈을 구현하는 데는 한계가 있다. 예를 들면, 고속 배선을 위해서는 저유전율 특성을 가지는 기판재료를 사용해야 하고, 고주파용 인덕터 및 저용량 캐패시터에는 저유전율 및 저유전손실 특성을 가지는 기판 재료가 사용되어야 한다. 또한 고용량 인덕터에는 고투자율 특성을 가지는 기판재료를 써야 하며, 고용량 캐패시터 및 소형 플래너 필터(planer filter)에는 고유전율 및 저유전손실 특성을 갖는 기판재료가 사용되어야 한다.
이처럼 적층되는 그린시트를 이종재료 기판을 사용하게 되면, 기판을 구성하는 금속산화물 및 유리 성분의 조성 및 종류가 다르기 때문에 소성 수축량이 서로 다르게 된다. 이러한 이종재료를 동시에 소성하는 경우에는 소성 수축량의 차이에 의한 미스매치(mismatch)에 의해 기판의 휨현상이나 균열이 발생하게 된다. 이러한 현상을 극복하기 위한 방법이 무수축 공정이다.
도3c를 참조하면, 동시 소성후 상기 고온 소성용 시트(37)를 박리하고 세라믹 기판(31)이 형성된다.
이때 고온 소성용 시트(37)는 수세 등의 공정을 통해 제거될 수 있다. 이렇게 형성된 세라믹 기판(31)은 다수의 회로층을 가지는 회로 패키지가 된다.
이러한 공정을 통해 형성된 세라믹 기판(31)상에 래핑(lapping)공정, 전극 인쇄 공정 및 저온 소성 공정을 통해 외부 전극이 형성될 수 있다.
인쇄되는 도전성 페이스트와 세라믹 기판과의 마찰력을 증가시키기 위해, 상기 도전성 페이스트를 인쇄하기 전에 상기 세라믹 기판(21)의 표면을 래핑(lapping)하는 공정을 추가하는 것이 바람직하다.
상기 래핑(lapping)공정은 상기 세라믹 기판(21)의 표면에 일정한 거칠기를 갖는 면을 형성함으로써, 표면에 인쇄되는 도전성 페이스트와의 접촉 면적을 최대화 하여 저온 소성시 전극의 고착강도를 강화시킨다.
여기서, 래핑(lapping)후 상기 세라믹 기판(31)의 거칠기(Ra)는 0.3 ~ 1㎛인 것이 바람직하다.
도4는 열처리한 경우 세라믹 기판과 외부전극 단자와의 고착강도에 대한 실험치를 나타낸다.
도4에서는 은(Ag)페이스트를 세라믹 기판에 인쇄, 소성한 후 세라믹 기판 및 외부전극 단자에 대해 300℃의 온도로 1시간 이상 열처리를 행한 실험의 그래프이다.
도4에서 측정한 고착강도는 상기 열처리를 끝낸 외부전극 단자의 표면에 Ni 도금을 한 후 상기 전극을 잡아당기는 필(peel) 테스트를 통해서 측정한 것이다.
동일한 거칠기(Ra)를 갖는 경우를 먼저 살펴 보면, Ra = 0.3 ㎛ 일때 열처리 하기 전에 고착강도가 약 0.7 N/㎟ 인 것이 열처리(heat treatment)를 행한 이후의 고착강도는 약 1.2 N/㎟ 로 증가한 것을 볼 수 있다.
열처리를 하기 전이라도 거칠기를 다르게 한 경우, 즉 Ra = 0.6 ㎛ 일때의 고착강도가 약 1.2 N/㎟ 로 거칠기가 Ra = 0.3 ㎛ 일 때보다 고착 강도가 큰 것을 볼 수 있다.
거칠기를 Ra = 0.6 ㎛ 로 하고, 열처리를 한 경우에는 약 1.8 N/㎟ 의 고착강도를 갖게 되어 고착강도가 현저히 증가하는 것을 볼 수 있다.
이처럼, 세라믹 기판과 외부 전극 사이의 계면에 형성되는 거칠기(Ra) 및 열처리에 의한 계면의 응력 제거에 의해 세라믹 기판과 외부 전극 사이의 고착강도를 증가시킬 수 있다.
도5는 본 발명의 실시 형태에서 열처리 환경에 따른 고착강도의 변화를 나타내는 그래프이다.
도5의 그래프는, 은(Ag)페이스트를 세라믹 기판에 인쇄, 소성한 후 열처리 환경을 변화시켜서 외부 전극 단자와 세라믹 기판 사이의 고착 강도의 변화를 측정한 것이다. 본 실험에서 열처리 유지 시간은 1시간으로 하였다.
도5를 참조하면, 열처리의 환경을 환원분위기로 한 경우, 즉 열처리 공간을 N2 로 채운 경우에, 열처리를 하지 않은 표준 온도(room temperature)에서는 0.5 N/ ㎟ 의 고착 강도를 갖던 것이 200℃로 열처리를 한 경우에는 2.1 N/㎟ 의 고착강도를 갖게 되어 고착강도가 약 4배 증가된 것을 볼 수 있다. 반면에 열처리 온도를 300℃ 및 400℃로 한 경우에는 고착강도가 각각 2.2 N/㎟ 및 2.1 N/㎟ 로 나타나 200℃인 경우와 큰 차이가 나지 않는 것을 볼 수 있다.
열처리의 환경을 공기(air)로 한 경우에도 마찬가지로, 열처리 하지 않은 표준 온도(room temperature)에서는 0.45 N/㎟ 의 고착강도를 갖는 것이, 200℃, 300℃ 및 400℃의 열처리 온도에서는 각각 2.2 N/㎟, 2.1 N/㎟ 및 2.0 N/㎟ 의 고착강도를 갖는 것을 볼 수 있다.
도전성 페이스트에 함유되는 금속 전도성 물질의 성분 및 그 함량에 따라서 포화되는 열처리 온도는 변화할 수 있으나, 일정한 포화 온도를 가지므로 포화 온도로 열처리하는 것은 바람직하다.
이와 같이 열처리 환경을 환원분위기로 하는 것은 금속성 외부 전극 단자의 산화를 방지하여 열처리 단계 이후에 진행되는 외부 전극 단자의 표면에 대한 도금을 용이하게 하기 위함이다.
이와 같이, 본 발명은 상술한 실시형태 및 첨부된 도면에 의해 한정되지 아니한다. 즉, 열처리하는 시간 및 온도 등은 다양하게 구현될 수 있다. 첨부된 청구범위에 의해 권리범위를 한정하고자 하며, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양한 형태의 치환, 변형 및 변경이 가능하다는 것은 당 기술 분야의 통상의 지식을 가진 자에게 자명할 것이다.
본 발명에 의하면, 세라믹 기판과 외부 전극 사이에 적용되는 내부 응력이 제거되어 고착 강도가 증가된 세라믹 기판을 얻을 수 있어서, 세라믹 기판 외부 전극의 도금성, 패키지 수율 및 신뢰성을 향상시킬 수 있다.

Claims (5)

  1. 도전패턴과 도전성 비아홀이 형성된 복수의 그린시트를 적층하여 적층체를 형성하는 단계;
    상기 적층체를 소성하여 저온동시소성 세라믹(LTCC) 기판 본체를 형성하는 단계;
    상기 LTCC 기판 본체의 일면에 소정 패턴의 도전성 페이스트를 인쇄하는 단계;
    상기 도전성 페이스트를 소성하여 외부전극 단자를 형성하는 단계; 및
    상기 외부전극이 형성된 상기 기판 본체를 열처리하여 상기 외부전극 단자와 상기 기판 본체의 내부 응력을 완화하는 단계를 포함하는 전자부품 패키지용 세라믹 기판의 제조방법.
  2. 제1항에 있어서,
    상기 세라믹 기판 본체를 형성하는 단계는,
    상기 적층체의 상층 및 하층에 상기 그린시트의 소성온도보다 고온에서 소성 가능한 고온 소성용 시트를 각각 적층하고 상기 그린시트의 소성온도로 소성하여 소성체를 형성하는 단계; 및
    상기 고온 소성용 시트를 박리하고 상기 소성체 표면을 래핑(lapping)하는 단계를 포함하는 것을 특징으로 하는 전자부품 패키지용 세라믹 기판의 제조방법.
  3. 제1항에 있어서,
    상기 열처리하는 단계는,
    열처리 온도를 150℃ 내지 600℃로 하는 것을 특징으로 하는 전자부품 패키지용 세라믹 기판의 제조방법.
  4. 제1항에 있어서,
    상기 열처리하는 단계는,
    열처리 환경을 환원분위기로 하는 것을 특징으로 하는 전자부품 패키지용 세라믹 기판의 제조방법.
  5. 제1항에 있어서,
    상기 열처리하는 단계는,
    열처리 유지시간을 30분 이상으로 하는 것을 특징으로 하는 전자부품 패키지용 세라믹 기판의 제조방법.
KR1020060045330A 2006-05-19 2006-05-19 전자부품 패키지용 세라믹 기판의 제조방법 KR100790695B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060045330A KR100790695B1 (ko) 2006-05-19 2006-05-19 전자부품 패키지용 세라믹 기판의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060045330A KR100790695B1 (ko) 2006-05-19 2006-05-19 전자부품 패키지용 세라믹 기판의 제조방법

Publications (2)

Publication Number Publication Date
KR20070111911A true KR20070111911A (ko) 2007-11-22
KR100790695B1 KR100790695B1 (ko) 2008-01-02

Family

ID=39090646

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060045330A KR100790695B1 (ko) 2006-05-19 2006-05-19 전자부품 패키지용 세라믹 기판의 제조방법

Country Status (1)

Country Link
KR (1) KR100790695B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100949545B1 (ko) * 2008-02-04 2010-03-25 동의대학교 산학협력단 보호층이 구비되는 저온동시소성세라믹의 무수축 제조방법

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100970659B1 (ko) 2008-03-21 2010-07-15 주식회사 탑 엔지니어링 고 신뢰성 다층 기판
KR100951264B1 (ko) 2008-04-21 2010-04-02 삼성전기주식회사 적층 세라믹 기판 제조방법
KR100956212B1 (ko) 2008-04-25 2010-05-04 삼성전기주식회사 다층 세라믹 기판의 제조 방법
KR101060906B1 (ko) * 2008-08-26 2011-08-30 삼성전기주식회사 다층 ｌｔｃｃ 기판의 제조방법

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0529771A (ja) * 1991-07-23 1993-02-05 Fujitsu Ltd セラミツク回路基板およびその製造方法
JP3100796B2 (ja) * 1993-05-14 2000-10-23 松下電器産業株式会社 多層セラミック基板の製造方法
JPH0992978A (ja) * 1995-09-21 1997-04-04 Sumitomo Metal Mining Co Ltd コンデンサ内蔵ガラスセラミック基板
JP3127797B2 (ja) * 1995-09-21 2001-01-29 住友金属鉱山株式会社 コンデンサ内蔵ガラスセラミック基板
KR970053870A (ko) * 1995-12-23 1997-07-31 김광호 반도체 장치의 저항체
JPH1065341A (ja) 1996-08-12 1998-03-06 Sumitomo Kinzoku Electro Device:Kk 多層セラミック基板の製造方法
JP2001118705A (ja) * 1999-10-20 2001-04-27 Rohm Co Ltd チップ型抵抗器
KR100604366B1 (ko) * 1999-12-10 2006-07-25 고등기술연구원연구조합 금속상 저온 동시 소성 세라믹 기판 및 그 세라믹 기판의접지면 형성방법
KR100447032B1 (ko) * 2002-12-02 2004-09-07 전자부품연구원 표면이 평탄한 저항 내장형 저온 동시소성 다층 세라믹기판 및 그 제조방법
KR100566052B1 (ko) * 2003-12-26 2006-03-30 전자부품연구원 이종 유전체를 이용한 내장형 캐패시터 및 그의 제조 방법
JP4123278B2 (ja) * 2006-01-23 2008-07-23 株式会社村田製作所 低温焼成セラミック回路基板及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100949545B1 (ko) * 2008-02-04 2010-03-25 동의대학교 산학협력단 보호층이 구비되는 저온동시소성세라믹의 무수축 제조방법

Also Published As

Publication number Publication date
KR100790695B1 (ko) 2008-01-02

Similar Documents

Publication Publication Date Title
JP4409209B2 (ja) 回路部品内蔵モジュールの製造方法
JP2001060767A (ja) セラミック基板の製造方法および未焼成セラミック基板
KR100790695B1 (ko) 전자부품 패키지용 세라믹 기판의 제조방법
JP2002520878A (ja) 組み込まれた受動電子素子を備えたセラミック成形体の製造方法、この種の成形体及び成形体の使用
JP4788544B2 (ja) 多層セラミック基板およびその製造方法
US20030218870A1 (en) Low temperature co-fired ceramic with improved shrinkage control
KR100447032B1 (ko) 표면이 평탄한 저항 내장형 저온 동시소성 다층 세라믹기판 및 그 제조방법
US6776862B2 (en) Multilayered ceramic board, method for fabricating the same, and electronic device using multilayered ceramic board
KR20090051627A (ko) 다층 세라믹 기판 및 그의 제조방법
JP5207854B2 (ja) 部品内蔵セラミックス基板およびその製造方法
KR100289959B1 (ko) 저온동시소성세라믹의 내장 커패시터 제조방법
KR100951264B1 (ko) 적층 세라믹 기판 제조방법
KR100835080B1 (ko) 적층 세라믹 기판 제조방법
JP4089356B2 (ja) 多層セラミック基板の製造方法
JP2001144438A (ja) 多層セラミック基板およびその製造方法
KR100925604B1 (ko) 적층 세라믹 패키지 및 그 제조방법
KR100916075B1 (ko) 다층 세라믹기판 제조방법
US20090117290A1 (en) Method of manufacturing non-shrinkage ceramic substrate
KR100951265B1 (ko) 적층 세라믹 기판 제조방법
JP4501227B2 (ja) セラミック多層配線基板の製造方法
JP4583123B2 (ja) 高周波モジュール
JP2003007367A (ja) 複合セラミック部品の実装面用樹脂シート、および、複合セラミック部品とその製造方法
KR100302371B1 (ko) 저온동시소성세라믹기판및그제조방법
KR100607119B1 (ko) 다층 세라믹 구성물
KR100887112B1 (ko) 무수축 세라믹 기판의 제조방법 및 이에 의해 제조된 다층세라믹 기판

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121002

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130916

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee