KR20070106521A - 디지털 디바이스내의 특수 모드 인에이블링 장치 및 방법 - Google Patents

디지털 디바이스내의 특수 모드 인에이블링 장치 및 방법 Download PDF

Info

Publication number
KR20070106521A
KR20070106521A KR1020077018878A KR20077018878A KR20070106521A KR 20070106521 A KR20070106521 A KR 20070106521A KR 1020077018878 A KR1020077018878 A KR 1020077018878A KR 20077018878 A KR20077018878 A KR 20077018878A KR 20070106521 A KR20070106521 A KR 20070106521A
Authority
KR
South Korea
Prior art keywords
special mode
digital device
bits
serial data
accumulated
Prior art date
Application number
KR1020077018878A
Other languages
English (en)
Other versions
KR101087225B1 (ko
Inventor
크리스티안 피. 마스그라스
마이클 피스카
에드워드 브라이언 보레스
조셉 더블유. 트레에체
이고르 우제우다
메이-링 첸
Original Assignee
마이크로칩 테크놀로지 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마이크로칩 테크놀로지 인코포레이티드 filed Critical 마이크로칩 테크놀로지 인코포레이티드
Publication of KR20070106521A publication Critical patent/KR20070106521A/ko
Application granted granted Critical
Publication of KR101087225B1 publication Critical patent/KR101087225B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31701—Arrangements for setting the Unit Under Test [UUT] in a test mode
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G06F11/273—Tester hardware, i.e. output processing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/003—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation in serial memories
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/46—Test trigger logic

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Information Transfer Systems (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
  • Testing, Inspecting, Measuring Of Stereoscopic Televisions And Televisions (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

특수 모드 키 매치 비교 모듈은 N 기억 소자 및 특수 모드 키 매치 비교기를 갖는다. N 기억 소자는 직렬 데이터 스트림을 축적하고, 디지털 디바이스가 정상 사용자 모드, 공개 프로그래밍 모드, 또는 비공개 테스트 모드에서 동작하여야 되는 지를 판단한다. 테스트 또는 프로그래밍 모드를 우연히 오디코딩할 가능성을 줄이기 위해, 데이터 스트림은 충분히 많은 수의 N 비트를 가져 오디코드의 가능성을 실질적으로 줄인다. 프로그래밍 또는 테스트 모드를 우연히 디코딩할 가능성을 보다 줄이기 위해, 특수 모드 키 매치 비교 모듈은 N 비트 직렬 데이터 스트림의 축적 동안 N 클록이 검출되면 리셋될 수 있다. 특수 모드 키 매치 데이터 패턴은 정상 사용자 모드, 공개 프로그래밍 모드, 비공개 제조업자 테스트 모드를 나타낼 수 있다.
디지털 디바이스, 특수 모드, 인에이블

Description

디지털 디바이스내의 특수 모드 인에이블링 장치 및 방법{ENABLING SPECIAL MODES WITHIN A DIGITAL DEVICE}
본 발명은 디지털 디바이스에 관한 것으로, 특히 디지털 디바이스의 특수 모드, 예를 들어 테스트 및 프로그래밍 모드의 인에이블에 관한 것이다.
일반적으로, 디지털 디바이스들은 테스트 또는 프로그래밍 모드를 인에블시키기 위하여 특정 입출력(I/O) 핀상에서의 고전압 레벨(전형적으로 12-15 볼트)의 검출을 사용하여 왔다. 하지만, ROM(Read Only Memory)와 소형의 플래시 메모리의 공정에 있어서, 이러한 고전압을 검출하거나 견딜 수 있는 회로는 없다. 전형적으로, 테스트 및/또는 프로그래밍 모드를 정의하는 특정 로직 레벨은 이용가능한 다수의 I/O 핀을 갖는 집적회로 디지털 디바이스의 다수의 병렬 I/O 핀에 결합된다. 하지만, I/O 핀이 강요된 디지털 디바이스들에 대해서는, 이러한 결합이 실용적이지 않으며 가능하지 조차도 않다.
따라서, 고전압을 필요로 하지 않고, 잘못된 검출의 가능성이 매우 적으며, 비동기적으로 리셋될 수 있고, 최소 개수의 I/O 핀(예를 들면, 한개 또는 두개의 I/O 핀)만을 필요로 하는 특수 모드(예를 들면, 테스트 및/또는 프로그래밍 모드)를 인에블하는 장치 및 방법이 요구된다.
본 발명에 따르면, 디지털 디바이스의 특수 모드, 예를 들어 테스트 및/또는 프로그래밍 모드는 고전압을 필요로 하지 않고 인에이블될 수 있으며, 잘못된 검출의 가능성이 매우 적으며, 비동기적으로 리셋될 수 있고, 한개 또는 두개의 I/O 핀만을 필요로 할 수 있다. 이 디지털 디바이스는 마이크로컨트롤러, 마이크로프로세서, DSP(digital signal processor), ASIC(application specific integrated circuit), PLA(programmable logic array) 등일 수 있다.
본 발명의 기술에 따르면, 디지털 디바이스로의 특수 모드 인에이블 신호(예를 들면, 리셋 또는 소거)가 어서트, 예를 들면, 리셋 상태로 유지되는 동안 디지털 디바이스의 적어도 하나의 신호 연결부, 예를 들면, 핀, 패드 등에 클록된 직렬 디지털 신호(예를 들면, 특수 코딩된 데이터 스트림 키)가 수신될 수 있다. 클록된 직렬 디지털 신호는 클록 정보 및 데이터 스트림을 포함할 수 있다. 데이터 스트림은, 예를 들어 32개의 랜덤하게 선택된 비트 상태를 가질 수 있으나, 이에 제한되지는 않는다. 데이터 스트림이 정확한 개수의 클록 펄스내에 정확한 32 비트 상태(로직 1 및 0)(예를 들면, 모드키)를 포함하면, 디지털 디바이스는 특수 모드(예를 들면, 테스트 또는 프로그래밍 모드)에 놓일 수 있다. 하지만, 데이터 스트림이 정확한 개수의 클록 펄스내에 정확한 개수의 비트 상태가 없으면, 예를 들어 모드 키 매칭가 없으면, 특수 모드 요구는 거부되고 디지털 디바이스는 정상 동작 모드로 유지될 것이다.
특수 모드 인에이블의 어서트 동안 특수 모드 인에이블이 디지털 디바이스로 어서트되면, 특수 코딩된 데이터 스트림 키는 디지털 디바이스가 특수 모드, 예를 들면, 프로그램 또는 테스트 모드로 들어가라는 요구로서 인식될 수 있다. 특수 코딩된 데이터 스트림 키는 테스트 및 프로그래밍을 위한 특수 모드들의 각각에 대하여 유일할 수 있으며, 예를 들어 복수의 테스트 모드와 적어도 하나의 프로그래밍 모드가 있을 수 있다. 특수 코딩된 데이터 스트림 키는 두번째 I/O(예를 들면, 클록) 라인의 소정 개수의 클록 펄스들과 협력하여 동기화 될 수 있다. 또는, 특수 코딩된 데이터 스트림 키는 자기 생성 클록(예를 들면, 맨체스터 코딩)으로부터의 소정 개수의 클록 펄스와 동기화 될 수 있기 때문에, 단 하나의 I/O 연결만을 필요로 한다.
본 발명의 일실시예에 따르면, 디지털 디바이스내의 특수 모드를 인에이블하는 장치는 N 출력, 클록 입력, 및 직렬 데이터 입력을 가지고, N 클록 동안 N 비트의 직렬 데이터를 축적하고, 상기 N 출력이 상기 축적된 N 비트의 직렬 데이터를 나타내는 N 기억 소자(N-storage elements); 및 상기 N 기억 소자의 상기 N 출력에 결합되고, 디지털 디바이스의 적어도 하나의 특수 모드를 위한 적어도 하나의 특수 모드 키 매치 데이터 패턴을 가지며, 상기 축적된 N 비트의 직렬 데이터를 상기 적어도 하나의 특수 모드 키 매치 데이터 패턴과 비교하여 상기 축적된 N 비트의 직렬 데이터가 상기 적어도 하나의 특수 모드 키 매치 데이터 패턴중 하나와 매치하면 상기 적어도 하나의 특수 모드와 특수 모드 액티브를 나타내는 특수 모드 코드를 상기 디지털 디바이스로 출력하는 특수 모드 키 매치 비교기를 포함할 수 있다.
본 발명의 다른 실시예에 따르면, 디지털 디바이스내의 특수 모드를 인에이블시키는 방법은 특수 모드 인에이블을 어서트하는 단계; N 클록 동안 N 비트의 직렬 데이터를 축적하는 단계; 상기 특수 모드 인에이블을 디어서트하는 단계; 및 특수 모드 데이터 패턴을 상기 축적된 N 비트의 직렬 데이터와 비교하여 상기 축적된 N 비트의 직렬 데이터가 상기 특수 모드 키 데이터 패턴중 하나와 매치되면 상기 매치된 특수 모드 데이터 패턴과 관련된 특수 모드로 상기 디지털 디바이스를 설정하는 단계를 포함할 수 있다.
본 발명의 또 다른 실시예에 따르면, 디지털 디바이스내의 특수 모드를 인에이블하는 방법은 특수 모드 인에이블을 어서트하는 단계; N 기억 소자를 소거하는 단계; N 클록 동안 N 비트의 직렬 데이터를 상기 N 기억 소자에 축적하는 단계; 상기 특수 모드 인에이블을 디어서트하는 단계; 및 특수 모드 데이터 패턴을 상기 N 기억 소자에 축적된 N 비트의 직렬 데이터와 비교하여 상기 축적된 N 비트의 직렬 데이터가 상기 특수 모드 키 데이터 패턴중 하나와 매치되면 상기 매치된 특수 모드 데이터 패턴과 관련된 특수 모드로 상기 디지털 디바이스를 설정하는 단계를 포함할 수 있다.
첨부한 도면과 관련한 다음의 설명을 참조하여 본 발명을 보다 완전히 이해할 수 있다.
도 1은 본 발명의 일실시예에 따른 특수 모드 키 매치 비교 모듈 및 디지털 디바이스의 블록도.
도 2는 본 발명의 일실시예에 따른 디지털 디바이스를 프로그래밍 또는 테스 트를 위한 특수 모드에 두기 위한 키 매치 패턴 판단 순서 흐름도.
본 발명은 다양한 수정물 및 대체 형태가 가능하지만, 본 발명의 특정 실시예가 도면에 도시되고 여기에 상세히 설명되었다. 하지만, 특정 실시예는 본 발명을 여기에 개시된 특정 형태로 한정하려는 것이 아니고, 반대로, 본 발명은 첨부한 청구범위에 의해 한정된 것과 같은 모든 수정물 및 균등물을 포함하려 한다.
이하, 본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 상세히 설명한다. 도면에서 동일한 구성요소는 동일한 부호로 나타내고, 유사한 구성요소는 아래 첨자를 달리하여 동일한 부호로 나타낸다.
도 1은 본 발명의 일실시예에 따른 특수 모드 키 매치 비교 모듈 및 디지털 디바이스의 블록도이다. 특수 모드 키 매치 비교 모듈(전체적으로 참조부호(100)로 나타냄)은 N 기억 소자(102)와 특수 모드 키 매치 비교기(104)를 포함할 수 있다. 특수 모드 인에이블(예를 들면, 인에이블(110)이 어서트되는 동안 특수 모드 키 매치 비교 모듈(100)은 직렬 데이터 스트림을 축적할 수 있으며, 이 축적된 직렬 데이터 스트림으로부터 디지털 디바이스(106)가 정상 사용자 모드, 공개 프로그래밍 모드, 또는 개개의 비공개 테스트 모드에서 동작할 수 있는 지를 판단한다.
특수 모드키를 우연히 오(誤)디코딩할 가능성을 줄이기 위해, 원하는 데이터 스트림은 충분히 많은 수의 N 비트(예를 들면, 32 비트)를 가질 수 있고, 그로 인하여 오디코드의 가능성이 크게 저감될 수 있다. N 기억 소자(102)의 출력(118)은 N 비트 폭 병렬 출력일 수 있다. 특수 모드 키 매치 비교기(104)는 조합형(무기억) 로직을 이용하여 N 비트 폭 병렬 출력(118)과 N 비트 폭의 미리 정의된 데이터 패턴을 비교할 수 있다. 프로그래밍 또는 테스트 모드를 우연히 디코딩할 가능성을 더 줄이기 위해, N 기억 소자(102)와 출력(118)은 직렬 데이터 스트림을 축적하는 동안 N 폴링 클록 에지보다 적거나 많이 검출되면 리셋될 수 있다. 따라서, 예상되는 직렬 데이터 패턴(예를 들면, 공개 프로그래밍 모드 또는 비공개 테스트 모드들중 하나를 위한 매칭 데이터 패턴)은 N 클록 동안 수신되어야 하며, 그렇지 않으면 기억 소자(102)와 출력(118)은 모두 리셋될 수 있다.
이들 미리정의된 데이터 패턴은 정상 사용자 모드, 공개 프로그래밍 모드, 및 개개의 비공개 제조업자 테스트 모드들을 나타낼 수 있다. 예를 들면, 최하위 4 비트<3:0>는 출력(120)에서 서로 다른 테스트 모드들을 정의할 수 있는 사용자 모드, 직렬 프로그래밍 모드, 및 비공개 제조업자 테스트 모드 데이터 패턴들을 나타낼 수 있다.
본 발명에 따른 특수 모드 키 매치 비교 모듈(100)의 동작예로서, 다음 신호들이 사용될 수 있다. 입력(108)은 매크로 리셋 신호(예를 들면, 디지털 디바이스(106)의 파워-온-리셋)에 결합될 수 있고, 입력(110)은 클록 및 데이터 패턴이 평가되는 때를 나타낼 수 있는 비동기 신호(예를 들면, "특수 모드 인에이블")에 결합될 수 있고, 입력(112)은 매크로 데이터 클록(예를 들면, "Clk")에 결합될 수 있고, 입력(114)은 인입되는 매크로 직렬 데이터(예를 들면, "Data")에 결합될 수 있다. 출력(118)은 N 클록 동안 N 기억 소자(102)에 의해 수신되어 저장된 N 비트의 직렬 데이터일 수 있다. 저장된 N 비트의 직렬 데이터는 공개 프로그래밍 모드 또는 비공개 테스트 모드들중 하나를 위한 데이터 패턴과 특수 모드 키 매치 비교기(104)에서 비교되어 매치가 출력(120) - 예를 들어 "테스트 모드"는 원하는 디바이스 동작 모드(예를 들면, 0000 = 사용자 모드, 1111 = 직렬 프로그래밍 모드(공개 키 매치에서 강요될 수 있음), 및 0001-1110 = 테스트 모드 1-14)를 나타냄 - 을 발생시킨다. 출력(122)(예를 들면, "특수 모드 액티브")은 테스트 모드용 공개 키 매치(직렬 프로그래밍 인에이블드) 또는 비공개 키 매치가 출력(120)에서 있었는지와, 클록 및 데이터 패턴이 예상되었는지, 예를 들어 출력(120)의 비트 패턴이 유효하여 디지털 디바이스(106)가 프로그래밍 또는 테스트 모드로 들어가야 하는 지를 나타내는 인에이블(110)이 디어서트되었는지를 나타낼 수 있다. N이 모든 양의 정수값이고 출력(120)이 N 이하의 모든 양의 정수일 수 있다는 것은 본 발명의 범위내에 있다.
입력(108)(POR)이 어서트될 때마다 출력(118)은 알려진 값, 예를 들어 로직"0" 또는 로직"1" 또는 인액티브로 리셋될 수 있다. 인에이블(110)이 어서트되면, N 기억 소자(102)는 예를 들어 한번의 트리거에 의해 기지의 값, 예를 들어 로직"0" 또는 로직"1"로 리셋될 수 있다. N 기억 소자(102)는 수신된 직렬 데이터 패턴의 검출 동안 입력(112)(Clk)에서 33번째 폴링 에지 클록(32 비트 키용)의 수신시 예를 들어 기지의 값으로 리셋될 수 있으며, 특수 모드 키 비트 패턴이 부정확한 개수의 클록 펄스 동안에 검출된다.
자기 생성 클록을 갖는 직렬 데이터, 예를 들어 맨체스터 코딩을 수신하는데단일 입력 직렬 데이터 및 클록 디코더(130)가 사용될 수 있기 때문에, 단 하나의 I/O 패키지 연결만을 필요로 한다. 단일 입력 직렬 데이터 및 클록 디코더(130)는 자기 생성 클록을 갖는 직렬 데이터를 수신하고 나서 출력(126)에서 직렬 데이터(예를 들면, data)를, 출력(124)에서 관련 클록 신호(예를 들면, clk)를 생성할 수 있다. 출력(124 및 126)은 N 기억 소자(102)의 입력(112 및 114)에 각각 결합될 수 있다. 특수 모드 키 매치 비교 모듈(100)은 다른 슬립 모드 입력(도시하지 않음)에 의해 슬립 모드로 될 수 있으며 출력(118)은 소정의 로직 상태 또는 하이 임피던스 상태(예를 들면, tri-state)로 유지되고 및/또는 출력(120 및 122)은 소정의 로직 상태 또는 하이 임피던스 상태(예를 들면, 3 상태(tri-state))로 유지되어 전력 소모를 줄이고 및/또는 디지털 디바이스(106)의 동작에 영향을 준다.
도 2는 본 발명의 일실시예에 따른 디지털 디바이스를 프로그래밍 또는 테스트를 위한 특수 모드에 두기 위한 키 매치 패턴 판단 순서 흐름도이다. 단계(202)는 특수 모드 인에이블(예를 들면, enable(110))이 어서트되었는지를 판단한다. 특수 모드 인에이블이 어서트된 것으로 단계(202)가 판단하면, 단계(204)는 N 기억 소자(예를 들면, N 기억 소자(102))를 소거할 것이다. 특수 모드 인에이블이 어서트되는 동안, N 비트의 직렬 데이터(예를 들면, Data(114))는 예를 들어 N 기억 소자(102)에 저장된다. 단계(208)는 특수 모드 인에블이 디어서트되었는 지를 판단하고, 그리고 나서 단계(210)는 N 비트의 직렬 데이터가 N 클록(예를 들면, Clk(112)) 동안 수신되었는 지를 판단한다.
단계(210)이 N 비트의 직렬 데이터가 N 클록 동안 수신되지 않은 것으로 판단되면, 예를 들면 N 클록 보다 많거나 적은 클록 동안에 N 비트의 직렬 데이터가 수신된 것으로 판단되면, 단계(226)에서 정상 모드로의 출구가 이루어지고, 예를 들어 디지털 디바이스(106)는 정상 동작으로 유지된다. N 클록 동안 N 비트의 직렬 데이터가 수신되면, 단계(212)는 예를 들어 N 기억 소자(102)에 저장된 수신한 N 비트의 직렬 데이터와의 특수 모드 키 매치가 있는 지를 판단한다. 키 매치가 없으면, 정상 모드로의 출구가 이루어지고, 예를 들어 디지털 디바이스(106)는 정상 동작으로 유지된다. 단계(212)에서 판단되는 키 매치가 있으면, 단계(214)에서 각 특수 모드, 예를 들어 프로그래밍 모드 또는 테스트 모드들중 하나가 디지털 디바이스로 어서트된다. 단계(216)에서는, 단계(214)에서 어서트된(특정된) 특수 모드가 활성화되고, 단계(218)에서는 디지털 디바이스(106)가 특정된 특수 모드의 동작으로 들어갈 수 있다.
디지털 디바이스는 특수 모드 인에이블이 다시 어서트되었는지를 단계(220)가 판단할 때까지 특정된 특수 모드의 동작을 유지할 수 있다. 단계(220)가 특수 모드 인에이블의 어서트를 판단하면, 단계(222)에서 디지털 디바이스는 특정된 특수 모드의 동작을 중지한다. 단계(224)는 특수 모드 인에이블이 디어서트되었는지를 판단하고, 특수 모드 인에이블이 디어서트된 후에 디지털 디바이스(106)는 단계(226)에서 정상 모드 동작을 재개한다.
본 발명이 실시예를 참조하여 특별히 도시되고 설명되었지만, 이러한 참조는 본 발명을 한정하지 않으며, 이러한 한정을 의미하지도 않는다. 개시된 본 발명은 당업자에 의해 형태와 기능에 있어서 다양한 수정물, 대체물, 및 균등물이 고려될 수 있다. 본 발명의 실시예는 단지 예로서 본 발명의 범위를 제한하지 않는다.

Claims (29)

  1. N 출력, 클록 입력, 및 직렬 데이터 입력을 가지고, N 클록 동안 N 비트의 직렬 데이터를 축적하고, 상기 N 출력이 상기 축적된 N 비트의 직렬 데이터를 나타내는 N 기억 소자; 및
    상기 N 기억 소자의 상기 N 출력에 결합되고, 디지털 디바이스의 적어도 하나의 특수 모드를 위한 적어도 하나의 특수 모드 키 매치 데이터 패턴을 가지며, 상기 축적된 N 비트의 직렬 데이터를 상기 적어도 하나의 특수 모드 키 매치 데이터 패턴과 비교하여 상기 축적된 N 비트의 직렬 데이터가 상기 적어도 하나의 특수 모드 키 매치 데이터 패턴중 하나와 매치하면 상기 적어도 하나의 특수 모드와 특수 모드 액티브를 나타내는 특수 모드 코드를 상기 디지털 디바이스로 출력하는 특수 모드 키 매치 비교기를 포함하는 디지털 디바이스내의 특수 모드 인에이블링 장치.
  2. 제1항에 있어서, 상기 적어도 하나의 특수 모드는 적어도 하나의 프로그래밍 모드인 것을 특징으로 하는 디지털 디바이스내의 특수 모드 인에이블링 장치.
  3. 제1항에 있어서, 상기 적어도 하나의 특수 모드는 적어도 하나의 테스트 모드인 것을 특징으로 하는 디지털 디바이스내의 특수 모드 인에이블링 장치.
  4. 제1항에 있어서, N은 32인 것을 특징으로 하는 디지털 디바이스내의 특수 모드 인에이블링 장치.
  5. 제1항에 있어서, N은 2n이고, 여기서 n은 양의 정수인 것을 특징으로 하는 디지털 디바이스내의 특수 모드 인에이블링 장치.
  6. 제1항에 있어서, 상기 N 비트의 직렬 데이터가 N 클록 이상에서 축적되면, 상기 N 기억 소자는 소거되고 특수 모드 코드가 상기 디지털 디바이스로 출력되지 않는 것을 특징으로 하는 디지털 디바이스내의 특수 모드 인에이블링 장치.
  7. 제1항에 있어서, 상기 N 비트의 직렬 데이터가 N 클록 이상에서 축적되면, 상기 N 기억 소자는 소거되고 특수 모드 액티브가 상기 디지털 디바이스로 출력되지 않는 것을 특징으로 하는 디지털 디바이스내의 특수 모드 인에이블링 장치.
  8. 제1항에 있어서, 상기 N 비트의 직렬 데이터가 N 클록 이하에서 축적되면, 상기 N 기억 소자는 소거되고 특수 모드 코드가 상기 디지털 디바이스로 출력되지 않는 것을 특징으로 하는 디지털 디바이스내의 특수 모드 인에이블링 장치.
  9. 제1항에 있어서, 상기 N 비트의 직렬 데이터가 N 클록 이하에서 축적되면, 상기 N 기억 소자는 소거되고 특수 모드 액티브가 상기 디지털 디바이스로 출력되지 않는 것을 특징으로 하는 디지털 디바이스내의 특수 모드 인에이블링 장치.
  10. 제1항에 있어서, 상기 특수 모드 코드는 N 비트 이하인 것을 특징으로 하는 디지털 디바이스내의 특수 모드 인에이블링 장치.
  11. 제1항에 있어서, 상기 디지털 디바이스는 마이크로컨트롤러인 것을 특징으로 하는 디지털 디바이스내의 특수 모드 인에이블링 장치.
  12. 제1항에 있어서, 상기 디지털 디바이스는 마이크로프로세서, DSP, ASIC, 및 PLA로 이루어진 군에서 선택된 것을 특징으로 하는 디지털 디바이스내의 특수 모드 인에이블링 장치.
  13. 제1항에 있어서, 상기 N 기억 소자로의 POR 입력을 더 포함하고,
    상기 N 기억 소자는 상기 POR이 어서트될 때 소거되는 것을 특징으로 하는 디지털 디바이스내의 특수 모드 인에이블링 장치.
  14. 제1항에 있어서, 상기 N 기억 소자의 동작을 인에이블시키는 특수 모드 인에이블 입력을 더 포함하는 것을 특징으로 하는 디지털 디바이스내의 특수 모드 인에이블링 장치.
  15. 제1항에 있어서, 단일 직렬 입력과, 데이터 및 클록 출력을 갖는 단일 입력 직렬 데이터 및 클록 디코더를 더 포함하고,
    상기 데이터 및 클록 출력은 상기 N 기억 소자의 상기 직렬 데이터 및 클록 입력에 각각 연결되는 것을 특징으로 하는 디지털 디바이스내의 특수 모드 인에이블링 장치.
  16. 특수 모드 인에이블을 어서트하는 단계;
    N 클록 동안 N 비트의 직렬 데이터를 축적하는 단계;
    상기 특수 모드 인에이블을 디어서트하는 단계; 및
    특수 모드 데이터 패턴을 상기 축적된 N 비트의 직렬 데이터와 비교하여 상기 축적된 N 비트의 직렬 데이터가 상기 특수 모드 키 데이터 패턴중 하나와 매치되면 상기 매치된 특수 모드 데이터 패턴과 관련된 특수 모드로 상기 디지털 디바이스를 설정하는 단계를 포함하는 디지털 디바이스내의 특수 모드 인에이블링 방법.
  17. 제16항에 있어서, 상기 축적된 N 비트의 직렬 데이터가 N 클록에서 일어나는 지를 판단하는 단계를 더 포함하는 것을 특징으로 하는 디지털 디바이스내의 특수 모드 인에이블링 방법.
  18. 제17항에 있어서, 상기 축적된 N 비트의 직렬 데이터가 N 클록에서 일어나지 않으면, 상기 디지털 디바이스를 상기 특수 모드로 설정하지 않는 것을 특징으로 하는 디지털 디바이스내의 특수 모드 인에이블링 방법.
  19. 제16항에 있어서, 상기 디지털 디바이스를 상기 특수 모드로 설정하는 단계는 상기 디지털 디바이스로 특정된 특수 모드를 어서트하고 특정된 특수 모드 액티브를 어서트하는 단계를 포함하는 것을 특징으로 하는 디지털 디바이스내의 특수 모드 인에이블링 방법.
  20. 제16항에 있어서, 상기 디지털 디바이스를 상기 특수 모드로 설정한 후에 상기 특수 모드 인에이블을 어서트하는 단계를 더 포함하고,
    상기 디지털 디바이스는 상기 특수 모드의 동작을 중지하는 것을 특징으로 하는 디지털 디바이스내의 특수 모드 인에이블링 방법.
  21. 제20항에 있어서, 상기 디지털 디바이스가 상기 특수 모드의 동작을 중지한 후 상기 특수 모드 인에이블을 디어서트하는 단계를 더 포함하고, 상기 디지털 디바이스는 정상 모드 동작을 재개하는 것을 특징으로 하는 디지털 디바이스내의 특수 모드 인에이블링 방법.
  22. 제16항에 있어서, 상기 N은 32인 것을 특징으로 하는 디지털 디바이스내의 특수 모드 인에이블링 방법.
  23. 제16항에 있어서, 상기 N은 2n이고, 여기서 n은 양의 정수인 것을 특징으로 하는 디지털 디바이스내의 특수 모드 인에이블링 방법.
  24. 제16항에 있어서, 상기 디지털 디바이스는 마이크로컨트롤러인 것을 특징으로 하는 디지털 디바이스내의 특수 모드 인에이블링 방법.
  25. 제16항에 있어서, 상기 디지털 디바이스는 마이크로프로세서, DSP, ASIC, 및 PLA로 이루어진 군에서 선택된 것을 특징으로 하는 디지털 디바이스내의 특수 모드 인에이블링 방법.
  26. 특수 모드 인에이블을 어서트하는 단계;
    N 기억 소자를 소거하는 단계;
    N 클록 동안 N 비트의 직렬 데이터를 상기 N 기억 소자에 축적하는 단계;
    상기 특수 모드 인에이블을 디어서트하는 단계; 및
    특수 모드 데이터 패턴을 상기 N 기억 소자에 축적된 N 비트의 직렬 데이터와 비교하여 상기 축적된 N 비트의 직렬 데이터가 상기 특수 모드 키 데이터 패턴중 하나와 매치되면 상기 매치된 특수 모드 데이터 패턴과 관련된 특수 모드로 상 기 디지털 디바이스를 설정하는 단계를 포함하는 디지털 디바이스내의 특수 모드 인에이블링 방법.
  27. 제26항에 있어서, 상기 축적된 N 비트의 직렬 데이터가 N 클록에서 일어나는 지를 판단하는 단계를 더 포함하는 것을 특징으로 하는 디지털 디바이스내의 특수 모드 인에이블링 방법.
  28. 제27항에 있어서, 상기 축적된 N 비트의 직렬 데이터가 N 클록에서 일어나지 않으면, 상기 디지털 디바이스를 상기 특수 모드로 설정하지 않는 것을 특징으로 하는 디지털 디바이스내의 특수 모드 인에이블링 방법.
  29. 제26항에 있어서, 상기 디지털 디바이스를 상기 특수 모드로 설정하는 단계는 상기 디지털 디바이스로 특정된 특수 모드를 어서트하고 특정된 특수 모드 액티브를 어서트하는 단계를 포함하는 것을 특징으로 하는 디지털 디바이스내의 특수 모드 인에이블링 방법.
KR1020077018878A 2005-02-24 2006-02-16 디지털 디바이스내의 특수 모드 인에이블링 장치 및 방법 KR101087225B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US65595505P 2005-02-24 2005-02-24
US60/655,955 2005-02-24
PCT/US2006/005462 WO2006091468A2 (en) 2005-02-24 2006-02-16 Enabling special modes within a digital device

Publications (2)

Publication Number Publication Date
KR20070106521A true KR20070106521A (ko) 2007-11-01
KR101087225B1 KR101087225B1 (ko) 2011-11-29

Family

ID=36927908

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020077018878A KR101087225B1 (ko) 2005-02-24 2006-02-16 디지털 디바이스내의 특수 모드 인에이블링 장치 및 방법

Country Status (6)

Country Link
US (1) US7603601B2 (ko)
EP (1) EP1851635B1 (ko)
KR (1) KR101087225B1 (ko)
CN (1) CN101128803B (ko)
AT (1) ATE534077T1 (ko)
WO (1) WO2006091468A2 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016104946A1 (de) * 2016-03-17 2017-09-21 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zum Betreiben eines optoelektronischen Bauelements

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5072137A (en) * 1990-08-17 1991-12-10 Sgs-Thomson Microelectronics, Inc. Semiconductor memory with a clocked access code for test mode entry
GB9622686D0 (en) * 1996-10-31 1997-01-08 Sgs Thomson Microelectronics A test port controller and a method of effecting communication using the same
TW306627U (en) * 1996-12-12 1997-05-21 Holtek Semiconductor Inc Differentiation device of test mode
US6005814A (en) * 1998-04-03 1999-12-21 Cypress Semiconductor Corporation Test mode entrance through clocked addresses
JP2000251497A (ja) * 1999-03-03 2000-09-14 Toshiba Corp 半導体メモリ
EP1089083A1 (en) * 1999-09-03 2001-04-04 Sony Corporation Semiconductor circuits having scan path circuits
DE60021705T2 (de) * 1999-11-29 2006-06-01 Koninklijke Philips Electronics N.V. Verfahren und integrierte schaltung gestaltet zur beschickung eines prüfmusters auf einen einzelnen gemeinsamen anschlussstift
JP2002093197A (ja) * 2000-09-07 2002-03-29 Toshiba Microelectronics Corp 半導体集積回路のテスト回路
FR2822971A1 (fr) * 2001-04-03 2002-10-04 St Microelectronics Sa Systeme et procede de controle d'acces a des donnees protegees stockees dans une memoire
JP2002358800A (ja) * 2001-05-28 2002-12-13 Mitsubishi Electric Corp 半導体装置
US6888765B1 (en) * 2002-02-04 2005-05-03 National Semiconductor Corporation Integrated circuit and method for testing same using single pin to control test mode and normal mode operation

Also Published As

Publication number Publication date
US20060190791A1 (en) 2006-08-24
WO2006091468A2 (en) 2006-08-31
ATE534077T1 (de) 2011-12-15
WO2006091468A3 (en) 2006-12-21
CN101128803A (zh) 2008-02-20
EP1851635A2 (en) 2007-11-07
US7603601B2 (en) 2009-10-13
EP1851635B1 (en) 2011-11-16
CN101128803B (zh) 2013-06-26
KR101087225B1 (ko) 2011-11-29

Similar Documents

Publication Publication Date Title
TWI521378B (zh) 偵測錯誤注入的裝置與方法
JP4471901B2 (ja) 乱数発生装置
US10223532B2 (en) Protection of data stored in a volatile memory
US20080244749A1 (en) Integrated circuits including reverse engineering detection using differences in signals
TW201610664A (zh) 在儲存資料值中的錯誤偵測
KR0178622B1 (ko) 불휘발성 반도체 기억 장치
KR101087225B1 (ko) 디지털 디바이스내의 특수 모드 인에이블링 장치 및 방법
TW201610663A (zh) 在儲存資料值中的錯誤偵測
KR101124332B1 (ko) 비휘발성 메모리 장치 및 그 설정정보 처리방법
US20060053264A1 (en) Semiconductor device preventing writing of prohibited set value to register
US7222254B2 (en) System and method for over-clocking detection of a processor utilizing a feedback clock rate setting
JP2010216998A (ja) テストモード設定回路およびそれを備えた半導体集積回路
JP6062795B2 (ja) 半導体装置
KR20100060212A (ko) 노이즈 필터를 포함하는 집적회로 장치
CN111800272B (zh) 一种针对ro puf输出响应的可靠性自检电路及方法
JP2586805B2 (ja) シングルチップマイクロコンピュータ
JP2008152621A (ja) マイクロコンピュータ
KR100721627B1 (ko) 파워 온 리셋 회로
US8190928B2 (en) Power-on detection circuit and microcontroller
JP2007155659A (ja) モード設定回路
CN108229207B (zh) 一种具有存储器内部数据防篡改机制的soc芯片及方法
JPH07262161A (ja) ワンチップマイクロコンピュータ
KR20010063015A (ko) 전압 레벨 검출 회로
JPH08147219A (ja) 不揮発性半導体記憶装置
TWI553648B (zh) 具自我驗證功能的積體電路、其驗證方法及產生自我測試特徵值調整碼的方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141106

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20151106

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20161107

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20181112

Year of fee payment: 8